JPH06119411A - 論理回路の遅延経路探索方法 - Google Patents

Abstract

(57)【要約】 【目的】全入力端子毎の最大または最小遅延経路である
クリティカルパスを高速に求める。 【構成】回路に対する解析例として入力端子２１，２
２、ＡＮＤゲートＧ１〜Ｇ４（２３〜２６）、出力端子
２７，２８をもつ回路で、ゲートあるいは出力端子に対
して持たれる情報の出力端子テーブル４３〜４８を備
え、ここにその地点までの最大または最小の遅延値と、
その経路がブロックのどの入力から出力に至るこの情報
とを有している。例えば出力端子テーブル４６から入力
端子Ａ，Ｂの両始点から至る最大または最小遅延をもつ
経路は両方ともＧ３の下側の入力からの経路であること
を示している。経路の検索は、この情報を利用して全入
力からのクリティカルパスを各ゲートに対し一度の探索
で可能としている。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は論理回路の最大または最
小遅延経路を探索する経路探索方法。

【０００２】

【従来の技術】従来、この種の論理回路の経路探索方法
では、各経路探索上の始点毎に最大または最小経路の遅
延を求める場合、与えられた経路探索の始点の集合から
任意の始点を選択し、選択された始点から経路探索の終
点に対して経路を探索し最大または最小遅延経路を求
め、この処理を経路探索の始点毎に行っている。この方
法を以下に説明する。なお、この説明では便宜上経路探
索上の始点を論理回路の外部入力端子または外部双方向
端子またはブロックの入力・出力端子から回路のファン
アウト方向（ブロックの出力端子から接続されているブ
ロックの入力端子方向）に経路探索を行うものとしてい
る。

【０００３】図７は従来例の遅延経路探索を説明するフ
ローチャートであり、Ｓ１〜Ｓ８がステップ１〜８に対
応している。

【０００４】ステップ１： 任意の経路探索の始点を１
つ選択し、端子に与えられた入力端子に対して初期遅延
値を設定する。 ステップ２： 得られた始点と終点の間に存在する経路
を含む論理回路を全体の回路から切り出す。

【０００５】ステップ３： 遅延値がブロックの出力端
子に設定されているものに対して、ファンアウト方向に
遅延を伝搬する。この際定義されていた配線遅延を加算
する。これを全て遅延値が設定されている出力端子に対
して繰返す。

【０００６】ステップ４：全てのブロックの入力端子に
遅延が伝搬したブロックにおいて、切出された回路に含
まれる全ての入力端子に遅延が伝搬された場合、各入力
端子から出力端子までの遅延が最も大きいもしくは小さ
い遅延をもつブロックの入出力間の遅延の組み合わせを
選択し、この遅延値を加算して出力端子に対して伝搬す
る。この際出力の論理値が一つ以上ある場合には個々の
論理値に対して最大もしくは最小の遅延値を選択して遅
延を出力端子に伝搬する。この際遅延が伝搬した入力端
子のｉｄ（端子名もしくは入力端子を示す認識番号）と
論理値を出力端子に設けたテーブルに格納する。全ての
入力端子に遅延が伝搬されない場合は、遅延伝搬される
まで保持される。

【０００７】ステップ５： 全ての遅延値が経路探索上
の終点まで伝搬したが否かを判定し伝搬していれば次の
ステップ６にすすみ、そうでなければステップ３に戻
る。 ステップ６： 経路探索で得られた任意の１つの始点と
経路探索の終点の経路を求める。これは各経路探索の終
点から経路の始点までブロックの出力端子に保存されて
いる、ブロックの入力端子ｉｄをもとに経路をトレース
し、経路情報をファイルもしくはメモリー上に保存す
る。 ステップ７： 全ての経路探索の始点が選択されたかを
判定し、選択されていれば次のステップ８にすすみ、そ
うでなければステップ１に戻る。 ステップ８： 全ての始点からの各終点までの経路情報
および遅延値を格納されたテーブルもしくはファイルか
ら各始点と各終点毎の最大もしくは最小遅延経路、およ
び論理値を求める。

【０００８】図８は従来の経路探索を説明する具体例の
回路図であり、この図により経路探索を行う場合を説明
する。図において２１，２２は外部入力端子Ａ，Ｂ，２
３〜２４はブロックＧ１〜Ｇ４、２７，２８は外部出力
端子Ｘ，Ｙを示している。入力端子Ａ，Ｂから出力端子
Ｘ，Ｙに対してそれぞれの最大遅延経路を探索する場合
とし、ブロックの入力端子をｇｎｉｍ、出力端子をｇｎ
ｏｍと表現し、ｎはブロックｉｄ、ｍは端子の番号とす
る。

【０００９】ステップ１： 経路探索始点Ａを選択し、
Ａに与えられた遅延を初期遅延として設定する。 ステップ２： 始点Ａと終点Ｘ，Ｙを含む回路を図８の
回路から切り出す。この様子を図９に示す。ここで２９
が切出された部分回路を示している。 ステップ３： 始点Ａに与えられた遅延値を、Ｇ１，Ｇ
２の入力端子ｇ１ｉ１（３１），ｇ２ｉ２（３２）に伝
搬する。この際図１０に示すように始点Ａと入力端子ｇ
１ｉ１（３１）、ｇ２ｉ２（３２）の間の配線遅延をそ
れぞれ加算する。ここで３３は経路探索の流れの様子を
表している。

【００１０】ステップ４： ブロックＧ２、Ｇ３におい
て経路探索用に切出された部分回路２９に含まれる入力
端子の全てに遅延が伝播されているため、ブロックＧ
１，Ｇ３の出力端子ｇ１ｏ１、ｇ３ｏ１それぞれにブロ
ックの遅延を加算した累計遅延を伝搬するとともに、出
力端子のテーブルに入力端子ｉｄを登録する。この場合
は、図１１に示す。ここで、３４，３５はＧ１，Ｇ２の
出力端子テーブルが指す入力端子ｉｄを模式的に表現し
ている。

【００１１】ステップ５： 全ての経路探索が出力端子
に伝搬していないのでステップ３に戻る。ステップ３で
ｇ２ｏ１とｇ３ｏ１に与えられた遅延値を、終点ＸとＧ
１の入力端子ｇ１ｉ１とｇ１ｉ２に伝搬する。この際端
子ｇ２ｏ１と終点Ｘおよび端子ｇ１ｏ１間またｇ３ｏ
１、ｇ１ｉ２の間の配線遅延をそれぞれ加算する。次に
ステップ４でＧ１、Ｘにおいてこの処理を行う。さら
に、ステップ５で全ての経路探索が出力端子に伝搬して
いないのでステップ３に戻り、Ｇ１に与えられた遅延値
を、終点Ｙに伝搬する。この際ｇ１ｏ１とＹ間の配線遅
延を伝搬する。次にステップ４で終点Ｙにおいてこの処
理を行い、ステップ５で全ての経路探索が出力端子に伝
搬しているのでステップ６にすすむ。

【００１２】ステップ６： 終点Ｘ，Ｙから始点方向に
各ブロックの出力端子のテーブルをもとに経路を探索し
それぞれ始点Ａまでの最大または最小遅延経路をもとめ
る。 ステップ７： 始点Ｂからの経路探索が終了していない
のでステップ１に戻り、ステップ１〜７の処理を始点Ｂ
に対して行う。

【００１３】ステップ８： 全ての始点からの各終点か
での経路情報および遅延値を格納されたテーブルもしく
はファイルから各始点と各終点毎の最大もしくは最小遅
延経路、を求める。この結果、ＹからＡに至る最大遅延
経路を求めた場合の様子を図１２に示す。ここで３７は
最大遅延経路を示し、３６はＧ１の出力端子テーブルが
指す入力端子ｉｄを模式的に表現しいる。

【００１４】次に、従来の他の経路探索方法として、経
路探索上の各始点各終点間それぞれの最大もしくは最小
遅延を求める場合について述べる。この方法は、経路探
索上の各始点から経路探索上の各終点に対して経路探索
を行う回路内部の全ての経路を探索する。求められた経
路をもとに経路探索上の始点、終点毎に遅延時間順にソ
ーティングを行い、経路を求める。

【００１５】この方法のアルゴリズムを次に説明する。
なお、ここでは説明の便宜上経路探索上の始点を論理回
路の外部出力端子または外部双方向端子またはブロック
の入力・出力端子から回路のファンイン方向（ブロック
の出力端子からそのブロックの入力端子方向）に経路探
索を行うものとして説明する。

【００１６】ステップ１，２： 前述の従来例と同様に
任意の経路探索の始点を１つ選択し、端子に与えられた
入力端子に対して初期遅延値を設定し、得られた始点と
終点の間に存在する経路を含む論理回路を全体の回路か
ら切出す。

【００１７】ステップ３ａ： 選択した端子がブロック
か入力端子か出力端子かを判定し、入力端子の場合ステ
ップ４ａへ、選択した端子がブロックの出力端子の場合
ステップ４ｂへすすむ。

【００１８】ステップ４ａ： 当該した端子が経路探索
上の終点か否かを判定し、終点ならばステップ５ａへ、
終点でなければ、、累計遅延時間をもとめファンイン先
の出力端子に遅延を伝搬する。この際ブロックの入力端
子からファンイン先の出力端子間の配線遅延を累計す
る。また入力端子に探索フラグをたてる。

【００１９】ステップ４ｂ： 当該した端子か経路探索
上の終点ならばステップ５ａへ、終点でなければ、ブロ
ックの入力端子を検索し、全ての端子に対して検索終了
フラグがたっている場合にはステップ７ｂへ、そうでな
ければ任意のブロックの入力端子を選択し遅延を伝搬す
る。この際累計遅延にブロックの遅延を加算し、経路探
索テーブルに出力端子ｉｄと入力端子ｉｄを書き込む。

【００２０】ステップ５ａ： 終点に到達した場合の遅
延の累計値と終点端子ｉｄを探索結果テーブルもしくは
ファイルへ書き込む。

【００２１】ステップ６ａ： 終点がブロックの入力端
子の場合ステップ７ａへ、ブロックのブロックの出力端
子の場合ステップ７ｂへ進む。

【００２２】ステップ７ａ： 当該入力端子が経路探索
の始点である場合ステップ８ａへ始点でない場合には経
路探索フラグをもとにブロックの出力端子を探索しステ
ップ７ｂへ、この際入力端子の経路探索フラグをたお
し、経路探索終了フラグを立てる。

【００２３】ステップ７ｂ： 当該出力端子が経路探索
の始点の場合ステップ８ａへ、始点でない場合には経路
探索フラグをもとにブロックの入力端子を探索し経路探
索終了フラグがたっていない入力端子を検索する。該当
するブロックの入力端子が存在すれはステップ４ｂへ戻
り、全てのブロックの入力端子に経路探索終了フラグを
たてる。その後ブロックの出力端子からファンアウト方
向へ回路を探索し経路探索フラグがある入力端子を検索
し、ステップ７ａへ帰る。

【００２４】ステップ８ａ： 全ての経路探索上の始点
が選択されたか否かを判定し、すべて選択されていれ
ば、次のステップ９へ、そうでなければステップ１に戻
る。

【００２５】ステップ９： ステップ１から８ａの繰返
しによって得られた経路探索テーブルをもとに経路探索
上の始点／終点毎に結果をソートし、各経路の組み合わ
せ毎に最大もしくは最小遅延経路を抽出する。

【００２６】

【発明が解決しようとする課題】上述した従来の論理回
路の経路探索方法は、各始点毎に最大または最小遅延経
路の遅延値を求める場合、与えられた経路探索の始点の
集合から任意の始点を選択し、選択された始点から経路
探索の終点に対して経路を探索し最大または最小遅延経
路を求め、この処理を経路探索の始点毎に行っていたの
で、経路の始終点毎の最大または最小遅延経路、経路の
遅延値およびその論理値を求める場合、始点毎に経路探
索を行う必要があるという問題点があった。

【００２７】また他の方法では、与えられた経路探索の
始終点に対して全ての存在する経路を探索し、その後経
路の始終点毎の最大または最小遅延経路、経路の遅延値
および論理値を求めていたので、最大または最小遅延経
路以外の回路内部の全ての経路を探索するため最大また
は最小遅延経路以外の冗長な経路探索が行われ、その結
果内部に保持される経路探索情報が大きくなるという問
題点があった。

【００２８】本発明の目的は、これらの問題を解決し、
全入力端子ごとの最大または最小遅延経路（クリティカ
ルパス）を高速に求めることのできる論理回路の遅延経
路検索方法を提供することにある。

【００２９】

【課題を解決するための手段】本発明の論理回路の遅延
経路探索方法の構成は、論理回路設計におけるその回路
の最大または最小遅延回路を探索する場合に、その経路
探索時に経路の始点を示す情報を回路内部の各ブロック
に持たせ、さらに前記始点毎の最大または最小の遅延経
路が前記ブロックのどの入力から出力に至ったかの情報
を前記各ブロックに持たせる事により、前記各始終点毎
の最大または最小遅延が持つ論理値および遅延値を同時
に求め、さらに任意の始点終点毎からの最大または最小
遅延経路を求めるようにしたことを特徴とする。

【００３０】

【実施例】図１は本発明の一実施例のフローチャートで
ある。まず、開始処理１は、経路探索の対象となる論理
回路の入力論理回路に用いられているブロックの入出力
間の遅延値、配線遅延値を取込む。また、経路探索最小
の論理回路内部の外部入力、外部出力、外部双方向端子
およびブロックの入力、出力、双方向端子に経路探索情
報格納用テーブルを生成する。格納テーブルに格納され
る情報は、経路探索上の始点および始点の論理値毎に、
累計遅延値、入力端子を表すｉｄであり、これを出力端
子テーブルと呼んでいる。

【００３１】探索上の始点処理２は、始点のもつ初期遅
延を経路探索情報を格納する。格納される経路探索情報
は、各始点の論理値毎の累計値が格納される。このとき
現在評価中であることを示すテーブルに始点のブロック
ｉｄを登録する。これを経路探索テーブルと呼ぶ。終了
判定３は現在経路探索テーブルに登録されているブロッ
クに対し、全ての処理を終えているかを判定し、全ての
処理が終わっていれば伝搬処理１０に進み、そうでなけ
れば選択処理４に進む。

【００３２】選択処理４は現在処理が終わっていない経
路探索テーブルに登録されているブロックのうちの任意
のものを選び、判定処理５にて当該ブロックの属するブ
ロックの入力端子に経路探索情報が伝搬しているか否か
を判定し、伝搬していなければ経路探索テーブルにブロ
ックｉｄを保持し、伝搬している場合格納処理６へすす
む。格納処理６では入力端子に保持された経路探索情報
の中から探索上の始点と論理値毎に最大または最小の累
計遅延を持つ経路探索情報を選択する。このとき得られ
た経路探索情報を出力端子テーブルに格納すると共に選
択した入力端子ｉｄをあわせて格納し、伝搬処理７へす
すむ。伝搬処理ではブロックの経路探索情報をファンア
ウト先のブロックに伝搬する。

【００３３】次の判定処理８で全ての経路探索情報が伝
搬したかを判定し、伝搬している場合処理９に進み、そ
うでなければ処理４に戻り再び経路探索を行う。判定処
理９では探索上の始点終点毎に経路情報が必要かどうか
を判定する。この情報の必要な場合、経路情報が必要な
始点に対してのみ経路情報を得るため処理１０以降の処
理を行う。遅延情報が必要な始点には処理１５へ進む。
選択処理１０では任意の経路上の終点を選択し、次の選
択処理１１にて終点に格納された経路探索情報の中から
任意の経路探索上の始点を選択する。さらに処理１２に
おいてブロックの出力端子に保持された経路探索結果の
中の入力端子ｉｄをもとに経路上の始点まで経路をたど
り最大または最小遅延経路を求める。

【００３４】判定処理１３において終点に記された経路
探索上の始点をすべて選択したかを判定し、選択してい
なければ処理１１からの処理を繰り返し、全ての始点を
選択している場合処理１４へ進む。次の判定処理１４で
は経路情報が必要な終点をすべて選択したかを判定し、
選択してなければ処理１０からの処理を繰り返し、全終
点を選択している場合処理１５へ進む。処理１５では経
路探索情報をもとに始終点毎の遅延をもとめる。これは
経路探索上の終点に残された経路探索結果を得ることに
より求められる。次の終了処理１６では、確保していた
記憶領域の解放、探索結果の出力および終了した旨の結
果表示等を行う。

【００３５】次に、本実施例による経路探索例として、
従来例と同じ図８の回路をもとに説明する。入力端子
Ａ，Ｂから出力端子Ｘ，Ｙに対してそれぞれの最大遅延
経路を探索する場合を示す。

【００３６】ステップ１： 経路探索始点を選択し（選
択処理４）、始点に与えられた遅延を初期遅延として設
定する（始点処理２）。選択した始点を経路探索テーブ
ルに保持し、また始点にある出力端子テーブルに経路探
索情報を書込む（格納処理６）。

【００３７】ステップ２： 経路探索テーブルのブロッ
クｉｄの属する出力端子からファンアウト方向に経路探
索情報を伝搬する（伝搬処理７）。この場合経路探索情
報は始点ＡからブロックＧ１の入力端子ｇ１ｉ１とブロ
ックＧ２の入力端子ｇ２ｉ２に、始点Ｂからはブロック
Ｇ１の入力端子ｇ１ｉ２とＧ４の入力端子ｇ４ｉ１に伝
搬する。伝搬した端子ｉｄの属するブロックｉｄ即ちＧ
１、Ｇ２、Ｇ４を経路探索テーブルに保持すると同時に
始点Ａ、Ｂのブロックｉｄを経路探索テーブルから削除
する。この様子を図２に示す。この図で４１，４２は入
力端子Ａ，Ｂからの経路探索の様子を模式的に表現し、
３８，３９はブロックＧ１の入力端子ｇ１ｉ１，ｇ１ｉ
２を、４０はブロックＧ４の入力端子ｇ４ｉ１を示して
いる。

【００３８】ステップ３： Ｇ１を評価、Ｇ１の入力端
子は全て経路探索情報が伝搬しているため、個々の入力
端子に保持された入力端子までの累計遅延とｇ１ｏ１ま
でのブロック内遅延を加算し遅延値の大きな方を論理値
毎に選択する（処理８，９）。この場合はｇ１ｉ１を選
択し、このとき出力端子テーブルにｇ１ｉ１のｉｄと累
計遅延値および論理値を格納する。この様子を図３に示
す。図３の４３，４４はブロックＧ１，Ｇ４の出力端子
テーブルであり、外部入力端子毎の最大または最小遅延
をもつ経路が何番目の入力端子より至ったものかを示し
ている。ここでは各ブロック毎に図の上側から順に番号
付されているものとし、一番上を１とし、テーブルの左
の欄に示す外部入力端子よりの経路がない場合は０で現
し、この例では出力端子テーブルのもつ遅延値は示して
いない。この処理を出力端子処理と呼ぶ。

【００３９】ステップ４： 全ての経路探索テーブルに
保持されているブロックを評価したかを判定し、この場
合Ｇ２、Ｇ３が未評価なためステップ３へ戻る。このス
テップ３でＧ４を評価し、Ｇ４の入力端子はすべて経路
探索情報が伝搬しているため終了端子処理を行う。さら
に、ステップ４で全ての経路探索テーブルに保持されて
いるブロックを評価したかを判定し、すべて評価済みの
ためステップ５へすすむ。

【００４０】ステップ５： 経路探索情報が経路上の終
点に達しているかを判定し、この場合終点に達していな
いのでステップ６にすすむ。

【００４１】ステップ６： 処理済みのブロックの出力
端子からファンアウト方向に経路探索情報を伝搬する。
この場合、Ｇ４およびＧ１から伝搬される。

【００４２】ステップ２から４までの処理をブロックＧ
２、Ｇ３、出力端子Ｘにおいて繰り返す（判定処理８，
９）。この場合、ブロックＧ２は全ての入力端子に経路
探索情報が伝搬しているため、終力端子テーブルに所定
の情報を書き込むが、Ｇ３は端子ｇ３ｉ２に経路探索情
報が伝搬していないため処理はされず、経路探索テーブ
ルにブロックｉｄが保持される。また出力端子Ｘに伝搬
された経路探索情報は経路探索上の終点に達しているた
め、結果はそのまま保持される。

【００４３】ここでステップ５で、経路探索情報が経路
上の終点に達しているかを判定し、この場合終点に達し
ていないのでステップ６に進み、処理済みのブロックＧ
２について経路探索情報をファンアウト方向に伝搬す
る。このステップ２から５までの処理をブロックＧ３に
おいて繰り返す。ステップ５で経路探索情報が経路上の
終点に達していることを判定するとステップ７に進む。

【００４４】ステップ７： 最大遅延経路を求めるかど
うかを判定する。ここでは、経路を求める場合について
説明する。経路を求めない場合にはステップ１２へすす
む。

【００４５】ステップ８：任意の経路探索上の終点を一
つ選択し、この場合Ｘを選択する（選択処理１０）。

【００４６】ステップ９： 端子Ｘの経路探索結果テー
ブルに残された始点のうちの一つを選択し、この場合Ｂ
を選択する（選択処理１１）。

【００４７】ステップ１０： 終点ＸからＢまでの経路
を検索する。この場合Ｇ３の出力端子に保持された出力
端子テーブルからブロックの入力端子ｉｄを検索しｇ３
ｉ２を得る。ｇ３ｉ２からファンイン方向に検索、Ｇ４
を経由して始点Ｂにいたる。従ってＢからＸに至る最大
遅延経路は端子ＢからＧ３、Ｇ４を経由して端子Ｘに至
る経路となる（経路処理１２）。Ｘの経路探索結果テー
ブルに残された始点のうちの一つを選択し、この場合Ａ
を選択し、ステップ１０を行う。

【００４８】終点Ｙに対してステップ９、１０を繰り返
しＹからＡ，Ｂ間の最大遅延経路を求める。この様にし
て求められた経路のうちＸ，ＹからＢへの最大遅延経路
の様子を図４に示す。ここで４４，４５，４６はブロッ
クＧ４，Ｇ２，Ｇ３の出力端子のもつ出力端子テーブ
ル、４７，４８は始点Ｘ，Ｙの出力端子のもつ出力端子
テーブルである。いま、図のように出力端子テーブルの
値が決定したとすると、Ｙ出力端子からＢ入力端子に至
る経路は、Ｙより各ブロックの出力端子がもつ出力端子
テーブルのＢに対する情報が示すブロックの入力端子を
信号の流れとは逆方向にたどってゆくことによりもとま
る。つまり、ＹからＧ３，Ｇ２，Ｇ４，Ｂを順次通過す
る経路である（処理１３，１４）。

【００４９】ステップ１１： Ｘ，Ｙで求めた始点毎の
最大経路を結果としてファイルまたは結果テーブルに出
力する。

【００５０】ステップ１２： Ｘ，Ｙに残された始点毎
の最大遅延を結果としてファイルまたは結果テーブルに
出力する（処理１５）。

【００５１】ステップ１３： 終了処理（処理１６）。
この場合実行結果のファイルのクローズし、実行メッセ
ージの出力、確保していた記憶領域の解放を行う。

【００５２】図５は本発明の第２の実施例のフローチャ
ートである。第１の実施例では、信号の流れの方向つま
り前方向に経路探索したが、この実施例では、信号の流
れとは逆方向に経路探索を行う。本実施例は、第１の実
施例の処理５〜７の代りに処理５ａ〜７ａを行うことに
なる。

【００５３】判定処理５ａでは、当該ブロックの属する
ブロックの出力端子のファンアウト毎に経路探索情報が
伝搬しているか否かを判定し、伝搬していなければ経路
探索テーブルにブロックｉｄを保持し、伝搬している場
合格納処理６へ進む。格納処理６ａでは出力端子のファ
ンアウト毎に保持された経路探索情報の中から探索上の
始点と論理値毎に最大または最小の累計遅延を持つ経路
探索情報を選択する。このとき得られた経路探索情報を
入力端子テーブルに格納すると共に選択した出力端子ｉ
ｄをあわせて格納し、その後伝搬処理７ａに進む。この
伝搬処理７ａにおいてブロックの経路探索情報をファン
イン先のブロックに伝搬する。この後の処理は、第１の
実施例と同様である。

【００５４】この方法の回路への応用を図６に示す。基
本的な操作は図２から図４までと同じであるため、ここ
では経路探索の結果を示す。前述の方法との違いは、ま
ず経路探索の方向が逆であることである。ブロックの出
力に対して持たれていた出力端子テーブルの情報は、代
って入力端子に持たれ、各外部出力端子からの最大ある
いは最小遅延経路が、その入力端子に至るのにブロック
出力端子のどのファンアウトから来るかを表わし、これ
を入力端子テーブルと呼ぶ。数字は最大あるいは最小遅
延経路が、どのファンアウトを通るかを示しており、図
６の一番上の方のファンアウトを１とし、順に番号がふ
られている。０はテーブルの左に示される外部入力端子
からそのブロックの入力に至る経路が存在しないことを
示している。また同様に図の上から順に、各ブロックの
入力端子に番号を割り当て、一番上の入力を第一入力と
呼ぶ。

【００５５】ここで、図６の５１，５２は外部入力端子
（Ａ，Ｂ）２１，２２のもつ入力端子テーブル、５３は
Ｇ４の入力のもつ入力端子テーブル、５４，５５はＧ１
の第一，第二入力のもつ入力端子テーブル、５６，５
７，５８，１９はＧ２の第一，第二入力およびＧ３の第
一，第二入力のもつ入力端子テーブルを示す。

【００５６】この場合経路探索の順序は、まず、外部出
力端子ＸとＹで開始され、次にＧ１とＧ３に至る。次に
Ｇ３よりＧ１とＧ２に至り、この時点でＧ１の全ファン
アウトの評価が終了するため、Ｇ１より入力端子ＡとＢ
に進み、同時にＧ２からＡとＧ４に至る。ここで入力端
子Ａの評価が行なわれる。さらにＧ４より端子Ｂに進
み、この端子Ｂの評価が行われる。

【００５７】ここで仮に入力端子テーブルに示された形
となったものとすると、この時の外部出力端子Ｙから外
部入力端子Ｂに至る経路は、端子Ｂより各ブロックの入
力端子テーブルに示される出力ファンアウトを順次検索
することで求めらる。この場合、端子ＢからＧ１、Ｇ
３、端子Ｙを順次通る経路が求める経路である。

【００５８】

【発明の効果】以上説明したように本発明は、与れられ
た経路探索を行う論理回路に対して求められるべき経路
探索上の始終点毎の最大もしくは最小遅延経路を、始点
からの経路探索を始点毎に繰り返す事なく、また最大ま
たは最小遅延経路のみ検索し、結果的に得られた経路探
索情報は、最大または最小遅延経路上の情報のみ保持さ
れるので、全入力端子毎のクリティカルパスを高速に求
められるという効果がある。また、経路探索の結果、探
索回路内部のブロックの出力端子上に保持された出力端
子テーブルは当該する出力端子から任意の経路探索上の
始点にいたる最大または最小遅延経路を示すブロックの
入力端子ｉｄを保持しているため、論理回路の任意の点
から経路探索上の始点までの最大または最小遅延経路を
再度探索する事なく求めることができるという効果があ
る。

【図面の簡単な説明】

【図１】本発明の第１の実施例を説明するフローチャー
ト。

【図２】図１の処理７を適用した回路の模式的回路図。

【図３】図１の処理８，９を適用した回路の模式的回路
図。

【図４】図１の処理１２までを適用した回路の模式的回
路図。

【図５】本発明の第２の実施例を説明するフローチャー
ト。

【図６】図５の処理を適用した回路の模式的回路図。

【図７】従来例の遅延経路探索方法を説明するフローチ
ャート。

【図８】従来例の論理回路探索を説明する一例の回路
図。

【図９】図８のステップ２を適用した回路の模式的回路
図。

【図１０】図８のステップ３を適用した回路の模式的回
路図。

【図１１】図８のステップ４を適用した回路の模式的回
路図。

【図１２】図８のステップ８を適用した回路の模式的回
路図。

【符号の説明】

１ 開始処理 ２ 探索上の始点処理 ３ 経路探索情報をもつ全ブロックの判定処理 ４ 任意のブロックの選択処理 ５ ブロック入力端子すべてに経路探索情報が来たか
の否か判定処理 ６ 経路探索情報のうち探索上の始点／論理値毎に最
大または最小の遅延をもつ経路探索情報を選択し、始点
／論理値毎の出力端子テーブルにｉｄを共に格納する格
納処理。 ７ 経路探索情報をファンアウト先に伝搬する伝搬処
理 ８ 経路探索上の終点に達しているこの終点判定処理 ９ 始点終点毎の経路情報が必要かの判定処理 １０ 経路上の終点を選択する選択処理 １１ 経路探索情報の中から任意の経路探索上の始点
を選択する選択処理 １２ 経路を探索上の始点までたどる処理 １３ 始点が全て選択されたかの判定処理 １４ 終点は全て選択されたかの判定処理 １５ 始終点毎の遅延を算出する処理 １６ 終了処理 ２１，２２ 外部入力端子Ａ，Ｂ ２３〜２６ 論理ブロックＧ１〜Ｇ４ ２７，２８ 外部出力端子Ａ，Ｂ ２９ 切出し部分回路 ３１ Ｇ１の入力端子ｇ１ｉ１ ３２ Ｇ２の入力端子ｇ２ｉ２ ３３ 経路検索の流れ ３４，３５，３６ Ｇ１，Ｇ２，Ｇ３の出力端子テー
ブルか指す入力端子ｉｄの模式的表現 ３７ 最大遅延経路 ３８，３９， ブロックＧ１の入力端子ｇ１ｉ１，２ ４０ ブロックＧ４の入力端子ｇ４ｉ１ ４１，４２ Ａ，Ｂからの経路探索の進行手順 ４３，４４ ブロックＧ１，Ｇ４の出力端子のもつ出
力端子テーブル ４５，４６ ブロックＧ２，Ｇ３の出力端子のもつ出
力端子テーブル ４７，４８ 外部出力端子Ｘ，Ｙのもつ出力端子テー
ブル ５１，５２ 外部入力端子Ａ，Ｂのもつ入力端子テー
ブル ５３ Ｇ４の入力のもつ入力端子テーブル ５４，５５ Ｇ１の第一入力，第二入力のもつ入力端
子テーブル ５６，５７ Ｇ２の第一入力，第二入力のもつ入力端
子テーブル ５８，５９ Ｇ３の第一入力，第二入力のもつ入力端
子テーブル

Claims (1)

【特許請求の範囲】
1. 【請求項１】 論理回路設計におけるその回路の最大ま
   たは最小遅延回路を探索する場合に、その経路探索時に
   経路の始点を示す情報を回路内部の各ブロックに持た
   せ、さらに前記始点毎の最大または最小の遅延経路が前
   記ブロックのどの入力から出力に至ったかの情報を前記
   各ブロックに持たせる事により、前記各始終点毎の最大
   または最小遅延が持つ論理値および遅延値を同時に求
   め、さらに任意の始点終点毎からの最大または最小遅延
   経路を求めるようにしたことを特徴とする論理回路の遅
   延経路探索方法。