JP4639650B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP4639650B2 JP4639650B2 JP2004171253A JP2004171253A JP4639650B2 JP 4639650 B2 JP4639650 B2 JP 4639650B2 JP 2004171253 A JP2004171253 A JP 2004171253A JP 2004171253 A JP2004171253 A JP 2004171253A JP 4639650 B2 JP4639650 B2 JP 4639650B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- light shielding
- memory element
- shielding layer
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Description
半導体基板と、
前記半導体基板に形成されたメモリ素子と、
前記メモリ素子の上方に形成された層間絶縁層と、
前記層間絶縁層の上方に、前記メモリ素子とオーバーラップして形成された遮光層と、
前記遮光層よりも下方に形成された反射防止層と、
を含み、
前記反射防止層の外縁は、前記遮光層の外縁よりも外側に位置している。
前記反射防止層は、前記遮光層とオーバーラップして形成されていてもよい。
前記反射防止層は、前記メモリ素子の周辺領域に形成されていてもよい。
前記反射防止層は、前記メモリ素子を囲むリング形状をなし、
前記反射防止層の外側の外縁の全周は、前記遮光層の外縁よりも外側に位置し、
前記反射防止層の内側の外縁の全周は、前記遮光層の外縁よりも内側に位置していてもよい。
前記半導体基板に形成された素子分離領域をさらに含み、
前記反射防止層は、前記素子分離領域の表面に形成されていてもよい。
前記メモリ素子は、フローティングゲートを含んでいてもよい。
28…遮光層 32…反射防止層 100…半導体装置
Claims (2)
- 半導体基板と、
前記半導体基板に形成されたメモリ素子と、
前記メモリ素子の上方に形成された層間絶縁層と、
前記層間絶縁層の上方に、前記メモリ素子とオーバーラップして形成された遮光層と、
前記遮光層よりも下方に形成された反射防止層と、
を含み、
前記遮光層と前記反射防止層とは非接触であり、
前記反射防止層は、前記遮光層とオーバーラップして形成され、前記遮光層の外縁の内側から前記遮光層の外縁の外側の領域に連続して配置されている、半導体装置。 - 請求項1に記載の半導体装置において、
前記半導体基板に形成された素子分離領域をさらに含み、
前記反射防止層は、前記素子分離領域の表面に形成されている、半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004171253A JP4639650B2 (ja) | 2004-06-09 | 2004-06-09 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004171253A JP4639650B2 (ja) | 2004-06-09 | 2004-06-09 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005353743A JP2005353743A (ja) | 2005-12-22 |
JP4639650B2 true JP4639650B2 (ja) | 2011-02-23 |
Family
ID=35587964
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004171253A Expired - Fee Related JP4639650B2 (ja) | 2004-06-09 | 2004-06-09 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4639650B2 (ja) |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH061840B2 (ja) * | 1987-07-08 | 1994-01-05 | 日本電気株式会社 | 光遮へい型uprom |
-
2004
- 2004-06-09 JP JP2004171253A patent/JP4639650B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2005353743A (ja) | 2005-12-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI606576B (zh) | 嵌入式快閃記憶體裝置及其製造方法 | |
US8895386B2 (en) | Method of forming semiconductor structure | |
US8232591B2 (en) | Illuminating efficiency-increasable and light-erasable memory | |
KR20060097884A (ko) | 스플리트 게이트형 비휘발성 메모리 소자 및 그 형성 방법 | |
TW200713603A (en) | Low-k spacer structure for flash memory | |
TWI279921B (en) | Semiconductor device | |
JP2004165182A (ja) | 半導体装置 | |
US7514741B2 (en) | Nonvolatile semiconductor memory device and related method | |
US8624314B2 (en) | Semiconductor device and method for manufacturing semiconductor device | |
US20060131623A1 (en) | Semiconductor device | |
JP2007184620A (ja) | マスクromを具備する半導体装置及びその製造方法 | |
JP4639650B2 (ja) | 半導体装置 | |
JP5147249B2 (ja) | 半導体装置の製造方法 | |
US9466572B2 (en) | Ultraviolet energy shield for non-volatile charge storage memory | |
US20100097854A1 (en) | Flash memory and flash memory array | |
KR100695892B1 (ko) | 굴곡진 프로파일을 갖는 부유 게이트를 구비하는 비휘발성메모리 소자 및 그 형성 방법 | |
US20070026609A1 (en) | Non-volatile memory and fabricating method thereof | |
JP4525913B2 (ja) | 半導体記憶装置 | |
KR100823165B1 (ko) | 비휘발성 메모리 소자 및 그 형성방법 | |
JP4927716B2 (ja) | 半導体装置 | |
JP2010212454A (ja) | 不揮発性半導体記憶装置 | |
JP4858671B2 (ja) | 半導体装置 | |
KR20080035916A (ko) | 반도체 소자 및 그 제조방법 | |
JP2006013201A (ja) | 半導体装置 | |
KR100771889B1 (ko) | 스플릿 게이트형 플래쉬 메모리 소자 및 그 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060112 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070521 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091209 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091216 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100208 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100714 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100902 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101102 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101115 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131210 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |