JP4634137B2

JP4634137B2 - 波形判定装置

Info

Publication number: JP4634137B2
Application number: JP2004376224A
Authority: JP
Inventors: 洋志久保田
Original assignee: Hioki EE Corp
Current assignee: Hioki EE Corp
Priority date: 2004-12-27
Filing date: 2004-12-27
Publication date: 2011-02-16
Anticipated expiration: 2024-12-27
Also published as: JP2006184073A

Description

本発明は、入力信号の合否判定を実行する波形判定装置に関するものである。

この種の波形判定装置として、特開平１１−１１８５３２号公報に開示された記録計が知られている。この記録計では、入力信号を測定した波形（信号波形）の許容範囲を表す波形判定エリアを基準波形の上下左右方向に予め設定された所定幅で自動的に生成して、信号波形が波形判定エリアをはみ出したときにアラーム等を出力する波形判定を実行している。この記録計によれば、作業者の判定基準のばらつきや見落としのない信号波形の合否判定を実行することが可能となっている。
特開平１１−１１８５３２号公報（第１−３頁）

ところが、従来の記録計には、以下の問題点がある。すなわち、この記録計では、波形判定エリア（許容範囲）内から信号波形がはみ出したときに、アラーム等を出力している。つまり、この波形判定装置では、許容範囲内から信号波形が外れるか否かで信号波形の合否判定を実行している。この場合、合否判定の対象となる入力信号には、信号波形に突発的なノイズが重畳されることのある信号も存在する。このため、良品の例えば電子機器から出力された入力信号であっても、信号波形が合否判定時に許容範囲を外れることがある。しかし、従来の記録計では、信号波形が許容範囲を僅かでも外れたときには、その入力信号を画一的に不合格と判定する。また、入力信号には、信号波形に極く小さなふらつきが生じる傾向のある信号も存在する。このため、良品の例えば電子機器から出力された入力信号であっても、信号波形が合否判定時に許容範囲を僅かに外れることがある。しかし、従来の記録計では、信号波形がたとえ僅かであっても許容範囲を外れる限り、その入力信号を画一的に不合格と判定する。したがって、実際には合格と判定すべき入力信号に対して柔軟な対応によってこの信号波形を合格とする人の判別とは異なり、この従来の記録計には、柔軟な対応が困難なため、不合格と判定する可能性があるという問題点が存在する。この結果、良品でありながら不良品と判別することに起因して、例えば電子機器などの判定対象体の製造歩留まりが低下するという問題が生じる可能性がある。

本発明は、かかる改善すべき課題に鑑みてなされたものであり、信号波形に対するノイズの重畳や信号波形の僅かなふらつきがあったとしても信号波形についての的確な合否判定を実行し得る波形判定装置を提供することを主目的とする。

上記目的を達成すべく請求項１記載の波形判定装置は、入力信号を所定周期で測定して測定値を出力する測定部と、前記測定値に基づく信号波形、および当該信号波形に対する許容範囲を表示部に表示させると共に当該信号波形および当該許容範囲に基づいて当該信号波形に対する合否判定を実行する制御部とを備え、前記制御部は、前記信号波形における前記許容範囲を外れている部位の期間が所定期間を超えているときに当該信号波形が当該許容範囲を外れていると判定し、当該部位の期間が前記所定期間以下のときに前記信号波形が前記許容範囲を外れていないと判定する。

また、請求項２記載の波形判定装置は、入力信号を所定周期で測定して測定値を出力する測定部と、前記測定値に基づく信号波形、および当該信号波形に対する許容範囲を表示部に表示させると共に当該信号波形および当該許容範囲に基づいて当該信号波形に対する合否判定を実行する制御部とを備え、前記制御部は、前記信号波形における前記許容範囲を外れている前記部位が複数存在しているときには、当該各部位を表している連続する画素の総数が所定数を超えているときに当該信号波形が当該許容範囲を外れていると判定し、当該各部位を表している前記連続する画素の総数が前記所定数以下のときに前記信号波形が前記許容範囲を外れていないと判定する。

請求項１記載の波形判定装置では、制御部が、信号波形における許容範囲を外れている部位を表している連続する画素の数が所定数を超えているときに信号波形が許容範囲を外れていると判定し、この部位を表している連続する画素の数が所定数以下のときに信号波形が許容範囲を外れていないと判定する。つまり、許容範囲を外れている各部位における信号波形の包絡線の長さがある程度以上のときに信号波形が許容範囲を外れていると判定する。このため、パルス幅がたとえ僅かな長さであってもピーク値のある程度大きいノイズが重畳されている信号波形については不合格と判定する必要があるときには、必ず不合格と判定することができる。一方、信号波形がたとえ僅かなレベルであったとしても許容範囲を外れている部位を表している画素数が所定数を超えて連続している不良の入力信号については、ピーク値の小さなノイズの重畳やふらつき以外の波形不良の要因が必ず存在するため、不合格と判定する。このため、この波形判定装置によれば、許容範囲を少しでも信号波形が外れるときに不合格と判定する従来の記録計とは異なり、実際には合格と判定してもよい信号波形が許容範囲を僅かに外れたとしても、この入力信号を不合格と誤って判定することを回避できるため、ピーク値の小さなノイズが重畳した入力信号や信号波形に僅かなふらつきを伴う入力信号に対して的確な合否判定を実行することができる。したがって、誤った判定結果に起因する判定対象体（例えば電子機器）についての製造歩留まりの低下を回避することができる。また、許容範囲を外れていないと判定する所定数を数値で定量的に設定できるため、人による曖昧な合否判断とは異なり、柔軟でありながら画一的で安定した合否判定結果を得ることができる。

請求項２記載の波形判定装置では、制御部が、信号波形における許容範囲を外れている各部位を表している連続する画素の総数が所定数を超えているときに信号波形が許容範囲を外れていると判定し、この各部位を表している連続する画素の総数が所定数以下のときに信号波形が許容範囲を外れていないと判定する。つまり、許容範囲を外れている各部位における信号波形の合計長がある程度以上のときに信号波形が許容範囲を外れていると判定する。したがって、この波形判定装置でも上記した請求項２記載の波形判定装置と同様の効果を奏することができる。

以下、添付図面を参照して、本発明に係る波形判定装置の最良の形態について説明する。

最初に、波形判定装置１の構成について、図面を参照して説明する。

図１に示す波形判定装置１は、判定対象体（一例として、電子機器：図示せず）からの入力信号Ｓ１の電気的パラメータ（例えば電圧）を所定周期で測定した測定値ＶＳに基づき、入力信号Ｓ１の信号波形ＷＳ（図２参照）等についての画像表示処理や入力信号Ｓ１（入力信号Ｓ１を出力した電子機器）についての合否判定処理などを実行する。具体的には、波形判定装置１は、測定部２、操作部３、制御部４、表示部５、ＶＲＡＭ６、ＲＯＭ７およびＲＡＭ８，９を備えて構成されている。測定部２は、Ａ／Ｄ変換器を備えて構成され、入力信号Ｓ１の電圧を所定の周期で所定時間だけ測定（サンプリング）して２値データの測定値ＶＳを出力する。操作部３は、後述する基準値ＶＢ，ＶＢ・・を取得するための基準値取得キー、後述する上限許容幅値ＶＢＵおよび下限許容幅値ＶＢＬを設定するための許容範囲設定キー、後述する許容期間Ｔａを設定するための許容期間設定キー、および数値入力キーなどを備えて構成され、各操作キーのキー操作に応じた操作信号Ｓ２を出力する。

制御部４は、波形判定装置１を総括的に制御すると共に、予め設定された動作条件に従って各種の処理を実行する。具体的には、制御部４は、後述する合否条件設定処理では、許容範囲画像Ｆを表示させるためのデータをＲＯＭ７に記憶させる。また、制御部４は、後述する画像表示処理では、図２に示すように、入力信号Ｓ１についての信号波形ＷＳおよび許容範囲画像Ｆ等を表示部５の表示画面に表示させる。この場合、許容範囲画像Ｆは、入力信号Ｓ１（信号波形ＷＳ）が許容される範囲を表し、その上側境界線ＬＵは、入力信号Ｓ１が許容される範囲の上限（つまり許容上限値）を表し、下側境界線ＬＬは、その範囲の下限（つまり許容下限値）を表している。なお、許容範囲画像Ｆおよび境界線ＬＵ，ＬＬのいずれか一方が本発明における許容範囲を構成する。また、制御部４は、信号波形ＷＳ、許容範囲画像Ｆ、電圧スケールＶおよび時間スケールＴ等をＶＲＡＭ６内に仮想的に描画することにより、これらを表示部５に表示させるための表示用データＤをＶＲＡＭ６内に生成する。さらに、制御部４は、後述する合否判定処理を実行して、信号波形ＷＳが許容範囲画像Ｆを外れるか否かに基づいて入力信号Ｓ１を合否判定すると共に、この合否判定の結果を表す合否結果表示Ａを同図に示すように表示部５の表示画面に表示させる。この場合、制御部４は、表示部５の表示画面に対応するＲＡＭ９内の仮想平面上に入力信号Ｓ１についての合否判定用の許容範囲画像Ｆを描画して、入力信号Ｓ１に対する合否判定処理を実行する。

表示部５は、一例としてカラー液晶パネルを備えて構成され、制御部４の制御に従い、ＶＲＡＭ６内に生成された表示用データＤに基づいて各種波形や各種画像等をカラー表示する。ＶＲＡＭ６は、制御部４によって生成された表示用データＤを記憶する。ＲＯＭ７は、フラッシュＲＯＭで構成されて、制御部４の動作プログラムを記憶すると共に、入力信号Ｓ１の測定値ＶＳ，ＶＳ・・に対応する理想的な値を示す基準値ＶＢ，ＶＢ・・と、測定値ＶＳの許容上限値を基準値ＶＢとの電圧差で表した上限許容幅値ＶＢＵと、測定値ＶＳの許容下限値を基準値ＶＢとの電圧差で表した下限許容幅値ＶＢＬとに基づいて作成された許容範囲画像Ｆを表示するためのデータを記憶する。また、ＲＯＭ７は、信号波形ＷＳが許容範囲画像Ｆを外れているか否かを判定するための基準となる許容期間Ｔａ（本発明における所定期間）を記憶する。ＲＡＭ８は、測定部２から出力されて制御部４の制御下で転送された測定値ＶＳ，ＶＳ・・を記憶する。ＲＡＭ９は、制御部４によって仮想平面に描画された許容範囲画像Ｆを記憶すると共に、合否判定処理等においてワークエリアとして用いられる。

次に、波形判定装置１の全体的な動作について、図面を参照して説明する。

まず、入力信号Ｓ１の合否判定処理の事前準備として、基準値ＶＢ，ＶＢ・・、上限許容幅値ＶＢＵ、下限許容幅値ＶＢＬおよび許容期間Ｔａを波形判定装置１に設定する合否条件設定処理を実行する。この場合、標準的（理想的）な信号波形を入力信号Ｓ１として測定部２に入力させる。この際に、基準値取得キーを操作することで、測定部２が、入力信号Ｓ１を所定の周期でサンプリングして、その測定値ＶＳを順次出力する。この際に、制御部４は、測定部２から出力された測定値ＶＳ，ＶＳ・・を基準値ＶＢ，ＶＢ・・とする。続いて、操作部３の許容範囲設定キーおよび数値入力キーを操作して、上限許容幅値ＶＢＵおよび下限許容幅値ＶＢＬを入力する。次いで、制御部４が、各基準値ＶＢ，ＶＢ・・に上限許容幅値ＶＢＵを加算して上限値ＶＵ，ＶＵ・・を算出すると共に各基準値ＶＢ，ＶＢ・・から下限許容幅値ＶＢＬを減算して下限値ＶＬ，ＶＬ・・を算出して、許容範囲画像Ｆを表示させるデータを上限値ＶＵ，ＶＵ・・および下限値ＶＬ，ＶＬ・・から算出してＲＯＭ７に記憶させる。なお、例えば操作部３のポインティングデバイスを操作して、許容範囲画像Ｆを表示させるデータを図形的に入力することもでき、この際には、制御部４は、入力された許容範囲画像Ｆを表示させるデータをＲＯＭ７に記憶させる。続いて、操作部３の許容期間設定キーおよび数値入力キーを操作して、許容期間Ｔａを入力する。次いで、制御部４が、入力された許容期間ＴａをＲＯＭ７に記憶させる。この場合、例えば、基準値ＶＢ，ＶＢ・・が、３Ｖの一定電圧に設定されたものとする。また、上限許容幅値ＶＢＵおよび下限許容幅値ＶＢＬが共に１Ｖの電圧に設定され、許容期間Ｔａが、０．５ｎｓの期間に設定されたものとする。以上により、合否条件設定処理が終了する。

次いで、判定対象体の電子機器における信号出力部と波形判定装置１の測定部２とを相互に接続した状態で電子機器を作動させる。この際に、測定部２が、入力信号Ｓ１を所定の周期でサンプリングして、その測定値ＶＳを順次出力する。続いて、制御部４が、測定部２から出力された測定値ＶＳ，ＶＳ・・をＲＡＭ８に転送して順次記憶させる。

また、制御部４は、信号波形ＷＳおよび許容範囲画像Ｆ等を表示させる画像表示処理を実行する。この画像表示処理では、制御部４は、画像を表示部５に表示させるための表示用データＤをＶＲＡＭ６内に生成する。具体的には、制御部４は、まず、許容範囲画像Ｆを表示させるデータをＲＯＭ７から読み出す。次いで、制御部４は、上側境界線ＬＵおよび下側境界線ＬＬに挟まれた帯状の許容範囲画像Ｆ、電圧スケールＶ並びに時間スケールＴ等（図２参照）をＶＲＡＭ６内に仮想的に描画することにより、これらを表示部５に表示させるための表示用データＤをＶＲＡＭ６内に生成する。次に、制御部４は、ＲＡＭ８から測定値ＶＳ，ＶＳ・・を読み出して、図２に示すように、この測定値ＶＳに基づく信号波形ＷＳが許容範囲画像Ｆ等と重ね合わさるようにＶＲＡＭ６内に仮想的に描画して表示用データＤをＶＲＡＭ６内に生成する。続いて、表示部５が、ＶＲＡＭ６から表示用データＤを読み出して、表示用データＤに基づく波形表示画面（信号波形ＷＳおよび許容範囲画像Ｆ等）を表示画面に表示する。以上により、画像表示処理が終了する。

一方、制御部４は、合否判定処理を開始する。この合否判定処理では、制御部４は、許容範囲画像ＦをＶＲＡＭ６内の仮想平面上に仮想的に描画する際に、許容範囲画像ＦをＲＡＭ９内の仮想平面上にも仮想的に描画する。また、制御部４は、信号波形ＷＳをＶＲＡＭ６内の仮想平面上に描画する際に、ＲＡＭ９内の仮想平面上に信号波形ＷＳを描画させたとしたときにその描画すべき位置が許容範囲画像Ｆを外れているか否かを判定する。この場合、制御部４は、信号波形ＷＳのいずれかの部位が許容範囲画像Ｆから外れているときには、信号波形ＷＳにおける許容範囲画像Ｆを外れているこの部位の期間（時間軸方向の長さに対応する期間）を算出し、この期間が許容期間Ｔａを超えるときにはこの部位が許容範囲画像Ｆを外れていると判定し、この期間が許容期間Ｔａ以下のときにはこの部位が許容範囲画像Ｆを外れていないと判定する。つまり、制御部４は、信号波形ＷＳの許容期間Ｔａ以下の許容範囲画像Ｆからの外れについては、信号波形ＷＳが許容範囲画像Ｆを外れていないものとして判定することで、パルス幅が極めて短いノイズが突発的に重畳している信号波形ＷＳや、僅かにふらついている信号波形ＷＳに対しては、許容範囲画像Ｆを外れていないと判定する。この場合、制御部４は、許容範囲画像Ｆを外れている信号波形ＷＳの部位が複数存在するときには、各外れている部位毎に許容期間Ｔａを超えているか否かを判定する。なお、許容範囲画像Ｆを外れている各部位の総和が許容期間Ｔｂを超えているか否かを判定することも可能である。ここで、許容期間Ｔｂとしては、許容期間Ｔａ以上の任意の値を設定することができる。

具体的に、図２に示すように、信号波形ＷＳにおける許容範囲画像Ｆを外れている部位Ｐ１〜Ｐ４を例に挙げて説明する。この場合、部位Ｐ１は、許容範囲画像Ｆを０．２ｎｓの期間外れている。制御部４は、部位Ｐ１（０．２ｎｓ）が許容期間Ｔａ（０．５ｎｓ）以下のため、許容範囲画像Ｆを外れていないと判定する（判定ＯＫ）。また、部位Ｐ２は、許容範囲画像Ｆを１．３ｎｓの期間外れている。制御部４は、部位Ｐ２（１．３ｎｓ）が許容期間Ｔａ（０．５ｎｓ）を超えるため、許容範囲画像Ｆを外れていると判定する（判定ＮＧ）。このように、制御部４は、信号波形ＷＳがたとえ僅かなレベルであったとしても例えば部位Ｐ２のように許容期間Ｔａを超えて許容範囲画像Ｆを外れている不良の入力信号Ｓ１については、ノイズの重畳やふらつき以外の波形不良の要因が必ず存在するため、不合格と判定する。また、部位Ｐ３，Ｐ４は、許容範囲画像Ｆをそれぞれ０．２ｎｓ、０．１ｎｓの期間外れている。制御部４は、部位Ｐ３，Ｐ４（０．２ｎｓ、０．１ｎｓ）が許容期間Ｔａ（０．５ｎｓ）以下のため、許容範囲画像Ｆを外れていないと判定する（判定ＯＫ）。

続いて、制御部４は、上記したように、信号波形ＷＳのいずれかの部位（上記の部位Ｐ２）が許容範囲画像Ｆを外れていると判定したときには、入力信号Ｓ１が不合格であると合否判定し、この合否判定結果を表す合否結果表示Ａ（例えば、図２示す「不合格」の表示）が信号波形ＷＳ等と重ね合わさるようにＶＲＡＭ６内に仮想的に描画して表示用データＤをＶＲＡＭ６内に生成する。一方、制御部４は、信号波形ＷＳのすべての部位が許容範囲画像Ｆを外れていないと判定したときには（例えば図２に示す部位Ｐ２が許容範囲画像Ｆを外れていないものとしたとき）、入力信号Ｓ１が合格であると合否判定し、例えば、「合格」の合否結果表示ＡをＶＲＡＭ６内に描画する。続いて、表示部５は、ＶＲＡＭ６から表示用データＤを読み出して、信号波形ＷＳおよび許容範囲画像Ｆと共に合否結果表示Ａ（図２に示す「不合格」の文字）を表示部５の表示画面に表示する。以上により、合否判定処理が終了する。

このように、この波形判定装置１では、制御部４が、信号波形ＷＳにおける許容範囲画像Ｆを外れている部位の期間が許容期間Ｔａを超えているときに信号波形ＷＳが許容範囲画像Ｆを外れていると判定し、この部位に対応する期間が許容期間Ｔａ以下のときに信号波形ＷＳが許容範囲画像Ｆを外れていないと判定する。このため、この波形判定装置１によれば、許容範囲画像Ｆを少しでも信号波形ＷＳが外れるときに不合格と判定する従来の記録計とは異なり、実際には合格と判定してもよい信号波形ＷＳが許容範囲画像Ｆを僅かに外れたとしても、この入力信号Ｓ１を不合格と誤って判定することを回避できるため、ノイズが重畳した入力信号Ｓ１や信号波形ＷＳに僅かなふらつきを伴う入力信号Ｓ１に対して的確な合否判定を実行することができる。したがって、誤った判定結果に起因する判定対象体（例えば電子機器）についての製造歩留まりの低下を回避することができる。また、許容範囲画像Ｆを外れていないと判定する許容期間Ｔａを数値で定量的に設定できるため、人による曖昧な合否判断とは異なり、柔軟でありながら画一的で安定した合否判定結果を得ることができる。

なお、本発明は、上記の構成に限定されない。例えば、信号波形ＷＳにおける許容範囲画像Ｆを外れている部位の期間が許容期間Ｔａを超えるか否かに基づいて信号波形ＷＳが許容範囲画像Ｆを外れているか否かを判定する構成について説明したが、信号波形ＷＳにおける許容範囲画像Ｆを外れている部位を表している連続する画素の数が許容画素数Ｗａ（本発明における所定数）を超えるか否かに基づいて信号波形ＷＳが許容範囲画像Ｆを外れているか否かを判定する構成の波形判定装置１Ａを採用することもできる。なお、以下、波形判定装置１における構成要素と同一の機能を有する構成要素については同一の符号を付して重複した説明を省略する。

波形判定装置１Ａは、図１に示すように、操作部３の構成とは異なり、許容期間設定キーに代えて許容画素数設定キーが配設された操作部３Ａを備えている。また、制御部４Ａは、波形判定装置１における許容期間Ｔａに代えて、許容画素数ＷａをＲＯＭ７に記憶させる。

次に、波形判定装置１Ａの全体的な動作について、図面を参照して説明する。なお、波形判定装置１と同様の動作については重複した説明を省略する。また、表示部５のカラー液晶パネルに表示可能な画像の最小単位を１画素として説明する。

まず、入力信号Ｓ１の合否判定処理の事前準備として、合否条件設定処理を実行する。この場合、波形判定装置１における動作と同様にして、基準値ＶＢ，ＶＢ・・、上限許容幅値ＶＢＵおよび下限許容幅値ＶＢＬを入力する。次いで、操作部３Ａの許容画素数設定キーおよび数値入力キーを操作して許容画素数Ｗａを入力する。次いで、制御部４Ａが、許容範囲画像Ｆを表示させるためのデータと、入力された許容画素数ＷａとをＲＯＭ７に記憶させる。この場合、許容画素数Ｗａは、１０画素に設定されたものとする。以上により、合否条件設定処理が終了する。

次いで、波形判定装置１と同様にして、測定部２が、入力信号Ｓ１を所定の周期でサンプリングして、その測定値ＶＳを順次出力し、制御部４Ａが、測定部２から出力された測定値ＶＳ，ＶＳ・・をＲＡＭ８に転送して順次記憶させる。また、制御部４Ａは、波形判定装置１と同様にして画像表示処理を実行して、信号波形ＷＳおよび許容範囲画像Ｆ等を表示部５の表示画面に表示させる。この場合、波形判定装置１で説明した測定値ＶＳ，ＶＳ・・と同値の測定値ＶＳ，ＶＳ・・が測定されたものとする。

次に、制御部４Ａは、合否判定処理を開始する。この合否判定処理では、制御部４Ａは、ＶＲＡＭ６内の仮想平面上に許容範囲画像Ｆを仮想的に描画する際に、許容範囲画像ＦをＲＡＭ９内の仮想平面上にも仮想的に描画する。また、制御部４Ａは、信号波形ＷＳをＶＲＡＭ６内の仮想平面上に描画する際に、ＲＡＭ９内の仮想平面上に信号波形ＷＳを描画させたとしたときにその描画すべき位置が許容範囲画像Ｆを外れているか否かを判定する。この場合、制御部４Ａは、信号波形ＷＳのいずれかの部位が許容範囲画像Ｆから外れているときには、信号波形ＷＳにおける許容範囲画像Ｆを外れているこの部位を表している連続する画素の数が許容画素数Ｗａを超えるときにはこの部位が許容範囲画像Ｆを外れていると判定し、この部位を表している連続する画素の数が許容画素数Ｗａ以下であるときにはこの部位が許容範囲画像Ｆを外れていないと判定する。つまり、制御部４Ａは、許容範囲画像Ｆを外れている各部位における信号波形ＷＳの包絡線の長さがある程度以上のときに信号波形ＷＳが許容範囲画像Ｆを外れていると判定する。この場合、制御部４Ａは、許容範囲画像Ｆを外れている信号波形ＷＳの部位が複数存在するときには、各外れている部位毎に許容画素数Ｗａを超えているか否かを判定する。なお、許容範囲画像Ｆを外れている各部位の総和が許容画素数Ｗｂを超えているか否かを判定することも可能である。ここで、許容画素数Ｗｂとしては、許容画素数Ｗａ以上の任意の値を設定することができる。

具体的に、図３に示すように、許容範囲画像Ｆを外れている信号波形ＷＳの部位Ｐ１〜Ｐ４を例に挙げて説明する。なお、同図に示す信号波形ＷＳの部位Ｐ１〜Ｐ４上の１つの黒丸●が１つの画素を表しているものとする。この場合、発明の理解を容易にするために、１つの画素を実際よりも大きく誇張して表示すると共に、部位Ｐ１〜Ｐ４の各画素のみを表示する。ここで、部位Ｐ１は、同図に示すように、許容範囲画像Ｆを５画素連続して外れている。制御部４Ａは、部位Ｐ１の画素数（５画素）が許容画素数Ｗａ（１０画素）以下のため、許容範囲画像Ｆを外れていないと判定する（判定ＯＫ）。また、部位Ｐ２は、許容範囲画像Ｆを１３画素連続して外れている。制御部４Ａは、部位Ｐ２の画素数（１３画素）が許容画素数Ｗａ（１０画素）を超えているため、許容範囲画像Ｆを外れていると判定する（判定ＮＧ）。このように、制御部４Ａは、信号波形ＷＳがたとえ僅かなレベルであったとしても許容範囲画像Ｆを外れている例えば部位Ｐ２を表している画素数が許容画素数Ｗａを超えて連続している不良の入力信号Ｓ１については、ピーク値の小さなノイズの重畳やふらつき以外の波形不良の要因が必ず存在するため、不合格と判定する。また、部位Ｐ３は、許容範囲画像Ｆを２７画素連続して外れている。制御部４Ａは、部位Ｐ３の画素数（２７画素）が許容画素数Ｗａ（１０画素）を超えているため、許容範囲画像Ｆを外れていると判定する（判定ＮＧ）。このように、制御部４Ａは、例えば部位Ｐ３のようにパルス幅がたとえ僅かな時間（例えば０．２ｎｓ）であったとしてもピーク値のある程度大きい（１０画素を超える）ノイズが重畳されている信号波形ＷＳについては、不合格と判定する。また、部位Ｐ４は、許容範囲画像Ｆを３画素連続して外れている。制御部４Ａは、部位Ｐ４の画素数（３画素）が許容画素数Ｗａ（１０画素）以下のため、許容範囲画像Ｆを外れていないと判定する（判定ＯＫ）。

続いて、制御部４Ａは、上記したように、信号波形ＷＳのいずれかの部位（上記の部位Ｐ２，Ｐ３）が許容範囲画像Ｆを外れていると判定したときには、入力信号Ｓ１が不合格であると合否判定し、この合否判定結果を表す合否結果表示Ａ（例えば、図３に示す「不合格」の表示）が信号波形ＷＳ等と重ね合わさるようにＶＲＡＭ６内に仮想的に描画して表示用データＤをＶＲＡＭ６内に生成する。一方、制御部４Ａは、信号波形ＷＳのすべての部位が許容範囲画像Ｆを外れていないと判定したときには（例えば図３に示す部位Ｐ２，Ｐ３が許容範囲画像Ｆを外れていないものとしたとき）、入力信号Ｓ１が合格であると合否判定し、例えば、「合格」の合否結果表示ＡをＶＲＡＭ６内に描画する。続いて、表示部５が、ＶＲＡＭ６から表示用データＤを読み出して、信号波形ＷＳおよび許容範囲画像Ｆと共に合否結果表示Ａ（図２に示す「不合格」の文字）を表示部５の表示画面に表示する。以上により、合否判定処理が終了する。

このように、この波形判定装置１Ａでは、制御部４Ａが、信号波形ＷＳにおける許容範囲画像Ｆを外れている部位を表している連続する画素の数が許容画素数Ｗａを超えているときに信号波形ＷＳが許容範囲画像Ｆを外れていると判定し、この部位を表している連続する画素の数が許容画素数Ｗａ以下のときに信号波形ＷＳが許容範囲画像Ｆを外れていないと判定する。このため、この波形判定装置１によれば、許容範囲画像Ｆを少しでも信号波形ＷＳが外れるときに不合格と判定する従来の記録計とは異なり、実際には合格と判定してもよい信号波形ＷＳが許容範囲画像Ｆを僅かに外れたとしても、この入力信号Ｓ１を不合格と誤って判定することを回避できるため、ピーク値の小さなノイズが重畳した入力信号Ｓ１や信号波形ＷＳに僅かなふらつきを伴う入力信号Ｓ１に対して的確な合否判定を実行することができる。したがって、誤った判定結果に起因する判定対象体（例えば電子機器）についての製造歩留まりの低下を回避することができる。また、許容範囲画像Ｆを外れていないと判定する許容画素数Ｗａを数値で定量的に設定できるため、人による曖昧な合否判断とは異なり、柔軟でありながら画一的で安定した合否判定結果を得ることができる。

なお、本発明は、上記の波形判定装置１，１Ａの構成に限定されない。例えば、許容期間Ｔａを用いる合否判定処理、および許容画素数Ｗａを用いる合否判定処理をそれぞれ実行する波形判定装置１，１Ａについて説明したが、操作部３，３Ａの各機能を有する操作部と、制御部４，４Ａの各機能を有する制御部とを備えて波形判定装置を構成することで、許容期間Ｔａを用いる合否判定処理、および許容画素数Ｗａを用いる合否判定処理を１つの波形判定装置に実行させることもできる。また、上側境界線ＬＵおよび下側境界線ＬＬのみを表示させることもできる。また、合否結果表示Ａを表示部５の表示画面に表示させる例について説明したが、この表示と共に、または、この表示に代えて、合否結果を外部機器に出力する構成を採用することもできる。また、本発明における測定値についても、上記の電圧に限定されず、入力信号についての電流値や位相値等の各種電気的パラメータを測定値とすることができる。また、波形判定装置１では、許容期間Ｔａを設定する構成について説明したが、許容期間Ｔａの設定に代えて、例えば表示部５の表示画面上を時間目盛り線で時間軸方向に等間隔で区分けした区画の数を設定することで本発明における所定期間を設定する構成を採用することもできる。具体的には、一例として、図２では１ｎｓが時間目盛り線の１区画で区分けされているため、０．５ｎｓの許容期間Ｔａを設定する設定方法に代えて、０．５区画を設定することで本発明における所定期間を設定する。

波形判定装置１（１Ａ）の構成を示すブロック図である。信号波形ＷＳおよび許容範囲画像Ｆが表示された状態の表示部５の表示画面図である。信号波形ＷＳおよび許容範囲画像Ｆが表示された状態の表示部５の表示画面図である。

符号の説明

１，１Ａ波形判定装置
２測定部
３，３Ａ操作部
４，４Ａ制御部
５表示部
６ＶＲＡＭ
７ＲＯＭ
８，９ＲＡＭ
Ｆ許容範囲画像
ＷＳ信号波形

Claims

入力信号を所定周期で測定して測定値を出力する測定部と、前記測定値に基づく信号波形、および当該信号波形に対する許容範囲を表示部に表示させると共に当該信号波形および当該許容範囲に基づいて当該信号波形に対する合否判定を実行する制御部とを備え、
前記制御部は、前記信号波形における前記許容範囲を外れている部位を表している連続する画素の数が所定数を超えているときに当該信号波形が当該許容範囲を外れていると判定し、当該部位を表している前記連続する画素の数が前記所定数以下のときに前記信号波形が前記許容範囲を外れていないと判定する波形判定装置。
入力信号を所定周期で測定して測定値を出力する測定部と、前記測定値に基づく信号波形、および当該信号波形に対する許容範囲を表示部に表示させると共に当該信号波形および当該許容範囲に基づいて当該信号波形に対する合否判定を実行する制御部とを備え、
前記制御部は、前記信号波形における前記許容範囲を外れている前記部位が複数存在しているときには、当該各部位を表している連続する画素の総数が所定数を超えているときに当該信号波形が当該許容範囲を外れていると判定し、当該各部位を表している前記連続する画素の総数が前記所定数以下のときに前記信号波形が前記許容範囲を外れていないと判定する波形判定装置。