JP4632568B2 - 撮像装置 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、画質補正処理、特に輝度信号成分が多い周波数帯域を補正もしくは強調して、メリハリのきいた映像信号を出力するアパーチャ補正処理手段を有する撮像装置に関するものである。
【０００２】
【従来の技術】
一般にアパーチャ補正処理は、図７に示すように輝度信号Ｉから、その信号成分が最も多い周波数帯域を図７の輪郭補正もしくは強調回路（アパーチャ補正処理ブロック）で補正もしくは強調した補正信号Ｈを生成しＩとＨを加算することでメリハリのきいた輝度信号Ｏを得られるようにしている。また、アパーチャ補正処理ブロックは図８のような構成となっており、強調したい周波数帯域によってタップ係数を調整するデジタルフィルタ３１と、フィルタリングされた信号に対して施す、ゲイン補正処理回路とコアリング処理回路３２からなっている。
【０００３】
まず図９に基づいて従来の撮像装置及び信号処理について動作の流れを説明する。図９において、４１は絞り機能とシャッタ機能を備えるレンズシャッタ、４２は光学的なローパスフィルタ、４３は被写体の光学像を電気信号に変換する撮像素子でカラーフィルタでコーティングされており、全画素に関する信号電荷を独立に読み出す全画素読み出し方式を採用している。４４は撮像素子４３で得られた電気信号からノイズを除去のためのＣＤＳ回路や増幅装置を備えた前処理回路、４５は前処理回路４４で得られているアナログ信号をデジタル信号に変換するアナログ・デジタル変換回路、４６はメモリコントローラでありシステムコントローラ５３の制御によりＡ／Ｄ変換された信号のバスラインをコントロールするブロックであり、４７はデジタル信号を一時的に蓄積するバッファメモリであり、４８は撮像信号処理回路である。４９は例えば液晶ディスプレイやテレビ等の表示媒体に出力するためのインターフェースであり、５０はインターフェース４９に接続される液晶ディスプレやテレビなどの表示媒体であり、５１は例えばメモリカードやハードディスクなどの記録媒体に保存するためのインターフェースで、５２はインターフェース５１に接続される記録媒体であり、５３は前処理回路４４や撮像信号処理回路４８やメモリコントローラ４６を制御するためのシステムコントローラで、５４は撮像装置を外部から操作するための操作部である。
【０００４】
図１０は図９の従来の撮像装置における撮像信号処理回路４８の装置例の詳細を示すブロック図である。図９のメモリコントローラ４６から出力される前述の前処理の施されたＣＣＤからのデータが、色差信号生成ブロックと輝度信号生成ブロックにそれぞれ信号Ｓｏとして入力される。
【０００５】
色差信号生成ブロック１に入力された信号は、ＣＣＤ表面にコーティングされているカラーフィルタの配列に従って色分離処理が施され、その色分離処理後の信号をＣ信号処理部２に入力することで色差信号Ｃを出力する。
【０００６】
一方の輝度信号生成ブロック３に入力された信号は輝度信号を生成する処理を施されて信号Ｙとして出力される。
【０００７】
その信号Ｙを用いて水平成分のアパーチャ補正成分を補正処理する回路４と垂直方向のアパーチャ成分を補正する回路５で信号処理を行うことで水平、垂直のアパーチャ成分補正信号ＹＡＰ１、ＹＡＰ２を得る。その後信号Ｙ、ＹＡＰ１、ＹＡＰ２を加算することで水平、垂直のアパーチャ補正を施された輝度信号ＹＨを生成する。
【０００８】
前述の信号Ｃと輝度信号ＹＨをＹＣ処理部６のブロックに入力しガンマ補正等の信号補正を施したものを映像信号として出力する。
【０００９】
上述のように、従来のアパーチャ補正処理として、一般的な撮像装置では、図４に示すような垂直方向及び水平方向の周波数成分を強調できるような構成をもったものが実用化されている。
【００１０】
この従来例によれば、ＣＣＤによって撮像された画像データから輝度信号を生成する際に、垂直方向と水平方向のアパーチャ補正を行うことで輪郭補正されたメリハリのある映像信号を得ることができる。
【００１１】
【発明が解決しようとする課題】
ところで、撮像装置を構成する電荷結合素子（以下ＣＣＤ）の高画素化にともない、映像信号に対して高精細、高品位な画質が要求されている。また、一方では映像信号処理装置の低価格化も強く求められている。
【００１２】
従来においては図１０に示すように、垂直アパーチャ補正処理ブロック５及び水平アパーチャ補正処理ブロック４の２系統のアパーチャ補正処理ブロックを備えた撮像装置が実用化されている。
【００１３】
この従来の映像信号処理の方法においても、本来のアパーチャ補正処理ブロックの目的である、メリハリのきいた映像信号を生成することが可能であるが、アパーチャ補正処理の性質上２次元のデジタルフィルタを用いることによる回路規模の増大、さらに図８に示したデジタルフィルタの後段に存在する図８のゲイン補正回路及びコアリング処理部３２等によって、複数のアパーチャ補正処理ブロックを利用する場合、回路規模という側面からコスト面に対する負担が非常に大きい。
【００１４】
本発明は、このような課題に対する解決手段として、第一に低コストでありながら品位を落とすことなく同等の品位に、第二に同コストであるならば従来の手法よりさらに高品位な画質を実現することができる撮像装置を提供することにある。
【００１５】
【課題を解決するための手段】
請求項１記載の撮像装置は、被写体の光学像を電気信号に変換する撮像素子と、撮像素子から出力される信号を用いて輝度信号を含む映像信号を生成する撮像信号処理回路と、一括アパーチャ補正処理ブロックとを備え、一括アパーチャ補正処理ブロックは、撮像素子から出力される信号に対して、ｍ、ｎ、ｐ、ｑ、Ａ、Ｂを自然数とし、ｍ、ｎ、ｐ、ｑのうち少なくとも１つが他の３つと値が異なるとき、水平ｎ×垂直ｍのフィルタタップ数からなる水平方向アパーチャ補正処理と水平ｐ×垂直ｑのフィルタタップ数からなる垂直方向アパーチャ補正処理とを水平Ａ×垂直Ｂ（Ａはｎとｐで大きい方、Ｂはｍとｑで大きい方）のフィルタタップ数からなるフィルタリング処理として一括で処理するものであって、一括アパーチャ補正処理ブロックにおけるフィルタ特性は、水平方向アパーチャ補正処理における水平ｎ×垂直ｍのフィルタタップ数を水平Ａ×垂直Ｂのフィルタタップ数にそろえるように、不足タップ係数を左右方向に同数ずつ、上下方向で同数ずつ「０」の重みをもつフィルタタップ係数で補完したものと垂直方向アパーチャ補正処理における水平ｐ×垂直ｑのフィルタタップ数を水平Ａ×垂直Ｂのフィルタタップ数にそろえるように、不足タップ係数を左右方向に同数ずつ、上下方向で同数ずつ「０」の重みをもつフィルタタップ係数で補完したものとを加算したものであることを特徴とする。
【００１６】
請求項１記載の撮像装置によれば、従来は輝度信号の輪郭補正及び強調のための水平方向アパーチャ補正と垂直方向アパーチャ補正について、垂直・水平方向が独立に存在していたアパーチャ補正処理ブロックを一つにまとめることで回路削減を実現できる。したがって、冗長なアパーチャ補正処理ブロックを削減できるので回路規模の削減が可能で、さらにデジタルフィルタの特性も冗長構成時と等価なので画質が低下することはない。
【００１７】
請求項２記載の撮像装置は、請求項１において、一括アパーチャ補正処理ブロックにおけるフィルタ特性はさらに、補完されていないフィルタタップ係数部分の加算結果の少なくとも１つが０である。
【００２４】
【発明の実施の形態】
以下、図１から図６および図９を参照しながら、本発明の第１の実施の形態を説明する。図９を本実施の形態における本発明によるアパーチャ補正処理ブロックが組み込まれた撮像装置の全体像を示すブロック図として説明する。図１は本発明によるデジタルフィルタによって構成されたアパーチャ補正処理ブロックが組み込まれた映像信号処理装置であり、図２は一括アパーチャ補正処理ブロックの具体的な構成と従来との比較であり、図３は垂直・水平の周波数帯域補正を同時に実現するためのフィルタ設計方法の説明である。図４は合成するフィルタの形状が異なっている場合の合成フィルタの設計方法の説明である。
【００２５】
まず図９に基づいて第１の実施の形態のアパーチャ補正処理ブロックが組み込まれる撮像装置を説明する。
【００２６】
図９において、４１は絞り機能とシャッタ機能を備えるレンズシャッタ、４２は光学的なローパスフィルタ、４３は被写体の光学像を電気信号に変換する、例えば２次元に行列状に配列された光電変換素子を備えたカラーフィルタでコーティングされたＣＣＤ固体撮像素子であり、全画素に関する信号電荷を独立に読み出す全画素読み出し方式を採用している。４４は撮像素子４３で得られた電気信号からノイズを除去のためのＣＤＳ回路や増幅装置を備えた前処理回路、４５は前処理回路４４で得られているアナログ信号をデジタル信号に変換するアナログ・デジタル変換回路、４６はメモリコントローラでありシステムコントローラ５３の制御によりＡ／Ｄ変換された信号のバスラインをコントロールするブロックであり、４７はデジタル信号を一時的に蓄積するバッファメモリであり、４８は撮像信号処理回路である。４９は例えば液晶ディスプレイやテレビ等の表示媒体に出力するためのインターフェースであり、５０はインターフェース４９に接続される液晶ディスプレやテレビなどの表示媒体であり、５１は例えばメモリカードやハードディスクなどの記録媒体に保存するためのインターフェースで、５２はインターフェース５１に接続される記録媒体であり、５３は前処理回路や撮像信号回路やメモリコントローラを制御するためのシステムコントローラで、５４は撮像装置を外部から操作するための操作部である。
【００２７】
図１は図９の第１の実施の形態の撮像装置における撮像信号処理回路の装置例の詳細を示すブロック図である。図９のメモリコントローラ４６から出力される前述の前処理の施されたＣＣＤからのデータが、色差信号生成ブロック１と輝度信号生成ブロック３にそれぞれ信号Ｓｏとして入力される。
【００２８】
色差信号生成ブロック１に入力された信号は、ＣＣＤ表面にコーティングされているカラーフィルタの配列に従って色分離処理が施され、その色分離処理後の信号をＣ信号処理部２に入力することで色差成分を生成し色差信号として信号Ｃを出力する。
【００２９】
一方の輝度信号生成ブロック３に入力された信号は輝度信号を生成する処理を施されて信号Ｙとして出力される。
【００３０】
その信号Ｙを用いて水平・垂直方向の両方の輪郭補正を行うことが可能な一括アパーチャ補正処理ブロック（補正信号生成ブロック）４ａで水平・垂直両成分のアパーチャ補正信号ＹＡＰを得る。その後信号Ｙ、ＹＡＰを加算回路７で加算することで水平・垂直のアパーチャ補正を施された輝度信号ＹＨを生成する。
【００３１】
前述の信号Ｃと輝度信号ＹＨをＹＣ処理部６のブロックに入力しガンマ補正等の信号補正を施したものを映像信号として出力する。
【００３２】
この第１の実施の形態によれば、ＣＣＤによって撮像された画像データから輝度信号を生成する際に、垂直方向と水平方向のアパーチャ補正を行うことで輪郭補正されたメリハリのある映像信号を得ることができる。
【００３３】
次に、図２を用いて第１の実施の形態における一括アパーチャ補正処理ブロックの内部構成を従来例と比較しながら説明する。
【００３４】
図２（ａ）の２１、２３は従来のアパーチャ補正処理ブロックで行っている垂直・水平方向のアパーチャ補正を行うためのデジタルフィルタで、２２、２４はデジタルフィルタ処理後に得られる信号に対するゲイン補正部、及びコアリング処理部である。
【００３５】
この従来のブロックに対して入力である信号Ｙが入力されると垂直・水平用それぞれのデジタルフィルタ２１、２３で処理された結果が、それぞれゲイン補正・コアリング処理部２２、２４に入力され出力として信号ＹＡＰ１、ＹＡＰ２を得る。
【００３６】
一方、図２（ｂ）の２５は垂直・水平方向の一括アパーチャ補正を行うための特性がフィルタのタップ係数によって組み込まれているデジタルフィルタで、２６はデジタルフィルタ処理後に得られる信号に対するゲイン補正部、及びコアリング処理部である。
【００３７】
この本手法のブロックに対して入力である信号Ｙが入力されるとデジタルフィルタ２５から垂直・水平方向共の周波数成分を補正した結果が、それぞれゲイン補正・コアリング処理部２６に入力され出力として信号ＹＡＰを得る。
【００３８】
ここで上述した、「垂直・水平方向の一括アパーチャ補正を行うための特性がフィルタのタップ係数によって組み込まれているデジタルフィルタ」の設計の方法について図３を用いて説明する。
【００３９】
図３において、６１は水平方向アパーチャ補正用デジタルフィルタの一例であり、６２は垂直方向アパーチャ補正用デジタルフィルタの１例であり、６３は垂直・水平両方向の補正を行うことができるデジタルフィルタの一例である。
【００４０】
デジタルフィルタにおけるフィルタの特性の合成は対応するフィルタの要素毎の加算で実現できる。たとえば、図３のフィルタ６１の左上の成分であるＡ00と、フィルタ６２の左上の成分であるＢ00を加算することで、フィルタ６３の合成後のフィルタ６３の左上のフィルタの係数を定義することが可能である。つまり、この図３のフィルタ６３におけるフィルタ左上における特性の合成結果は（Ａ００＋Ｂ００）となる。
【００４１】
また、第１の実施の形態ではデジタルフィルタの形状が、縦と横で等しいｎｘｎのタップ数で構成されているが、ｎｘｍの（ｎ≠ｍ）の形状であってもよい。さらに合成する二つのフィルタのタップ数が異なっていてもよい。合成するフィルタのタップ数の縦と横が異なっている、または合成する二つのフィルタのタップ数が異なっている場合は図４のようにしてタップ数をそろえるように「０」の重みを持つタップ係数を、フィルタリングした値のアドレスが「０」補完前と異ならないように、補完してやることで合成が可能になる。すなわち、デジタルフィルタ７１のタップ数はｎ×ｍ、デジタルフィルタ７２のタップ数はｐ×ｑであるが、横のタップ数はｎとｐで大きい方、縦のタップ数はｍとｑで大きい方をそれぞれ選び、フィルタ７１はｎ×ｑのフィルタ７３とし、フィルタ７２はｎ×ｑのフィルタ７４としてタップ数をそろえる。増加分のタップ係数は「０」の重みをもたせる。
【００４２】
従って、第１の実施の形態における撮像装置によれば従来実現できていたレベルと同等のアパーチャ補正機能を有しつつ、回路規模の大幅な削減を実現することが可能となる。
【００４３】
（実施の形態２）
この発明の第２の実施の形態を図５により説明する。図５は第１の実施の形態において、フィルタのタップ係数を回路規模削減を目的として０を選択する場合におけるフィルタの設計方法の説明である。
【００４４】
図３に示すようにデジタルフィルタを垂直及び水平の特性を合成させて設計する際において、図５に示すようにフィルタの係数に０が出現するような特性を、アパーチャ補正の性能の劣化をさせることなく、かつ回路規模削減を目的に積極的に選択するものである。すなわち、図５（ａ）は図３と同様に垂直及び水平の特性の合成を説明するが、図５（ｂ）は合成して得られるデジタルフィルタにおいて、Ａ１０＋Ｂ１０＝０、Ａ０１＋Ｂ０１＝０、Ａ１２＋Ｂ１２＝０、Ａ２１＋Ｂ２１＝０なる特性を選択したデジタルフィルタ６５を得るものである。これより、フィルタ内部でもさらに回路規模を削減することが可能になる。
【００４５】
（実施の形態３）
この発明の第３の実施の形態を図６により説明する。図６は第１の実施の形態において、複数帯域の輪郭強調を行うために、一括アパーチャ補正処理ブロックを複数具備した撮像信号処理回路の映像信号処理装置である。第１の実施の形態において、図１に示すようにアパーチャ補正処理ブロック４ａの数を削減するのではなく、図６のように複数の一括アパーチャ補正処理ブロック（補正信号生成ブロック）４ｂ、４ｃを具備させ、それぞれのアパーチャ補正処理ブロック４ｂ、４ｃの補正する周波数特性を異なったものとして、出力された信号ＹＡＰ１、ＹＡＰ２を加算回路７に入力している。複数の周波数成分の輪郭強調を行えるようにすることで、回路規模の増加を伴わず画質の向上を図ることが可能になる。
【００４６】
（実施の形態４）
この発明の第４の実施の形態を図６により説明する。上述した第３の実施の形態において、図６のように複数の一括アパーチャ補正処理ブロック４ｂ、４ｃを具備し、そのフィルタの周波数特性を選択する際に、フィルタの設計時において第２の実施の形態の図５で説明したように、係数に０が出現するような特性を積極的に選択するものである。これにより、複数の周波数成分の輪郭強調を行えると同時に、回路規模を減少させることを可能になる。
【００４７】
上述の本発明の構成によれば、垂直方向のアパーチャ補正処理と水平方向のアパーチャ補正処理を、従来の二つのアパーチャ補正処理ブロック構成によるものと同等のレベルの処理を一つのアパーチャ補正処理ブロックで実現することができる。
【００４８】
また、水平と垂直方向のアパーチャ補正処理を一括処理する目的で設計されたフィルタはいわゆるバンドパスフィルタに相当するので、異なる周波数帯域成分を補正する特性をもつデジタルフィルタを備えた複数のアパーチャ補正処理ブロックを撮像装置に組み入れることで、複数の異なる周波数帯域成分を独立に調整することも可能になる。
【００４９】
従って、本発明による信号処理手段を設けることによって、回路規模の削減をはかりつつ画質補正のレベルを下げない若しくは、回路規模を同等のまま従来よりさらに高品位な画質補正の手段を有する撮像装置を提供することができる。
【００５０】
【発明の効果】
請求項１記載の撮像装置によれば、従来は垂直・水平方向独立に存在していたアパーチャ補正処理ブロックを一つにまとめることで回路削減を実現できる。したがって、冗長なアパーチャ補正処理ブロックを削減できるので回路規模の削減が可能で、さらにデジタルフィルタの特性も冗長構成時と等価なので画質が低下することはない。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態の撮像信号処理回路のブロック図である。
【図２】（ａ）は従来のアパーチャ補正処理のブロック図、（ｂ）は本発明のアパーチャ補正処理のブロック図である。
【図３】一括アパーチャ補正処理用デジタルフィルタの設計の説明図である。
【図４】タップ数が異なる場合の一括アパーチャ補正処理用デジタルフィルタの設計の説明図である。
【図５】第２の実施の形態における、デジタルフィルタ処理部の回路削減目的のためのデジタルフィルタの設計例の説明図である。
【図６】第３の実施の形態の撮像信号処理回路のブロック図である。
【図７】輝度信号生成ブロック図である。
【図８】アパーチャ補正処理ブロックの構成図である。
【図９】撮像装置の概略構成のブロック図である。
【図１０】従来のアパーチャ補正処理ブロックを有する撮像信号処理回路のブロック図である。
【符号の説明】
１ 色差信号生成ブロック
２ Ｃ信号処理部
３ 輝度信号生成フロック
４ａ 一括アパーチャ補正処理ブロック
４ｂ 一括アパーチャ補正処理ブロック
４ｃ 一括アパーチャ補正処理ブロック
６ ＹＣ処理部
７ 加算回路
４３ 撮像素子
４８ 撮像信号処理回路

Claims (2)

1. 被写体の光学像を電気信号に変換する撮像素子と、前記撮像素子から出力される信号を用いて輝度信号を含む映像信号を生成する撮像信号処理回路と、一括アパーチャ補正処理ブロックとを備え、
   前記一括アパーチャ補正処理ブロックは、前記撮像素子から出力される信号に対して、ｍ、ｎ、ｐ、ｑ、Ａ、Ｂを自然数とし、前記ｍ、ｎ、ｐ、ｑのうち少なくとも１つが他の３つと値が異なるとき、水平ｎ×垂直ｍのフィルタタップ数からなる水平方向アパーチャ補正処理と水平ｐ×垂直ｑのフィルタタップ数からなる垂直方向アパーチャ補正処理とを水平Ａ×垂直Ｂ（Ａはｎとｐで大きい方、Ｂはｍとｑで大きい方）のフィルタタップ数からなるフィルタリング処理として一括で処理するものであって、
   前記一括アパーチャ補正処理ブロックにおけるフィルタ特性は、前記水平方向アパーチャ補正処理における水平ｎ×垂直ｍのフィルタタップ数を水平Ａ×垂直Ｂのフィルタタップ数にそろえるように、不足タップ係数を左右方向に同数ずつ、上下方向で同数ずつ「０」の重みをもつフィルタタップ係数で補完したものと前記垂直方向アパーチャ補正処理における水平ｐ×垂直ｑのフィルタタップ数を水平Ａ×垂直Ｂのフィルタタップ数にそろえるように、不足タップ係数を左右方向に同数ずつ、上下方向で同数ずつ「０」の重みをもつフィルタタップ係数で補完したものとを加算したものである
   ことを特徴とする撮像装置。
2. 前記一括アパーチャ補正処理ブロックにおけるフィルタ特性はさらに、
   補完されていないフィルタタップ係数部分の加算結果の少なくとも１つが０であることを特徴とする請求項１記載の撮像装置。

Images