JP2002325186A - 撮像装置 - Google Patents
撮像装置Info
- Publication number
- JP2002325186A JP2002325186A JP2001127703A JP2001127703A JP2002325186A JP 2002325186 A JP2002325186 A JP 2002325186A JP 2001127703 A JP2001127703 A JP 2001127703A JP 2001127703 A JP2001127703 A JP 2001127703A JP 2002325186 A JP2002325186 A JP 2002325186A
- Authority
- JP
- Japan
- Prior art keywords
- aperture correction
- signal
- image pickup
- processing
- filter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Studio Devices (AREA)
- Picture Signal Circuits (AREA)
Abstract
(57)【要約】
【課題】低コストでありながら品位を落とすことなく同
等の品位に画質を実現することができる撮像装置を提供
する。 【解決手段】被写体の光学像を電気信号に変換する撮像
素子と、撮像素子から出力される信号を用いて輝度信号
を含む映像信号を生成する撮像信号処理回路を備えた撮
像装置であって、輝度信号の輪郭補正及び強調のため
の、水平方向アパーチャ補正と垂直方向アパーチャ補正
の２つの処理を一括処理する一括アパーチャ補正処理手
段４ａを有する。
等の品位に画質を実現することができる撮像装置を提供
する。 【解決手段】被写体の光学像を電気信号に変換する撮像
素子と、撮像素子から出力される信号を用いて輝度信号
を含む映像信号を生成する撮像信号処理回路を備えた撮
像装置であって、輝度信号の輪郭補正及び強調のため
の、水平方向アパーチャ補正と垂直方向アパーチャ補正
の２つの処理を一括処理する一括アパーチャ補正処理手
段４ａを有する。
Description
【０００１】
【発明の属する技術分野】本発明は、画質補正処理、特
に輝度信号成分が多い周波数帯域を補正もしくは強調し
て、メリハリのきいた映像信号を出力するアパーチャ補
正処理手段を有する撮像装置に関するものである。
に輝度信号成分が多い周波数帯域を補正もしくは強調し
て、メリハリのきいた映像信号を出力するアパーチャ補
正処理手段を有する撮像装置に関するものである。
【０００２】
【従来の技術】一般にアパーチャ補正処理は、図７に示
すように輝度信号Ｉから、その信号成分が最も多い周波
数帯域を図７の輪郭補正もしくは強調回路（アパーチャ
補正処理ブロック）で補正もしくは強調した補正信号Ｈ
を生成しＩとＨを加算することでメリハリのきいた輝度
信号Ｏを得られるようにしている。また、アパーチャ補
正処理ブロックは図８のような構成となっており、強調
したい周波数帯域によってタップ係数を調整するデジタ
ルフィルタ３１と、フィルタリングされた信号に対して
施す、ゲイン補正処理回路とコアリング処理回路３２か
らなっている。
すように輝度信号Ｉから、その信号成分が最も多い周波
数帯域を図７の輪郭補正もしくは強調回路（アパーチャ
補正処理ブロック）で補正もしくは強調した補正信号Ｈ
を生成しＩとＨを加算することでメリハリのきいた輝度
信号Ｏを得られるようにしている。また、アパーチャ補
正処理ブロックは図８のような構成となっており、強調
したい周波数帯域によってタップ係数を調整するデジタ
ルフィルタ３１と、フィルタリングされた信号に対して
施す、ゲイン補正処理回路とコアリング処理回路３２か
らなっている。
【０００３】まず図９に基づいて従来の撮像装置及び信
号処理について動作の流れを説明する。図９において、
４１は絞り機能とシャッタ機能を備えるレンズシャッ
タ、４２は光学的なローパスフィルタ、４３は被写体の
光学像を電気信号に変換する撮像素子でカラーフィルタ
でコーティングされており、全画素に関する信号電荷を
独立に読み出す全画素読み出し方式を採用している。４
４は撮像素子４３で得られた電気信号からノイズを除去
のためのＣＤＳ回路や増幅装置を備えた前処理回路、４
５は前処理回路４４で得られているアナログ信号をデジ
タル信号に変換するアナログ・デジタル変換回路、４６
はメモリコントローラでありシステムコントローラ５３
の制御によりＡ／Ｄ変換された信号のバスラインをコン
トロールするブロックであり、４７はデジタル信号を一
時的に蓄積するバッファメモリであり、４８は撮像信号
処理回路である。４９は例えば液晶ディスプレイやテレ
ビ等の表示媒体に出力するためのインターフェースであ
り、５０はインターフェース４９に接続される液晶ディ
スプレやテレビなどの表示媒体であり、５１は例えばメ
モリカードやハードディスクなどの記録媒体に保存する
ためのインターフェースで、５２はインターフェース５
１に接続される記録媒体であり、５３は前処理回路４４
や撮像信号処理回路４８やメモリコントローラ４６を制
御するためのシステムコントローラで、５４は撮像装置
を外部から操作するための操作部である。
号処理について動作の流れを説明する。図９において、
４１は絞り機能とシャッタ機能を備えるレンズシャッ
タ、４２は光学的なローパスフィルタ、４３は被写体の
光学像を電気信号に変換する撮像素子でカラーフィルタ
でコーティングされており、全画素に関する信号電荷を
独立に読み出す全画素読み出し方式を採用している。４
４は撮像素子４３で得られた電気信号からノイズを除去
のためのＣＤＳ回路や増幅装置を備えた前処理回路、４
５は前処理回路４４で得られているアナログ信号をデジ
タル信号に変換するアナログ・デジタル変換回路、４６
はメモリコントローラでありシステムコントローラ５３
の制御によりＡ／Ｄ変換された信号のバスラインをコン
トロールするブロックであり、４７はデジタル信号を一
時的に蓄積するバッファメモリであり、４８は撮像信号
処理回路である。４９は例えば液晶ディスプレイやテレ
ビ等の表示媒体に出力するためのインターフェースであ
り、５０はインターフェース４９に接続される液晶ディ
スプレやテレビなどの表示媒体であり、５１は例えばメ
モリカードやハードディスクなどの記録媒体に保存する
ためのインターフェースで、５２はインターフェース５
１に接続される記録媒体であり、５３は前処理回路４４
や撮像信号処理回路４８やメモリコントローラ４６を制
御するためのシステムコントローラで、５４は撮像装置
を外部から操作するための操作部である。
【０００４】図１０は図９の従来の撮像装置における撮
像信号処理回路４８の装置例の詳細を示すブロック図で
ある。図９のメモリコントローラ４６から出力される前
述の前処理の施されたＣＣＤからのデータが、色差信号
生成ブロックと輝度信号生成ブロックにそれぞれ信号Ｓ
ｏとして入力される。
像信号処理回路４８の装置例の詳細を示すブロック図で
ある。図９のメモリコントローラ４６から出力される前
述の前処理の施されたＣＣＤからのデータが、色差信号
生成ブロックと輝度信号生成ブロックにそれぞれ信号Ｓ
ｏとして入力される。
【０００５】色差信号生成ブロック１に入力された信号
は、ＣＣＤ表面にコーティングされているカラーフィル
タの配列に従って色分離処理が施され、その色分離処理
後の信号をＣ信号処理部２に入力することで色差信号Ｃ
を出力する。
は、ＣＣＤ表面にコーティングされているカラーフィル
タの配列に従って色分離処理が施され、その色分離処理
後の信号をＣ信号処理部２に入力することで色差信号Ｃ
を出力する。
【０００６】一方の輝度信号生成ブロック３に入力され
た信号は輝度信号を生成する処理を施されて信号Ｙとし
て出力される。
た信号は輝度信号を生成する処理を施されて信号Ｙとし
て出力される。
【０００７】その信号Ｙを用いて水平成分のアパーチャ
補正成分を補正処理する回路４と垂直方向のアパーチャ
成分を補正する回路５で信号処理を行うことで水平、垂
直のアパーチャ成分補正信号ＹＡＰ１、ＹＡＰ２を得
る。その後信号Ｙ、ＹＡＰ１、ＹＡＰ２を加算すること
で水平、垂直のアパーチャ補正を施された輝度信号ＹＨ
を生成する。
補正成分を補正処理する回路４と垂直方向のアパーチャ
成分を補正する回路５で信号処理を行うことで水平、垂
直のアパーチャ成分補正信号ＹＡＰ１、ＹＡＰ２を得
る。その後信号Ｙ、ＹＡＰ１、ＹＡＰ２を加算すること
で水平、垂直のアパーチャ補正を施された輝度信号ＹＨ
を生成する。
【０００８】前述の信号Ｃと輝度信号ＹＨをＹＣ処理部
６のブロックに入力しガンマ補正等の信号補正を施した
ものを映像信号として出力する。
６のブロックに入力しガンマ補正等の信号補正を施した
ものを映像信号として出力する。
【０００９】上述のように、従来のアパーチャ補正処理
として、一般的な撮像装置では、図４に示すような垂直
方向及び水平方向の周波数成分を強調できるような構成
をもったものが実用化されている。
として、一般的な撮像装置では、図４に示すような垂直
方向及び水平方向の周波数成分を強調できるような構成
をもったものが実用化されている。
【００１０】この従来例によれば、ＣＣＤによって撮像
された画像データから輝度信号を生成する際に、垂直方
向と水平方向のアパーチャ補正を行うことで輪郭補正さ
れたメリハリのある映像信号を得ることができる。
された画像データから輝度信号を生成する際に、垂直方
向と水平方向のアパーチャ補正を行うことで輪郭補正さ
れたメリハリのある映像信号を得ることができる。
【００１１】
【発明が解決しようとする課題】ところで、撮像装置を
構成する電荷結合素子（以下ＣＣＤ）の高画素化にとも
ない、映像信号に対して高精細、高品位な画質が要求さ
れている。また、一方では映像信号処理装置の低価格化
も強く求められている。
構成する電荷結合素子（以下ＣＣＤ）の高画素化にとも
ない、映像信号に対して高精細、高品位な画質が要求さ
れている。また、一方では映像信号処理装置の低価格化
も強く求められている。
【００１２】従来においては図１０に示すように、垂直
アパーチャ補正処理ブロック５及び水平アパーチャ補正
処理ブロック４の２系統のアパーチャ補正処理ブロック
を備えた撮像装置が実用化されている。
アパーチャ補正処理ブロック５及び水平アパーチャ補正
処理ブロック４の２系統のアパーチャ補正処理ブロック
を備えた撮像装置が実用化されている。
【００１３】この従来の映像信号処理の方法において
も、本来のアパーチャ補正処理ブロックの目的である、
メリハリのきいた映像信号を生成することが可能である
が、アパーチャ補正処理の性質上２次元のデジタルフィ
ルタを用いることによる回路規模の増大、さらに図８に
示したデジタルフィルタの後段に存在する図８のゲイン
補正回路及びコアリング処理部３２等によって、複数の
アパーチャ補正処理ブロックを利用する場合、回路規模
という側面からコスト面に対する負担が非常に大きい。
も、本来のアパーチャ補正処理ブロックの目的である、
メリハリのきいた映像信号を生成することが可能である
が、アパーチャ補正処理の性質上２次元のデジタルフィ
ルタを用いることによる回路規模の増大、さらに図８に
示したデジタルフィルタの後段に存在する図８のゲイン
補正回路及びコアリング処理部３２等によって、複数の
アパーチャ補正処理ブロックを利用する場合、回路規模
という側面からコスト面に対する負担が非常に大きい。
【００１４】本発明は、このような課題に対する解決手
段として、第一に低コストでありながら品位を落とすこ
となく同等の品位に、第二に同コストであるならば従来
の手法よりさらに高品位な画質を実現することができる
撮像装置を提供することにある。
段として、第一に低コストでありながら品位を落とすこ
となく同等の品位に、第二に同コストであるならば従来
の手法よりさらに高品位な画質を実現することができる
撮像装置を提供することにある。
【００１５】
【課題を解決するための手段】請求項１記載の撮像装置
は、被写体の光学像を電気信号に変換する撮像素子と、
撮像素子から出力される信号を用いて輝度信号を含む映
像信号を生成する撮像信号処理回路を備えた撮像装置で
あって、水平方向アパーチャ補正と垂直方向アパーチャ
補正の２つの処理を一括処理する一括アパーチャ補正処
理手段を有することを特徴とするものである。
は、被写体の光学像を電気信号に変換する撮像素子と、
撮像素子から出力される信号を用いて輝度信号を含む映
像信号を生成する撮像信号処理回路を備えた撮像装置で
あって、水平方向アパーチャ補正と垂直方向アパーチャ
補正の２つの処理を一括処理する一括アパーチャ補正処
理手段を有することを特徴とするものである。
【００１６】請求項１記載の撮像装置によれば、従来は
輝度信号の輪郭補正及び強調のための水平方向アパーチ
ャ補正と垂直方向アパーチャ補正について、垂直・水平
方向が独立に存在していたアパーチャ補正処理ブロック
を一つにまとめることで回路削減を実現できる。したが
って、冗長なアパーチャ補正処理ブロックを削減できる
ので回路規模の削減が可能で、さらにデジタルフィルタ
の特性も冗長構成時と等価なので画質が低下することは
ない。
輝度信号の輪郭補正及び強調のための水平方向アパーチ
ャ補正と垂直方向アパーチャ補正について、垂直・水平
方向が独立に存在していたアパーチャ補正処理ブロック
を一つにまとめることで回路削減を実現できる。したが
って、冗長なアパーチャ補正処理ブロックを削減できる
ので回路規模の削減が可能で、さらにデジタルフィルタ
の特性も冗長構成時と等価なので画質が低下することは
ない。
【００１７】請求項２記載の撮像装置は、請求項１にお
いて、一括アパーチャ補正処理手段が、水平方向アパー
チャ補正と垂直方向アパーチャ補正の特性を合成して各
処理が一括して実現できるようにタップ係数を選択した
デジタルフィルタを有し、デジタルフィルタはアパーチ
ャ補正の性能の劣化をさせることなく、かつ回路規模削
減を目的にタップ係数に０が得られるようにタップ係数
を選択したものである。
いて、一括アパーチャ補正処理手段が、水平方向アパー
チャ補正と垂直方向アパーチャ補正の特性を合成して各
処理が一括して実現できるようにタップ係数を選択した
デジタルフィルタを有し、デジタルフィルタはアパーチ
ャ補正の性能の劣化をさせることなく、かつ回路規模削
減を目的にタップ係数に０が得られるようにタップ係数
を選択したものである。
【００１８】請求項２記載の撮像装置によれば、請求項
１と同様な効果のほか、補正処理ブロック内のデジタル
フィルタを垂直・水平方向の特性を考慮したタップ係数
を選択することで、アパーチャ補正処理ブロックが水平
・垂直共存在するときと同等の輪郭補正及び強調を実現
する。さらにアパーチャ補正処理ブロック内のデジタル
フィルタの部分でも大幅な回路規模の削減が可能にな
る。
１と同様な効果のほか、補正処理ブロック内のデジタル
フィルタを垂直・水平方向の特性を考慮したタップ係数
を選択することで、アパーチャ補正処理ブロックが水平
・垂直共存在するときと同等の輪郭補正及び強調を実現
する。さらにアパーチャ補正処理ブロック内のデジタル
フィルタの部分でも大幅な回路規模の削減が可能にな
る。
【００１９】請求項３記載の撮像装置は、被写体の光学
像を電気信号に変換する撮像素子と、撮像素子から出力
される信号を用いて輝度信号を含む映像信号を生成する
撮像信号処理回路を備えた撮像装置であって、水平方向
アパーチャ補正と垂直方向アパーチャ補正の２つの処理
を一括処理するアパーチャ補正処理手段を複数有し、複
数の周波数帯域の補正を独立制御可能にしたことを特徴
とするものである。
像を電気信号に変換する撮像素子と、撮像素子から出力
される信号を用いて輝度信号を含む映像信号を生成する
撮像信号処理回路を備えた撮像装置であって、水平方向
アパーチャ補正と垂直方向アパーチャ補正の２つの処理
を一括処理するアパーチャ補正処理手段を複数有し、複
数の周波数帯域の補正を独立制御可能にしたことを特徴
とするものである。
【００２０】請求項３記載の撮像装置によれば、請求項
１と同様な効果のほか、合成後の空間周波数特性が異な
るデジタルフィルタを２つ以上具備した輪郭補正もしく
は強調手段を備えることにより、同等の回路規模にもか
かわらず、複数の周波数帯域の補正を行うことが可能な
ので、画質を向上することが可能になる。
１と同様な効果のほか、合成後の空間周波数特性が異な
るデジタルフィルタを２つ以上具備した輪郭補正もしく
は強調手段を備えることにより、同等の回路規模にもか
かわらず、複数の周波数帯域の補正を行うことが可能な
ので、画質を向上することが可能になる。
【００２１】したがって、従来の手法と同数以下のアパ
ーチャ補正処理ブロックを有したまま、アパーチャ補正
処理ブロック内のデジタルフィルタに対して従来手法で
補正していた特性を考慮したタップ係数を選択すること
で従来と同等以下の回路規模でありながら、より高品質
な輪郭補正を行うことで画質の向上をはかれる。
ーチャ補正処理ブロックを有したまま、アパーチャ補正
処理ブロック内のデジタルフィルタに対して従来手法で
補正していた特性を考慮したタップ係数を選択すること
で従来と同等以下の回路規模でありながら、より高品質
な輪郭補正を行うことで画質の向上をはかれる。
【００２２】請求項４記載の撮像装置は、請求項３にお
いて、各アパーチャ補正処理手段が、水平方向アパーチ
ャ補正と垂直方向アパーチャ補正の各デジタルフィルタ
の対応するタップ係数を合成して各処理が一括して実現
できるようにタップ係数を選択したデジタルフィルタを
有し、デジタルフィルタのタップ係数に０が得られるよ
うにタップ係数を選択したものである。
いて、各アパーチャ補正処理手段が、水平方向アパーチ
ャ補正と垂直方向アパーチャ補正の各デジタルフィルタ
の対応するタップ係数を合成して各処理が一括して実現
できるようにタップ係数を選択したデジタルフィルタを
有し、デジタルフィルタのタップ係数に０が得られるよ
うにタップ係数を選択したものである。
【００２３】請求項４記載の撮像装置によれば、請求項
３と同様な効果に加え、アパーチャ補正処理ブロック内
のデジタルフィルタの部分で大幅な回路規模の削減が可
能で、さらに複数の周波数帯域の補正を行うことが可能
なので画質を向上することが可能になる。
３と同様な効果に加え、アパーチャ補正処理ブロック内
のデジタルフィルタの部分で大幅な回路規模の削減が可
能で、さらに複数の周波数帯域の補正を行うことが可能
なので画質を向上することが可能になる。
【００２４】
【発明の実施の形態】以下、図１から図６および図９を
参照しながら、本発明の第１の実施の形態を説明する。
図９を本実施の形態における本発明によるアパーチャ補
正処理ブロックが組み込まれた撮像装置の全体像を示す
ブロック図として説明する。図１は本発明によるデジタ
ルフィルタによって構成されたアパーチャ補正処理ブロ
ックが組み込まれた映像信号処理装置であり、図２は一
括アパーチャ補正処理ブロックの具体的な構成と従来と
の比較であり、図３は垂直・水平の周波数帯域補正を同
時に実現するためのフィルタ設計方法の説明である。図
４は合成するフィルタの形状が異なっている場合の合成
フィルタの設計方法の説明である。
参照しながら、本発明の第１の実施の形態を説明する。
図９を本実施の形態における本発明によるアパーチャ補
正処理ブロックが組み込まれた撮像装置の全体像を示す
ブロック図として説明する。図１は本発明によるデジタ
ルフィルタによって構成されたアパーチャ補正処理ブロ
ックが組み込まれた映像信号処理装置であり、図２は一
括アパーチャ補正処理ブロックの具体的な構成と従来と
の比較であり、図３は垂直・水平の周波数帯域補正を同
時に実現するためのフィルタ設計方法の説明である。図
４は合成するフィルタの形状が異なっている場合の合成
フィルタの設計方法の説明である。
【００２５】まず図９に基づいて第１の実施の形態のア
パーチャ補正処理ブロックが組み込まれる撮像装置を説
明する。
パーチャ補正処理ブロックが組み込まれる撮像装置を説
明する。
【００２６】図９において、４１は絞り機能とシャッタ
機能を備えるレンズシャッタ、４２は光学的なローパス
フィルタ、４３は被写体の光学像を電気信号に変換す
る、例えば２次元に行列状に配列された光電変換素子を
備えたカラーフィルタでコーティングされたＣＣＤ固体
撮像素子であり、全画素に関する信号電荷を独立に読み
出す全画素読み出し方式を採用している。４４は撮像素
子４３で得られた電気信号からノイズを除去のためのＣ
ＤＳ回路や増幅装置を備えた前処理回路、４５は前処理
回路４４で得られているアナログ信号をデジタル信号に
変換するアナログ・デジタル変換回路、４６はメモリコ
ントローラでありシステムコントローラ５３の制御によ
りＡ／Ｄ変換された信号のバスラインをコントロールす
るブロックであり、４７はデジタル信号を一時的に蓄積
するバッファメモリであり、４８は撮像信号処理回路で
ある。４９は例えば液晶ディスプレイやテレビ等の表示
媒体に出力するためのインターフェースであり、５０は
インターフェース４９に接続される液晶ディスプレやテ
レビなどの表示媒体であり、５１は例えばメモリカード
やハードディスクなどの記録媒体に保存するためのイン
ターフェースで、５２はインターフェース５１に接続さ
れる記録媒体であり、５３は前処理回路や撮像信号回路
やメモリコントローラを制御するためのシステムコント
ローラで、５４は撮像装置を外部から操作するための操
作部である。
機能を備えるレンズシャッタ、４２は光学的なローパス
フィルタ、４３は被写体の光学像を電気信号に変換す
る、例えば２次元に行列状に配列された光電変換素子を
備えたカラーフィルタでコーティングされたＣＣＤ固体
撮像素子であり、全画素に関する信号電荷を独立に読み
出す全画素読み出し方式を採用している。４４は撮像素
子４３で得られた電気信号からノイズを除去のためのＣ
ＤＳ回路や増幅装置を備えた前処理回路、４５は前処理
回路４４で得られているアナログ信号をデジタル信号に
変換するアナログ・デジタル変換回路、４６はメモリコ
ントローラでありシステムコントローラ５３の制御によ
りＡ／Ｄ変換された信号のバスラインをコントロールす
るブロックであり、４７はデジタル信号を一時的に蓄積
するバッファメモリであり、４８は撮像信号処理回路で
ある。４９は例えば液晶ディスプレイやテレビ等の表示
媒体に出力するためのインターフェースであり、５０は
インターフェース４９に接続される液晶ディスプレやテ
レビなどの表示媒体であり、５１は例えばメモリカード
やハードディスクなどの記録媒体に保存するためのイン
ターフェースで、５２はインターフェース５１に接続さ
れる記録媒体であり、５３は前処理回路や撮像信号回路
やメモリコントローラを制御するためのシステムコント
ローラで、５４は撮像装置を外部から操作するための操
作部である。
【００２７】図１は図９の第１の実施の形態の撮像装置
における撮像信号処理回路の装置例の詳細を示すブロッ
ク図である。図９のメモリコントローラ４６から出力さ
れる前述の前処理の施されたＣＣＤからのデータが、色
差信号生成ブロック１と輝度信号生成ブロック３にそれ
ぞれ信号Ｓｏとして入力される。
における撮像信号処理回路の装置例の詳細を示すブロッ
ク図である。図９のメモリコントローラ４６から出力さ
れる前述の前処理の施されたＣＣＤからのデータが、色
差信号生成ブロック１と輝度信号生成ブロック３にそれ
ぞれ信号Ｓｏとして入力される。
【００２８】色差信号生成ブロック１に入力された信号
は、ＣＣＤ表面にコーティングされているカラーフィル
タの配列に従って色分離処理が施され、その色分離処理
後の信号をＣ信号処理部２に入力することで色差成分を
生成し色差信号として信号Ｃを出力する。
は、ＣＣＤ表面にコーティングされているカラーフィル
タの配列に従って色分離処理が施され、その色分離処理
後の信号をＣ信号処理部２に入力することで色差成分を
生成し色差信号として信号Ｃを出力する。
【００２９】一方の輝度信号生成ブロック３に入力され
た信号は輝度信号を生成する処理を施されて信号Ｙとし
て出力される。
た信号は輝度信号を生成する処理を施されて信号Ｙとし
て出力される。
【００３０】その信号Ｙを用いて水平・垂直方向の両方
の輪郭補正を行うことが可能な一括アパーチャ補正処理
ブロック（補正信号生成ブロック）４ａで水平・垂直両
成分のアパーチャ補正信号ＹＡＰを得る。その後信号
Ｙ、ＹＡＰを加算回路７で加算することで水平・垂直の
アパーチャ補正を施された輝度信号ＹＨを生成する。
の輪郭補正を行うことが可能な一括アパーチャ補正処理
ブロック（補正信号生成ブロック）４ａで水平・垂直両
成分のアパーチャ補正信号ＹＡＰを得る。その後信号
Ｙ、ＹＡＰを加算回路７で加算することで水平・垂直の
アパーチャ補正を施された輝度信号ＹＨを生成する。
【００３１】前述の信号Ｃと輝度信号ＹＨをＹＣ処理部
６のブロックに入力しガンマ補正等の信号補正を施した
ものを映像信号として出力する。
６のブロックに入力しガンマ補正等の信号補正を施した
ものを映像信号として出力する。
【００３２】この第１の実施の形態によれば、ＣＣＤに
よって撮像された画像データから輝度信号を生成する際
に、垂直方向と水平方向のアパーチャ補正を行うことで
輪郭補正されたメリハリのある映像信号を得ることがで
きる。
よって撮像された画像データから輝度信号を生成する際
に、垂直方向と水平方向のアパーチャ補正を行うことで
輪郭補正されたメリハリのある映像信号を得ることがで
きる。
【００３３】次に、図２を用いて第１の実施の形態にお
ける一括アパーチャ補正処理ブロックの内部構成を従来
例と比較しながら説明する。
ける一括アパーチャ補正処理ブロックの内部構成を従来
例と比較しながら説明する。
【００３４】図２（ａ）の２１、２３は従来のアパーチ
ャ補正処理ブロックで行っている垂直・水平方向のアパ
ーチャ補正を行うためのデジタルフィルタで、２２、２
４はデジタルフィルタ処理後に得られる信号に対するゲ
イン補正部、及びコアリング処理部である。
ャ補正処理ブロックで行っている垂直・水平方向のアパ
ーチャ補正を行うためのデジタルフィルタで、２２、２
４はデジタルフィルタ処理後に得られる信号に対するゲ
イン補正部、及びコアリング処理部である。
【００３５】この従来のブロックに対して入力である信
号Ｙが入力されると垂直・水平用それぞれのデジタルフ
ィルタ２１、２３で処理された結果が、それぞれゲイン
補正・コアリング処理部２２、２４に入力され出力とし
て信号ＹＡＰ１、ＹＡＰ２を得る。
号Ｙが入力されると垂直・水平用それぞれのデジタルフ
ィルタ２１、２３で処理された結果が、それぞれゲイン
補正・コアリング処理部２２、２４に入力され出力とし
て信号ＹＡＰ１、ＹＡＰ２を得る。
【００３６】一方、図２（ｂ）の２５は垂直・水平方向
の一括アパーチャ補正を行うための特性がフィルタのタ
ップ係数によって組み込まれているデジタルフィルタ
で、２６はデジタルフィルタ処理後に得られる信号に対
するゲイン補正部、及びコアリング処理部である。
の一括アパーチャ補正を行うための特性がフィルタのタ
ップ係数によって組み込まれているデジタルフィルタ
で、２６はデジタルフィルタ処理後に得られる信号に対
するゲイン補正部、及びコアリング処理部である。
【００３７】この本手法のブロックに対して入力である
信号Ｙが入力されるとデジタルフィルタ２５から垂直・
水平方向共の周波数成分を補正した結果が、それぞれゲ
イン補正・コアリング処理部２６に入力され出力として
信号ＹＡＰを得る。
信号Ｙが入力されるとデジタルフィルタ２５から垂直・
水平方向共の周波数成分を補正した結果が、それぞれゲ
イン補正・コアリング処理部２６に入力され出力として
信号ＹＡＰを得る。
【００３８】ここで上述した、「垂直・水平方向の一括
アパーチャ補正を行うための特性がフィルタのタップ係
数によって組み込まれているデジタルフィルタ」の設計
の方法について図３を用いて説明する。
アパーチャ補正を行うための特性がフィルタのタップ係
数によって組み込まれているデジタルフィルタ」の設計
の方法について図３を用いて説明する。
【００３９】図３において、６１は水平方向アパーチャ
補正用デジタルフィルタの一例であり、６２は垂直方向
アパーチャ補正用デジタルフィルタの１例であり、６３
は垂直・水平両方向の補正を行うことができるデジタル
フィルタの一例である。
補正用デジタルフィルタの一例であり、６２は垂直方向
アパーチャ補正用デジタルフィルタの１例であり、６３
は垂直・水平両方向の補正を行うことができるデジタル
フィルタの一例である。
【００４０】デジタルフィルタにおけるフィルタの特性
の合成は対応するフィルタの要素毎の加算で実現でき
る。たとえば、図３のフィルタ６１の左上の成分である
Ａ00と、フィルタ６２の左上の成分であるＢ00を加算す
ることで、フィルタ６３の合成後のフィルタ６３の左上
のフィルタの係数を定義することが可能である。つま
り、この図３のフィルタ６３におけるフィルタ左上にお
ける特性の合成結果は（Ａ００＋Ｂ００）となる。
の合成は対応するフィルタの要素毎の加算で実現でき
る。たとえば、図３のフィルタ６１の左上の成分である
Ａ00と、フィルタ６２の左上の成分であるＢ00を加算す
ることで、フィルタ６３の合成後のフィルタ６３の左上
のフィルタの係数を定義することが可能である。つま
り、この図３のフィルタ６３におけるフィルタ左上にお
ける特性の合成結果は（Ａ００＋Ｂ００）となる。
【００４１】また、第１の実施の形態ではデジタルフィ
ルタの形状が、縦と横で等しいｎｘｎのタップ数で構成
されているが、ｎｘｍの（ｎ≠ｍ）の形状であってもよ
い。さらに合成する二つのフィルタのタップ数が異なっ
ていてもよい。合成するフィルタのタップ数の縦と横が
異なっている、または合成する二つのフィルタのタップ
数が異なっている場合は図４のようにしてタップ数をそ
ろえるように「０」の重みを持つタップ係数を、フィル
タリングした値のアドレスが「０」補完前と異ならない
ように、補完してやることで合成が可能になる。すなわ
ち、デジタルフィルタ７１のタップ数はｎ×ｍ、デジタ
ルフィルタ７２のタップ数はｐ×ｑであるが、横のタッ
プ数はｎとｐで大きい方、縦のタップ数はｍとｑで大き
い方をそれぞれ選び、フィルタ７１はｎ×ｑのフィルタ
７３とし、フィルタ７２はｎ×ｑのフィルタ７４として
タップ数をそろえる。増加分のタップ係数は「０」の重
みをもたせる。
ルタの形状が、縦と横で等しいｎｘｎのタップ数で構成
されているが、ｎｘｍの（ｎ≠ｍ）の形状であってもよ
い。さらに合成する二つのフィルタのタップ数が異なっ
ていてもよい。合成するフィルタのタップ数の縦と横が
異なっている、または合成する二つのフィルタのタップ
数が異なっている場合は図４のようにしてタップ数をそ
ろえるように「０」の重みを持つタップ係数を、フィル
タリングした値のアドレスが「０」補完前と異ならない
ように、補完してやることで合成が可能になる。すなわ
ち、デジタルフィルタ７１のタップ数はｎ×ｍ、デジタ
ルフィルタ７２のタップ数はｐ×ｑであるが、横のタッ
プ数はｎとｐで大きい方、縦のタップ数はｍとｑで大き
い方をそれぞれ選び、フィルタ７１はｎ×ｑのフィルタ
７３とし、フィルタ７２はｎ×ｑのフィルタ７４として
タップ数をそろえる。増加分のタップ係数は「０」の重
みをもたせる。
【００４２】従って、第１の実施の形態における撮像装
置によれば従来実現できていたレベルと同等のアパーチ
ャ補正機能を有しつつ、回路規模の大幅な削減を実現す
ることが可能となる。
置によれば従来実現できていたレベルと同等のアパーチ
ャ補正機能を有しつつ、回路規模の大幅な削減を実現す
ることが可能となる。
【００４３】（実施の形態２）この発明の第２の実施の
形態を図５により説明する。図５は第１の実施の形態に
おいて、フィルタのタップ係数を回路規模削減を目的と
して０を選択する場合におけるフィルタの設計方法の説
明である。
形態を図５により説明する。図５は第１の実施の形態に
おいて、フィルタのタップ係数を回路規模削減を目的と
して０を選択する場合におけるフィルタの設計方法の説
明である。
【００４４】図３に示すようにデジタルフィルタを垂直
及び水平の特性を合成させて設計する際において、図５
に示すようにフィルタの係数に０が出現するような特性
を、アパーチャ補正の性能の劣化をさせることなく、か
つ回路規模削減を目的に積極的に選択するものである。
すなわち、図５（ａ）は図３と同様に垂直及び水平の特
性の合成を説明するが、図５（ｂ）は合成して得られる
デジタルフィルタにおいて、Ａ１０＋Ｂ１０＝０、Ａ０
１＋Ｂ０１＝０、Ａ１２＋Ｂ１２＝０、Ａ２１＋Ｂ２１
＝０なる特性を選択したデジタルフィルタ６５を得るも
のである。これより、フィルタ内部でもさらに回路規模
を削減することが可能になる。
及び水平の特性を合成させて設計する際において、図５
に示すようにフィルタの係数に０が出現するような特性
を、アパーチャ補正の性能の劣化をさせることなく、か
つ回路規模削減を目的に積極的に選択するものである。
すなわち、図５（ａ）は図３と同様に垂直及び水平の特
性の合成を説明するが、図５（ｂ）は合成して得られる
デジタルフィルタにおいて、Ａ１０＋Ｂ１０＝０、Ａ０
１＋Ｂ０１＝０、Ａ１２＋Ｂ１２＝０、Ａ２１＋Ｂ２１
＝０なる特性を選択したデジタルフィルタ６５を得るも
のである。これより、フィルタ内部でもさらに回路規模
を削減することが可能になる。
【００４５】（実施の形態３）この発明の第３の実施の
形態を図６により説明する。図６は第１の実施の形態に
おいて、複数帯域の輪郭強調を行うために、一括アパー
チャ補正処理ブロックを複数具備した撮像信号処理回路
の映像信号処理装置である。第１の実施の形態におい
て、図１に示すようにアパーチャ補正処理ブロック４ａ
の数を削減するのではなく、図６のように複数の一括ア
パーチャ補正処理ブロック（補正信号生成ブロック）４
ｂ、４ｃを具備させ、それぞれのアパーチャ補正処理ブ
ロック４ｂ、４ｃの補正する周波数特性を異なったもの
として、出力された信号ＹＡＰ１、ＹＡＰ２を加算回路
７に入力している。複数の周波数成分の輪郭強調を行え
るようにすることで、回路規模の増加を伴わず画質の向
上を図ることが可能になる。
形態を図６により説明する。図６は第１の実施の形態に
おいて、複数帯域の輪郭強調を行うために、一括アパー
チャ補正処理ブロックを複数具備した撮像信号処理回路
の映像信号処理装置である。第１の実施の形態におい
て、図１に示すようにアパーチャ補正処理ブロック４ａ
の数を削減するのではなく、図６のように複数の一括ア
パーチャ補正処理ブロック（補正信号生成ブロック）４
ｂ、４ｃを具備させ、それぞれのアパーチャ補正処理ブ
ロック４ｂ、４ｃの補正する周波数特性を異なったもの
として、出力された信号ＹＡＰ１、ＹＡＰ２を加算回路
７に入力している。複数の周波数成分の輪郭強調を行え
るようにすることで、回路規模の増加を伴わず画質の向
上を図ることが可能になる。
【００４６】（実施の形態４）この発明の第４の実施の
形態を図６により説明する。上述した第３の実施の形態
において、図６のように複数の一括アパーチャ補正処理
ブロック４ｂ、４ｃを具備し、そのフィルタの周波数特
性を選択する際に、フィルタの設計時において第２の実
施の形態の図５で説明したように、係数に０が出現する
ような特性を積極的に選択するものである。これによ
り、複数の周波数成分の輪郭強調を行えると同時に、回
路規模を減少させることを可能になる。
形態を図６により説明する。上述した第３の実施の形態
において、図６のように複数の一括アパーチャ補正処理
ブロック４ｂ、４ｃを具備し、そのフィルタの周波数特
性を選択する際に、フィルタの設計時において第２の実
施の形態の図５で説明したように、係数に０が出現する
ような特性を積極的に選択するものである。これによ
り、複数の周波数成分の輪郭強調を行えると同時に、回
路規模を減少させることを可能になる。
【００４７】上述の本発明の構成によれば、垂直方向の
アパーチャ補正処理と水平方向のアパーチャ補正処理
を、従来の二つのアパーチャ補正処理ブロック構成によ
るものと同等のレベルの処理を一つのアパーチャ補正処
理ブロックで実現することができる。
アパーチャ補正処理と水平方向のアパーチャ補正処理
を、従来の二つのアパーチャ補正処理ブロック構成によ
るものと同等のレベルの処理を一つのアパーチャ補正処
理ブロックで実現することができる。
【００４８】また、水平と垂直方向のアパーチャ補正処
理を一括処理する目的で設計されたフィルタはいわゆる
バンドパスフィルタに相当するので、異なる周波数帯域
成分を補正する特性をもつデジタルフィルタを備えた複
数のアパーチャ補正処理ブロックを撮像装置に組み入れ
ることで、複数の異なる周波数帯域成分を独立に調整す
ることも可能になる。
理を一括処理する目的で設計されたフィルタはいわゆる
バンドパスフィルタに相当するので、異なる周波数帯域
成分を補正する特性をもつデジタルフィルタを備えた複
数のアパーチャ補正処理ブロックを撮像装置に組み入れ
ることで、複数の異なる周波数帯域成分を独立に調整す
ることも可能になる。
【００４９】従って、本発明による信号処理手段を設け
ることによって、回路規模の削減をはかりつつ画質補正
のレベルを下げない若しくは、回路規模を同等のまま従
来よりさらに高品位な画質補正の手段を有する撮像装置
を提供することができる。
ることによって、回路規模の削減をはかりつつ画質補正
のレベルを下げない若しくは、回路規模を同等のまま従
来よりさらに高品位な画質補正の手段を有する撮像装置
を提供することができる。
【００５０】
【発明の効果】請求項１記載の撮像装置によれば、従来
は垂直・水平方向独立に存在していたアパーチャ補正処
理ブロックを一つにまとめることで回路削減を実現でき
る。したがって、冗長なアパーチャ補正処理ブロックを
削減できるので回路規模の削減が可能で、さらにデジタ
ルフィルタの特性も冗長構成時と等価なので画質が低下
することはない。
は垂直・水平方向独立に存在していたアパーチャ補正処
理ブロックを一つにまとめることで回路削減を実現でき
る。したがって、冗長なアパーチャ補正処理ブロックを
削減できるので回路規模の削減が可能で、さらにデジタ
ルフィルタの特性も冗長構成時と等価なので画質が低下
することはない。
【００５１】請求項２記載の撮像装置によれば、請求項
１と同様な効果のほか、補正処理ブロック内のデジタル
フィルタを垂直・水平方向の特性を考慮したタップ係数
を選択することで、アパーチャ補正処理ブロックが水平
・垂直共存在するときと同等の輪郭補正及び強調を実現
する。さらにアパーチャ補正処理ブロック内のデジタル
フィルタの部分でも大幅な回路規模の削減が可能にな
る。
１と同様な効果のほか、補正処理ブロック内のデジタル
フィルタを垂直・水平方向の特性を考慮したタップ係数
を選択することで、アパーチャ補正処理ブロックが水平
・垂直共存在するときと同等の輪郭補正及び強調を実現
する。さらにアパーチャ補正処理ブロック内のデジタル
フィルタの部分でも大幅な回路規模の削減が可能にな
る。
【００５２】請求項３記載の撮像装置によれば、請求項
１と同様な効果のほか、合成後の空間周波数特性が異な
るデジタルフィルタを２つ以上具備した輪郭補正もしく
は強調手段を備えることにより、同等の回路規模にもか
かわらず、複数の周波数帯域の補正を行うことが可能な
ので、画質を向上することが可能になる。
１と同様な効果のほか、合成後の空間周波数特性が異な
るデジタルフィルタを２つ以上具備した輪郭補正もしく
は強調手段を備えることにより、同等の回路規模にもか
かわらず、複数の周波数帯域の補正を行うことが可能な
ので、画質を向上することが可能になる。
【００５３】したがって、従来の手法と同数以下のアパ
ーチャ補正処理ブロックを有したまま、アパーチャ補正
処理ブロック内のデジタルフィルタに対して従来手法で
補正していた特性を考慮したタップ係数を選択すること
で従来と同等以下の回路規模でありながら、より高品質
な輪郭補正を行うことで画質の向上をはかれる。
ーチャ補正処理ブロックを有したまま、アパーチャ補正
処理ブロック内のデジタルフィルタに対して従来手法で
補正していた特性を考慮したタップ係数を選択すること
で従来と同等以下の回路規模でありながら、より高品質
な輪郭補正を行うことで画質の向上をはかれる。
【００５４】請求項４記載の撮像装置によれば、請求項
３と同様な効果に加え、アパーチャ補正処理ブロック内
のデジタルフィルタの部分で大幅な回路規模の削減が可
能で、さらに複数の周波数帯域の補正を行うことが可能
なので画質を向上することが可能になる。
３と同様な効果に加え、アパーチャ補正処理ブロック内
のデジタルフィルタの部分で大幅な回路規模の削減が可
能で、さらに複数の周波数帯域の補正を行うことが可能
なので画質を向上することが可能になる。
【図１】本発明の第１の実施の形態の撮像信号処理回路
のブロック図である。
のブロック図である。
【図２】（ａ）は従来のアパーチャ補正処理のブロック
図、（ｂ）は本発明のアパーチャ補正処理のブロック図
である。
図、（ｂ）は本発明のアパーチャ補正処理のブロック図
である。
【図３】一括アパーチャ補正処理用デジタルフィルタの
設計の説明図である。
設計の説明図である。
【図４】タップ数が異なる場合の一括アパーチャ補正処
理用デジタルフィルタの設計の説明図である。
理用デジタルフィルタの設計の説明図である。
【図５】第２の実施の形態における、デジタルフィルタ
処理部の回路削減目的のためのデジタルフィルタの設計
例の説明図である。
処理部の回路削減目的のためのデジタルフィルタの設計
例の説明図である。
【図６】第３の実施の形態の撮像信号処理回路のブロッ
ク図である。
ク図である。
【図７】輝度信号生成ブロック図である。
【図８】アパーチャ補正処理ブロックの構成図である。
【図９】撮像装置の概略構成のブロック図である。
【図１０】従来のアパーチャ補正処理ブロックを有する
撮像信号処理回路のブロック図である。
撮像信号処理回路のブロック図である。
１ 色差信号生成ブロック ２ Ｃ信号処理部 ３ 輝度信号生成フロック ４ａ 一括アパーチャ補正処理ブロック ４ｂ 一括アパーチャ補正処理ブロック ４ｃ 一括アパーチャ補正処理ブロック ６ ＹＣ処理部 ７ 加算回路 ４３ 撮像素子 ４８ 撮像信号処理回路
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5C021 RA02 XB03 XB17 XB18 5C022 AA13 AB12 AB13 AB20 AB68 AC03 AC42
Claims (4)
- 【請求項１】 被写体の光学像を電気信号に変換する撮
像素子と、前記撮像素子から出力される信号を用いて輝
度信号を含む映像信号を生成する撮像信号処理回路を備
えた撮像装置であって、水平方向アパーチャ補正と垂直
方向アパーチャ補正の２つの処理を一括処理する一括ア
パーチャ補正処理手段を有することを特徴とする撮像装
置。 - 【請求項２】 一括アパーチャ補正処理手段は、水平方
向アパーチャ補正と垂直方向アパーチャ補正の特性を合
成して各処理が一括して実現できるようにタップ係数を
選択したデジタルフィルタを有し、前記デジタルフィル
タはアパーチャ補正の性能の劣化をさせることなく、か
つ回路規模削減を目的に前記タップ係数に０が得られる
ようにタップ係数を選択した請求項１記載の撮像装置。 - 【請求項３】 被写体の光学像を電気信号に変換する撮
像素子と、前記撮像素子から出力される信号を用いて輝
度信号を含む映像信号を生成する撮像信号処理回路を備
えた撮像装置であって、水平方向アパーチャ補正と垂直
方向アパーチャ補正の２つの処理を一括処理するアパー
チャ補正処理手段を複数有し、複数の周波数帯域の補正
を独立制御可能にしたことを特徴とする撮像装置。 - 【請求項４】 各アパーチャ補正処理手段は、水平方向
アパーチャ補正と垂直方向アパーチャ補正の各デジタル
フィルタの対応するタップ係数を合成して各処理が一括
して実現できるようにタップ係数を選択したデジタルフ
ィルタを有し、前記デジタルフィルタのタップ係数に０
が得られるようにタップ係数を選択した請求項３記載の
撮像装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001127703A JP4632568B2 (ja) | 2001-04-25 | 2001-04-25 | 撮像装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001127703A JP4632568B2 (ja) | 2001-04-25 | 2001-04-25 | 撮像装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002325186A true JP2002325186A (ja) | 2002-11-08 |
| JP4632568B2 JP4632568B2 (ja) | 2011-02-16 |
Family
ID=18976523
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001127703A Expired - Fee Related JP4632568B2 (ja) | 2001-04-25 | 2001-04-25 | 撮像装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4632568B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008042442A (ja) * | 2006-08-04 | 2008-02-21 | Sharp Corp | 画像表示装置及び画像表示方法 |
| JP2010146449A (ja) * | 2008-12-22 | 2010-07-01 | Mitsubishi Electric Corp | 画像処理装置及び方法並びに画像表示装置 |
| JP2010525470A (ja) * | 2007-04-24 | 2010-07-22 | テセラ・テクノロジーズ・ハンガリー・ケイエフティー | 信号に対して所望のエフェクトを得るために、信号にカーネルを適用するエフェクトを調整するための技術 |
| WO2010084549A1 (ja) * | 2009-01-22 | 2010-07-29 | 三菱電機株式会社 | 画像処理装置及び方法並びに画像表示装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6135085A (ja) * | 1984-07-26 | 1986-02-19 | Mitsubishi Electric Corp | 適応型輪郭抽出フイルタ |
| JPH08125918A (ja) * | 1994-10-19 | 1996-05-17 | Matsushita Electric Ind Co Ltd | 映像信号処理装置 |
| JPH11313247A (ja) * | 1998-04-28 | 1999-11-09 | Olympus Optical Co Ltd | 内視鏡装置 |
-
2001
- 2001-04-25 JP JP2001127703A patent/JP4632568B2/ja not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6135085A (ja) * | 1984-07-26 | 1986-02-19 | Mitsubishi Electric Corp | 適応型輪郭抽出フイルタ |
| JPH08125918A (ja) * | 1994-10-19 | 1996-05-17 | Matsushita Electric Ind Co Ltd | 映像信号処理装置 |
| JPH11313247A (ja) * | 1998-04-28 | 1999-11-09 | Olympus Optical Co Ltd | 内視鏡装置 |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008042442A (ja) * | 2006-08-04 | 2008-02-21 | Sharp Corp | 画像表示装置及び画像表示方法 |
| JP4638395B2 (ja) * | 2006-08-04 | 2011-02-23 | シャープ株式会社 | 画像表示装置及び画像表示方法 |
| JP2010525470A (ja) * | 2007-04-24 | 2010-07-22 | テセラ・テクノロジーズ・ハンガリー・ケイエフティー | 信号に対して所望のエフェクトを得るために、信号にカーネルを適用するエフェクトを調整するための技術 |
| US8306348B2 (en) | 2007-04-24 | 2012-11-06 | DigitalOptics Corporation Europe Limited | Techniques for adjusting the effect of applying kernels to signals to achieve desired effect on signal |
| JP2010146449A (ja) * | 2008-12-22 | 2010-07-01 | Mitsubishi Electric Corp | 画像処理装置及び方法並びに画像表示装置 |
| WO2010073496A1 (ja) * | 2008-12-22 | 2010-07-01 | 三菱電機株式会社 | 画像処理装置及び方法並びに画像表示装置 |
| US8537179B2 (en) | 2008-12-22 | 2013-09-17 | Mitsubishi Electric Corporation | Image processing apparatus and method and image display apparatus |
| WO2010084549A1 (ja) * | 2009-01-22 | 2010-07-29 | 三菱電機株式会社 | 画像処理装置及び方法並びに画像表示装置 |
| CN102292742A (zh) * | 2009-01-22 | 2011-12-21 | 三菱电机株式会社 | 图像处理装置、方法以及图像显示装置 |
| US8648859B2 (en) | 2009-01-22 | 2014-02-11 | Mitsubishi Electric Corporation | Image display apparatus, image processing apparatus and method to output an image with high perceived resolution |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4632568B2 (ja) | 2011-02-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9881357B2 (en) | Transforming wide dynamic range images to reduced dynamic range images | |
| KR101265005B1 (ko) | 화상 처리 장치 및 차재용 카메라 장치 | |
| EP1187455A2 (en) | Image data processing apparatus and electronic camera | |
| JP5109551B2 (ja) | 画像処理装置、画像処理方法、及び撮像装置 | |
| WO2008135995A2 (en) | Image restoration with enhanced filtering | |
| JP2002077645A (ja) | 画像処理装置 | |
| JPH04284087A (ja) | 電子スチルカメラ | |
| JP2002077928A (ja) | 画像処理装置 | |
| TW201101807A (en) | Method and apparatus for image processing and on-vehicle camera apparatus | |
| KR101009108B1 (ko) | 화상 처리 장치 및 화상 처리 방법 | |
| JP2010268520A (ja) | 車載カメラ装置および車両 | |
| JP2005012692A (ja) | 画像信号処理装置 | |
| JP2004363853A (ja) | 画像信号のノイズ低減方法及びノイズ低減装置 | |
| JP5092536B2 (ja) | 画像処理装置及びそのプログラム | |
| JP4912979B2 (ja) | 画像処理装置、画像処理方法及びプログラム | |
| US20140118580A1 (en) | Image processing device, image processing method, and program | |
| JP2002325186A (ja) | 撮像装置 | |
| JP4687454B2 (ja) | 画像処理装置および撮像装置 | |
| JP4946417B2 (ja) | 撮像装置、画像処理装置、画像処理方法、画像処理方法のプログラム及び画像処理方法のプログラムを記録した記録媒体 | |
| JP7183015B2 (ja) | 画像処理装置、画像処理方法、及びプログラム | |
| JP7022544B2 (ja) | 画像処理装置及び方法、及び撮像装置 | |
| JP3972478B2 (ja) | 撮像装置 | |
| JP4133179B2 (ja) | 画像信号処理装置 | |
| US20120082400A1 (en) | Image processing apparatus for image reduction processing and control method thereof | |
| JP6087720B2 (ja) | 撮像装置及びその制御方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080304 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100802 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100810 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101005 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101005 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101109 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101116 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 4632568 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131126 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |