JP4628226B2

JP4628226B2 - 半導体装置の製造方法

Info

Publication number: JP4628226B2
Application number: JP2005262269A
Authority: JP
Inventors: 尚也栗山; 篤史谷畑
Original assignee: Oki Semiconductor Co Ltd
Current assignee: Lapis Semiconductor Co Ltd
Priority date: 2005-09-09
Filing date: 2005-09-09
Publication date: 2011-02-09
Anticipated expiration: 2025-09-09
Also published as: JP2007073888A

Description

この発明は半導体装置の製造方法に関し、特にイオン注入精度を向上させることができる半導体装置の製造方法に関する。

従来、ＭＯＳトランジスタのゲート電極には、いわゆるタングステンポリサイド（ＷＳｉ）が材料として広く用いられている。このゲート電極の寸法及び形状はトランジスタ特性と密接に関係することから高い加工精度が要求される。

ゲート電極の形状及び寸法はトランジスタの実効チャネル長を決めることから、ゲート電極は、パターニング工程に際してマスクとして用いられるレジストパターンと同寸法となるように精度よくパターニングされる必要がある。

このような観点から、従来、金属シリコン化合物と非単結晶シリコンの積層膜をエッチングしてゲート電極をパターニングするにあたり、積層膜の断面形状を略垂直にすることが提案されている（特許文献１参照。）。この特許文献１に開示されている方法は、積層膜上に有機物を有するマスクを形成し、然る後、塩素と酸素を含む混合ガスのプラズマ雰囲気中で、６０℃以上の温度で加熱しつつエッチング工程を行っている。

以下、図５を参照して、従来のＭＯＳトランジスタの製造工程につき簡単に説明する。

図５（Ａ）、（Ｂ）及び（Ｃ）は従来の半導体装置の製造工程の模式的な説明図であり、各図は製造工程段階で得られた構造体の断面の切り口で示してある。さらに図５（Ｄ）は（Ｃ）に示した部分領域１１１を拡大して示した部分拡大図である。

まず、半導体基板１１２に、例えばＬＯＣＯＳ（local oxidation of silicon)法により、素子（トランジスタ）が形成される素子形成領域（以下、単にアクティブ領域とも称する。）をＬＯＣＯＳ酸化膜により分離して作り込む（図示を省略してある。）。

次いで、図５（Ａ）に示すように、半導体基板１１２上に、ゲート絶縁膜１１４であるシリコン酸化膜を成膜する。

次に、ゲート絶縁膜１１４上に、ポリシリコン膜１１６Ｘを成膜する。

さらに、ポリシリコン膜１１６Ｘ上に、タングステンシリサイド膜１１８Ｘを成膜する。

次いで、従来公知のホトリソグラフィ工程により、レジストパターン１２２を形成する。レジストパターン１２２は、タングステンシリサイド膜１１８Ｘに設定されるゲート電極形成領域１１８Ｘａを覆うように形成される。

次に、図５（Ｂ）に示すように、レジストパターン１２２をマスクとして用いて、レジストパターン１２２から露出するタングステンシリサイド膜１１８Ｘを、ポリシリコン膜１１６Ｘが露出するまで除去して、タングステンシリサイドパターン１１８を形成する。タングステンシリサイドパターン１１８は、半導体基板１１２の表面１１２ａに対して直交する側壁面１１８ａを有するように形成する。

さらに、レジストパターン１２２及びタングステンシリサイドパターン１１８から露出したポリシリコン膜１１６Ｘを、エッチングして、ポリシリコンパターン１１６として形成する。ポリシリコンパターン１１６は、タングステンシリサイドパターン１１８の側壁面１１６ａと表面１１２ａに垂直な方向に沿って揃った側壁面１１８ａを有するように形成される。

次いで、図５（Ｃ）に示すように、レジストパターン１２２を除去する。然る後、熱酸化工程を行い、露出面全面にタングステンシリサイドパターン１１８及びポリシリコンパターン１１６の側壁面１１８ａ及び１１６ａを覆う熱酸化膜１３２を形成する。この熱酸化工程は、１０００℃程度で行われる。

この熱酸化工程により、タングステンシリサイドパターン１１８は、膨張する。この膨張により特に基板１１２の表面１１２ａに対して平行な方向（水平方向）に膨張して、ポリシリコンパターン１１６の側壁面１１６よりも張り出した庇部１１９が不可避的に形成されてしまう。

次に、熱酸化膜１３２をマスク酸化膜として、不純物イオン１４２を、半導体基板１１２に対して直交する方向に注入して、ゲート絶縁膜１１４の下側の半導体基板１１２に、不純物イオン注入領域１５２を形成する。

このとき、図５（Ｄ）に示すように、庇部１１９の直下にあたる半導体基板１１２には、不純物イオン１４２が注入されないオフセット領域ＯＦが不可避的に形成される。

このようなオフセット領域の形成を防止する方法が提案されている（特許文献２及び３参照。）。

この特許文献２に開示された方法は、シリサイド層を上側から覆う層の平坦化と、いわゆる斜めイオン注入工程によるイオン注入領域（ポケット層）の形成位置の変動、すなわち実効チャネル長の変動を防止することを目的とした構造のゲート電極を形成する方法である。この特許文献２に開示された方法によれば、多結晶シリコン層上にシリサイド層が積層されて成るポリサイド層で形成されるゲート電極を、ゲート長方向における多結晶シリコンの幅が均一であり、かつゲート長方向におけるシリサイド層の幅が多結晶シリコン層側の基部よりも頂部で狭くなるように、形成している。

また、特許文献３に開示された方法は、ゲート電極端部に上述したようなオフセット領域が形成されるのを防止することを目的としており、ゲート電極を構成するポリシリコン層を逆テーパ状に加工しておいて、イオン注入工程を斜めイオン注入工程により行う方法である。
特開平４−１０５３２１号公報特開平８−２８８５１０号公報特開２００２−０１７９４１号公報

特許文献１が開示するゲート電極のパターニング工程によれば、既に図５を参照して説明したように、ゲート電極のパターニング後にマスク酸化膜の形成を行えば、タングステンシリサイドパターンが膨張するためにオフセット領域が形成されてしまうおそれがある。従って、オフセット領域に起因する実効チャネル長の変動は解決できないおそれがある。

特許文献２及び３が開示するオフセット領域の形成防止は、主としてイオン注入工程を斜めイオン注入工程として実施することにより実現される。しかしながら、このような斜めイオン注入工程によれば、工程が複雑となってしまうという問題がある。

従って、パターニングされたゲート電極の寸法及び形状に合わせて、オフセット領域を発生させることなく、また簡易な工程で精度よくイオン注入工程を行う技術が嘱望されている。

この発明は、上記課題に鑑みてなされたものである。上述した課題を解決するにあたり、この発明の半導体装置の製造方法は、以下のような工程を含んでいる。

すなわち、半導体基板の一方の主表面上に、ゲート絶縁膜、ポリシリコン膜及びタングステンシリサイド膜をこの順序で成膜して得られた積層体を含む下地を形成する。

下地のタングステンシリサイド膜に設定されたゲート電極形成領域を覆うレジストパターンを形成する。

レジストパターンをマスクとして用いて、タングステンシリサイド膜に対して主表面に直交する方向からポリシリコン膜が露出するまで異方性エッチングを行って、主表面に対して直交する側壁面を有するタングステンシリサイドパターンを形成する。

タングステンシリサイドパターンから露出したポリシリコン膜に対して、主表面に直交する方向にゲート絶縁膜が露出するまで異方性エッチングを行って、側壁面が傾斜した傾斜側壁部を有する順テーパ形状のポリシリコンパターンを形成する。

レジストパターンを除去して得られた構造体に対し熱酸化処理を行って、タングステンシリサイドパターン自体の膨張により形成された張出部の側壁面に形成される第１熱酸化膜、ポリシリコンパターンの傾斜面に形成される第２熱酸化膜を含む熱酸化膜を形成する。

不純物イオンを注入して、下端部外である半導体基板に、不純物イオン注入領域を形成する工程とを含んでいる。

ここで、ポリシリコンパターンの形成工程は、第１熱酸化膜の最外側端と第２熱酸化膜の最外側端とが主表面に直交する同一の鉛直線上にのるように、ポリシリコンパターンの側壁面とゲート絶縁膜との交差点を位置決めして行われる。

この発明の半導体装置の製造方法によれば、熱酸化膜（マスク酸化膜）の形成工程において、タングステンシリサイドパターンが膨張して、特に半導体基板の主表面に対して水平方向に張り出してしまったとしても、この張出部分である第１熱酸化膜の最外側端の鉛直下にポリシリコンパターンの傾斜側壁面に形成される第２熱酸化膜の最外側端が位置するように予めポリシリコンパターンをパターニングしておくことで、その後のイオン注入によって基板に形成された不純物イオン注入領域と、ゲート電極を構成するポリシリコンパターンとの間にオフセット領域が形成されるのを防止することができる。

従って、オフセット領域の形成による実効チャネル長の変動を効果的に防止して、製造される半導体装置のしきい値電圧といった電気的な特性の所定値からの変動をより効果的に防止することができる。

また、この発明の半導体の製造方法によれば、基板に不純物イオン注入領域を形成するために斜めイオン注入工程といった複雑な工程を適用することなく、より簡易な工程でオフセット領域の形成による実効チャネル長の変動を効果的に防止することができる。従って、製造される半導体装置のしきい値電圧といった電気的な特性のばらつきをより効果的に防止することができる。

以下、図面を参照して、この発明の実施の形態につき説明する。なお、図面には、この発明が理解できる程度に各構成成分の形状、大きさ及び配置関係が概略的に示されているに過ぎず、従って、この発明は、特に図示例にのみ限定されるものではない。

また、以下の説明において、特定の材料、条件及び数値条件等を用いることがあるが、これらは好適例の１つに過ぎず、従って、この発明は、何らこれら好適例に限定されるものではない。

さらに、以下の説明に用いる各図において、同様の構成成分については、同一の符号を付して示し、その重複する説明を省略する場合もあることを理解されたい。

（第１の実施の形態）
（半導体装置の構成例）
図１（Ａ）、（Ｂ）、（Ｃ）及び（Ｄ）は、この発明の半導体装置を切断した切り口を示す製造工程を説明するための要部概略図である。

まず、図１（Ｃ）及び（Ｄ）を参照して、この発明の半導体装置が具備するトランジスタ素子の構成例につき説明する。

半導体装置１０が具えるトランジスタ素子は、例えばシリコン基板といった半導体基板１２に作り込まれている。

図１（Ｃ）に示すように、半導体基板１２の表面１２ａ上には、ゲート絶縁膜１４である例えばシリコン酸化膜が設けられている。

ゲート絶縁膜１４上には、ゲート電極を構成するポリシリコンパターン１６が設けられている。ポリシリコンパターン１６は島状に設けられている。また、ポリシリコンパターン１６は、その上面（頂面）１６ａの面積が下面（底面）１６ｃの面積よりも小さくなるよう裾の広がった山型に成形されている。すなわち、ポリシリコンパターン１６は、側壁が上面１６ａの端縁から外側に向かって傾斜している、すなわちいわゆる順テーパ形状の傾斜側壁部１６ｂを有している。この下面１６ｃの面積は上面１６ａの面積よりも大きくしてある。

ポリシリコンパターン１６の上面１６ａ上にはタングステンシリサイドパターン１８が設けられている。すなわち、ポリシリコンパターン１６の上面１６ａとタングステンシリサイドパターン１８の下面１８ｄとは互いに接している。

タングステンシリサイドパターン１８の下面１８ｄと対向する上面１８ｃは、下面１８ｄと同一寸法かつ同一形状とされている。またタングステンシリサイドパターン１８は、半導体基板１２の主表面１２ａに対して直交する側壁面部１８ａを有している。このポリシリコンパターン１６とこれと接しているタングステンシリサイドパターン１８とがゲート電極を構成している。

このゲート電極の周囲には熱酸化膜が形成されている。タングステンシリサイドパターン１８は、それ自体が熱酸化処理によって膨張するため、ポリシリコンパターン１６の上面１６ａから水平方向に外側に張り出した張出部１８ｅを不可避的に有してしまう。この張出部１８ｅについては、詳細は後述するが後に行われる熱酸化膜の形成工程に起因して生じる。

このとき、側壁面部１８ａは、ポリシリコンパターン１６の傾斜側壁部１６ｂの下端部１６ｂａがタングステンシリサイドパターン１８の側壁面部１８ａの延在面と接する位置にくる。

熱酸化膜３２は、露出面全面、すなわちゲート絶縁膜１４の表面、ポリシリコンパターン１６の傾斜側壁面１６ｂ、膨張したタングステンシリサイドパターン１８の側壁面部１８ａ、上面１８ｃ及び下面１８ｄの一部分を一体として連続的に覆っている。

図１（Ｄ）にも示すように、熱酸化膜３２は、部分領域として、側壁面部１８ａを覆う側壁面被覆部（第１熱酸化膜）３２ａ及び傾斜側壁面１６ｂを覆う傾斜側壁被覆部（第２熱酸化膜）３２ｂを含んでいる。このとき、側壁面被覆部３２ａの最外側端すなわちその表面の鉛直下に、傾斜側壁被覆部３２ｂの下端部３２ｂａを一致させてある。

下端部３２ｂａよりも外側に相当する半導体基板１２の厚み内には、不純物イオン注入領域５２が設けられている。

（半導体装置の製造方法例１）
以下、図１（Ａ）、（Ｂ）、（Ｃ）及び（Ｄ）を参照して、この発明の半導体装置の製造方法例１につき説明する。

まず、例えばシリコン基板である半導体基板１２を準備する。半導体基板１２には、予め図示しないＬＯＣＯＳ酸化膜といった素子分離構造を形成しておく。

図１（Ａ）に示すように、半導体基板１２の一方の主表面１２ａ上に、ゲート絶縁膜１４を成膜する。このゲート絶縁膜１４は、従来公知の熱酸化法により任意好適な条件で形成すればよい。

次いで、ゲート絶縁膜１４上に、ポリシリコン膜１６Ｘを従来公知のＣＶＤ法等により任意好適な条件で堆積して成膜すればよい。

次に、ポリシリコン膜１６Ｘの表面１６Ｘａ上に、従来公知のＣＶＤ法等により任意好適な条件でタングステンシリサイド膜１８Ｘを成膜する。このタングステンシリサイド膜１８Ｘには、後の工程によりゲート電極が形成される領域をゲート電極形成領域１８Ｘａとして設定しておく。

このようにして、半導体基板１２上に順次にゲート絶縁膜１４、ポリシリコン膜１６Ｘ及びタングステンシリサイド膜１８Ｘを成膜して積層体２０を形成し、基板１２と積層体２０とを含む下地２１を用意する。

次に、この下地２０上に、ゲート電極形成領域１８Ｘａを覆うレジストパターン２２を、従来公知のホトリソグラフィ工程によりパターニングして形成する。

図１（Ｂ）に示すように、このレジストパターン２２をマスクとして用いて、このレジストパターン２２から露出するタングステンシリサイド膜１８Ｘをポリシリコン膜１６Ｘが露出するまで除去する。このエッチング工程により、タングステンシリサイド膜１８Ｘはタングステンシリサイドパターン１８としてパターニングされる。このタングステンシリサイドパターン１８は、半導体基板１２の主表面１２ａに対して直交する側壁面部１８ａを有するような条件として自己整合的にパターニングされる。このタングステンシリサイドパターン１８の上面１８ｃ及び下面１８ｄは、合同すなわち同一形状でかつ同一寸法を有している。

上述したパターニング工程は、従来公知の誘導結合型（ＩＣＰ）エッチング装置を使用して行われるドライエッチングにより行われる。この場合にはエッチング処理室（チャンバ）内のステージに図１（Ａ）に示す構造体を載置する。このタングステンシリサイド膜１８Ｘに対するドライエッチングは、周知の通り、基板１２の主表面１２ａに対して垂直な方向からの異方性エッチングにより行う。エッチング条件は、例えば基板温度、すなわち基板が搭載されるステージ温度については７５℃とし、エッチング処理室内の圧力については０．６７Ｐａ（パスカル）（５ｍＴｏｒｒ）とし、印加電力についてはＴＣＰ（ソース）電力２８０Ｗ（ワット）及びＲＦ電力５５Ｗとし、エッチング処理室へのガス流量については塩素（Ｃｌ₂）ガス８０ｓｃｃｍ及び酸素（Ｏ₂）ガス５ｓｃｃｍとするのが好適である。

次に、レジストパターン２２から露出したポリシリコン膜１６Ｘをパターニングする。このパターニングによって、タングステンシリサイドパターン側の上面から基板の主表面に向かって裾が広がった末広状の断面形状を有する順テーパ、すなわち順メサ形状のポリシリコンパターンを得る。従って、ポリシリコンパターン１６の上面は、タングステンシリサイドパターン１８の下面と合同であり、従って、ポリシリコンパターン１６の上面とタングステンシリサイドパターン１８の下面とは同一形状でかつ同一寸法に形成される。また、ポリシリコンパターン１６の下面はその上面よりも面積が広い。すなわち、ポリシリコンパターン１６は上面から下面に至って上面と下面のそれぞれの周辺を結ぶ側面が傾斜した傾斜側壁面１６ｂを有している。

このパターニング工程は、上述と同様に、従来公知の誘導結合型（ＩＣＰ）エッチング装置を使用するドライエッチングにより行えばよい。エッチング条件は、例えば、ステージ温度については常温程度とするか、又は適宜調節して好ましくは２０℃から３０℃の範囲とし、圧力については、好ましくは０．６７Ｐａ（５ｍＴｏｒｒ）から２．６６Ｐａ（２０ｍＴｏｒｒ）の範囲、例えば１．３３Ｐａ（１０ｍＴｏｒｒ）とし、印加電力についてはＴＣＰ（ソース）電力を好ましくは２００Ｗから６００Ｗの範囲、例えば３００Ｗとし、及びＲＦ電力を好ましくは５０Ｗから２００Ｗの範囲、例えば５５Ｗとし、ガス流量については臭化水素（ＨＢｒ）ガス１５０ｓｃｃｍ、塩素ガス１００ｓｃｃｍ及び酸素ガス４ｓｃｃｍとするのが好適である。

なお、ここでいう常温とは、エッチング処理室内での温度非制御下での自然の環境温度であり、特にステージ温度を加温又は降温して調節することなくエッチング時に自然に定まる温度を意味する。

また、ステージ温度は、傾斜側壁面１６ｂの順テーパの度合い、すなわち側面傾斜の程度の調整を考慮して、常温よりもより低い温度に調整することができる。傾斜の程度は、傾斜側壁面１６ｂが基板１２の主表面１２ａと平行な水平方向と交差する角度で決まる。

このポリシリコンパターン１６の傾斜側壁面１６ｂの傾斜の程度、すなわちゲート絶縁膜１４と接触する下面の終端、すなわち下端部１６ｂａの位置は、具体的には、既に説明したエッチング条件のうち、温度及び酸素ガス混合比の双方又はいずれか一方を調節することにより適宜制御することができる。

例えば、ステージ温度をより低温とすればエッチング生成物の側壁への堆積量が増加するので、よりなだらかな傾斜面が形成される。従ってステージ温度が低いほど、ポリシリコンパターン１６の下面の終端部すなわちポリシリコンパターン１６の下端部１６ｂａをより外側に位置させることができる。なお、ここでいうエッチング生成物とは、例えば、エッチングにより削り取られた膜構成物が飛散した飛散粒子やエッチング処理室内に存在している他の成分との反応生成物を含む。

また、酸素ガスの混合比を増大させるに従って、側壁の酸化が進行するため、下端部１６ｂａをより外側に位置させることもできる。

このようにこのエッチング工程によりポリシリコン膜１６Ｘはポリシリコンパターン１６としてパターニングされる。この場合には、より低温の温度条件でポリシリコン膜１６Ｘをエッチングすることにより、エッチング中にポリシリコン膜１６Ｘが削り取られて生成するエッチング生成物が、形成された側壁に再度堆積する。結果として、ポリシリコンパターン１６の上面１６ａの面積が下面すなわち底面１６ｃの面積よりも小さくなる。すなわち上面の周辺と下面の周辺とを結ぶ側壁は、上面１６ａの端縁から外側に向かって下っていく傾斜した側面を有する。従って、このポリシリコンパターン１６は、頂部より裾が広がったいわゆる山型、すなわちいわゆる順メサ（順テーパ）形状の切頭台の形態をなしている。

このポリシリコンパターン１６を形成するときの留意点につき説明する。後述する熱酸化工程においてタングステンシリサイドパターン１８及びポリシリコンパターン１６の側壁部には熱酸化膜が形成される。このとき、タングステンシリサイドパターン１８自体はその熱処理によって特に側面及び上面方向に膨張する。このときポリシリコンパターン１６はほとんど膨張しないため、タングステンシリサイドパターン１８の側面は、基板１２の主表面１２ａに平行な方向に庇のように張り出すことになる。従って、傾斜側壁面１６ｂの下端部１６ｂａの位置は、熱酸化工程において、タングステンシリサイドパターン１８自体が膨張して形成される張出部の外側から基板１２の主表面１２ａに下した垂線上にくるように調整される。

然る後、いわゆるオーバーエッチングを行って、露出したゲート絶縁膜１４の表面上に不可避的に残存してしまうポリシリコン残渣を除去する。

このオーバーエッチングは、上述と同様に従来公知の誘導結合型（ＩＣＰ）エッチング装置を使用するドライエッチングにより行えばよい。エッチング条件は、例えばステージ温度については７５℃とし、圧力については８．０Ｐａ（６０ｍＴｏｒｒ）とし、印加電力についてはＴＣＰ電力２００Ｗ及びＲＦ電力７０Ｗとし、ガス流量については臭化水素ガス１００ｓｃｃｍ、酸素ガス１ｓｃｃｍ及びヘリウム（Ｈｅ）ガス１００ｓｃｃｍとするのが好適である。

上述したポリシリコン膜１６Ｘ及びタングステンシリサイド膜１８Ｘのエッチング並びにオーバーエッチング工程において、ポリシリコン膜１６Ｘのエッチング工程のみを常温とする例を説明した。しかしながら、これらの三段階のエッチングステップを一連の工程として行うことを考慮して、タングステンシリサイド膜１８Ｘのエッチング及びオーバーエッチングのステージ温度を常温として行うこともできる。

次に、図１（Ｃ）に示すように、レジストパターン２２を除去して、熱酸化膜３２を形成する。この熱酸化は、ステージ温度、すなわち基板を高温、例えば１０００℃として行う。これにより熱酸化膜３２は、露出面全面に形成される。この熱酸化膜３２のうち、特にタングステンシリサイドパターン１８の張出部１８ｅの側壁面部１８ａを覆う部分領域を側壁面被覆部（第１熱酸化膜）３２ａと称し、また、ポリシリコンパターン１６の傾斜側壁面１６ｂを覆う部分領域を傾斜側壁被覆部（第２熱酸化膜）３２ｂと称する。熱酸化膜３２は、側壁面被覆部３２ａの表面からゲート絶縁膜側に下した垂線の足が傾斜側壁被覆部３２ｂが有する傾斜側面の端縁にあたる下端部３２ｂａに一致するように形成する。すなわち、既に説明したポリシリコンパターン１６の傾斜側壁面１６ｂの傾斜の程度（角度）は、熱酸化膜３２の形成時に側壁面被覆部３２ａの表面の位置と傾斜側壁被覆部３２ｂが有する傾斜の端縁にあたる下端部３２ｂａの位置とが一致するように、すなわち同一鉛直線上にあるように考慮して制御する。この制御は、タングステンシリサイド及びポリシリコンの材料それぞれについて、寸法及びエッチング条件を種々与えて、タングステンシリサイドの膨張量と、熱酸化膜の膜厚との関係を予め予備データとして測定しておけば、この予備データに従って、正確に行うことができる。

次いで、トランジスタを構成するソース又はドレインに相当する不純物イオン注入領域５２を半導体基板１２の厚み内に形成する。

このイオン注入工程は、常法に従って任意好適な不純物イオン４２を打ち込むことにより行われる。このイオン注入工程は、半導体基板１２の表面１２ａに対して直交する方向から不純物イオン４２を打ち込むことにより行われる。従って不純物イオン注入領域５２は、側壁被覆部３２ａよりも外側、すなわち、下端部３２ｂａ外に相当する半導体基板１２の厚み内の領域に、自己整合的に形成されることになる。

この例の半導体装置の製造方法によれば、基板温度を上述したように例えば高温（１０００℃程度）にして熱酸化膜３２の形成を行う。この熱酸化によって、タングステンシリサイドパターン１８が水平及び垂直方向に膨張して、特に半導体基板１２の表面１２ａに対して水平方向に張り出してしまう。

この発明では、熱酸化膜３２の形成後の張出部分の最外側の位置と傾斜側壁面１６ｂを覆う傾斜側壁被覆部３２ｂの下端部３２ｂａとの位置とが同一鉛直線上にあるので、イオン注入工程におけるオフセット領域の形成を防止することができる。

また、この発明の半導体の製造方法によれば、斜めイオン注入工程といった複雑な工程を適用することなく、より簡易な工程でオフセット領域の形成による実効チャネル長の変動を効果的に防止することができる。従って、製造される半導体装置のしきい値電圧といった電気的な特性のばらつきをより効果的に防止することができる。

（半導体装置の製造方法例２）
次に製造方法例２につき説明する。この例の製造工程は、既に説明した製造方法例１のポリシリコン膜１６Ｘのエッチング条件、特に導入される混合ガスの混合比に特徴を有している。

従って、以下の説明において、製造方法例１と同様の工程については原則としてその詳細な説明は省略するが相違点については説明する。

製造方法例１と同様に、半導体基板１２上に、ゲート絶縁膜１４、ポリシリコン膜１６Ｘ及びタングステンシリサイド膜１８Ｘを成膜し、さらにタングステンシリサイド膜１８Ｘ上にレジストパターン２２を形成する。

次に、レジストパターン２２から露出したポリシリコン膜１６Ｘをパターニングする。このパターニング工程は、従来公知の誘導結合型（ＩＣＰ）エッチング装置を使用するドライエッチングにより行えばよい。

エッチング条件、この例では、混合ガスの組成とガス流量を既に説明した製造方法例１におけるポリシリコン膜１６Ｘのエッチング条件とは異なるものとする。具体的には、混合ガスとして臭化水素ガスと酸素ガスの混合ガスを用い、臭化水素ガス流量を２００ｓｃｃｍとし、及び酸素ガス流量を２ｓｃｃｍから２０ｓｃｃｍの範囲とするのが好適である。

このとき、ＲＦ電力（印加電力）を最低でも１００Ｗ、好ましくは１００Ｗから２５０Ｗの範囲内とする。この範囲内であっても最適なＲＦ電極の範囲は１００Ｗから２００Ｗの範囲とするのがよい。

このようなガス流量とすれば、分子間結合エネルギーが大きくてエッチングされにくい膜（ＳｉＢｒ₄）を側壁に堆積させることができる。この場合には、印加電力を最低でも１００Ｗとすればレジストスパッタ量が増大してスパッタ物が側壁に再付着するため、側面に傾斜（順テーパ）をつけることができる。

このポリシリコンパターン１６の傾斜側壁面１６ｂの傾斜の程度、すなわち下端部１６ｂａの位置は、適宜制御することができる。具体的には、既に説明したエッチング条件のうち、印加電力、又は酸素ガス混合比を適宜調節することにより行える。

また、印加電力を増加させるほど、ポリシリコンパターン１６の側壁にスパッタ生成物がより多く付着する。また、酸素ガス混合比を増加させればエッチング生成物の側壁への堆積量が増加し、側面をよりなだらかな傾斜面として下端部１６ｂａをより外側に位置させることができる（図１（Ｂ）参照。）。

この例の半導体装置の製造方法によれば、ポリシリコン膜１６Ｘのパターニングを製造方法例１と同様の傾斜側壁面を形成することができる。

従って、この例によっても既に説明した製造方法例１と同様の効果を得ることができる。

（半導体装置の製造方法例３）
以下、図２（Ａ）、（Ｂ）、（Ｃ）及び（Ｄ）を参照して、この発明の半導体装置の製造方法例３の具体的な製造工程につき説明する。

図２は、この発明の半導体装置の第３の製造方法を説明する図であって、各図は各製造工程段階で得られた構造体の断面切り口を示す図である。

なお、この例はポリシリコン膜１６Ｘの成膜までは製造方法例１と同様であるが、パターニング前に、ポリシリコン膜１６Ｘにイオンドープ処理を施すことを特徴としている。

以下の説明において、製造方法例１と同様の工程については原則としてその詳細な説明を省略するが、相違点については説明する。

図２（Ａ）に示すように、既に説明した製造方法例１と同様にして、ポリシリコン膜１６Ｘの成膜工程までを行う。

次いで、ポリシリコン膜１６Ｘに対して、その上面側からドープイオン（ドーパント）４１、好ましくは、例えばリン（Ｐ）イオンをドープ（ｄｏｐｅ）する。ドープ条件として、ドーズ量を２Ｅ２０ｃｍ^-3から５Ｅ２０ｃｍ^-3の範囲とし、加速電圧を２０ＫｅＶ程度として、ポリシリコン膜１６Ｘ全面にドープするのが好適である。

図２（Ｂ）に示すように、この工程により、ポリシリコン膜１６Ｘは、ドープポリシリコン（Ｄｏｐｅｄｐｏｌｙｓｉｌｉｃｏｎ）膜１７Ｘとされる。図中、ドープポリシリコン膜１７Ｘが、ポリシリコン膜１６Ｘの膜厚の全体にわたって形成される態様を示したが、このイオンドープは、ポリシリコン膜１６Ｘの上面から膜厚の１／２程度の深さまで行えばよい。

次に、製造方法例１と同様にして、ドープポリシリコン膜１７Ｘの表面１７Ｘａ上に、タングステンシリサイド膜１８を成膜する。

以後、製造方法例１と同様にして、レジストパターン２２を形成し、タングステンシリサイド膜１８Ｘをドープポリシリコン膜１７Ｘが露出するまで除去する。

次に、レジストパターン２２から露出したドープポリシリコン膜１７Ｘをパターニングする。

タングステンシリサイド膜１８Ｘ及びドープポリシリコン膜１７Ｘそれぞれのエッチング条件は、従来公知の誘導結合型（ＩＣＰ）エッチング装置を使用するドライエッチングにより行えばよい。エッチング条件は、例えば、ステージ温度については好ましくは６０℃程度として行う。

タングステンシリサイド膜１８Ｘのエッチングについては、例えば圧力を好ましくは０．６７Ｐａ（５ｍＴｏｒｒ）とし、印加電力についてはＴＣＰ電力を好ましくは２８０Ｗとし、及びＲＦ電力を好ましくは５５Ｗとし、ガス流量については好ましくは塩素ガス８０ｓｃｃｍ及び酸素ガス２ｓｃｃｍとするのがよい。

また、ドープポリシリコン膜１７Ｘのエッチングについては、例えば圧力を好ましくは１．３３Ｐａ（１０ｍＴｏｒｒ）とし、印加電力についてはＴＣＰ電力を好ましくは３００Ｗとし、及びＲＦ電力を好ましくは９０Ｗとし、ガス流量については好ましくは臭化水素ガス１５０ｓｃｃｍ、塩化水素ガス１００ｓｃｃｍ及び酸素ガス４ｓｃｃｍとするのがよい。

このような条件でドープポリシリコン膜１７Ｘのエッチングを行えば、製造方法例１及び２と同様に、側面が傾斜した傾斜側壁面１７ｂを有するドープポリシリコンパターン１７を形成することができる。

この例における傾斜側壁面１７ｂの下端部１７ｂａの位置（傾斜の程度）は、ドープイオン４１のポリシリコン膜（１６Ｘ）へのドープ量（ドープイオン濃度）により制御することができる。具体的には、ドープイオン濃度を低くするほど下端部１７ｂａをポリシリコンパターンからより外側に離れた位置にすることができる。

然る後、上述の例と同様に、いわゆるオーバーエッチングを行って、露出したゲート絶縁膜１４の表面上に残存してしまうポリシリコン残渣を除去する。

このオーバーエッチングは、上述と同様に従来公知の誘導結合型（ＩＣＰ）エッチング装置を使用するドライエッチングにより行えばよい。エッチング条件は、例えばステージ温度については６０℃とし、圧力については８．０Ｐａ（６０ｍＴｏｒｒ）とし、印加電力についてはＴＣＰ電力２００Ｗ及びＲＦ電力７０Ｗとし、ガス流量については臭化水素ガス１００ｓｃｃｍ、酸素ガス１ｓｃｃｍ及びヘリウムガス１００ｓｃｃｍとするのが好適である。

この例のドープポリシリコン膜を形成して、これをパターニングする半導体装置の製造方法によっても、製造方法例１及び２と同様に傾斜側壁部を形成することができる。

従って、この例によっても既に説明した製造方法例１及び２と同様の効果を得ることができる。

（第２の実施の形態）
（半導体装置の製造方法例４）
以下、図３及び図４を参照して、この発明の半導体装置の製造方法例４の具体的な製造工程につき説明する。

なお、この例はタングステンシリサイド膜１８Ｘを成膜し、レジストパターン２２を形成する工程までは製造方法例１と同様であるが、パターニングされたタングステンシリサイドパターン１８の形状に特徴を有している。

以下の説明において、製造方法例１と同様の工程については原則としてその詳細な説明は省略するが、相違点については説明する。

図３（Ａ）、（Ｂ）及び（Ｃ）は、この発明の半導体装置の製造方法例４を説明するための図であって、各図は製造工程段階で得られた構造体の断面切り口で示してある。

図４（Ａ）及び（Ｂ）は、図３（Ｃ）に続く説明図である。

図３（Ａ）に示すように、既に説明した製造方法例１と同様にして、ポリシリコン膜１６Ｘ、タングステンシリサイド膜１８Ｘの成膜及びレジストパターン２２の形成工程を行う。

次いで、図３（Ｂ）に示すように、タングステンシリサイド膜１８Ｘをパターニングする。この工程は、ゲート電極形成領域１８Ｘａを覆うレジストパターン２２をマスクとして用いて、製造方法例１と同様の条件でエッチングを行い、このレジストパターン２２から露出するタングステンシリサイド膜１８Ｘをポリシリコン膜１６Ｘが露出するまで除去することにより行われる。

このパターニング工程により、前駆タングステンシリサイドパターン１８Ｙが形成される。前駆タングステンシリサイドパターン１８Ｙは、ゲート電極形成領域１８Ｘａのみが残存するパターンとして形成される。前駆タングステンシリサイドパターン１８Ｙは、半導体基板１２の主表面１２ａに対して直交する側壁面１８Ｙｂを有するように形成する。

引き続き、レジストパターン２２をマスクとして用いてエッチングを行い、露出したポリシリコン膜１６Ｘをポリシリコンパターン１６にパターニングする。この例のポリシリコンパターン１６は、半導体基板１２の主表面１２ａに対して直交し、かつ側壁面１８Ｙｂと鉛直方向において揃う側壁面（この側壁面を直交側壁面とも称する。）１６ｄを有するパターンとして形成する。

この場合のポリシリコン膜１６Ｘのエッチング条件は、従来公知の誘導結合型（ＩＣＰ）エッチング装置を使用するドライエッチングにより行えばよい。

具体的には、ステージ温度については好ましくは６０℃程度として行う。また、圧力を好ましくは１．３３Ｐａ（１０ｍＴｏｒｒ）とし、印加電力についてはＴＣＰ電力を好ましくは３００Ｗとし、及びＲＦ電力を好ましくは９０Ｗとする。ガス流量については好ましくは臭化水素ガス１５０ｓｃｃｍ、塩化水素ガス１００ｓｃｃｍ及び酸素ガス４ｓｃｃｍとするのがよい。

然る後、オーバーエッチングを行って、露出したゲート絶縁膜１４の表面上に残存してしまうポリシリコン残渣を除去する。

次に、図３（Ｃ）に示すように、レジストパターン２２を、従来公知の選択された材料に応じた任意好適な条件でいわゆるアッシング工程を行い灰化除去する。

このアッシング工程は、例えば、紫外線（ＵＶ）及びオゾン（Ｏ₃）を用いる従来公知のアッシング装置を用いて行えばよい。

アッシング工程は、好ましくはステージ温度を２５０℃とし、オゾン流量を１０Ｌ（リットル）／分として、３分間程度実施すればよい。

このアッシング工程（灰化除去）により、側壁面１８Ｙｂ上及び直交側壁面１６ｄ上に、いわゆる熱酸化膜である灰化酸化膜３１が形成される。

このとき、灰化酸化膜３１のポリシリコンパターン１６の直交側壁面１６ｄの直上の部分領域の膜厚は、前駆タングステンシリサイドパターン１８Ｙの側壁面１８Ｙｂを含む露出面に形成される部分領域の膜厚と比較して、若干厚く形成される。

次いで、図４（Ａ）に示すように、ＮＨ₄ＯＨ、Ｈ₂Ｏ₂及びＨ₂Ｏを成分とするアンモニア過水洗浄液（ＡＰＭ）を用いて洗浄し、灰化酸化膜３１の一部分及び前駆タングステンシリサイドパターン１８Ｙの一部分を除去する。ＡＰＭの混合比は、ＮＨ₄ＯＨ（濃度１％）：Ｈ₂Ｏ₂（濃度２％）：Ｈ₂Ｏとして、好ましくは例えば、体積比で１：２：１００程度とするのがよい。このような組成のＡＰＭのタングステンシリサイドに対するエッチングレートは温度７０℃で、１２ｎｍ／分程度である。従って、このＡＰＭ洗浄工程は、温度を好ましくは６０から７０℃の範囲内とし、処理時間を好ましくは５０秒から１５０秒の範囲として実施するのがよい。

この様な構成のＡＰＭによる前駆タングステンシリサイドパターン１８Ｙのエッチングレートは、ポリシリコンパターン１６のエッチングレートの２倍以上となる。

この洗浄工程により、少なくとも前駆タングステンシリサイドパターン１８Ｙを覆う灰化酸化膜３１の一部分は完全に除去される。加えて、前駆タングステンシリサイドパターン１８Ｙ自体も削られて、全体的にひとまわり小型化されて、タングステンシリサイドパターン１８となる。

結果として、この洗浄工程により形成されたタングステンシリサイドパターン１８の露出側壁面１８ｂとポリシリコンパターン１６の上面１６ａとは、段差部ｓ１を画成することとなる。

この段差ｓ１の形成は、既に説明したポリシリコンパターン１６及び前駆タングステンシリサイドパターン１８Ｙの表面上に形成された灰化酸化膜３１の膜厚の違い、及びＡＰＭに対するポリシリコンパターン１６及び前駆タングステンシリサイドパターン１８Ｙのエッチングレートの違いを利用して形成される。

すなわち、ＡＰＭ洗浄工程中、前駆タングステンシリサイドパターン１８Ｙ上に形成された灰化酸化膜３１が除去され、さらに前駆タングステンシリサイドパターン１８Ｙは、ＡＰＭにより削られて後退していくが、ポリシリコンパターン１６は、より厚く形成される灰化酸化膜３１により長時間保護されるため、及び露出したとしても低エッチングレートのためほとんど削られることがない。このようにして、段差ｓ１は形成される。段差ｓ１は、好ましくは例えば１０ｎｍから３０ｎｍの範囲とすればよい。

なお、エッチングレートは、ＡＰＭのＨ₂Ｏ含有量、処理温度によっても変動させることができるため、これらのパラメータを適宜調節することにより段差ｓ１の大きさを制御してもよい。

然る後、図４（Ｂ）に示すように、製造方法例１と同様にして、ポリシリコンパターン１６とタングステンシリサイドパターン１８とを含む構造体に対して熱酸化処理を行って、構造体の露出面全面に、熱酸化膜３２を形成する。この熱酸化膜３２の形成工程により、上述の製造方法例と同様に、タングステンシリサイドパターン１８自体が膨張する。

すなわち、上述した段差ｓ１は、この熱酸化工程によりタングステンシリサイドパターン１８が膨張する嵩を吸収できる程度の大きさに形成しておけばよい。

この膨張分については、予備的にデータ取りを行っておけば、条件に応じた段差ｓ１の大きさを容易に決定することができる。

このようにして、露出側壁面部１８ｂ及び直交側壁部１６ｄを覆い、前記基板に直交する方向に延在する平坦面である側壁面被覆部３２ａを有する熱酸化膜３２を形成する。

次に、製造方法例１と同様にして、不純物イオン４２を注入して、半導体基板１２の厚み内に、不純物イオン注入領域５２を形成する。

この例のように、熱酸化膜（マスク酸化膜）の形成時に生じるタングステンシリサイドパターンの膨張分を、予めＡＰＭを用いて後退させ段差を形成しておく製造方法によっても、既に説明した製造方法例と同様に、オフセット領域の発生を防止することができる。

（Ａ）、（Ｂ）、（Ｃ）及び（Ｄ）は、この発明の半導体装置を切断した切り口を示す製造工程を説明するための要部概略図である。（Ａ）、（Ｂ）、（Ｃ）及び（Ｄ）は、この発明の半導体装置を切断した切り口を示す製造工程を説明するための要部概略図である。（Ａ）、（Ｂ）及び（Ｃ）は、この発明の半導体装置を切断した切り口を示す製造工程を説明するための要部概略図である。（Ａ）及び（Ｂ）は、図３（Ｃ）に続く説明図である。従来技術の説明図である。

符号の説明

１０、１００：半導体装置
１１：部分領域
１２、１１２：基板
１２ａ：主表面
１３：構造体
１４、１１４：ゲート絶縁膜
１５ａ：（ドープ）ポリシリコン本体
１５ｂ：傾斜側壁部
１６、１１６：ポリシリコンパターン
１６ａ、１６Ｘａ、１７Ｘａ、１８Ｘｂ、１８Ｙａ、１１２ａ：表面
１６ｂ、１７ｂ：傾斜側壁面
１６ｂａ、１７ｂａ、３２ｂａ：下端部
１６ｃ、１７ｃ：底面
１６ｄ：直交側壁面
１６Ｘ、１１６Ｘ：ポリシリコン膜
１７：ドープポリシリコンパターン
１７Ｘ：ドープポリシリコン膜
１８、１１８：タングステンシリサイドパターン
１８ａ：側壁面部
１８ｂ：露出側壁面
１８ｃ：上面
１８ｄ：下面
１８ｅ：張出部
１８Ｘ、１１８Ｘ：タングステンシリサイド膜
１８Ｘａ、１１８Ｘａ：ゲート電極形成領域
１８Ｙ：前駆タングステンシリサイドパターン
１８Ｙｂ、１１６ａ、１１８ａ：側壁面
１９、１１９：庇部
２０：積層体
２１：下地
２２、１２２：レジストパターン
３１：灰化酸化膜
３２、１３２：熱酸化膜
３２ａ：側壁面被覆部（第１熱酸化膜）
３２ａａ：延在面
３２ｂ：傾斜側壁被覆部（第２熱酸化膜）
４１：ドープイオン
４２、１４２：不純物イオン
５２、１５２：不純物イオン注入領域

Claims

半導体基板の一方の主表面上に、ゲート絶縁膜、ポリシリコン膜及びタングステンシリサイド膜をこの順序で成膜して得られた積層体を含む下地を形成する工程と、
前記下地の前記タングステンシリサイド膜に設定されたゲート電極形成領域を覆うレジストパターンを形成する工程と、
前記レジストパターンをマスクとして用いて、前記タングステンシリサイド膜に対して前記主表面に直交する方向から前記ポリシリコン膜が露出するまで異方性エッチングを行って、前記主表面に対して直交する側壁面を有するタングステンシリサイドパターンを形成する工程と、
前記タングステンシリサイドパターンから露出した前記ポリシリコン膜に対して、前記主表面に直交する方向に前記ゲート絶縁膜が露出するまで異方性エッチングを行って、側壁面が傾斜した傾斜側壁部を有する順テーパ形状のポリシリコンパターンを形成する工程と、
前記レジストパターンを除去して得られた構造体に対し熱酸化処理を行って、前記タングステンシリサイドパターン自体の膨張により形成された張出部の側壁面に形成される第１熱酸化膜、前記ポリシリコンパターンの傾斜面に形成される第２熱酸化膜を含む熱酸化膜を形成する工程と、
不純物イオンを注入して、前記第２熱酸化膜の下端部外である前記半導体基板に、不純物イオン注入領域を形成する工程とを含み、
前記ポリシリコンパターンの形成工程は、前記第１熱酸化膜の最外側端と前記第２熱酸化膜の最外側端とが前記主表面に直交する同一の鉛直線上にのるように、前記ポリシリコンパターンの前記側壁面と前記ゲート絶縁膜との交差点を位置決めして行われる工程である
ことを特徴とする半導体装置の製造方法。
前記ポリシリコンパターンを形成する工程は、基板温度を、エッチング処理室内の自然の環境温度又は２０℃から３０℃の範囲の温度とし、かつ臭化水素ガス、塩素ガス及び酸素ガスの混合ガスを用いて前記ポリシリコン膜をエッチングして行う工程である
ことを特徴とする請求項１に記載の半導体装置の製造方法。
前記ポリシリコンパターンの形成のための異方性エッチングにおける印加電力を最低でも１００ワットとし、かつ臭化水素ガス及び酸素ガスの混合ガスを用いてエッチングを行うことを特徴とする請求項１に記載の半導体装置の製造方法。
前記ポリシリコン膜の成膜後であって前記タングステンシリサイド膜の形成前に、前記ポリシリコン膜に、ドープイオンを注入してドープポリシリコン膜を形成し、
前記タングステンシリサイド膜の形成工程以後の工程で、該ドープポリシリコン膜を、前記ポリシリコン膜の代わりに用いる
ことを特徴とする請求項１に記載の半導体装置の製造方法。
半導体基板の一方の主表面上に、ゲート絶縁膜、ポリシリコン膜及びタングステンシリサイド膜をこの順序で成膜して得られた積層体を含む下地を形成する工程と、
前記下地の前記タングステンシリサイド膜に設定されたゲート電極形成領域を覆うレジストパターンを形成する工程と、
前記レジストパターンをマスクとして用いて、前記タングステンシリサイド膜に対して前記主表面に直交する方向から前記ポリシリコン膜が露出するまで異方性エッチングを行って、前記主表面に対して直交する側壁面を有する前駆タングステンシリサイドパターンを形成する工程と、
前記前駆タングステンシリサイドパターンから露出した前記ポリシリコン膜に対して、前記主表面に直交する方向から前記ゲート絶縁膜が露出するまで異方性エッチングを行って、前記半導体基板の表面に対して直交する側壁面を有するポリシリコンパターンを形成する工程と、
前記レジストパターンを灰化除去処理するとともに、該灰化除去処理中に前記前駆タングステンシリサイドパターンの側壁面上及び前記ポリシリコンパターンの側壁面上にわたって灰化酸化膜を形成する工程と、
アンモニア過水洗浄液を用いて、前記灰化酸化膜を除去するとともに、前記前駆タングステンシリサイドパターンの表面側の一部分を除去することによって、前記前駆タングステンシリサイドパターンを前記ポリシリコンパターンの側壁面から水平方向に後退した側壁面を有するタングステンシリサイドパターンに変える洗浄工程と、
前記ポリシリコンパターン及び前記タングステンシリサイドパターンの構造体に対して熱酸化処理を行って、前記タングステンシリサイドパターン自体の膨張により形成された張出部の側壁面に形成される第１熱酸化膜、及び前記ポリシリコンパターンの側壁面に形成される第２熱酸化膜を含む熱酸化膜を形成する工程と、
前記熱酸化膜を形成する工程を行った後、不純物イオンを注入して、前記半導体基板に、不純物イオン注入領域を形成する工程とを含み、
前記熱酸化膜の形成工程は、前記第１熱酸化膜の外側面及び前記第２熱酸化膜の外側面を互いに無段差で接続して、前記主表面に直交する側壁面を有する熱酸化膜を形成する
ことを特徴とする半導体装置の製造方法。