JP4620212B2 - 回路設計方法および装置、情報記憶媒体、集積回路装置 - Google Patents
回路設計方法および装置、情報記憶媒体、集積回路装置 Download PDFInfo
- Publication number
- JP4620212B2 JP4620212B2 JP2000103623A JP2000103623A JP4620212B2 JP 4620212 B2 JP4620212 B2 JP 4620212B2 JP 2000103623 A JP2000103623 A JP 2000103623A JP 2000103623 A JP2000103623 A JP 2000103623A JP 4620212 B2 JP4620212 B2 JP 4620212B2
- Authority
- JP
- Japan
- Prior art keywords
- antenna
- conductive member
- insulating film
- gate insulating
- rmi
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/36—Circuit design at the analogue level
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Geometry (AREA)
- Evolutionary Computation (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、集積回路装置を設計する回路設計方法および装置、集積回路装置の設計を支援するためのプログラムがソフトウェアとして格納されている情報記憶媒体、多層構造の導電部材がトランジスタ素子のゲート絶縁膜に接続されている集積回路装置、に関する。
【０００２】
【従来の技術】
現在、各種の電子機器に各種の集積回路装置が利用されており、このような集積回路装置は、薄膜技術により各種の回路素子が形成されているものが一般的である。このように集積回路装置に薄膜技術で形成される回路素子としてはトランジスタ素子があり、そのトランジスタ素子のゲート絶縁膜に導電部材が接続されていることもある。
【０００３】
例えば、図５に例示する製造過程の集積回路装置１では、トランジスタ素子２のゲート絶縁膜３に導電部材としてゲート電極４と金属配線５とが接続されており、この金属配線５が絶縁部材である絶縁層６の上面に位置している。金属配線５の上面には絶縁部材であるフォトレジスト７がマスクとして一時的に積層されており、このフォトレジスト７をマスクとするプラズマを利用した異方性エッチングにより金属配線５が加工される。
【０００４】
上述のような状態の集積回路装置１では、金属配線５を異方性エッチングするとき、金属配線５の露出している周面はプラズマに曝されるため、プラズマ中の電荷を受けることがある。このように受信された金属配線５が受けた電荷はゲート電極４からゲート絶縁膜３を介して半導体基板８まで流れるので、このゲート絶縁膜３が損傷することがある。
【０００５】
この損傷の有無はゲート絶縁膜３に流れる電荷密度に起因しており、この電荷密度はプラズマの強度とゲート絶縁膜３の面積と金属配線５のアンテナサイズとに起因している。つまり、製造工程で利用されるプラズマの強度が判明しているならば、ゲート絶縁膜３の面積と金属配線５のアンテナサイズとを考慮して設計すれば良いことになる。
【０００６】
そこで、従来はゲート絶縁膜の基準の面積Ｓ0に対して許容される導電部材の最大のアンテナサイズＭ0を規定し、これらの比率をアンテナ比Ｒ0として
Ｒ0＝Ｍ0／Ｓ0
と表現している。
【０００７】
そして、実際に面積Ｓjのゲート絶縁膜を新規に形成する場合、これに接続される導電部材のアンテナサイズＭiを
Ｍi≦Ｒ0×Ｓj
とすれば、ゲート絶縁膜の損傷を防止できることになる。
【０００８】
なお、導電部材のアンテナサイズとは、導電部材のアンテナとして機能する部分のサイズであり、例えば、前述のように金属配線の露出部分の面積である。ただし、基準の金属配線と新規の金属配線との膜厚が同一の場合、金属配線が上面のみ露出しているならば、そのアンテナサイズは金属配線の上面の面積で近似することができ、金属配線が周面のみ露出しているならば、そのアンテナサイズは周囲の全長で近似することができる。
【０００９】
【発明が解決しようとする課題】
上述のようにゲート絶縁膜に導電部材が接続された構造を形成する場合、導電部材がプラズマ中の電荷を受けてもゲート絶縁膜を損傷させないため、従来の回路設計方法では、ゲート絶縁膜の基準の面積Ｓ0に対して許容される導電部材の最大のアンテナ比Ｒ0に対し、ゲート絶縁膜の面積Ｓjと導電部材のアンテナサイズＭiとを
Ｍi≦Ｒ0×Ｓj
なる関係としている。
【００１０】
なお、実際の集積回路装置では、図６に示すように、一個のゲート絶縁膜に多層構造の導電部材が接続されて各々がアンテナとなる場合があるので、このような場合には複数の導電部材の各々を上述のようなアンテナサイズに設計している。しかし、これでは複数のアンテナによるゲート絶縁膜の複数のダメージの累積は考慮されないので、ゲート絶縁膜には過剰なダメージが発生することになる。
【００１１】
例えば、特開平１１−１８６３９４号公報には、ゲート電極に接続される配線長を積算し、これが許容値を超過すると対策することが開示されている。そこで、この手法を多層構造の導電部材に適用することにより、多層構造の導電部材の各層ごとにアンテナサイズを検出して累積することが想定できる。
【００１２】
しかし、多層構造の導電部材の場合、各層に実行される処理が同一でないため、アンテナサイズが同一でもゲート電極のダメージ強度は相違することがある。
さらに、多層構造の導電部材は、例えば、各層の表面に形成された配線パターンをコンタクトヴィアで接続した構造からなるが、配線パターンとコンタクトヴィアとでは許容されるアンテナ比も相違する。
【００１３】
このため、前述のように多層構造の導電部材の累積したアンテナサイズＭiをゲート絶縁膜の面積Ｓjとアンテナ比Ｒ0とに対して
Ｍi≦Ｒ0×Ｓj
なる関係としても、導電部材を最適なアンテナサイズに形成することは実際には困難である。
【００１４】
本発明は上述のような課題に鑑みてなされたものであり、集積回路装置を最適に設計する回路設計方法および装置、集積回路装置を最適に設計するためのプログラムが格納されている情報記憶媒体、トランジスタ素子のゲート絶縁膜に接続されている多層構造の導電部材が適正な形状に形成されている集積回路装置、を提供することを目的とする。
【００１５】
【課題を解決するための手段】
請求項１に記載の発明の回路設計方法では、多層構造の導電部材がトランジスタ素子のゲート絶縁膜に接続されている集積回路装置を設計するとき、多層構造の導電部材である配線パターン及びコンタクトヴィアの各層をそれぞれ個別にアンテナ部として、アンテナ部ごとに個別ダメージが個々に算出され、これら個々に算出された個別ダメージの総量が所定の許容量より小さくなるように集積回路装置が設計される。このため、多層構造の導電部材の複数のアンテナ部ごとにダメージ強度やアンテナ比が相違しても、ゲート絶縁膜のダメージ総量が正確に算出される。
【００１６】
請求項１，８，９，１１，１２，１４に記載の発明では、導電部材である配線パターン及びコンタクトヴィアの各層をそれぞれ個別にアンテナ部として、導電部材のｎ個のアンテナ部ごとのアンテナサイズＭiと、ゲート絶縁膜の実際の面積Ｓjとから、"Ｒi＝Ｍi／Ｓj"として導電部材のｎ個のアンテナ部ごとのアンテナ比Ｒiが算出される。また、ゲート絶縁膜の実際の面積Ｓjに対して導電部材のｎ個のアンテナ部ごとに許容される最大のアンテナ比Ｒmiから、"Ｄi＝ｆ(Ｒi／Ｒmi)"としてゲート絶縁膜の実際の面積Ｓjに対する導電部材のｎ個のアンテナ部ごとの個別ダメージＤiが算出される。そして、この算出結果から"ΣＤ＝Ｄ1＋Ｄ2＋...＋Ｄn"としてゲート絶縁膜に作用するダメージ総量ΣＤが算出され、このダメージ総量ΣＤが"１"より小さくなるように集積回路装置が設計される。
【００１７】
このため、本発明の回路設計方法により設計された集積回路装置は、トランジスタ素子のゲート絶縁膜に接続されている多層構造の導電部材の複数のアンテナ部のアンテナサイズが各々適正なので、製造過程のプラズマ処理により多層構造の導電部材の複数のアンテナ部に電荷が流入されても、ゲート絶縁膜に蓄積されるダメージが致命的とならない。
【００１８】
請求項２，１０，１３，１５に記載の発明では、導電部材のｎ個のアンテナ部ごとの個別ダメージＤiが"Ｄi＝(Ｒi／Ｒmi)a"として算出され、請求項３に記載の発明では、定数ａが"0.5≦ａ≦1.8"を満足するので、簡単な演算処理で適正に個別ダメージＤiが算出される。
【００１９】
請求項４に記載の発明では、ゲート絶縁膜の実際の面積Ｓjに対して導電部材のｎ個のアンテナ部ごとに許容される最大のアンテナ比Ｒmiが"Ｒmi＝(Ｍ0i／Ｓ0)×(Ｓ0／Ｓj)b"として算出され、請求項５に記載の発明では、ゲート絶縁膜の基準の面積Ｓ0に対して導電部材のｎ個のアンテナ部ごとに許容される最大のアンテナサイズＭ0iも規定されており、Ｒmi＝(Ｍ0i／Ｓ0)×[ｃ／[ｄ＋(Ｓj／Ｓ0)]]として算出される。請求項６に記載の発明では、定数ｂが"−2.0≦ｂ≦0.8"を満足し、請求項７に記載の発明では、定数ｃ，ｄが"ｄ＜ｃ，0.9≦ｃ≦2.2，0.1≦ｄ≦1.3"を満足する。
【００２０】
これらの場合、ゲート絶縁膜の実際の面積Ｓと導電部材の実際に許容される最大のアンテナサイズＭとが実際には比例しなくとも、ゲート絶縁膜の実際の面積Ｓjに対して導電部材のｎ個のアンテナ部ごとの最大のアンテナ比Ｒmiを適正かつ簡単に近似することができる。
【００２１】
なお、本発明で言う各種手段は、その機能を実現するように形成されていれば良く、例えば、専用のハードウェア、適正な機能がプログラムにより付与されたコンピュータ、適正なプログラムによりコンピュータの内部に実現された機能、これらの組み合わせ、等を許容する。
【００２２】
また、本発明で云う導電部材のアンテナサイズとは、導電部材のアンテナとして機能する部分のサイズを意味しており、例えば、金属配線の露出部分の面積である。ただし、基準の金属配線と新規の金属配線との膜厚が同一の場合、コンタクトヴィアなどのように金属配線が上面のみ露出しているならば、そのアンテナサイズは金属配線の上面の面積で近似することができ、配線パターンなどの金属配線が周面のみ露出しているならば、そのアンテナサイズは周囲の全長で近似することができる。
【００２３】
また、本発明で言う情報記憶媒体とは、コンピュータに各種処理を実行させるためのプログラムがソフトウェアとして事前に格納されたものであれば良く、例えば、コンピュータを一部とする装置に固定されているＲＯＭ(Read Only Memory)やＨＤＤ(Hard Disc Drive)、コンピュータを一部とする装置に着脱自在に装填されるＣＤ(Compact Disc)−ＲＯＭやＦＤ(Floppy Disc)、等を許容する。
【００２４】
また、本発明で言うコンピュータとは、ソフトウェアからなるプログラムを読み取って対応する処理動作を実行できる装置であれば良く、例えば、ＣＰＵ(Central Processing Unit)を主体として、これにＲＯＭやＲＡＭ(Random Access Memory)やＩ／Ｆ(Interface)等の各種デバイスが必要により接続された装置などを許容する。
【００２５】
【発明の実施の形態】
本発明の実施の第一の形態を図１ないし図４を参照して以下に説明する。本発明の回路設計装置の実施の一形態であるデータ処理装置１００は、図３に示すように、コンピュータの主体となるハードウェアとしてＣＰＵ１０１を具備しており、このＣＰＵ１０１にはバスライン１０２が接続されている。
【００２６】
このバスライン１０２には、ＲＯＭ１０３、ＲＡＭ１０４、ＨＤＤ１０５、ＦＤ１０６が交換自在に装填されるＦＤＤ(FD Drive)１０７、ＣＤ−ＲＯＭ１０８が交換自在に装填されるＣＤドライブ１０９、キーボード１１０、マウス１１１、ディスプレイ１１２、通信Ｉ／Ｆ１１３、等が接続されている。
【００２７】
本実施の形態のデータ処理装置１００では、ＲＯＭ１０３、ＲＡＭ１０４、ＨＤＤ１０５、交換自在なＦＤ１０６、交換自在なＣＤ−ＲＯＭ１０８等が情報記憶媒体に相当し、これらに各種動作に必要なプログラムやデータがソフトウェアとして記憶されている。
【００２８】
本実施の形態のデータ処理装置１００は、多層構造の導電部材がトランジスタ素子のゲート絶縁膜に接続されている集積回路装置の設計に利用されるので、その各種の処理動作をＣＰＵ１０１に実行させる制御プログラムがＦＤ１０６やＣＤ−ＲＯＭ１０８に事前に格納されている。
【００２９】
このようなソフトウェアはＨＤＤ１０５に事前にインストールされており、データ処理装置１００の起動時にＲＡＭ１０４に複写されてＣＰＵ１０１に読み取られる。このようにＣＰＵ１０１が適正なプログラムを読み取って各種の処理動作を実行することにより、本実施の形態のデータ処理装置１００には、図２に示すように、データ入力手段１１、比率算出手段１２、個別算出手段１３、総量算出手段１４、良否判定手段１５、等の各種手段が論理的に実現されている。
【００３０】
データ入力手段１１は、ＲＡＭ１０４等に保持された制御プログラムに対応してＣＰＵ１０１がキーボード１１０等による入力データを受け付ける機能に相当し、ゲート絶縁膜の実際の面積Ｓj、この面積Ｓjに対して導電部材のｎ個のアンテナ部ごとに許容される最大のアンテナ比Ｒmi、導電部材のｎ個のアンテナ部ごとのアンテナサイズＭi、のユーザによるデータ入力を受け付ける。
【００３１】
前述のようにトランジスタ素子の一個のゲート絶縁膜に接続される多層構造の導電部材は、例えば、複数の配線パターンが複数のコンタクトヴィアで接続された構造からなり、これら複数の配線パターンと複数のコンタクトヴィアとがアンテナ部として個々に作用することになる。
【００３２】
配線パターンとコンタクトヴィアでは形状が多分に相違するため、その許容される最大のアンテナ比Ｒmiも相違している。また、多層構造の導電部材のｎ個のアンテナ部は実行される処理も個々に相違するため、この実行される処理の内容でも許容される最大のアンテナ比Ｒmiは相違している。
【００３３】
そこで、本実施の形態のデータ処理装置１００による回路設計方法では、多層構造の導電部材がｎ個のアンテナ部に区分されており、その形状や実行される処理などに対応して許容される最大のアンテナ比Ｒmiが個々に事前に検出されている。
【００３４】
また、上述の“ｉ”は多層構造の導電部材がｎ個のアンテナ部の任意の一個を示すシリアルナンバなので、ｎ個のアンテナ部ごとに許容される最大のアンテナ比Ｒmiがデータ入力されるとは、Ｒm1，Ｒm2，…，Ｒmi，…，Ｒmn、の全部が個々にデータ入力されることを意味している。
【００３５】
比率算出手段１２は、ＲＡＭ１０４等に保持された制御プログラムに対応してＣＰＵ１０１が所定の処理動作を実行する機能に相当し、データ入力手段１１のデータ入力に対応してゲート絶縁膜の実際の面積Ｓjに対する導電部材のｎ個のアンテナ部ごとのアンテナ比Ｒiを
Ｒi＝Ｍi／Ｓj
として算出する。
【００３６】
個別算出手段１３と総量算出手段１４も、ＲＡＭ１０４等に保持された制御プログラムに対応してＣＰＵ１０１が所定の処理動作を実行する機能に相当し、個別算出手段１３は、ゲート絶縁膜の実際の面積Ｓjに対する導電部材のｎ個のアンテナ部ごとの個別ダメージＤiを
Ｄi＝ｆ(Ｒi／Ｒmi)
として算出する。
【００３７】
なお、上記の数式の“ｆ”は所定の関数であり、ここでは上記数式は
Ｄi＝(Ｒi／Ｒmi)a
である。上記の数式の“ａ”は０より大きい定数であり、ここでは“１”なので、上記数式は実際には
Ｄi＝Ｒi／Ｒmi
である。
【００３８】
総量算出手段１４は、個別算出手段１３の算出結果からゲート絶縁膜に作用するダメージ総量ΣＤを
ΣＤ＝Ｄ1＋Ｄ2＋…＋Ｄn
として算出する。
【００３９】
良否判定手段１５は、ＲＡＭ１０４等に保持された制御プログラムに対応してＣＰＵ１０１がディスプレイ１１２等によるデータ出力を制御する機能に相当し、総量算出手段１４により算出された総量ΣＤが“１”以上であると設計不良をガイダンスデータなどでユーザに報知出力し、“１”より小さいと設計良好を報知出力する。
【００４０】
上述のような各種手段１１〜１５は、必要によりキーボード１１０やディスプレイ１１２等のハードウェアを利用して実現されるが、その主体はＲＡＭ１０４等の情報記憶媒体に格納されたソフトウェアに対応して、ハードウェアからなるコンピュータであるＣＰＵ１０１が動作することにより実現されている。
【００４１】
このようなソフトウェアは、例えば、ゲート絶縁膜の実際の面積Ｓj、この面積Ｓjに対して導電部材のｎ個のアンテナ部ごとに許容される最大のアンテナ比Ｒmi、導電部材のｎ個のアンテナ部ごとのアンテナサイズＭi、のデータ入力を受け付けること、このデータ入力に対応してゲート絶縁膜の実際の面積Ｓjに対する導電部材のｎ個のアンテナ部ごとのアンテナ比Ｒiを“Ｒi＝Ｍi／Ｓj”として算出すること、ゲート絶縁膜の実際の面積Ｓjに対する導電部材のｎ個のアンテナ部ごとの個別ダメージＤiを“Ｄi＝Ｒi／Ｒmi”として算出すること、この算出結果からゲート絶縁膜に作用するダメージ総量ΣＤを“ΣＤ＝Ｄ1＋Ｄ2＋…＋Ｄn”として算出すること、この算出された総量ΣＤが“１”以上であると設計不良を報知出力して“１”より小さいと設計良好を報知出力すること、等の処理動作をＣＰＵ１０１等に実行させるための制御プログラムとしてＲＡＭ１０４等の情報記憶媒体に格納されている。
【００４２】
上述のような構成において、本実施の形態のデータ処理装置１００は、多層構造の導電部材がトランジスタ素子のゲート絶縁膜に接続されている集積回路装置の設計に利用され、設計された集積回路装置のトランジスタ素子のゲート絶縁膜の面積と多層構造の導電部材のアンテナサイズとの関係が適正かを判定することができる。
【００４３】
その場合、データ処理装置１００は設計された集積回路装置の各種データとして、ゲート絶縁膜の実際の面積Ｓj、この面積Ｓjに対して導電部材のｎ個のアンテナ部ごとに許容される最大のアンテナ比Ｒmi、導電部材のｎ個のアンテナ部ごとのアンテナサイズＭi、のデータ入力をディスプレイ１１２によるガイダンス表示などによりユーザに要求する。
【００４４】
そこで、図１に示すように、上述の各種データがキーボード１１０の手動操作などでデータ処理装置１００にデータ入力されると(ステップＳ１)、このデータ処理装置１００は、ゲート絶縁膜の実際の面積Ｓjに対する導電部材のｎ個のアンテナ部ごとのアンテナ比Ｒiを
Ｒi＝Ｍi／Ｓj
として算出する(ステップＳ２)。
【００４５】
さらに、ゲート絶縁膜の実際の面積Ｓjに対する導電部材のｎ個のアンテナ部ごとの個別ダメージＤiを
Ｄi＝Ｒi／Ｒmi
として算出し(ステップＳ３)、この算出結果からゲート絶縁膜に作用するダメージ総量ΣＤを
ΣＤ＝Ｄ1＋Ｄ2＋…＋Ｄn
として算出する(ステップＳ４)。
【００４６】
そして、このように算出されたダメージ総量ΣＤが“１”より小さいと設計良好をディスプレイ１１２によるガイダンスデータの表示出力などでユーザに報知出力し(ステップＳ５)、“１”以上であると設計不良を報知出力する(ステップＳ６)。
【００４７】
そこで、この報知結果が設計良好の場合、ユーザは設計した集積回路装置のトランジスタ素子のゲート絶縁膜の面積と、これに接続されている多層構造の導電部材の複数のアンテナ部のアンテナサイズとが、適正な関係にあることを確認でき、例えば、その設計で集積回路装置の生産を開始することができる。
【００４８】
一方、上述の報知結果が設計不良の場合、ユーザは集積回路装置の設計が適正でないことを確認でき、例えば、トランジスタ素子のゲート絶縁膜の面積の変更、これに接続されている多層構造の導電部材の複数のアンテナ部のアンテナサイズの削減、対策用のセルの挿入、等の設計変更を開始することができる。
【００４９】
そして、上述のように設計良好が確認されて製造される集積回路装置は、ゲート絶縁膜の面積Ｓjに対して多層構造の導電部材のｎ個のアンテナ部ごとのアンテナサイズＭiが、
Σ[(Ｍi／Ｓj)／Ｒmi]＜１
を満足している。
【００５０】
このような集積回路装置では、トランジスタ素子のゲート絶縁膜に接続されている多層構造の導電部材の複数のアンテナ部のアンテナサイズが各々適正なので、製造過程のプラズマ処理により多層構造の導電部材の複数のアンテナ部に電荷が流入されても、ゲート絶縁膜に蓄積されるダメージが致命的とならない。
【００５１】
このように、本実施の形態のデータ処理装置１００を利用した回路設計方法では、トランジスタ素子のゲート絶縁膜の面積や多層構造の導電部材の複数のアンテナ部のアンテナサイズなどを最適化することができるので、最適な構造の集積回路装置を良好な効率で設計することができる。
【００５２】
ここで、上述のように集積回路装置の設計の良否を判定する場合の第一の実施例を以下に簡単に説明する。まず、設計して良否を判定する集積回路装置として、ここではゲート絶縁膜に配線パターンＭ１とコンタクトヴィアＶ２と配線パターンＭ３とが順番に接続されたものを想定し、これらの実際のアンテナ比Ｒiと許容される最大のアンテナ比Ｒmiとが以下の通りとする。また、定数ａは事前に実験により決定される数値なので、ここでは“ａ＝1.2”とする。
【００５３】
【表１】
そこで、これらのアンテナ部Ｍ１，Ｖ２，Ｍ３ごとの個別ダメージＤiを累積したダメージ総量ΣＤは
ΣＤ＝(500／1000)a＋(４／20)a＋(100／1000)a
となるので“ａ＝1.2”ならば“ΣＤ＝0.64”となり、これは“１”より小さいので設計は良好と判定される。
【００５４】
さらに、上記の数値から設計に充分に余裕があることも確認できるので、例えば、アンテナ比が“Ｒ3＝480”となるまで配線パターンＭ３を拡大したり、アンテナ比が“Ｒ2＝11”となるまでコンタクトヴィアＶ２を拡大することも可能となる。
【００５５】
なお、この第一の実施例では配線パターンＭ１，Ｍ３に実行されるプラズマ処理が同一と想定したので許容される最大のアンテナ比Ｒmiが同一であるが、配線パターンＭ１，Ｍ３で実行されるプラズマ処理が相違すると、例えば、以下のように許容される最大のアンテナ比Ｒmiも相互に相違することになる。
【００５６】
【表２】
この場合、これらのアンテナ部Ｍ１，Ｖ２，Ｍ３によるダメージ総量ΣＤは
ΣＤ＝(500／550)a＋(４／20)a＋(100／1000)a
となるので“ａ＝1.2”ならば“ΣＤ＝1.1”となり、この場合はダメージ総量が“１”より大きいので設計は不良と判定される。
【００５７】
このような場合、例えば、配線パターンＭ１を縮小して実際のアンテナ比を“４５０”以下とすれば、ダメージ総量ΣＤを“１”より小さくすることができる。また、配線パターンＭ１のみの設計変更が困難な場合には、例えば、配線パターンＭ１のアンテナ比を“４９０”以下とし、かつ、コンタクトヴィアＶ２のアンテナ比を“２”以下とすれば、ダメージ総量ΣＤを“１”より小さくすることができる。
【００５８】
なお、本発明は上記形態に限定されるものではなく、その要旨を逸脱しない範囲で各種の変形を許容する。例えば、上記形態ではＲＡＭ１０４等にソフトウェアとして格納されている制御プログラムに従ってＣＰＵ１０１が動作することにより、データ処理装置１００に各種手段が論理的に実現されることを例示した。しかし、このような各種手段の各々を固有のハードウェアとして形成することも可能であり、一部をソフトウェアとしてＲＡＭ１０４等に格納するとともに一部をハードウェアとして形成することも可能である。
【００５９】
また、上記形態ではＣＤ−ＲＯＭ１０８等からＨＤＤ１０５に事前にインストールされているソフトウェアがデータ処理装置１００の起動時にＲＡＭ１０４に複写され、このようにＲＡＭ１０４に格納されたソフトウェアをＣＰＵ１０１が読み取ることを想定したが、このようなソフトウェアをＨＤＤ１０５に格納したままＣＰＵ１０１に利用させることや、ＲＯＭ１０３に事前に固定的に格納しておくことも可能である。
【００６０】
さらに、単体で取り扱える情報記憶媒体であるＦＤ１０６やＣＤ−ＲＯＭ１０８にソフトウェアを格納しておき、このＦＤ１０６等からＨＤＤ１０５やＲＡＭ１０４にソフトウェアをインストールすることも可能であるが、このようなインストールを実行することなくＦＤ１０６等からＣＰＵ１０１がソフトウェアを直接に読み取って処理動作を実行することも可能である。
【００６１】
つまり、本発明のデータ処理装置１００の各種機能をソフトウェアにより実現する場合、そのソフトウェアはＣＰＵ１０１が読み取って対応する動作を実行できる状態に有れば良い。また、上述のような各種手段を実現する制御プログラムを、複数のソフトウェアの組み合わせで形成することも可能であり、その場合、単体の製品となる情報記憶媒体には、本発明のデータ処理装置１００を実現するための必要最小限のソフトウェアのみを格納しておけば良い。
【００６２】
例えば、既存のオペレーティングシステムが実装されているデータ処理装置１００に、ＣＤ−ＲＯＭ１０８等の情報記憶媒体によりアプリケーションソフトを提供するような場合、本発明のデータ処理装置１００の各種機能を実現するソフトウェアは、アプリケーションソフトとオペレーティングシステムとを組み合わせて実現されるので、オペレーティングシステムに依存する部分のソフトウェアは情報記憶媒体のアプリケーションソフトから省略することができる。
【００６３】
また、このように情報記憶媒体に記述したソフトウェアをＣＰＵ１０１に供給する手法は、その情報記憶媒体をデータ処理装置１００に直接に装填することに限定されない。例えば、上述のようなソフトウェアをホストコンピュータの情報記憶媒体に格納しておき、このホストコンピュータを通信ネットワークで端末コンピュータに接続し、ホストコンピュータから端末コンピュータにデータ通信でソフトウェアを供給することも可能である。
【００６４】
上述のような場合、端末コンピュータが自身の情報記憶媒体にソフトウェアをダウンロードした状態でスタンドアロンの処理動作を実行することも可能であるが、ソフトウェアをダウンロードすることなくホストコンピュータとのリアルタイムのデータ通信により処理動作を実行することも可能である。この場合、ホストコンピュータと端末コンピュータとを通信ネットワークで接続したシステム全体が、本発明のデータ処理装置１００に相当することになる。
【００６５】
また、上記形態では導電部材のｎ個のアンテナ部ごとの個別ダメージＤiを
Ｄi＝Ｒi／Ｒmi
として算出することを例示したが、これを“０”より大きい定数“ａ”により
Ｄi＝(Ｒi／Ｒmi)a
として算出することも可能であり、所定の関数“ｆ”により
Ｄi＝ｆ(Ｒi／Ｒmi)
として算出することも可能である。
【００６６】
特に、上記形態では定数“ａ”を“１”とすることを例示したが、これはトランジスタ素子の構造や製造工程に依存して各種に変化する。そこで、実験により調査したところ、多くの場合は定数“ａ”が“0.5≦ａ≦1.8”を満足する範囲なら良好な結果となることが確認されている。
【００６７】
さらに、上記形態ではゲート絶縁膜の実際の面積Ｓjに対する導電部材のｎ個のアンテナ部ごとのアンテナ比Ｒiの算出と、ゲート絶縁膜の実際の面積Ｓjに対する導電部材のｎ個のアンテナ部ごとの個別ダメージＤiの算出と、ダメージ総量ΣＤの算出とを、順番に実行することを例示した。
【００６８】
しかし、これは説明を簡略化するために便宜的に表現したものであり、実際のデータ処理装置１００のデータ処理方法では、
ΣＤ＝Σ[(Ｍi／Ｓj)／Ｒmi)
などとして、面積ＳjとアンテナサイズＭiとアンテナ比Ｒmiとからダメージ総量ΣＤを一度に算出することも可能である。
【００６９】
また、本実施の形態では、データ処理装置１００に外部からデータ入力される導電部材の複数のアンテナ部ごとの最大のアンテナ比Ｒmiが、既存の算出方法により形状や処理などに対応して個々に事前に検出されていることを例示した。このようなアンテナ比Ｒは、基本的にはゲート絶縁膜の基準の面積Ｓと導電部材の許容される最大のアンテナサイズＭとの比率として算出される。
【００７０】
しかし、ゲート絶縁膜の基準の面積Ｓ0に対して導電部材のｎ個のアンテナ部ごとに許容される最大のアンテナサイズＭ0iが規定されているならば、ゲート絶縁膜の実際の面積Ｓjが基準の面積Ｓ0とは相違するときに最大のアンテナ比Ｒmiを
Ｒmi＝(Ｍ0i／Ｓ0)×(Ｓ0／Ｓj)b (ｂは所定の定数)
として算出することも可能であり、
Ｒmi＝(Ｍ0i／Ｓ0)×[ｃ／[ｄ＋(Ｓj／Ｓ0)]] (ｃ，ｄは所定の定数)
として算出することも可能である。
【００７１】
ここで、このように最大のアンテナ比Ｒmiを算出する回路設計方法を本発明の実施の第二の形態として図４を参照して以下に説明する。まず、ゲート絶縁膜の実際の面積Ｓとゲート絶縁膜を破壊せずに通電できる最大の電荷量Ｑとの対応関係をアンテナ比Ｒが一定の条件で本発明者が調査したところ、図４に示すように、許容される最大の電荷量Ｑは一定とならないことが実験により確認された。
【００７２】
そこで、実験結果に近似する曲線となる数式を考察したところ、
Ｑ＝ａ／Ｓb (ａ，ｂは所定の定数) …(１)
Ｑ＝ｃ／(ｄ＋Ｓ) (ｃ，ｄは所定の定数) …(２)
なる二式の曲線が実験結果に近似することが判明した。
【００７３】
許容される最大の電荷量Ｑがゲート絶縁膜の面積Ｓにより変化すると云うことは、許容される導電部材の最大のアンテナサイズＭやアンテナ比Ｒも上記の数式(１)(２)に対応してゲート絶縁膜の面積Ｓにより変化すると云うことを意味している。
【００７４】
つまり、ゲート絶縁膜の基準の面積Ｓ0に対して許容される導電部材ごとの最大のアンテナサイズＭ0iやアンテナ比Ｒ0が規定されているとき、新規のゲート絶縁膜の面積Ｓjと新規の導電部材の最大のアンテナ比Ｒmiとが
Ｒmi＝(Ｍ0i／Ｓ0)×(Ｓ0／Ｓj)b＝Ｒ0×(Ｓ0／Ｓj)b …(３)
や、
Ｒmi＝(Ｍ0i／Ｓ0)×[ｃ／[ｄ＋(Ｓj／Ｓ0)]]
＝Ｒ0×[ｃ／[ｄ＋(Ｓj／Ｓ0)]] …(４)
なる関係を満足するならば、導電部材のアンテナサイズは適正である。
【００７５】
なお、上述の定数ｂ，ｃ，ｄは導電部材のアンテナサイズに対するダメージの割合を反映するので、トランジスタ素子の構造や製造工程に対応した定数として決定される。そこで、実験により調査したところ、定数ｂは“−2.0≦ｂ≦0.8”が好適であることが確認でき、定数ｃ，ｄは、“ｄ＜ｃ，0.9≦ｃ≦2.2，0.1≦ｄ≦1.3”が好適であることが確認できた。
【００７６】
そこで、本実施の形態のデータ処理装置１００による回路設計方法では、ゲート絶縁膜の基準の面積Ｓ0と、これに対して導電部材のｎ個のアンテナ部ごとに許容される最大のアンテナサイズＭ0iとがデータ入力されると、上述のようにアンテナ比Ｒmiを算出し、以下は前述の第一の形態と同様に設計の良否を判定する。
【００７７】
ここで、上述のように最大のアンテナ比Ｒmiを“Ｒ0×(Ｓ0／Ｓj)b”として算出する場合の実施例を以下に簡単に説明する。まず、前述した表１のように、配線パターンＭ１とコンタクトヴィアＶ２と配線パターンＭ３との実際のアンテナ比Ｒiと許容される最大のアンテナ比Ｒmiとが検出されているとする。
【００７８】
その場合のダメージ総量ΣＤは
ΣＤ＝(500／1000)1.2＋(４／20)1.2＋(100／1000)1.2＝0.64＜１
となり設計は良好で充分に余裕があるので、このような状態からゲート絶縁膜の面積を変更する場合を想定する。
【００７９】
例えば、ゲート絶縁膜の面積Ｓjを現状から二倍に変更するならば最大のアンテナ比Ｒmiは、
Ｒmi＝(Ｍ0i／Ｓ0)×(Ｓ0／Ｓj)b
なので、新規のアンテナ比Ｒmiは現状の“(１／２)b”となる。
【００８０】
そこで、“ｂ＝0.64”とするとアンテナ部Ｍ１，Ｖ２，Ｍ３に許容される最大のアンテナ比Ｒmiは、
【００８１】
【表３】
となる。
【００８２】
この場合のダメージ総量ΣＤは
ΣＤ＝(500／615)1.2＋(４／12.3)1.2＋(100／615)1.2＝1.15
となり“１”以上である。従って、設計は不良と判定され、ゲート絶縁膜の面積Ｓjを現状から二倍に変更できないことが確認できる。
【００８３】
それでもゲート絶縁膜の面積Ｓjを現状から二倍に変更したい場合、例えば、配線パターンＭ１を縮小して実際のアンテナ比を４１６以下とすれば、ダメージ総量ΣＤを“１”より小さくすることができるので、ゲート絶縁膜の破壊を防止できることになる。
【００８４】
【発明の効果】
本発明は以上説明したように構成されているので、以下に記載するような効果を奏する。
【００８５】
請求項１に記載の発明の回路設計方法では、多層構造の導電部材の複数のアンテナ部ごとに個別ダメージが個々に算出され、これら個々に算出された個別ダメージの総量が所定の許容量より小さくなるように集積回路装置が設計されることにより、
多層構造の導電部材の複数のアンテナ部ごとにダメージ強度やアンテナ比が相違してもゲート絶縁膜のダメージ総量を正確に算出することができ、トランジスタ素子のゲート絶縁膜の面積や多層構造の導電部材の複数のアンテナ部のアンテナサイズなどを最適化することができるので、最適な構造の集積回路装置を良好な効率で設計することができる。
【００８６】
請求項１，８，９，１１，１２，１４に記載の発明では、導電部材のｎ個のアンテナ部ごとのアンテナサイズＭiと、ゲート絶縁膜の実際の面積Ｓjとから、"Ｒi＝Ｍi／Ｓj"として導電部材のｎ個のアンテナ部ごとのアンテナ比Ｒiが算出され、ゲート絶縁膜の実際の面積Ｓjに対して導電部材のｎ個のアンテナ部ごとに許容される最大のアンテナ比Ｒmiから、"Ｄi＝ｆ(Ｒi／Ｒmi)"としてゲート絶縁膜の実際の面積Ｓjに対する導電部材のｎ個のアンテナ部ごとの個別ダメージＤiが算出され、この算出結果から"ΣＤ＝Ｄ1＋Ｄ2＋...＋Ｄn"としてゲート絶縁膜に作用するダメージ総量ΣＤが算出され、このダメージ総量ΣＤが"１"より小さくなるように集積回路装置が設計されることにより、トランジスタ素子のゲート絶縁膜の面積や多層構造の導電部材の複数のアンテナ部のアンテナサイズなどを最適化することができるので、最適な構造の集積回路装置を簡単かつ確実に設計することができる。
【００８７】
請求項２，１０，１３，１５に記載の発明では、導電部材のｎ個のアンテナ部ごとの個別ダメージＤiが"Ｄi＝(Ｒi／Ｒmi)a"として算出され、請求項３に記載の発明では、定数ａが"0.5≦ａ≦1.8"を満足することにより、簡単な演算処理で適正に個別ダメージＤiを算出することができる。
【００８８】
請求項４に記載の発明では、ゲート絶縁膜の基準の面積Ｓ0に対して導電部材のｎ個のアンテナ部ごとに許容される最大のアンテナサイズＭ0iが規定されており、ゲート絶縁膜の実際の面積Ｓjに対して導電部材のｎ個のアンテナ部ごとに許容される最大のアンテナ比Ｒmiが"Ｒmi＝(Ｍ0i／Ｓ0)×(Ｓ0／Ｓj)b"として算出され、請求項５に記載の発明では、"Ｒmi＝(Ｍ0i／Ｓ0)×[ｃ／[ｄ＋(Ｓj／Ｓ0)]]"として算出され、請求項６に記載の発明では、定数ｂが"−2.0≦ｂ≦0.8"を満足し、請求項７に記載の発明では、定数ｃ，ｄが"ｄ＜ｃ，0.9≦ｃ≦2.2，0.1≦ｄ≦1.3"を満足することにより、ゲート絶縁膜の実際の面積Ｓと導電部材の実際に許容される最大のアンテナサイズＭとが実際には比例しなくとも、ゲート絶縁膜の実際の面積Ｓjに対して導電部材のｎ個のアンテナ部ごとの最大のアンテナ比Ｒmiを適正かつ簡単に近似することができる。
【図面の簡単な説明】
【図１】本発明の実施の一形態の回路設計方法を示すフローチャートである。
【図２】本発明の回路設計装置の実施の一形態であるデータ処理装置の論理構造を示す模式図である。
【図３】物理構造を示すブロック図である。
【図４】ゲート絶縁膜の面積Ｓと許容される最大の電荷量Ｑとの関係を示す特性図である。
【図５】製造過程の集積回路装置の要部を示す斜視図である。
【図６】製造過程の集積回路装置の要部を示す縦断側面図である。
【符号の説明】
１１ データ入力手段
１２ 比率算出手段
１３ 個別算出手段
１４ 総量算出手段
１５ 良否判定手段
１００ 回路設計装置であるデータ処理装置
１０１ コンピュータであるＣＰＵ
１０３ 情報記憶媒体であるＲＯＭ
１０４ 情報記憶媒体であるＲＡＭ
１０５ 情報記憶媒体であるＨＤＤ
１０６ 情報記憶媒体であるＦＤ
１０８ 情報記憶媒体であるＣＤ−ＲＯＭ
【発明の属する技術分野】
本発明は、集積回路装置を設計する回路設計方法および装置、集積回路装置の設計を支援するためのプログラムがソフトウェアとして格納されている情報記憶媒体、多層構造の導電部材がトランジスタ素子のゲート絶縁膜に接続されている集積回路装置、に関する。
【０００２】
【従来の技術】
現在、各種の電子機器に各種の集積回路装置が利用されており、このような集積回路装置は、薄膜技術により各種の回路素子が形成されているものが一般的である。このように集積回路装置に薄膜技術で形成される回路素子としてはトランジスタ素子があり、そのトランジスタ素子のゲート絶縁膜に導電部材が接続されていることもある。
【０００３】
例えば、図５に例示する製造過程の集積回路装置１では、トランジスタ素子２のゲート絶縁膜３に導電部材としてゲート電極４と金属配線５とが接続されており、この金属配線５が絶縁部材である絶縁層６の上面に位置している。金属配線５の上面には絶縁部材であるフォトレジスト７がマスクとして一時的に積層されており、このフォトレジスト７をマスクとするプラズマを利用した異方性エッチングにより金属配線５が加工される。
【０００４】
上述のような状態の集積回路装置１では、金属配線５を異方性エッチングするとき、金属配線５の露出している周面はプラズマに曝されるため、プラズマ中の電荷を受けることがある。このように受信された金属配線５が受けた電荷はゲート電極４からゲート絶縁膜３を介して半導体基板８まで流れるので、このゲート絶縁膜３が損傷することがある。
【０００５】
この損傷の有無はゲート絶縁膜３に流れる電荷密度に起因しており、この電荷密度はプラズマの強度とゲート絶縁膜３の面積と金属配線５のアンテナサイズとに起因している。つまり、製造工程で利用されるプラズマの強度が判明しているならば、ゲート絶縁膜３の面積と金属配線５のアンテナサイズとを考慮して設計すれば良いことになる。
【０００６】
そこで、従来はゲート絶縁膜の基準の面積Ｓ0に対して許容される導電部材の最大のアンテナサイズＭ0を規定し、これらの比率をアンテナ比Ｒ0として
Ｒ0＝Ｍ0／Ｓ0
と表現している。
【０００７】
そして、実際に面積Ｓjのゲート絶縁膜を新規に形成する場合、これに接続される導電部材のアンテナサイズＭiを
Ｍi≦Ｒ0×Ｓj
とすれば、ゲート絶縁膜の損傷を防止できることになる。
【０００８】
なお、導電部材のアンテナサイズとは、導電部材のアンテナとして機能する部分のサイズであり、例えば、前述のように金属配線の露出部分の面積である。ただし、基準の金属配線と新規の金属配線との膜厚が同一の場合、金属配線が上面のみ露出しているならば、そのアンテナサイズは金属配線の上面の面積で近似することができ、金属配線が周面のみ露出しているならば、そのアンテナサイズは周囲の全長で近似することができる。
【０００９】
【発明が解決しようとする課題】
上述のようにゲート絶縁膜に導電部材が接続された構造を形成する場合、導電部材がプラズマ中の電荷を受けてもゲート絶縁膜を損傷させないため、従来の回路設計方法では、ゲート絶縁膜の基準の面積Ｓ0に対して許容される導電部材の最大のアンテナ比Ｒ0に対し、ゲート絶縁膜の面積Ｓjと導電部材のアンテナサイズＭiとを
Ｍi≦Ｒ0×Ｓj
なる関係としている。
【００１０】
なお、実際の集積回路装置では、図６に示すように、一個のゲート絶縁膜に多層構造の導電部材が接続されて各々がアンテナとなる場合があるので、このような場合には複数の導電部材の各々を上述のようなアンテナサイズに設計している。しかし、これでは複数のアンテナによるゲート絶縁膜の複数のダメージの累積は考慮されないので、ゲート絶縁膜には過剰なダメージが発生することになる。
【００１１】
例えば、特開平１１−１８６３９４号公報には、ゲート電極に接続される配線長を積算し、これが許容値を超過すると対策することが開示されている。そこで、この手法を多層構造の導電部材に適用することにより、多層構造の導電部材の各層ごとにアンテナサイズを検出して累積することが想定できる。
【００１２】
しかし、多層構造の導電部材の場合、各層に実行される処理が同一でないため、アンテナサイズが同一でもゲート電極のダメージ強度は相違することがある。
さらに、多層構造の導電部材は、例えば、各層の表面に形成された配線パターンをコンタクトヴィアで接続した構造からなるが、配線パターンとコンタクトヴィアとでは許容されるアンテナ比も相違する。
【００１３】
このため、前述のように多層構造の導電部材の累積したアンテナサイズＭiをゲート絶縁膜の面積Ｓjとアンテナ比Ｒ0とに対して
Ｍi≦Ｒ0×Ｓj
なる関係としても、導電部材を最適なアンテナサイズに形成することは実際には困難である。
【００１４】
本発明は上述のような課題に鑑みてなされたものであり、集積回路装置を最適に設計する回路設計方法および装置、集積回路装置を最適に設計するためのプログラムが格納されている情報記憶媒体、トランジスタ素子のゲート絶縁膜に接続されている多層構造の導電部材が適正な形状に形成されている集積回路装置、を提供することを目的とする。
【００１５】
【課題を解決するための手段】
請求項１に記載の発明の回路設計方法では、多層構造の導電部材がトランジスタ素子のゲート絶縁膜に接続されている集積回路装置を設計するとき、多層構造の導電部材である配線パターン及びコンタクトヴィアの各層をそれぞれ個別にアンテナ部として、アンテナ部ごとに個別ダメージが個々に算出され、これら個々に算出された個別ダメージの総量が所定の許容量より小さくなるように集積回路装置が設計される。このため、多層構造の導電部材の複数のアンテナ部ごとにダメージ強度やアンテナ比が相違しても、ゲート絶縁膜のダメージ総量が正確に算出される。
【００１６】
請求項１，８，９，１１，１２，１４に記載の発明では、導電部材である配線パターン及びコンタクトヴィアの各層をそれぞれ個別にアンテナ部として、導電部材のｎ個のアンテナ部ごとのアンテナサイズＭiと、ゲート絶縁膜の実際の面積Ｓjとから、"Ｒi＝Ｍi／Ｓj"として導電部材のｎ個のアンテナ部ごとのアンテナ比Ｒiが算出される。また、ゲート絶縁膜の実際の面積Ｓjに対して導電部材のｎ個のアンテナ部ごとに許容される最大のアンテナ比Ｒmiから、"Ｄi＝ｆ(Ｒi／Ｒmi)"としてゲート絶縁膜の実際の面積Ｓjに対する導電部材のｎ個のアンテナ部ごとの個別ダメージＤiが算出される。そして、この算出結果から"ΣＤ＝Ｄ1＋Ｄ2＋...＋Ｄn"としてゲート絶縁膜に作用するダメージ総量ΣＤが算出され、このダメージ総量ΣＤが"１"より小さくなるように集積回路装置が設計される。
【００１７】
このため、本発明の回路設計方法により設計された集積回路装置は、トランジスタ素子のゲート絶縁膜に接続されている多層構造の導電部材の複数のアンテナ部のアンテナサイズが各々適正なので、製造過程のプラズマ処理により多層構造の導電部材の複数のアンテナ部に電荷が流入されても、ゲート絶縁膜に蓄積されるダメージが致命的とならない。
【００１８】
請求項２，１０，１３，１５に記載の発明では、導電部材のｎ個のアンテナ部ごとの個別ダメージＤiが"Ｄi＝(Ｒi／Ｒmi)a"として算出され、請求項３に記載の発明では、定数ａが"0.5≦ａ≦1.8"を満足するので、簡単な演算処理で適正に個別ダメージＤiが算出される。
【００１９】
請求項４に記載の発明では、ゲート絶縁膜の実際の面積Ｓjに対して導電部材のｎ個のアンテナ部ごとに許容される最大のアンテナ比Ｒmiが"Ｒmi＝(Ｍ0i／Ｓ0)×(Ｓ0／Ｓj)b"として算出され、請求項５に記載の発明では、ゲート絶縁膜の基準の面積Ｓ0に対して導電部材のｎ個のアンテナ部ごとに許容される最大のアンテナサイズＭ0iも規定されており、Ｒmi＝(Ｍ0i／Ｓ0)×[ｃ／[ｄ＋(Ｓj／Ｓ0)]]として算出される。請求項６に記載の発明では、定数ｂが"−2.0≦ｂ≦0.8"を満足し、請求項７に記載の発明では、定数ｃ，ｄが"ｄ＜ｃ，0.9≦ｃ≦2.2，0.1≦ｄ≦1.3"を満足する。
【００２０】
これらの場合、ゲート絶縁膜の実際の面積Ｓと導電部材の実際に許容される最大のアンテナサイズＭとが実際には比例しなくとも、ゲート絶縁膜の実際の面積Ｓjに対して導電部材のｎ個のアンテナ部ごとの最大のアンテナ比Ｒmiを適正かつ簡単に近似することができる。
【００２１】
なお、本発明で言う各種手段は、その機能を実現するように形成されていれば良く、例えば、専用のハードウェア、適正な機能がプログラムにより付与されたコンピュータ、適正なプログラムによりコンピュータの内部に実現された機能、これらの組み合わせ、等を許容する。
【００２２】
また、本発明で云う導電部材のアンテナサイズとは、導電部材のアンテナとして機能する部分のサイズを意味しており、例えば、金属配線の露出部分の面積である。ただし、基準の金属配線と新規の金属配線との膜厚が同一の場合、コンタクトヴィアなどのように金属配線が上面のみ露出しているならば、そのアンテナサイズは金属配線の上面の面積で近似することができ、配線パターンなどの金属配線が周面のみ露出しているならば、そのアンテナサイズは周囲の全長で近似することができる。
【００２３】
また、本発明で言う情報記憶媒体とは、コンピュータに各種処理を実行させるためのプログラムがソフトウェアとして事前に格納されたものであれば良く、例えば、コンピュータを一部とする装置に固定されているＲＯＭ(Read Only Memory)やＨＤＤ(Hard Disc Drive)、コンピュータを一部とする装置に着脱自在に装填されるＣＤ(Compact Disc)−ＲＯＭやＦＤ(Floppy Disc)、等を許容する。
【００２４】
また、本発明で言うコンピュータとは、ソフトウェアからなるプログラムを読み取って対応する処理動作を実行できる装置であれば良く、例えば、ＣＰＵ(Central Processing Unit)を主体として、これにＲＯＭやＲＡＭ(Random Access Memory)やＩ／Ｆ(Interface)等の各種デバイスが必要により接続された装置などを許容する。
【００２５】
【発明の実施の形態】
本発明の実施の第一の形態を図１ないし図４を参照して以下に説明する。本発明の回路設計装置の実施の一形態であるデータ処理装置１００は、図３に示すように、コンピュータの主体となるハードウェアとしてＣＰＵ１０１を具備しており、このＣＰＵ１０１にはバスライン１０２が接続されている。
【００２６】
このバスライン１０２には、ＲＯＭ１０３、ＲＡＭ１０４、ＨＤＤ１０５、ＦＤ１０６が交換自在に装填されるＦＤＤ(FD Drive)１０７、ＣＤ−ＲＯＭ１０８が交換自在に装填されるＣＤドライブ１０９、キーボード１１０、マウス１１１、ディスプレイ１１２、通信Ｉ／Ｆ１１３、等が接続されている。
【００２７】
本実施の形態のデータ処理装置１００では、ＲＯＭ１０３、ＲＡＭ１０４、ＨＤＤ１０５、交換自在なＦＤ１０６、交換自在なＣＤ−ＲＯＭ１０８等が情報記憶媒体に相当し、これらに各種動作に必要なプログラムやデータがソフトウェアとして記憶されている。
【００２８】
本実施の形態のデータ処理装置１００は、多層構造の導電部材がトランジスタ素子のゲート絶縁膜に接続されている集積回路装置の設計に利用されるので、その各種の処理動作をＣＰＵ１０１に実行させる制御プログラムがＦＤ１０６やＣＤ−ＲＯＭ１０８に事前に格納されている。
【００２９】
このようなソフトウェアはＨＤＤ１０５に事前にインストールされており、データ処理装置１００の起動時にＲＡＭ１０４に複写されてＣＰＵ１０１に読み取られる。このようにＣＰＵ１０１が適正なプログラムを読み取って各種の処理動作を実行することにより、本実施の形態のデータ処理装置１００には、図２に示すように、データ入力手段１１、比率算出手段１２、個別算出手段１３、総量算出手段１４、良否判定手段１５、等の各種手段が論理的に実現されている。
【００３０】
データ入力手段１１は、ＲＡＭ１０４等に保持された制御プログラムに対応してＣＰＵ１０１がキーボード１１０等による入力データを受け付ける機能に相当し、ゲート絶縁膜の実際の面積Ｓj、この面積Ｓjに対して導電部材のｎ個のアンテナ部ごとに許容される最大のアンテナ比Ｒmi、導電部材のｎ個のアンテナ部ごとのアンテナサイズＭi、のユーザによるデータ入力を受け付ける。
【００３１】
前述のようにトランジスタ素子の一個のゲート絶縁膜に接続される多層構造の導電部材は、例えば、複数の配線パターンが複数のコンタクトヴィアで接続された構造からなり、これら複数の配線パターンと複数のコンタクトヴィアとがアンテナ部として個々に作用することになる。
【００３２】
配線パターンとコンタクトヴィアでは形状が多分に相違するため、その許容される最大のアンテナ比Ｒmiも相違している。また、多層構造の導電部材のｎ個のアンテナ部は実行される処理も個々に相違するため、この実行される処理の内容でも許容される最大のアンテナ比Ｒmiは相違している。
【００３３】
そこで、本実施の形態のデータ処理装置１００による回路設計方法では、多層構造の導電部材がｎ個のアンテナ部に区分されており、その形状や実行される処理などに対応して許容される最大のアンテナ比Ｒmiが個々に事前に検出されている。
【００３４】
また、上述の“ｉ”は多層構造の導電部材がｎ個のアンテナ部の任意の一個を示すシリアルナンバなので、ｎ個のアンテナ部ごとに許容される最大のアンテナ比Ｒmiがデータ入力されるとは、Ｒm1，Ｒm2，…，Ｒmi，…，Ｒmn、の全部が個々にデータ入力されることを意味している。
【００３５】
比率算出手段１２は、ＲＡＭ１０４等に保持された制御プログラムに対応してＣＰＵ１０１が所定の処理動作を実行する機能に相当し、データ入力手段１１のデータ入力に対応してゲート絶縁膜の実際の面積Ｓjに対する導電部材のｎ個のアンテナ部ごとのアンテナ比Ｒiを
Ｒi＝Ｍi／Ｓj
として算出する。
【００３６】
個別算出手段１３と総量算出手段１４も、ＲＡＭ１０４等に保持された制御プログラムに対応してＣＰＵ１０１が所定の処理動作を実行する機能に相当し、個別算出手段１３は、ゲート絶縁膜の実際の面積Ｓjに対する導電部材のｎ個のアンテナ部ごとの個別ダメージＤiを
Ｄi＝ｆ(Ｒi／Ｒmi)
として算出する。
【００３７】
なお、上記の数式の“ｆ”は所定の関数であり、ここでは上記数式は
Ｄi＝(Ｒi／Ｒmi)a
である。上記の数式の“ａ”は０より大きい定数であり、ここでは“１”なので、上記数式は実際には
Ｄi＝Ｒi／Ｒmi
である。
【００３８】
総量算出手段１４は、個別算出手段１３の算出結果からゲート絶縁膜に作用するダメージ総量ΣＤを
ΣＤ＝Ｄ1＋Ｄ2＋…＋Ｄn
として算出する。
【００３９】
良否判定手段１５は、ＲＡＭ１０４等に保持された制御プログラムに対応してＣＰＵ１０１がディスプレイ１１２等によるデータ出力を制御する機能に相当し、総量算出手段１４により算出された総量ΣＤが“１”以上であると設計不良をガイダンスデータなどでユーザに報知出力し、“１”より小さいと設計良好を報知出力する。
【００４０】
上述のような各種手段１１〜１５は、必要によりキーボード１１０やディスプレイ１１２等のハードウェアを利用して実現されるが、その主体はＲＡＭ１０４等の情報記憶媒体に格納されたソフトウェアに対応して、ハードウェアからなるコンピュータであるＣＰＵ１０１が動作することにより実現されている。
【００４１】
このようなソフトウェアは、例えば、ゲート絶縁膜の実際の面積Ｓj、この面積Ｓjに対して導電部材のｎ個のアンテナ部ごとに許容される最大のアンテナ比Ｒmi、導電部材のｎ個のアンテナ部ごとのアンテナサイズＭi、のデータ入力を受け付けること、このデータ入力に対応してゲート絶縁膜の実際の面積Ｓjに対する導電部材のｎ個のアンテナ部ごとのアンテナ比Ｒiを“Ｒi＝Ｍi／Ｓj”として算出すること、ゲート絶縁膜の実際の面積Ｓjに対する導電部材のｎ個のアンテナ部ごとの個別ダメージＤiを“Ｄi＝Ｒi／Ｒmi”として算出すること、この算出結果からゲート絶縁膜に作用するダメージ総量ΣＤを“ΣＤ＝Ｄ1＋Ｄ2＋…＋Ｄn”として算出すること、この算出された総量ΣＤが“１”以上であると設計不良を報知出力して“１”より小さいと設計良好を報知出力すること、等の処理動作をＣＰＵ１０１等に実行させるための制御プログラムとしてＲＡＭ１０４等の情報記憶媒体に格納されている。
【００４２】
上述のような構成において、本実施の形態のデータ処理装置１００は、多層構造の導電部材がトランジスタ素子のゲート絶縁膜に接続されている集積回路装置の設計に利用され、設計された集積回路装置のトランジスタ素子のゲート絶縁膜の面積と多層構造の導電部材のアンテナサイズとの関係が適正かを判定することができる。
【００４３】
その場合、データ処理装置１００は設計された集積回路装置の各種データとして、ゲート絶縁膜の実際の面積Ｓj、この面積Ｓjに対して導電部材のｎ個のアンテナ部ごとに許容される最大のアンテナ比Ｒmi、導電部材のｎ個のアンテナ部ごとのアンテナサイズＭi、のデータ入力をディスプレイ１１２によるガイダンス表示などによりユーザに要求する。
【００４４】
そこで、図１に示すように、上述の各種データがキーボード１１０の手動操作などでデータ処理装置１００にデータ入力されると(ステップＳ１)、このデータ処理装置１００は、ゲート絶縁膜の実際の面積Ｓjに対する導電部材のｎ個のアンテナ部ごとのアンテナ比Ｒiを
Ｒi＝Ｍi／Ｓj
として算出する(ステップＳ２)。
【００４５】
さらに、ゲート絶縁膜の実際の面積Ｓjに対する導電部材のｎ個のアンテナ部ごとの個別ダメージＤiを
Ｄi＝Ｒi／Ｒmi
として算出し(ステップＳ３)、この算出結果からゲート絶縁膜に作用するダメージ総量ΣＤを
ΣＤ＝Ｄ1＋Ｄ2＋…＋Ｄn
として算出する(ステップＳ４)。
【００４６】
そして、このように算出されたダメージ総量ΣＤが“１”より小さいと設計良好をディスプレイ１１２によるガイダンスデータの表示出力などでユーザに報知出力し(ステップＳ５)、“１”以上であると設計不良を報知出力する(ステップＳ６)。
【００４７】
そこで、この報知結果が設計良好の場合、ユーザは設計した集積回路装置のトランジスタ素子のゲート絶縁膜の面積と、これに接続されている多層構造の導電部材の複数のアンテナ部のアンテナサイズとが、適正な関係にあることを確認でき、例えば、その設計で集積回路装置の生産を開始することができる。
【００４８】
一方、上述の報知結果が設計不良の場合、ユーザは集積回路装置の設計が適正でないことを確認でき、例えば、トランジスタ素子のゲート絶縁膜の面積の変更、これに接続されている多層構造の導電部材の複数のアンテナ部のアンテナサイズの削減、対策用のセルの挿入、等の設計変更を開始することができる。
【００４９】
そして、上述のように設計良好が確認されて製造される集積回路装置は、ゲート絶縁膜の面積Ｓjに対して多層構造の導電部材のｎ個のアンテナ部ごとのアンテナサイズＭiが、
Σ[(Ｍi／Ｓj)／Ｒmi]＜１
を満足している。
【００５０】
このような集積回路装置では、トランジスタ素子のゲート絶縁膜に接続されている多層構造の導電部材の複数のアンテナ部のアンテナサイズが各々適正なので、製造過程のプラズマ処理により多層構造の導電部材の複数のアンテナ部に電荷が流入されても、ゲート絶縁膜に蓄積されるダメージが致命的とならない。
【００５１】
このように、本実施の形態のデータ処理装置１００を利用した回路設計方法では、トランジスタ素子のゲート絶縁膜の面積や多層構造の導電部材の複数のアンテナ部のアンテナサイズなどを最適化することができるので、最適な構造の集積回路装置を良好な効率で設計することができる。
【００５２】
ここで、上述のように集積回路装置の設計の良否を判定する場合の第一の実施例を以下に簡単に説明する。まず、設計して良否を判定する集積回路装置として、ここではゲート絶縁膜に配線パターンＭ１とコンタクトヴィアＶ２と配線パターンＭ３とが順番に接続されたものを想定し、これらの実際のアンテナ比Ｒiと許容される最大のアンテナ比Ｒmiとが以下の通りとする。また、定数ａは事前に実験により決定される数値なので、ここでは“ａ＝1.2”とする。
【００５３】
【表１】
ΣＤ＝(500／1000)a＋(４／20)a＋(100／1000)a
となるので“ａ＝1.2”ならば“ΣＤ＝0.64”となり、これは“１”より小さいので設計は良好と判定される。
【００５４】
さらに、上記の数値から設計に充分に余裕があることも確認できるので、例えば、アンテナ比が“Ｒ3＝480”となるまで配線パターンＭ３を拡大したり、アンテナ比が“Ｒ2＝11”となるまでコンタクトヴィアＶ２を拡大することも可能となる。
【００５５】
なお、この第一の実施例では配線パターンＭ１，Ｍ３に実行されるプラズマ処理が同一と想定したので許容される最大のアンテナ比Ｒmiが同一であるが、配線パターンＭ１，Ｍ３で実行されるプラズマ処理が相違すると、例えば、以下のように許容される最大のアンテナ比Ｒmiも相互に相違することになる。
【００５６】
【表２】
ΣＤ＝(500／550)a＋(４／20)a＋(100／1000)a
となるので“ａ＝1.2”ならば“ΣＤ＝1.1”となり、この場合はダメージ総量が“１”より大きいので設計は不良と判定される。
【００５７】
このような場合、例えば、配線パターンＭ１を縮小して実際のアンテナ比を“４５０”以下とすれば、ダメージ総量ΣＤを“１”より小さくすることができる。また、配線パターンＭ１のみの設計変更が困難な場合には、例えば、配線パターンＭ１のアンテナ比を“４９０”以下とし、かつ、コンタクトヴィアＶ２のアンテナ比を“２”以下とすれば、ダメージ総量ΣＤを“１”より小さくすることができる。
【００５８】
なお、本発明は上記形態に限定されるものではなく、その要旨を逸脱しない範囲で各種の変形を許容する。例えば、上記形態ではＲＡＭ１０４等にソフトウェアとして格納されている制御プログラムに従ってＣＰＵ１０１が動作することにより、データ処理装置１００に各種手段が論理的に実現されることを例示した。しかし、このような各種手段の各々を固有のハードウェアとして形成することも可能であり、一部をソフトウェアとしてＲＡＭ１０４等に格納するとともに一部をハードウェアとして形成することも可能である。
【００５９】
また、上記形態ではＣＤ−ＲＯＭ１０８等からＨＤＤ１０５に事前にインストールされているソフトウェアがデータ処理装置１００の起動時にＲＡＭ１０４に複写され、このようにＲＡＭ１０４に格納されたソフトウェアをＣＰＵ１０１が読み取ることを想定したが、このようなソフトウェアをＨＤＤ１０５に格納したままＣＰＵ１０１に利用させることや、ＲＯＭ１０３に事前に固定的に格納しておくことも可能である。
【００６０】
さらに、単体で取り扱える情報記憶媒体であるＦＤ１０６やＣＤ−ＲＯＭ１０８にソフトウェアを格納しておき、このＦＤ１０６等からＨＤＤ１０５やＲＡＭ１０４にソフトウェアをインストールすることも可能であるが、このようなインストールを実行することなくＦＤ１０６等からＣＰＵ１０１がソフトウェアを直接に読み取って処理動作を実行することも可能である。
【００６１】
つまり、本発明のデータ処理装置１００の各種機能をソフトウェアにより実現する場合、そのソフトウェアはＣＰＵ１０１が読み取って対応する動作を実行できる状態に有れば良い。また、上述のような各種手段を実現する制御プログラムを、複数のソフトウェアの組み合わせで形成することも可能であり、その場合、単体の製品となる情報記憶媒体には、本発明のデータ処理装置１００を実現するための必要最小限のソフトウェアのみを格納しておけば良い。
【００６２】
例えば、既存のオペレーティングシステムが実装されているデータ処理装置１００に、ＣＤ−ＲＯＭ１０８等の情報記憶媒体によりアプリケーションソフトを提供するような場合、本発明のデータ処理装置１００の各種機能を実現するソフトウェアは、アプリケーションソフトとオペレーティングシステムとを組み合わせて実現されるので、オペレーティングシステムに依存する部分のソフトウェアは情報記憶媒体のアプリケーションソフトから省略することができる。
【００６３】
また、このように情報記憶媒体に記述したソフトウェアをＣＰＵ１０１に供給する手法は、その情報記憶媒体をデータ処理装置１００に直接に装填することに限定されない。例えば、上述のようなソフトウェアをホストコンピュータの情報記憶媒体に格納しておき、このホストコンピュータを通信ネットワークで端末コンピュータに接続し、ホストコンピュータから端末コンピュータにデータ通信でソフトウェアを供給することも可能である。
【００６４】
上述のような場合、端末コンピュータが自身の情報記憶媒体にソフトウェアをダウンロードした状態でスタンドアロンの処理動作を実行することも可能であるが、ソフトウェアをダウンロードすることなくホストコンピュータとのリアルタイムのデータ通信により処理動作を実行することも可能である。この場合、ホストコンピュータと端末コンピュータとを通信ネットワークで接続したシステム全体が、本発明のデータ処理装置１００に相当することになる。
【００６５】
また、上記形態では導電部材のｎ個のアンテナ部ごとの個別ダメージＤiを
Ｄi＝Ｒi／Ｒmi
として算出することを例示したが、これを“０”より大きい定数“ａ”により
Ｄi＝(Ｒi／Ｒmi)a
として算出することも可能であり、所定の関数“ｆ”により
Ｄi＝ｆ(Ｒi／Ｒmi)
として算出することも可能である。
【００６６】
特に、上記形態では定数“ａ”を“１”とすることを例示したが、これはトランジスタ素子の構造や製造工程に依存して各種に変化する。そこで、実験により調査したところ、多くの場合は定数“ａ”が“0.5≦ａ≦1.8”を満足する範囲なら良好な結果となることが確認されている。
【００６７】
さらに、上記形態ではゲート絶縁膜の実際の面積Ｓjに対する導電部材のｎ個のアンテナ部ごとのアンテナ比Ｒiの算出と、ゲート絶縁膜の実際の面積Ｓjに対する導電部材のｎ個のアンテナ部ごとの個別ダメージＤiの算出と、ダメージ総量ΣＤの算出とを、順番に実行することを例示した。
【００６８】
しかし、これは説明を簡略化するために便宜的に表現したものであり、実際のデータ処理装置１００のデータ処理方法では、
ΣＤ＝Σ[(Ｍi／Ｓj)／Ｒmi)
などとして、面積ＳjとアンテナサイズＭiとアンテナ比Ｒmiとからダメージ総量ΣＤを一度に算出することも可能である。
【００６９】
また、本実施の形態では、データ処理装置１００に外部からデータ入力される導電部材の複数のアンテナ部ごとの最大のアンテナ比Ｒmiが、既存の算出方法により形状や処理などに対応して個々に事前に検出されていることを例示した。このようなアンテナ比Ｒは、基本的にはゲート絶縁膜の基準の面積Ｓと導電部材の許容される最大のアンテナサイズＭとの比率として算出される。
【００７０】
しかし、ゲート絶縁膜の基準の面積Ｓ0に対して導電部材のｎ個のアンテナ部ごとに許容される最大のアンテナサイズＭ0iが規定されているならば、ゲート絶縁膜の実際の面積Ｓjが基準の面積Ｓ0とは相違するときに最大のアンテナ比Ｒmiを
Ｒmi＝(Ｍ0i／Ｓ0)×(Ｓ0／Ｓj)b (ｂは所定の定数)
として算出することも可能であり、
Ｒmi＝(Ｍ0i／Ｓ0)×[ｃ／[ｄ＋(Ｓj／Ｓ0)]] (ｃ，ｄは所定の定数)
として算出することも可能である。
【００７１】
ここで、このように最大のアンテナ比Ｒmiを算出する回路設計方法を本発明の実施の第二の形態として図４を参照して以下に説明する。まず、ゲート絶縁膜の実際の面積Ｓとゲート絶縁膜を破壊せずに通電できる最大の電荷量Ｑとの対応関係をアンテナ比Ｒが一定の条件で本発明者が調査したところ、図４に示すように、許容される最大の電荷量Ｑは一定とならないことが実験により確認された。
【００７２】
そこで、実験結果に近似する曲線となる数式を考察したところ、
Ｑ＝ａ／Ｓb (ａ，ｂは所定の定数) …(１)
Ｑ＝ｃ／(ｄ＋Ｓ) (ｃ，ｄは所定の定数) …(２)
なる二式の曲線が実験結果に近似することが判明した。
【００７３】
許容される最大の電荷量Ｑがゲート絶縁膜の面積Ｓにより変化すると云うことは、許容される導電部材の最大のアンテナサイズＭやアンテナ比Ｒも上記の数式(１)(２)に対応してゲート絶縁膜の面積Ｓにより変化すると云うことを意味している。
【００７４】
つまり、ゲート絶縁膜の基準の面積Ｓ0に対して許容される導電部材ごとの最大のアンテナサイズＭ0iやアンテナ比Ｒ0が規定されているとき、新規のゲート絶縁膜の面積Ｓjと新規の導電部材の最大のアンテナ比Ｒmiとが
Ｒmi＝(Ｍ0i／Ｓ0)×(Ｓ0／Ｓj)b＝Ｒ0×(Ｓ0／Ｓj)b …(３)
や、
Ｒmi＝(Ｍ0i／Ｓ0)×[ｃ／[ｄ＋(Ｓj／Ｓ0)]]
＝Ｒ0×[ｃ／[ｄ＋(Ｓj／Ｓ0)]] …(４)
なる関係を満足するならば、導電部材のアンテナサイズは適正である。
【００７５】
なお、上述の定数ｂ，ｃ，ｄは導電部材のアンテナサイズに対するダメージの割合を反映するので、トランジスタ素子の構造や製造工程に対応した定数として決定される。そこで、実験により調査したところ、定数ｂは“−2.0≦ｂ≦0.8”が好適であることが確認でき、定数ｃ，ｄは、“ｄ＜ｃ，0.9≦ｃ≦2.2，0.1≦ｄ≦1.3”が好適であることが確認できた。
【００７６】
そこで、本実施の形態のデータ処理装置１００による回路設計方法では、ゲート絶縁膜の基準の面積Ｓ0と、これに対して導電部材のｎ個のアンテナ部ごとに許容される最大のアンテナサイズＭ0iとがデータ入力されると、上述のようにアンテナ比Ｒmiを算出し、以下は前述の第一の形態と同様に設計の良否を判定する。
【００７７】
ここで、上述のように最大のアンテナ比Ｒmiを“Ｒ0×(Ｓ0／Ｓj)b”として算出する場合の実施例を以下に簡単に説明する。まず、前述した表１のように、配線パターンＭ１とコンタクトヴィアＶ２と配線パターンＭ３との実際のアンテナ比Ｒiと許容される最大のアンテナ比Ｒmiとが検出されているとする。
【００７８】
その場合のダメージ総量ΣＤは
ΣＤ＝(500／1000)1.2＋(４／20)1.2＋(100／1000)1.2＝0.64＜１
となり設計は良好で充分に余裕があるので、このような状態からゲート絶縁膜の面積を変更する場合を想定する。
【００７９】
例えば、ゲート絶縁膜の面積Ｓjを現状から二倍に変更するならば最大のアンテナ比Ｒmiは、
Ｒmi＝(Ｍ0i／Ｓ0)×(Ｓ0／Ｓj)b
なので、新規のアンテナ比Ｒmiは現状の“(１／２)b”となる。
【００８０】
そこで、“ｂ＝0.64”とするとアンテナ部Ｍ１，Ｖ２，Ｍ３に許容される最大のアンテナ比Ｒmiは、
【００８１】
【表３】
【００８２】
この場合のダメージ総量ΣＤは
ΣＤ＝(500／615)1.2＋(４／12.3)1.2＋(100／615)1.2＝1.15
となり“１”以上である。従って、設計は不良と判定され、ゲート絶縁膜の面積Ｓjを現状から二倍に変更できないことが確認できる。
【００８３】
それでもゲート絶縁膜の面積Ｓjを現状から二倍に変更したい場合、例えば、配線パターンＭ１を縮小して実際のアンテナ比を４１６以下とすれば、ダメージ総量ΣＤを“１”より小さくすることができるので、ゲート絶縁膜の破壊を防止できることになる。
【００８４】
【発明の効果】
本発明は以上説明したように構成されているので、以下に記載するような効果を奏する。
【００８５】
請求項１に記載の発明の回路設計方法では、多層構造の導電部材の複数のアンテナ部ごとに個別ダメージが個々に算出され、これら個々に算出された個別ダメージの総量が所定の許容量より小さくなるように集積回路装置が設計されることにより、
多層構造の導電部材の複数のアンテナ部ごとにダメージ強度やアンテナ比が相違してもゲート絶縁膜のダメージ総量を正確に算出することができ、トランジスタ素子のゲート絶縁膜の面積や多層構造の導電部材の複数のアンテナ部のアンテナサイズなどを最適化することができるので、最適な構造の集積回路装置を良好な効率で設計することができる。
【００８６】
請求項１，８，９，１１，１２，１４に記載の発明では、導電部材のｎ個のアンテナ部ごとのアンテナサイズＭiと、ゲート絶縁膜の実際の面積Ｓjとから、"Ｒi＝Ｍi／Ｓj"として導電部材のｎ個のアンテナ部ごとのアンテナ比Ｒiが算出され、ゲート絶縁膜の実際の面積Ｓjに対して導電部材のｎ個のアンテナ部ごとに許容される最大のアンテナ比Ｒmiから、"Ｄi＝ｆ(Ｒi／Ｒmi)"としてゲート絶縁膜の実際の面積Ｓjに対する導電部材のｎ個のアンテナ部ごとの個別ダメージＤiが算出され、この算出結果から"ΣＤ＝Ｄ1＋Ｄ2＋...＋Ｄn"としてゲート絶縁膜に作用するダメージ総量ΣＤが算出され、このダメージ総量ΣＤが"１"より小さくなるように集積回路装置が設計されることにより、トランジスタ素子のゲート絶縁膜の面積や多層構造の導電部材の複数のアンテナ部のアンテナサイズなどを最適化することができるので、最適な構造の集積回路装置を簡単かつ確実に設計することができる。
【００８７】
請求項２，１０，１３，１５に記載の発明では、導電部材のｎ個のアンテナ部ごとの個別ダメージＤiが"Ｄi＝(Ｒi／Ｒmi)a"として算出され、請求項３に記載の発明では、定数ａが"0.5≦ａ≦1.8"を満足することにより、簡単な演算処理で適正に個別ダメージＤiを算出することができる。
【００８８】
請求項４に記載の発明では、ゲート絶縁膜の基準の面積Ｓ0に対して導電部材のｎ個のアンテナ部ごとに許容される最大のアンテナサイズＭ0iが規定されており、ゲート絶縁膜の実際の面積Ｓjに対して導電部材のｎ個のアンテナ部ごとに許容される最大のアンテナ比Ｒmiが"Ｒmi＝(Ｍ0i／Ｓ0)×(Ｓ0／Ｓj)b"として算出され、請求項５に記載の発明では、"Ｒmi＝(Ｍ0i／Ｓ0)×[ｃ／[ｄ＋(Ｓj／Ｓ0)]]"として算出され、請求項６に記載の発明では、定数ｂが"−2.0≦ｂ≦0.8"を満足し、請求項７に記載の発明では、定数ｃ，ｄが"ｄ＜ｃ，0.9≦ｃ≦2.2，0.1≦ｄ≦1.3"を満足することにより、ゲート絶縁膜の実際の面積Ｓと導電部材の実際に許容される最大のアンテナサイズＭとが実際には比例しなくとも、ゲート絶縁膜の実際の面積Ｓjに対して導電部材のｎ個のアンテナ部ごとの最大のアンテナ比Ｒmiを適正かつ簡単に近似することができる。
【図面の簡単な説明】
【図１】本発明の実施の一形態の回路設計方法を示すフローチャートである。
【図２】本発明の回路設計装置の実施の一形態であるデータ処理装置の論理構造を示す模式図である。
【図３】物理構造を示すブロック図である。
【図４】ゲート絶縁膜の面積Ｓと許容される最大の電荷量Ｑとの関係を示す特性図である。
【図５】製造過程の集積回路装置の要部を示す斜視図である。
【図６】製造過程の集積回路装置の要部を示す縦断側面図である。
【符号の説明】
１１ データ入力手段
１２ 比率算出手段
１３ 個別算出手段
１４ 総量算出手段
１５ 良否判定手段
１００ 回路設計装置であるデータ処理装置
１０１ コンピュータであるＣＰＵ
１０３ 情報記憶媒体であるＲＯＭ
１０４ 情報記憶媒体であるＲＡＭ
１０５ 情報記憶媒体であるＨＤＤ
１０６ 情報記憶媒体であるＦＤ
１０８ 情報記憶媒体であるＣＤ−ＲＯＭ
Claims (15)
- 多層構造の導電部材がトランジスタ素子のゲート絶縁膜に接続されている集積回路装置を設計する回路設計方法であって、
前記ゲート絶縁膜に対する、前記導電部材である配線パターン及びコンタクトヴィアの各層をそれぞれ個別にアンテナ部として、
前記導電部材のｎ個のアンテナ部ごとのアンテナサイズＭi(i＝１〜ｎ)と前記ゲート絶縁膜の実際の面積Ｓjとから前記導電部材のｎ個のアンテナ部ごとのアンテナ比Ｒi(i＝１〜ｎ)を
Ｒi＝Ｍi／Ｓj
として算出し、
前記ゲート絶縁膜の実際の面積Ｓjに対して前記導電部材のｎ個のアンテナ部ごとに許容される最大のアンテナ比Ｒmi(i＝１〜ｎ)から、前記ゲート絶縁膜の実際の面積Ｓjに対する前記導電部材のｎ個のアンテナ部ごとの個別ダメージＤi(i＝１〜ｎ)を
Ｄi＝ｆ(Ｒi／Ｒmi) (ｆは所定の関数)
として算出し、
この算出結果から前記ゲート絶縁膜に作用するダメージ総量ΣＤを
ΣＤ＝Ｄ1＋Ｄ2＋...＋Ｄn
として算出し、
このダメージ総量ΣＤを"１"より小さくする回路設計方法。 - 前記導電部材のｎ個のアンテナ部ごとの個別ダメージＤiを
Ｄi＝(Ｒi／Ｒmi)a (ａは０より大きい定数)
として算出する請求項１に記載の回路設計方法。 - 前記定数ａが
0.5≦ａ≦1.8
を満足する請求項２に記載の回路設計方法。 - 前記ゲート絶縁膜の基準の面積Ｓ0に対して前記導電部材のｎ個のアンテナ部ごとに許容される最大のアンテナサイズＭ0iが個別に規定されており、
前記ゲート絶縁膜の実際の面積Ｓjに対して前記導電部材のｎ個のアンテナ部ごとに許容される最大のアンテナ比Ｒmiを
Ｒmi＝(Ｍ0i／Ｓ0)×(Ｓ0／Ｓj)b (ｂは所定の定数)
として算出する請求項１ないし３の何れか一項に記載の回路設計方法。 - 前記ゲート絶縁膜の基準の面積Ｓ0と前記導電部材のｎ個のアンテナ部ごとに許容される個別の最大のアンテナサイズＭ0iとが規定されており、
前記ゲート絶縁膜の実際の面積Ｓjに対して前記導電部材のｎ個のアンテナ部ごとに許容される最大のアンテナ比Ｒmiを
Ｒmi＝(Ｍ0i／Ｓ0)×[ｃ／[ｄ＋(Ｓj／Ｓ0)]] (ｃ，ｄは所定の定数)
として算出する請求項１ないし３の何れか一項に記載の回路設計方法。 - 前記定数ｂが
−2.0≦ｂ≦0.8
を満足する請求項４に記載の回路設計方法。 - 前記定数ｃ，ｄが
ｄ＜ｃ
0.9≦ｃ≦2.2
0.1≦ｄ≦1.3
を満足する請求項５に記載の回路設計方法。 - 多層構造の導電部材がトランジスタ素子のゲート絶縁膜に接続されている集積回路装置の設計に利用される回路設計装置であって、
前記導電部材である配線パターン及びコンタクトヴィアの各層をそれぞれ個別にアンテナ部として、
前記ゲート絶縁膜の実際の面積Ｓj、この面積Ｓjに対して前記導電部材のｎ個のアンテナ部ごとに許容される最大のアンテナ比Ｒmi(i＝１〜ｎ)、前記アンテナ部ごとのアンテナサイズＭi(i＝１〜ｎ)、がデータ入力されるデータ入力手段と、
このデータ入力手段のデータ入力に対応して前記ゲート絶縁膜の実際の面積Ｓjに対する前記導電部材のｎ個のアンテナ部ごとのアンテナ比Ｒi(i＝１〜ｎ)を
Ｒi＝Ｍi／Ｓj
として算出する比率算出手段と、
前記ゲート絶縁膜の実際の面積Ｓjに対する前記導電部材のｎ個のアンテナ部ごとの個別ダメージＤi(i＝１〜ｎ)を
Ｄi＝ｆ(Ｒi／Ｒmi) (ｆは所定の関数)
として算出する個別算出手段と、
この個別算出手段の算出結果から前記ゲート絶縁膜に作用するダメージ総量ΣＤを
ΣＤ＝Ｄ1＋Ｄ2＋...＋Ｄn
として算出する総量算出手段と、
を具備している回路設計装置。 - 前記総量算出手段により算出された前記総量ΣＤが"１"以上であると設計不良を報知出力する良否判定手段も具備している請求項８に記載の回路設計装置。
- 前記個別算出手段が前記導電部材のｎ個のアンテナ部ごとの個別ダメージＤiを
Ｄi＝(Ｒi／Ｒmi)a (ａは０より大きい定数)
として算出する請求項８または９に記載の回路設計装置。 - コンピュータが読取自在なソフトウェアが格納されている情報記憶媒体であって、多層構造の導電部材がトランジスタ素子のゲート絶縁膜に接続されている集積回路装置の設計を支援するプログラムが格納されている情報記憶媒体において、
前記導電部材である配線パターン及びコンタクトヴィアの各層をそれぞれ個別にアンテナ部として、前記ゲート絶縁膜の実際の面積Ｓj、この面積Ｓjに対して前記導電部材のｎ個のアンテナ部ごとに許容される最大のアンテナ比Ｒmi(i＝１〜ｎ)、前記アンテナ部ごとのアンテナサイズＭi(i＝１〜ｎ)、のデータ入力を受け付けること、
このデータ入力に対応して前記ゲート絶縁膜の実際の面積Ｓjに対する前記導電部材のｎ個のアンテナ部ごとのアンテナ比Ｒi(i＝１〜ｎ)を
Ｒi＝Ｍi／Ｓj
として算出すること、
前記ゲート絶縁膜の実際の面積Ｓjに対する前記導電部材のｎ個のアンテナ部ごとの個別ダメージＤi(i＝１〜ｎ)を
Ｄi＝ｆ(Ｒi／Ｒmi) (ｆは所定の関数)
として算出すること、
この算出結果から前記ゲート絶縁膜に作用するダメージ総量ΣＤを
ΣＤ＝Ｄ1＋Ｄ2＋...＋Ｄn
として算出すること、
を前記コンピュータに実行させるためのプログラムが格納されている情報記憶媒体。 - 算出された前記ダメージ総量ΣＤが"１"以上であると設計不良を報知出力することを前記コンピュータに実行させるためのプログラムも格納されている請求項１１に記載の情報記憶媒体。
- 前記導電部材のｎ個のアンテナ部ごとの個別ダメージＤiを
Ｄi＝(Ｒi／Ｒmi)a (ａは０より大きい定数)
として算出することを前記コンピュータに実行させるためのプログラムも格納されている請求項１１または１２に記載の情報記憶媒体。 - 多層構造の導電部材がトランジスタ素子のゲート絶縁膜に接続されている集積回路装置であって、
前記導電部材である配線パターン及びコンタクトヴィアの各層をそれぞれ個別にアンテナ部として、前記ゲート絶縁膜の実際の面積Ｓjに対して前記導電部材のｎ個のアンテナ部ごとに許容される最大のアンテナ比Ｒmi(i＝１〜ｎ)が設定されており、
前記ゲート絶縁膜の実際の面積Ｓjに対して前記導電部材のｎ個のアンテナ部ごとのアンテナサイズＭi(i＝１〜ｎ)が、
Σ[ｆ((Ｍi／Ｓj)／Ｒmi)]＜１ (ｆは所定の関数)
を満足している集積回路装置。 - 多層構造の導電部材がトランジスタ素子のゲート絶縁膜に接続されている集積回路装置であって、
前記導電部材である配線パターン及びコンタクトヴィアの各層をそれぞれ個別にアンテナ部として、前記ゲート絶縁膜の実際の面積Ｓjに対して前記導電部材のｎ個のアンテナ部ごとに許容される最大のアンテナ比Ｒmi(i＝１〜ｎ)が設定されており、
前記ゲート絶縁膜の実際の面積Ｓjに対して前記導電部材のｎ個のアンテナ部ごとのアンテナサイズＭi(i＝１〜ｎ)が、
Σ[((Ｍi／Ｓj)／Ｒmi)a]＜１ (ａは０より大きい定数)
を満足している集積回路装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000103623A JP4620212B2 (ja) | 2000-04-05 | 2000-04-05 | 回路設計方法および装置、情報記憶媒体、集積回路装置 |
| US09/825,331 US6550039B2 (en) | 2000-04-05 | 2001-04-04 | Circuit design method for designing conductive members with a multilayered structure to have antenna sized of proper values |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000103623A JP4620212B2 (ja) | 2000-04-05 | 2000-04-05 | 回路設計方法および装置、情報記憶媒体、集積回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001291773A JP2001291773A (ja) | 2001-10-19 |
| JP4620212B2 true JP4620212B2 (ja) | 2011-01-26 |
Family
ID=18617297
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000103623A Expired - Fee Related JP4620212B2 (ja) | 2000-04-05 | 2000-04-05 | 回路設計方法および装置、情報記憶媒体、集積回路装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6550039B2 (ja) |
| JP (1) | JP4620212B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3461443B2 (ja) * | 1998-04-07 | 2003-10-27 | 松下電器産業株式会社 | 半導体装置、半導体装置の設計方法、記録媒体および半導体装置の設計支援装置 |
| JP2004152929A (ja) * | 2002-10-30 | 2004-05-27 | Nec Electronics Corp | 半導体装置及びその製造方法 |
| JP2006140349A (ja) * | 2004-11-12 | 2006-06-01 | Matsushita Electric Ind Co Ltd | レイアウト検証方法およびこれを用いた半導体集積回路装置の設計方法 |
| US7712057B2 (en) * | 2007-12-13 | 2010-05-04 | International Business Machines Corporation | Determining allowance antenna area as function of total gate insulator area for SOI technology |
| EP2073307A1 (en) * | 2007-12-21 | 2009-06-24 | Fujitsu Ltd. | Automatic antenna designing apparatus and automatic antenna designing method |
| JP2011175455A (ja) * | 2010-02-24 | 2011-09-08 | Renesas Electronics Corp | 半導体集積回路装置、設計方法、設計装置、およびプログラム |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07235541A (ja) * | 1994-02-22 | 1995-09-05 | Toshiba Corp | 半導体装置及びその製造方法 |
| JPH10154808A (ja) * | 1996-11-25 | 1998-06-09 | Toshiba Corp | 半導体装置およびその製造方法 |
| JP4063936B2 (ja) | 1997-12-19 | 2008-03-19 | 松下電器産業株式会社 | 半導体集積回路の製造方法 |
| JPH11354642A (ja) * | 1998-06-05 | 1999-12-24 | Matsushita Electric Ind Co Ltd | 半導体集積回路におけるアンテナ効果によるチャージングダメージの検証方法および装置 |
| JP3298528B2 (ja) * | 1998-12-10 | 2002-07-02 | 日本電気株式会社 | 回路設計方法および装置、情報記憶媒体、集積回路装置 |
-
2000
- 2000-04-05 JP JP2000103623A patent/JP4620212B2/ja not_active Expired - Fee Related
-
2001
- 2001-04-04 US US09/825,331 patent/US6550039B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US20010044925A1 (en) | 2001-11-22 |
| US6550039B2 (en) | 2003-04-15 |
| JP2001291773A (ja) | 2001-10-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5052501B2 (ja) | 製造モニタを集積回路チップに付加する方法 | |
| US6275971B1 (en) | Methods and apparatus for design rule checking | |
| US8024689B2 (en) | Semiconductor integrated circuit apparatus with low wiring resistance | |
| JP4389224B2 (ja) | 半導体装置の設計方法、設計支援システム及びプログラム、並びに、半導体パッケージ | |
| US6405346B1 (en) | Method for optimizing power supply wiring in a semiconductor integrated circuit | |
| JP4620212B2 (ja) | 回路設計方法および装置、情報記憶媒体、集積回路装置 | |
| JP4349742B2 (ja) | 回路設計装置、および回路設計方法 | |
| US7458053B2 (en) | Method for generating fill and cheese structures | |
| US20010011362A1 (en) | Semiconductor layout design method and apparatus | |
| JP6054596B2 (ja) | 半導体装置および半導体装置設計方法 | |
| JP2002535752A (ja) | 集積回路のレイアウトをコンピュータによって検証する方法および装置ならびに該方法の、集積回路を製造するための使用 | |
| JP2010016164A (ja) | 半導体集積回路の設計方法、製造方法、回路設計プログラム、及び半導体集積回路 | |
| JP3298528B2 (ja) | 回路設計方法および装置、情報記憶媒体、集積回路装置 | |
| JP2009026825A (ja) | 半導体設計装置および半導体回路 | |
| JP6745614B2 (ja) | 基板設計装置および基板設計プログラム | |
| JP3076460B2 (ja) | 自動配置優先順位決定方法及び装置 | |
| JP2002334124A (ja) | プリント配線板における配線幅調整装置及び配線幅調整方法 | |
| US7607112B2 (en) | Method and apparatus for performing metalization in an integrated circuit process | |
| JP5125415B2 (ja) | 半導体集積回路およびその設計方法 | |
| JP2008191977A (ja) | 回路基板設計システムと、これを用いた回路基板の製造方法 | |
| JP2003243510A (ja) | 半導体装置及びその設計方法 | |
| JPH1197539A (ja) | 自動配置配線装置および自動配置配線方法 | |
| JP3095307B2 (ja) | 電気部品自動配置装置及び電気部品の自動配置方法 | |
| JP2008305814A (ja) | 半導体装置の設計方法及び半導体装置 | |
| JP3398917B2 (ja) | 平坦化パターン生成装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20041112 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20041112 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060120 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070112 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091225 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100105 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100223 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100324 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100520 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100616 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20100701 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100709 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101026 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101028 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131105 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |