JP2011175455A - 半導体集積回路装置、設計方法、設計装置、およびプログラム - Google Patents

Abstract

【課題】チップの面積をより小さくする。
【解決手段】アンテナ比演算部１２は、レイアウトデータ蓄積部１１から読み出したレイアウトデータに基づいて一の拡散層領域に２以上の独立した金属配線が接続されている構成要素を抽出し、この構成要素に対し、２以上の独立した金属配線のそれぞれの面積と、それぞれの金属配線に接続されるそれぞれの電極の面積とを求め、それぞれの金属配線の面積とそれぞれの金属配線に接続される電極の面積とのアンテナ比をそれぞれ求め、一の金属配線の面積に対する、一の拡散層領域に接続される全ての金属配線の総面積の比に基づいて、一の金属配線に係るプラズマチャージダメージに関する設計基準の緩和値を求める。レイアウト検証部１３は、一の金属配線に対応するアンテナ比に対し、一の金属配線に係る緩和値で緩和された設計基準によって検証する。
【選択図】図１

Description

本発明は、半導体集積回路装置、設計方法、設計装置、およびプログラムに関し、特に、製造工程におけるチャージアップによる破壊、劣化を防止する半導体集積回路装置の設計技術に関する。

半導体集積回路の製造工程において、プラズマあるいはイオンビームの技術が使われている。このような工程では、半導体集積回路の配線がゲート電極に接続される場合に、電荷が配線に蓄積されて一定量を超えると、ゲート酸化膜の破壊、劣化を招いたり、トランジスタの性能劣化を引き起こしたりする。このような現象は、アンテナ効果と呼ばれている。

アンテナ効果のチャージアップによるゲート酸化膜へのダメージを防止するために、半導体集積回路の設計時に、ゲートの面積あるいは容量に応じて、ゲートに直接接続される配線に対し、面積あるいは面積に換算される周囲長を制限してチャージアップ対策を行うことが一般的に行われている。

ところで、半導体プロセスがより微細化すると、配線の面積のみならず配線の近傍のレイアウトの影響が増大し、アンテナ効果に対して十分に安定した半導体集積回路が得られ難くなってきている。このため、配線の面積とゲート電極との比であるアンテナ比に対し、ある程度余裕を持った設計を行う必要が生じ、ゲートに直接接続される配線に対し、面積を必要以上に制限してしまうことになる。すなわち、配線中にリピータセルあるいはダイオードセルの挿入、最上位配線層での配線、ゲート面積が所定以上となるようにトランジスタのサイズを調整、新たなトランジスタを追加したセルの使用などを多用する結果を生み出し、チップサイズを十分に小さくできないケースが増えている。

このような配線の近傍のレイアウトの影響として、例えば、ゲートに直接接続されている配線に隣接する配線等の線間容量を介してのチャージアップの影響をも考慮して半導体集積装置を設計・製造する技術が特許文献１において開示されている。

また、特許文献２には、アンテナ比と、当該トランジスタゲートの近傍のレイアウトによるプラズマチャージングダメージの変動率とに基づいて、トランジスタゲートダメージの推定値であるアンテナ値として出力する設計方法が開示されている。より具体的には、アンテナ値算出工程は、アンテナ比に、トランジスタゲートに直接接続された配線が他方で接続される拡散層が、ダイオード・基板コンタクトいずれを構成するかによって、アンテナ効果の緩和効果を考慮して算出されることが記載されている。さらに、アンテナ値算出工程は、アンテナ効果対策の為にトランジスタゲートに配線を経由して接続した拡散層の面積による、アンテナ効果の緩和効果に基づく変動成分を考慮してアンテナ値を算出する工程を含むことなども記載されている。

特開２００６−１２８４９８号公報 特開２００６−１４０３４９号公報

以下の分析は本発明において与えられる。

ところで、トランジスタゲートに直接接続された金属配線が他方で接続される拡散層は、抵抗素子あるいは配線として用いられることがある。図８は、拡散層が抵抗素子として用いられる半導体集積回路装置の回路図の例を示す。図８において、半導体集積回路装置は、ラダー抵抗ＬＤＲ、比較器ＣＭＰ１〜ＣＭＰ８、エンコーダＥＮＣを備え、ＡＤ変換器を構成する。ラダー抵抗ＬＤＲは、拡散層で構成され、両端をそれぞれ電源Ｖｒｔ、Ｖｒｂに接続し、拡散層に等間隔に配置されるそれぞれのコンタクトプラグを介して比較器ＣＭＰ１〜ＣＭＰ８のそれぞれの比較入力端子の一方に配線を接続する。比較器ＣＭＰ１〜ＣＭＰ８のそれぞれの比較入力端子の他方は、アナログ信号Ａｉｎが共通に入力される。エンコーダＥＮＣは、比較器ＣＭＰ１〜ＣＭＰ８のそれぞれの比較結果出力である温度計コードをエンコードしてバイナリコードとなるデジタル信号Ｄｏｕｔに変換することでアナログ信号ＡｉｎをＡＤ変換した結果であるデジタル信号Ｄｏｕｔを出力する。ここで通常、比較器ＣＭＰ１〜ＣＭＰ８のそれぞれの比較入力端子は、比較器を構成するトランジスタのゲートに接続される。

以上のような構成の半導体集積回路装置において、比較入力端子の一方に接続される配線は、一方がトランジスタゲートに接続され、他方がラダー抵抗ＬＤＲとなる拡散層に接続される。したがって、製造時に生じる配線のアンテナ効果がラダー抵抗ＬＤＲとなる拡散層によって緩和されることとなる。

図９は、拡散層が配線として用いられる半導体集積回路装置の回路図および断面図の例を示す。図９（ａ）において、半導体集積回路装置は、ＮＭＯＳトランジスタＭＮ１、ＭＮ２、ＭＮ３、金属配線Ｍ１、Ｍ２、拡散層ＤＦを備える。ＮＭＯＳトランジスタＭＮ１は、ソースを接地し、ドレインを金属配線Ｍ１を介してＮＭＯＳトランジスタＭＮ２のゲートに接続する。また、ＮＭＯＳトランジスタＭＮ１は、ドレインを金属配線Ｍ１、拡散層ＤＦ、金属配線Ｍ２を介してＮＭＯＳトランジスタＭＮ３のゲートに接続する。図９（ｂ）の断面図に示すように、例えば金属配線Ｍ０が存在することで、金属配線Ｍ１、Ｍ２を直接接続できないようなレイアウトとなる場合に、拡散層ＤＦが、基板上で金属配線Ｍ１、Ｍ２を迂回して電気的に接続するように機能する。このような拡散層ＤＦによる迂回となる配線は、半導体集積回路装置の回路をレイアウトする場合にレイアウトの制約によって時として用いられることがある。

以上のような構成の半導体集積回路装置において、金属配線Ｍ１は、一方がＮＭＯＳトランジスタＭＮ２のゲートに接続され、他方が拡散層ＤＦに接続され、別の他方がＮＭＯＳトランジスタＭＮ１のドレイン（拡散層）に接続される。したがって、製造時に生じる金属配線Ｍ１のアンテナ効果が拡散層ＤＦおよびＮＭＯＳトランジスタＭＮ１のドレインによって緩和されることとなる。

また、金属配線Ｍ２は、一方がＮＭＯＳトランジスタＭＮ３のゲートに接続され、他方が拡散層ＤＦに接続される。したがって、製造時に生じる金属配線Ｍ２のアンテナ効果が拡散層ＤＦによって緩和されることとなる。

従来の技術では、アンテナ効果の緩和効果に基づく変動成分を考慮するにしても、上記で例示したような一つの拡散層に２以上の独立した金属配線が接続されるような構成の半導体集積回路装置に関し、どのように考慮するかを開示しておらず、適切な設計を行うことができない。この結果、充分余裕を見た設計をしなければならなくなり、設計対象となる回路に関し、半導体集積回路装置の面積をより小さくすることができなかった。

本発明者は、従来のトランジスタゲートに直接接続された配線が他方で接続される拡散層によってチャージアップを低減する場合、一つの拡散層に接続されている他の配線のチャージアップの影響をも考慮して半導体集積装置を設計すべきであるとの知見を得て、本発明を創案するに至った。

本発明の１つのアスペクト（側面）に係る設計方法は、設計装置が、基板と絶縁膜を介して配される電極と、電極に接続される最表面の金属配線と、金属配線に接続される基板内の拡散層領域と、を備える半導体集積回路装置におけるレイアウトの設計を行う方法であって、半導体集積回路装置のレイアウトデータに基づいて一の拡散層領域に２以上の独立した金属配線が接続されている構成要素を抽出するステップと、２以上の独立した金属配線のそれぞれの面積と、それぞれの金属配線に接続されるそれぞれの電極の面積とを求めるステップと、それぞれの金属配線の面積とそれぞれの金属配線に接続される電極の面積とのアンテナ比をそれぞれ求めるステップと、一の金属配線の面積に対する、一の拡散層領域に接続される全ての金属配線の総面積の比に基づいて、一の金属配線に係るプラズマチャージダメージに関する設計基準の緩和値を求めるステップと、一の金属配線に対応するアンテナ比に対し、一の金属配線に係る緩和値で緩和された設計基準によって検証するステップと、を含む。

本発明の他のアスペクト（側面）に係る設計装置は、基板と絶縁膜を介して配される電極と、電極に接続される最表面の金属配線と、金属配線に接続される基板内の拡散層領域と、を備える半導体集積回路装置におけるレイアウトの設計を行う設計装置であって、半導体集積回路装置のレイアウトデータを保持するレイアウトデータ蓄積部と、レイアウトデータ蓄積部からレイアウトデータを読み出し、レイアウトデータに基づいて一の拡散層領域に２以上の独立した金属配線が接続されている構成要素を抽出し、構成要素に対して、２以上の独立した金属配線のそれぞれの面積と、それぞれの金属配線に接続されるそれぞれの電極の面積とを求め、それぞれの金属配線の面積とそれぞれの金属配線に接続される電極の面積とのアンテナ比をそれぞれ求め、一の金属配線の面積に対する、一の拡散層領域に接続される全ての金属配線の総面積の比に基づいて、一の金属配線に係るプラズマチャージダメージに関する設計基準の緩和値を求めるアンテナ比演算部と、一の金属配線に対応するアンテナ比に対し、一の金属配線に係る緩和値で緩和された設計基準によって検証するレイアウト検証部と、を備える。

本発明のさらに他のアスペクト（側面）に係るプログラムは、基板と絶縁膜を介して配される電極と、電極に接続される最表面の金属配線と、金属配線に接続される基板内の拡散層領域と、を備える半導体集積回路装置におけるレイアウトの設計を行う設計装置を構成するコンピュータに、半導体集積回路装置のレイアウトデータに基づいて一の拡散層領域に２以上の独立した金属配線が接続されている構成要素を抽出する処理と、２以上の独立した金属配線のそれぞれの面積と、それぞれの金属配線に接続されるそれぞれの電極の面積とを求める処理と、それぞれの金属配線の面積とそれぞれの金属配線に接続される電極の面積とのアンテナ比をそれぞれ求める処理と、一の金属配線の面積に対する、一の拡散層領域に接続される全ての金属配線の総面積の比に基づいて、一の金属配線に係るプラズマチャージダメージに関する設計基準の緩和値を求める処理と、一の金属配線に対応するアンテナ比に対し、一の金属配線に係る緩和値で緩和された設計基準によって検証する処理と、を実行させる。

本発明の別のアスペクト（側面）に係る半導体集積回路装置は、基板と絶縁膜を介して配される電極と、電極に接続される最表面の金属配線と、金属配線に接続される基板内の拡散層領域と、をテスト素子として複数個備え、それぞれのテスト素子は、一の拡散層領域に２以上の独立した金属配線が接続されるように構成される。

本発明によれば、拡散層領域によって緩和されたアンテナ比に係る設計基準を満たすように半導体集積回路装置のレイアウトがなされ、半導体集積回路装置の面積をより小さくすることができる。

本発明の第１の実施例に係る設計装置の構成を示す図である。 本発明の第１の実施例に係る設計装置の動作を表すフローチャートである。 本発明の第１の実施例に係る半導体集積回路装置の断面を模式的に示す図である。 本発明の第１の実施例に係る半導体集積回路装置のチャージアップ時における状況を模式的に示す図である。 本発明の第１の実施例に係る設計装置の設計基準を説明する図である。 本発明の第１の実施例に係る設計装置によるレイアウト方法を表すフローチャートである。 本発明の第２の実施例に係る半導体集積回路装置に搭載されるテスト素子群の構成例を示す図である。 拡散層が抵抗素子として用いられる半導体集積回路装置の回路図の例を示す。 拡散層が配線として用いられる半導体集積回路装置の回路図および断面図の例を示す。

本発明の実施形態に係る設計装置は、基板と絶縁膜を介して配される電極と、電極に接続される最表面の金属配線と、金属配線に接続される基板内の拡散層領域と、を備える半導体集積回路装置におけるレイアウトの設計を行う設計装置であって、半導体集積回路装置のレイアウトデータを保持するレイアウトデータ蓄積部（図１の１１）と、レイアウトデータ蓄積部からレイアウトデータを読み出し、レイアウトデータに基づいて一の拡散層領域に２以上の独立した金属配線が接続されている構成要素を抽出し、構成要素に対して、２以上の独立した金属配線のそれぞれの面積と、それぞれの金属配線に接続されるそれぞれの電極の面積とを求め、それぞれの金属配線の面積とそれぞれの金属配線に接続される電極の面積とのアンテナ比をそれぞれ求め、一の金属配線の面積に対する、一の拡散層領域に接続される全ての金属配線の総面積の比に基づいて、一の金属配線に係るプラズマチャージダメージに関する設計基準の緩和値を求めるアンテナ比演算部（図１の１２）と、一の金属配線に対応するアンテナ比に対し、一の金属配線に係る緩和値で緩和された設計基準によって検証するレイアウト検証部（図１の１３）と、を備える。

設計装置において、設計基準を検証し、設計基準を満たさない場合には、一の拡散層領域に係るレイアウトを修正することが好ましい。

設計装置において、緩和値は、一の拡散層領域の面積に総面積の比を乗じた値から算出される値であることが好ましい。

設計装置において、拡散層領域は、抵抗素子として機能してもよい。

設計装置において、拡散層領域は、配線として機能してもよい。

以上のような設計装置によれば、拡散層領域によって緩和されたアンテナ比に係る設計基準を満たすように半導体集積回路装置のレイアウトがなされ、半導体集積回路装置の面積をより小さくすることができる。

なお、以上のような設計装置は、パーソナルコンピュータやエンジニアリングワークステーションなどのコンピュータで構成され、このコンピュータにプログラムを実行させることでアンテナ比演算部、レイアウト検証部が機能するようにしてもよい。

以下、実施例に即し、図面を参照して詳しく説明する。

図１は、本発明の第１の実施例に係る設計装置の構成を示す図である。図１において、設計装置は、レイアウトデータ蓄積部１１、アンテナ比演算部１２、レイアウト検証部１３を備える。レイアウトデータ蓄積部１１は、設計対象となる半導体集積回路装置のレイアウトデータを予め保持しておき、さらにレイアウト検証部１３で検証された結果となるレイアウトデータを保持する。アンテナ比演算部１２は、レイアウトデータ蓄積部１１からレイアウトデータを読み出し、レイアウトデータに基づいて一の拡散層領域に２以上の独立した金属配線が接続されている構成要素を抽出し、この構成要素に対して、２以上の独立した金属配線のそれぞれの面積と、それぞれの金属配線に接続されるそれぞれの電極の面積とを求め、それぞれの金属配線の面積とそれぞれの金属配線に接続される電極の面積とのアンテナ比をそれぞれ求め、一の金属配線の面積に対する、一の拡散層領域に接続される全ての金属配線の総面積の比に基づいて、一の金属配線に係るプラズマチャージダメージに関する設計基準の緩和値を求める。レイアウト検証部１３は、一の金属配線に対応するアンテナ比に対し、一の金属配線に係る緩和値で緩和された設計基準によって検証する。

なお、ここで電極は、トランジスタのゲート電極に限らず、容量素子の電極などであってもよい。本発明を容量素子、例えば、ポリシリコン・ポリシリコン間あるいはポリシリコン・メタル間の容量素子等の電極に接続される配線に適用可能なことは言うまでもない。

以下、設計装置に関し、拡散層領域によって生じるアンテナ効果の緩和に係るレイアウトの検証を行う機能に限って説明する。設計装置は、一般に他の設計に係る機能をも種々含むが、本発明に係らないので、ここでは、他の設計に係る機能について言及しない。

次に、設計装置における動作について説明する。図２は、本発明の第１の実施例に係る設計装置の動作を表すフローチャートである。図２において、設計装置は、基板と絶縁膜を介して配される電極と、電極に接続される最表面の金属配線と、金属配線に接続される基板内の拡散層領域と、を備える半導体集積回路装置におけるレイアウトの設計、特にアンテナ効果の緩和に係るレイアウトの検証を行う。

ステップＳ１１において、アンテナ比演算部１２は、レイアウトデータ蓄積部１１から予め保持してあるレイアウトデータを読み込む。読み込んだレイアウトデータから、一の拡散層領域に２以上の独立した金属配線が接続されている構成要素を抽出し、この構成要素をアンテナ対象となる設計対象とする。

ステップＳ１２において、アンテナ比演算部１２は、構成要素に対して、２以上の独立した金属配線のそれぞれに接続されるそれぞれの電極の面積（ゲート面積）を求める。

ステップＳ１３において、アンテナ比演算部１２は、レイアウトデータから、対象ゲートに接続されている金属配線の面積（配線配線）を抽出する。

ステップＳ１４において、アンテナ比演算部１２は、ゲート面積と配線面積から、アンテナ比を算出する。

ステップＳ１５において、アンテナ比演算部１２は、アンテナ対象の配線に接続されている拡散層領域の面積（拡散層面積）を算出する。

ステップＳ１６において、抽出された拡散層面積をそこに接続されている複数の配線の面積比に基づき分配し、例えばそれぞれの配線面積の割合で拡散層領域の面積を分配し、それぞれアンテナ対象の金属配線に対する実効拡散層面積を抽出する。

ステップＳ１７において、アンテナ比演算部１２は、ゲート面積と配線面積に実効拡散層面積を考慮して実効アンテナ比を算出する。

ステップＳ１８において、レイアウト検証部１３は、ステップＳ１７で算出した実効アンテナ比とステップＳ１４で算出したアンテナ比との差分からマージン緩和値を決定する。

一方、ステップＳ１９において、後述するように実際のＴＥＧ評価結果から求めた、所望のレイアウトに対しダメージを受けないでいられる最大のアンテナ比をＸ軸：拡散層面積、Ｙ軸：アンテナ比、にプロットする。

ステップＳ２１において、レイアウト検証部１３は、ステップＳ１９でプロットした基準（ＸＹ軸上の直線）に対し、様々な要因を考慮したマージン（ステップＳ２０）を差し引き、従来の相当するアンテナ比の設計基準を定める。

ステップＳ２２において、レイアウト検証部１３は、ステップＳ２１で定めたアンテナ比の設計基準にステップＳ１８で定めたマージン緩和値を加算し、本発明におけるアンテナ比の設計基準（緩和設計基準）を定める。

以上のような各処理は、設計装置を構成するコンピュータにプログラムを実行させることでなされるようにしてもよい。このような設計装置、設計方法、プログラムによれば、拡散層領域によって緩和されたアンテナ比に係る設計基準（緩和設計基準）を満たすように半導体集積回路装置のレイアウトがなされ、チャージアップによる影響を十分配慮した半導体集積回路装置が設計されることとなる。

次に、設計基準における基準値について説明する。ここでは、説明の簡単化のために一つの拡散層領域に２本の独立した金属配線が接続されている場合を例として説明する。

図３は、本実施例の半導体集積回路装置の断面を模式的に示す図である。図３において、半導体集積回路装置は、Ｐ型基板Ｐ−ｓｕｂ上にウェルＷｅｌｌを形成し、さらにウェルＷｅｌｌ内に拡散層Ｄｉｆｆを形成している。また、ウェルＷｅｌｌ上には、ゲート電極Ｇａｔｅ＿ａ、Ｇａｔｅ＿ｂを形成している。ゲート電極Ｇａｔｅ＿ａは、コンタクトプラグＰ１を介して金属配線Ｍ１＿ａに接続され、金属配線Ｍ１＿ａは、コンタクトプラグＰ２を介して拡散層Ｄｉｆｆに接続される。また、ゲート電極Ｇａｔｅ＿ｂは、コンタクトプラグＰ３を介して金属配線Ｍ１＿ｂに接続され、金属配線Ｍ１＿ｂは、コンタクトプラグＰ４を介して拡散層Ｄｉｆｆに接続される。

ここで、拡散層Ｄｉｆｆ、ゲート電極Ｇａｔｅ＿ａ、Ｇａｔｅ＿ｂ、金属配線Ｍ１＿ａ、Ｍ１＿ｂのそれぞれの面積を、０．５、０．１、０．１、２０、８０平方μｍとする。

なお、ウェルＷｅｌｌがＮウェルで、拡散層ＤｉｆｆがＮ型拡散層である場合、ウェルＷｅｌｌおよび拡散層Ｄｉｆｆは、電源用の基板コンタクトとして機能する。また、ウェルＷｅｌｌがＰウェルで、拡散層ＤｉｆｆがＰ型拡散層である場合、ウェルＷｅｌｌおよび拡散層Ｄｉｆｆは、接地用の基板コンタクトとして機能する。さらに、ウェルＷｅｌｌがＮウェルで、拡散層ＤｉｆｆがＰ型拡散層である場合、あるいはウェルＷｅｌｌがＰウェルで、拡散層ＤｉｆｆがＮ型拡散層である場合、ウェルＷｅｌｌおよび拡散層Ｄｉｆｆは、ダイオードとして機能する。

以上のような構成の半導体集積回路装置を製造プロセスに投入した場合、金属配線Ｍ１＿ａ、Ｍ１＿ｂのそれぞれは、プラズマにさらされることで、アンテナ効果によるチャージアップ（充電）がなされる。図４は、本実施例の半導体集積回路装置のチャージアップ時における状況を模式的に示す図である。図４において、プラズマによって最上層配線である金属配線Ｍ１＿ａ、Ｍ１＿ｂが帯電する比率は、金属配線Ｍ１＿ａ、Ｍ１＿ｂの面積比２０：８０＝１：４で定まる。そして、チャージアップされた電荷は、拡散層ＤｉｆｆおよびウェルＷｅｌｌを介してＰ型基板Ｐ−ｓｕｂに放電され、アンテナ効果が緩和される。この場合、設計基準の緩和に寄与する実効的な拡散層面積は、接続された各アンテナノードである金属配線Ｍ１＿ａ、Ｍ１＿ｂの面積比で分割された面積となる。

すなわち、金属配線Ｍ１＿ａ、Ｍ１＿ｂのそれぞれに関するアンテナ比Ａ／Ｒ＿ａ、Ａ／Ｒ＿ｂと、実効的な拡散層面積は、以下のようになる。
金属配線Ｍ１＿ａに関し、
Ａ／Ｒ＿ａ＝Ｍ１＿ａ／Ｇａｔｅ＿ａ＝２０μｍ＾２／０．１μｍ＾２＝２００、実効的な拡散層面積は、０．１μｍ＾２
金属配線Ｍ１＿ｂに関し、
Ａ／Ｒ＿ｂ＝Ｍ１＿ｂ／Ｇａｔｅ＿ｂ＝８０μｍ＾２／０．１μｍ＾２＝８００、実効的な拡散層面積は、０．４μｍ＾２

従来の技術では、一つの拡散層に２以上の独立した金属配線が接続されるような構成の半導体集積回路装置に関し、図５（ａ）の○印に示すように、例えばＡ／Ｒ＿ｃ＝Ｍ１＿ｃ／Ｇａｔｅ＿ｂ＝８０μｍ＾２／０．１μｍ＾２＝８００、実効的な拡散層面積は、０．５μｍ＾２として設計していた。そして、アンテナ比を算出するのに精度がなかったので、実測のＴＥＧ評価結果（図５（ｂ）の破線Ｌ０）に対し、大きめのマージン（過剰なマージン）を見込んで設計基準を決めていた（図５（ｂ）の一点鎖線Ｌ１）。

これに対し、本発明の設計方法では、拡散層面積をそれぞれの金属配線の面積の割合で分配した実効的な拡散層面積（図５（ａ）の●印：０．４μｍ＾２）に基づいて設計を行う。すなわち、図５（ｂ）に示すように従来の設計基準Ｌ１に対してマージン緩和値を取った設計基準（実線Ｌ２）を設定する。これにより、より正確に（より厳しい値に）アンテナ比を算出できるようになり、実測のＴＥＧ評価結果Ｌ０に対し、過剰でない、適切なマージンを設定し、設計基準を決めることができるようになる。なお、図５（ｂ）の破線Ｌ０は、実施例２に説明するテスト素子群（ＴＥＧ）を備える検証用の半導体集積回路装置の評価結果に対応して定まる。

次に、以上のようにして定められた設計基準（緩和設計基準）を元に、設計対象とされるレイアウトデータのレイアウト方法について説明する。

図６は、本発明の第１の実施例に係る設計装置によるレイアウト方法を表すフローチャートである。図６において、ステップＳ１１〜Ｓ２２は、図２と同様の処理を行う。

ステップＳ３１において、レイアウト検証部１３は、ステップＳ１４で算出したアンテナ比を、ステップＳ２２で求めた緩和設計基準で検証する。

ステップＳ３２において、レイアウト検証部１３は、算出したアンテナ比が緩和設計基準となる基準値を満たすか否かをチェックし、基準値を満たす場合（ステップＳ３２のＹ）、対象となる構成要素におけるレイアウトの検証を終了する。一方、基準値を満たさない場合（ステップＳ３２のＮ）、ステップＳ３３において、対象となる金属配線のレイアウトの修正を行い、ステップＳ１１に戻る。

以上のような設計方法によれば、従来の過剰であったマージンを減らし、適切なマージンを有する緩和設計基準に基づいて設計がなされる。したがって、本来不要であったにもかかわらず、配線中にリピータセルあるいはダイオードセルの挿入、ゲート面積が所定以上となるようにトランジスタのサイズを調整、新たなトランジスタを追加したセルの使用などを行なってしまっていたレイアウトの数を減らし、半導体集積回路装置の面積をより小さくすることができる。

第２の実施例の半導体集積回路装置は、プロセス特性評価のためのテスト素子群（ＴＥＧ）を備える検証用の半導体集積回路装置であって、それぞれのテスト素子は、一の拡散層領域に２以上の独立した金属配線が接続され、それぞれの金属配線にそれぞれゲート電極が接続されるように構成される。

図７は、本発明の第２の実施例に係る半導体集積回路装置に搭載されるテスト素子群の構成例を示す図である。例えば図７の最上段に対応するテスト素子は、面積が０．１平方μｍである拡散層領域に独立したＮ（Ｎは２以上の整数）本の金属配線（アンテナノード）が接続され、それぞれの金属配線にそれぞれ面積が０．１平方μｍであるゲート電極が接続される。Ｎ本の金属配線のそれぞれの面積は、１０＊ａ_ｉ平方μｍである。ここで、

である。例えば、Ｎ＝３とすると３本の金属配線のそれぞれの面積は、１０＊１／６、１０＊２／６、１０＊３／６平方μｍである。また、Ｎ本の金属配線の合計の面積は、１０平方μｍである。したがって、アンテナ比（Ａ／Ｒ）は、１０／０．１＝１００である。なお、図７でのアンテナ比は、「Ｎ本の金属配線の合計の面積／ゲート電極の面積」として表示している。

図７に示すような、アンテナ比と、拡散層領域の面積と、金属配線数Ｎとの組合せを有するテスト素子群を、実際に製造対象となる半導体集積回路装置に出現する組合せの上限に至るまでの範囲で設定する。また、ウェルと拡散層との導電型を第１の実施例で説明したようにＰ型、Ｎ型を組み合わせて用意する。このように用意した組合せのテスト素子群を検証用の半導体集積回路装置に搭載する。そして、この検証用の半導体集積回路装置を製造工程に投入し、アンテナ効果によるチャージアップによるゲート酸化膜へのダメージを検査する。

このように製造された検証用の半導体集積回路装置に対して、どのレベルの組合せに対して許容されないダメージが生じたかを検証することで、製造対象となる半導体集積回路装置における設計基準を検証することが可能となる。なお、図７に示す組合せは、一例であって、製造対象となる半導体集積回路装置の仕様や半導体集積回路装置の製造工程の状況などに応じて、各数値は設定されるべきものである。

なお、前述の特許文献等の各開示を、本書に引用をもって繰り込むものとする。本発明の全開示（請求の範囲を含む）の枠内において、さらにその基本的技術思想に基づいて、実施形態ないし実施例の変更・調整が可能である。また、本発明の請求の範囲の枠内において種々の開示要素の多様な組み合わせないし選択が可能である。すなわち、本発明は、請求の範囲を含む全開示、技術的思想にしたがって当業者であればなし得るであろう各種変形、修正を含むことは勿論である。

１１ レイアウトデータ蓄積部
１２ アンテナ比演算部
１３ レイアウト検証部
Ｄｉｆｆ 拡散層
Ｇａｔｅ＿ａ、Ｇａｔｅ＿ｂ ゲート電極
Ｍ１＿ａ、Ｍ１＿ｂ 金属配線
Ｐ１〜Ｐ４ コンタクトプラグ
Ｐ−ｓｕｂ Ｐ型基板
Ｗｅｌｌ ウェル

Claims (18)

1. 設計装置が、基板と絶縁膜を介して配される電極と、前記電極に接続される最表面の金属配線と、前記金属配線に接続される基板内の拡散層領域と、を備える半導体集積回路装置におけるレイアウトの設計を行う方法であって、
   前記半導体集積回路装置のレイアウトデータに基づいて一の拡散層領域に２以上の独立した前記金属配線が接続されている構成要素を抽出するステップと、
   ２以上の独立した前記金属配線のそれぞれの面積と、それぞれの前記金属配線に接続されるそれぞれの前記電極の面積とを求めるステップと、
   それぞれの前記金属配線の面積とそれぞれの前記金属配線に接続される前記電極の面積とのアンテナ比をそれぞれ求めるステップと、
   一の前記金属配線の面積に対する、前記一の拡散層領域に接続される全ての前記金属配線の総面積の比に基づいて、一の前記金属配線に係るプラズマチャージダメージに関する設計基準の緩和値を求めるステップと、
   一の前記金属配線に対応する前記アンテナ比に対し、一の前記金属配線に係る前記緩和値で緩和された前記設計基準によって検証するステップと、
   を含むことを特徴とする設計方法。
2. 前記設計基準を検証して、前記設計基準を満たさない場合には、前記一の拡散層領域に係るレイアウトを修正するステップをさらに含むことを特徴とする請求項１記載の設計方法。
3. 前記緩和値は、前記一の拡散層領域の面積に前記総面積の比を乗じた値から算出される値であることを特徴とする請求項１記載の設計方法。
4. 前記拡散層領域は、抵抗素子として機能することを特徴とする請求項１記載の設計方法。
5. 前記拡散層領域は、配線として機能することを特徴とする請求項１記載の設計方法。
6. 基板と絶縁膜を介して配される電極と、前記電極に接続される最表面の金属配線と、前記金属配線に接続される基板内の拡散層領域と、を備える半導体集積回路装置におけるレイアウトの設計を行う設計装置であって、
   半導体集積回路装置のレイアウトデータを保持するレイアウトデータ蓄積部と、
   前記レイアウトデータ蓄積部からレイアウトデータを読み出し、前記レイアウトデータに基づいて一の拡散層領域に２以上の独立した金属配線が接続されている構成要素を抽出し、前記構成要素に対して、前記２以上の独立した金属配線のそれぞれの面積と、それぞれの前記金属配線に接続されるそれぞれの前記電極の面積とを求め、それぞれの前記金属配線の面積とそれぞれの前記金属配線に接続される前記電極の面積とのアンテナ比をそれぞれ求め、一の前記金属配線の面積に対する、前記一の拡散層領域に接続される全ての金属配線の総面積の比に基づいて、一の前記金属配線に係るプラズマチャージダメージに関する設計基準の緩和値を求めるアンテナ比演算部と、
   一の前記金属配線に対応する前記アンテナ比に対し、一の前記金属配線に係る緩和値で緩和された前記設計基準によって検証するレイアウト検証部と、
   を備えることを特徴とする設計装置。
7. 前記設計基準を検証して、設計基準を満たさない場合には、前記一の拡散層領域に係るレイアウトを修正することを特徴とする請求項６記載の設計装置。
8. 前記緩和値は、前記一の拡散層領域の面積に前記総面積の比を乗じた値から算出される値であることを特徴とする請求項６記載の設計装置。
9. 前記拡散層領域は、抵抗素子として機能することを特徴とする請求項６記載の設計装置。
10. 前記拡散層領域は、配線として機能することを特徴とする請求項６記載の設計装置。
11. 基板と絶縁膜を介して配される電極と、前記電極に接続される最表面の金属配線と、前記金属配線に接続される基板内の拡散層領域と、を備える半導体集積回路装置におけるレイアウトの設計を行う設計装置を構成するコンピュータに、
    前記半導体集積回路装置のレイアウトデータに基づいて一の拡散層領域に２以上の独立した金属配線が接続されている構成要素を抽出する処理と、
    ２以上の独立した前記金属配線のそれぞれの面積と、それぞれの前記金属配線に接続されるそれぞれの前記電極の面積とを求める処理と、
    それぞれの前記金属配線の面積とそれぞれの前記金属配線に接続される前記電極の面積とのアンテナ比をそれぞれ求める処理と、
    一の前記金属配線の面積に対する、前記一の拡散層領域に接続される全ての前記金属配線の総面積の比に基づいて、一の前記金属配線に係るプラズマチャージダメージに関する設計基準の緩和値を求める処理と、
    一の前記金属配線に対応する前記アンテナ比に対し、一の前記金属配線に係る緩和値で緩和された前記設計基準によって検証する処理と、
    を実行させるプログラム。
12. 前記設計基準を検証して、前記設計基準を満たさない場合には、前記一の拡散層領域に係るレイアウトを修正する処理をさらに実行させる請求項１１記載のプログラム。
13. 前記緩和値は、前記一の拡散層領域の面積に前記総面積の比を乗じた値から算出される値であることを特徴とする請求項１１記載のプログラム。
14. 基板と絶縁膜を介して配される電極と、前記電極に接続される最表面の金属配線と、前記金属配線に接続される基板内の拡散層領域と、をテスト素子として複数個備え、
    それぞれの前記テスト素子は、一の前記拡散層領域に２以上の独立した前記金属配線が接続されるように構成されることを特徴とする半導体集積回路装置。
15. 前記２以上の独立した金属配線のそれぞれの面積は、互いに異なることを特徴とする請求項１４記載の半導体集積回路装置。
16. 前記一の拡散層領域に接続される全ての前記金属配線の総面積が異なるテスト素子の組を前記複数個のテスト素子中に含むことを特徴とする請求項１４記載の半導体集積回路装置。
17. 前記一の拡散層領域の面積と前記一の拡散層領域に接続される全ての前記金属配線の総面積との比が異なるテスト素子の組を前記複数個のテスト素子中に含むことを特徴とする請求項１４記載の半導体集積回路装置。
18. 前記拡散層領域は、前記基板に対してウェルを介して形成され、前記拡散層領域と前記ウェルとの導電型を同じ型あるいは異なる型とすることを特徴とする請求項１４記載の半導体集積回路装置。

Images