JP4620129B2 - プログラム可能なハードウェアを用いたリアルタイムディスプレイの後処理 - Google Patents
プログラム可能なハードウェアを用いたリアルタイムディスプレイの後処理 Download PDFInfo
- Publication number
- JP4620129B2 JP4620129B2 JP2007546981A JP2007546981A JP4620129B2 JP 4620129 B2 JP4620129 B2 JP 4620129B2 JP 2007546981 A JP2007546981 A JP 2007546981A JP 2007546981 A JP2007546981 A JP 2007546981A JP 4620129 B2 JP4620129 B2 JP 4620129B2
- Authority
- JP
- Japan
- Prior art keywords
- frame
- post
- image
- processing
- buffer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000012805 post-processing Methods 0.000 title claims description 287
- 239000000872 buffer Substances 0.000 claims description 311
- 238000009877 rendering Methods 0.000 claims description 186
- 239000012634 fragment Substances 0.000 claims description 115
- 238000012545 processing Methods 0.000 claims description 60
- 238000000034 method Methods 0.000 claims description 57
- 230000004044 response Effects 0.000 claims description 29
- 238000013507 mapping Methods 0.000 claims description 15
- 239000002131 composite material Substances 0.000 claims description 5
- 230000008569 process Effects 0.000 description 40
- 238000011094 buffer selection Methods 0.000 description 19
- 238000010586 diagram Methods 0.000 description 17
- 230000000694 effects Effects 0.000 description 10
- 238000001914 filtration Methods 0.000 description 10
- 230000006870 function Effects 0.000 description 10
- 230000008859 change Effects 0.000 description 9
- 206010067959 refractory cytopenia with multilineage dysplasia Diseases 0.000 description 9
- 101100017043 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) HIR3 gene Proteins 0.000 description 7
- 238000006243 chemical reaction Methods 0.000 description 6
- 238000012937 correction Methods 0.000 description 6
- 230000007246 mechanism Effects 0.000 description 6
- 238000012986 modification Methods 0.000 description 6
- 230000004048 modification Effects 0.000 description 6
- 230000001360 synchronised effect Effects 0.000 description 6
- NAIXASFEPQPICN-UHFFFAOYSA-O p-nitrophenylphosphocholine Chemical compound C[N+](C)(C)CCOP(O)(=O)OC1=CC=C([N+]([O-])=O)C=C1 NAIXASFEPQPICN-UHFFFAOYSA-O 0.000 description 5
- 230000000007 visual effect Effects 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000002156 mixing Methods 0.000 description 3
- 210000005155 neural progenitor cell Anatomy 0.000 description 3
- 229920002153 Hydroxypropyl cellulose Polymers 0.000 description 2
- 102000013265 Syntaxin 1 Human genes 0.000 description 2
- 108010090618 Syntaxin 1 Proteins 0.000 description 2
- 230000006399 behavior Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 235000010977 hydroxypropyl cellulose Nutrition 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 238000003786 synthesis reaction Methods 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 230000001960 triggered effect Effects 0.000 description 2
- 241001522296 Erithacus rubecula Species 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000003542 behavioural effect Effects 0.000 description 1
- 238000004590 computer program Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000007726 management method Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 230000001151 other effect Effects 0.000 description 1
- 238000005192 partition Methods 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 230000008685 targeting Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/363—Graphics controllers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T1/00—General purpose image data processing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/80—Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T1/00—General purpose image data processing
- G06T1/60—Memory management
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T15/00—3D [Three Dimensional] image rendering
- G06T15/005—General purpose rendering architectures
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/001—Arbitration of resources in a display system, e.g. control of access to frame buffer by video controller and/or main processor
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/39—Control of the bit-mapped memory
- G09G5/393—Arrangements for updating the contents of the bit-mapped memory
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/39—Control of the bit-mapped memory
- G09G5/395—Arrangements specially adapted for transferring the contents of the bit-mapped memory to the screen
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
- G06F3/1423—Digital output to display device ; Cooperation and interconnection of the display device with other functional units controlling a plurality of local displays, e.g. CRT and flat panel display
- G06F3/1431—Digital output to display device ; Cooperation and interconnection of the display device with other functional units controlling a plurality of local displays, e.g. CRT and flat panel display using a single graphics controller
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/04—Partial updating of the display screen
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2360/00—Aspects of the architecture of display systems
- G09G2360/12—Frame memory handling
- G09G2360/125—Frame memory handling using unified memory architecture [UMA]
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2360/00—Aspects of the architecture of display systems
- G09G2360/12—Frame memory handling
- G09G2360/127—Updating a frame memory using a transfer of data from a source area to a destination area
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/39—Control of the bit-mapped memory
- G09G5/399—Control of the bit-mapped memory using two or more bit-mapped memories, the operations of which are switched in time, e.g. ping-pong buffers
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computer Graphics (AREA)
- Multimedia (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Controls And Circuits For Display Device (AREA)
- Image Generation (AREA)
- Image Processing (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
[0029]本発明の実施の形態は、グラフィックプロセッサを提供するものであり、当該グラフィックプロセッサにおいては、レンダリングオブジェクト及び後処理オブジェクトがホストプロセッサへのアクセスを、プログラム可能な実行コアを用いて共有する。レンダリングオブジェクトは、レンダリングの周期で動作するものであり、幾何データから画像用のフラグメントデータを生成し、当該フラグメントデータを画像バッファに書き込む。後処理オブジェクトは、スキャンアウト(表示)の周期で動作するものであり、ピクセルデータを、一以上の完成した画像バッファにおけるフラグメントデータから生成し、当該ピクセルデータをフレームバッファに書き込む。並行して、スキャンアウトエンジンが、以前に生成されたフレーム用のピクセルデータを、異なるフレームバッファから読み取り、ピクセルをディスプレイデバイスに供給する。スキャンアウトオペレーションと同時に、スキャンアウトエンジンは、ホストプロセッサをトリガして、後処理オブジェクトをスキャンアウトの周期で実行し、スキャンアウトエンジンが現在のフレームの読み取りを終了する時に次のフレームが準備されているようにする。
[0043]図1は、本発明の実施の形態にかかるコンピュータシステム100のブロック図である。コンピュータシステム100は、バス106を介して通信する中央処理ユニット(CPU)102及びシステムメモリ104を備えている。ユーザ入力は、バス106に結合された一以上のユーザ入力デバイス108(例えば、キーボード、マウス)から受け取られる。視覚出力は、システムバス106に結合されたグラフィック処理サブシステム112の制御の下で動作するピクセルベースのディスプレイデバイス110(例えば、従来のCRT又はLCD)で提供される。システムディスク107、及び、一以上のリムーバブルストレージデバイス109(例えば、フロッピーディスクドライブ、コンパクトディスク(CD)ドライブ、及び/又はDVDドライブ)のような他のコンポーネントが、システムバス106に結合されていてもよい。システムバス106は、一以上の様々なバスプロトコルを用いて実装することができ、当該プロトコルには、PCI(Peripheral Component Interconnect)、AGP(Advanced Graphics Processing)、及び/又はPCI−Express(PCI−T)があり、ノースブリッジ及びサウスブリッジ(図示せず)のような適切な「ブリッジ」チップを、種々のコンポーネント及び/又はバスの相互接続のために提供することができる。
[0058]図2は、グラフィック処理サブシステム112用のデータフロー図であり、更に、マルチプロセッサ120、レンダリングオブジェクト132、後処理オブジェクト134、及びスキャンアウトエンジン124の間の関係を示している。データの伝播は実践の矢印で示されており、コマンドの伝播は中空の矢印で示されており、制御信号の伝播は点線の矢印で示されている。
[0066]スキャンアウトエンジン124及び後処理オブジェクト134のオペレーションは、好適には、フレーム毎に同期される。このことは、スキャンアウトエンジン124によってディスプレイバッファ127から読み取られる各フレームについて、後処理オブジェクト134が、一つの新規のフレームをディスプレイバッファ127に書き込むことを意味する。例えば、後処理オブジェクト134は、好適には、一つのフレームをフレームバッファXに書き込み、一方、スキャンアウトエンジン124は、一つのフレームをフレームバッファYから読み取る。スキャンアウトエンジン124がフレームバッファYの終端に至ったときに、スキャンアウトエンジン124は、フレームバッファXの読み取りに切り替え、一方、後処理オブジェクト134は、一つのフレームをフレームバッファYに書き込む。
[0077]幾つかの実施の形態では、レンダリングコマンドストリーム及び後処理コマンドストリームが別に管理される。より具体的には、上述したように、レンダリングコマンドバッファ128が、好適には、当該レンダリングコマンドバッファ128内のレンダリングコマンドが、レンダリングオブジェクト132によって一度実行され、新たなコマンドのセットが、レンダリングすべき各画像用にレンダリングコマンドバッファ128に書き込まれるように、実装される。一方、後処理オペレーションの所望のセットは、通常、あるフレームから次ぎのフレームへと一貫しており、同一セットの後処理コマンドを各フレームについて書き込むことは非効率である。PPコマンドバッファ129が無限ループで動作している場合には、新しい後処理コマンドをPPコマンドバッファ129に書き込むことは更に複雑である。後処理オブジェクト134の実行はグラフィックドライバとは非同期であり、ドライバは、通常、後処理オブジェクト134が任意の所与の時間で実行されるか否か、又は、ループ内のどのコマンドが実行されるのかを知らない。
[0091]図4は、本発明の実施の形態に係るマルチプロセッサ120の簡易化したブロック図である。マルチプロセッサ120は、調停ユニット402及び実行コア404備えており、実行コア404は、コンテキストマネージャ406を有している。
[0102]上述した実施の形態では、PPコマンドバッファ129は、一般的に、フレーム毎に更新されない。PPコマンドバッファ128は、例えば、図1のCPU102上で動作するグラフィックドライバによって、後処理オブジェクト134がアイドルとなっている任意の時間に、更新されてもよい。しかしながら、かかる更新は、如何なる特定の画像の表示とも同期されない。代わりに、PPコマンドバッファ129の更新は、一般的に、更新後に次のフレームに対して実施される。複数の更新が成される場合には、全ての更新が同じフレームに対して実施されることは保証されない。
[0114]当該技術においては公知のように、GPUは、複数のディスプレイデバイスを駆動するための複数のディスプレイヘッドを用いて設計されている。別個のスキャンアウトエンジンが、通常、各ディスプレイヘッドに提供される。これは、異なるディスプレイデバイスが、異なるピクセル又はフレームレートで動作することがあり、又は、異なるピクセルフォーマットの要件を有することがあるからである。
[0122]上述したように、後処理は、多様なオペレーションを含んでいていてもよい。本発明の範囲を限定せずに、後処理オペレーションの幾つかの例を、ここで説明する。
[0145]上述したように、後処理プログラムは、PPコマンドバッファにグラフィックドライバプログラムによって書き込まれる。このドライバは、コマンドを直接に(例えば、図1の実施の形態では、システムバス106を介してPPコマンドバッファ129のメモリ位置にコマンドを伝送することによって)書き込んでもよく、又は、間接的に(例えば、図7を参照して上述したように、WRPPコマンドをレンダリングコマンドバッファ128に書き込むことによって)書き込むことができる。
[0150]上述したように、本発明の実施の形態は、GPUの実行コアにおいて利用可能な膨大な処理パワーを、ディスプレイ周期でのピクセル処理に活用することを可能にする。さらに、本明細書に説明した後処理オブジェクトのプログラム能力は、実行することができるディスプレイの後処理の量及び種類に関して、従来の特定用途回路で達成することができたものよりも、相当に優れたフレキシビリティをもたらす。また更に、本発明の幾つかの実施の形態によれば、従来のGPUにおける特定用途の後処理回路の量を相当に削減するか、又は排除することが可能となり、チップ面積及び消費電力に関する利点がもたらされる。
Claims (24)
- 複数のオブジェクトを実行するよう構成されたマルチプロセッサを備え、
前記複数のオブジェクトが、
画像データを生成するための第1のシーケンスのプログラム命令を実行するよう構成されたレンダリングオブジェクトと、
前記画像データからフレームのピクセルデータを生成するための第2のシーケンスのプログラム命令を実行するよう構成された後処理オブジェクトと、を含み、
前記マルチプロセッサが、
前記複数のオブジェクトの実行を制御するよう構成された調停ユニットと、
フレームの生成されたピクセルデータをディスプレイポートに等時間間隔で伝送するよう構成され、且つ、トリガ信号を前記調停ユニットに周期的に伝送するよう結合されたスキャンアウトエンジンと、を有し、
前記調停ユニットが、更に、前記トリガ信号に応答して後処理オブジェクトを動作させて新規フレームのピクセルデータを生成するよう構成されている、グラフィックプロセッサ。 - 前記マルチプロセッサが、
レンダリングオブジェクトを実行するよう構成された第1のプログラム可能な処理エンジンと、
後処理オブジェクトを実行するよう構成された第2のプログラム可能な処理エンジンと、を有する請求項1記載のグラフィックプロセッサ。 - 前記マルチプロセッサが、
コンテキスト切り替え可能な処理コアと、
前記複数の処理オブジェクトの各々に対応するそれぞれのコンテキストを維持するよう構成されたコンテキストマネージャと、を有し、
前記調停ユニットが、更に、前記後処理オブジェクトに対応するコンテキストが前記トリガ信号に応答してアクティブ化されるよう、前記コンテキストマネージャによって維持されている前記コンテキストからの現在のコンテキストの選択を制御する、請求項1記載のグラフィックプロセッサ。 - 複数のコンテキスト間で切り替え可能であるように構成され、更に、前記複数のコンテキストのうち切り替えられた一つのコンテキストに関連するプログラム命令を実行するよう構成されたプログラム可能な実行コアと、
前記実行コアに結合され、且つ、前記複数のコンテキストのうち異なるコンテキスト間での前記実行コアの切り替えを制御するよう構成された調停ユニットと、
フレームの生成されたピクセルデータをディスプレイポートに等時間間隔で伝送するよう構成され、且つ、トリガ信号を前記調停ユニットに伝送するよう結合されたスキャンアウトエンジンと、を備え、
前記複数のコンテキストが、
画像データを生成するための第1のシーケンスのプログラム命令と関連を有しているレンダリングコンテキストと、
前記画像データからフレームのピクセルデータを生成するための第2のシーケンスのプログラム命令と関連を有する後処理コンテキストと、を含み、
前記調停ユニットが、更に、トリガ信号に応答して、前記実行コアを前記後処理コンテキストに切り替えるよう構成されている、グラフィックプロセッサ。 - 前記スキャンアウトエンジンが、更に、前記トリガ信号を、フレーム毎に一度、伝送するよう構成されている、請求項4記載のグラフィックプロセッサ。
- 前記スキャンアウトエンジンは、更に、前記トリガ信号がフレーム終端イベントと固定の時間関係を有するように構成されている、請求項5記載のグラフィックプロセッサ。
- 前記調停ユニットは、更に、フレーム完了イベントが前記第2のシーケンスのプログラム命令によって検出されるまでの間、前記実行コアを維持し、次いで、前記実行コアを前記レンダリングコンテキストへ切り替えるよう構成されている、請求項4記載のグラフィックプロセッサ。
- 前記フレーム完了イベントは、前記第2のシーケンスのプログラム命令における、無条件ジャンプ命令の発生に対応しており、該無条件命令は、前記第2のシーケンスのプログラム命令の開始点に向けられている、請求項7記載のグラフィックプロセッサ。
- 前記第1のシーケンスのプログラム命令は、更に、複数の画像バッファのうちの一つを選択する命令と、前記画像データを選択した画像バッファに書き込む命令を含む、請求項4記載のグラフィックプロセッサ。
- 前記第2のシーケンスのプログラム命令が、更に、前記画像データを前記複数の画像バッファのうち一以上から読み取る命令を含む、請求項9記載のグラフィックプロセッサ。
- 前記第1のシーケンスのプログラム命令が、更に、前記選択された画像バッファ用のインデックス値をインデックス記憶位置に書き込むための命令を含み、前記インデックス値を書き込む該命令は、前記画像データを前記選択された画像バッファに書き込むための前記命令の実行後に実行され、
前記第2のシーケンスのプログラム命令は、更に、前記インデックス記憶位置から前記インデックス値を読み取るための命令を含む、請求項10記載のグラフィックプロセッサ。 - 前記第2のシーケンスのプログラム命令は、更に、前記インデックス記憶位置から読み取られた前記インデックス値が該インデックス記憶位置から以前に読み取られた古いインデックス値と異なるか否かを条件とする少なくとも一つの命令を含む、請求項11記載のグラフィックプロセッサ。
- 条件付きの前記少なくとも一つの命令は、前記複数の画像バッファのうち一つを、前記レンダリングコンテキストによる後の使用のために解放する命令を含む、請求項12記載のグラフィックプロセッサ。
- 前記第2のシーケンスのプログラム命令は、複数のフレームバッファのうち一つを選択するための命令と、選択されたフレームバッファにフレーム用のピクセルデータを書き込むための命令と、を含む、請求項4記載のグラフィックプロセッサ。
- 前記スキャンアウトエンジンは、更に、前記複数のフレームバッファのうち一つを特定するディスプレイインデックス値を第1の記憶位置から読み取り、且つ、フレーム用のピクセルデータを特定されたフレームバッファから読み取るように構成されており、
前記第2のシーケンスのプログラム命令は、更に、前記選択されたフレームバッファに対応する前記ディスプレイインデックス値を前記第1の記憶位置に、前記フレーム用の前記ピクセルデータの前記選択されたフレームバッファへの書き込みが完了した後に、書き込むための命令を含む、請求項14記載のグラフィックプロセッサ。 - 各々が画像用のフラグメントデータを格納するよう構成された複数の画像バッファと、
各々がフレーム用のピクセルデータを格納するよう構成された複数のフレームバッファと、
複数のコンテキストのうちの切り替えられた一つのコンテキストに関連する命令を実行するように該複数のコンテキスト間で切り替え可能であるよう構成されたプログラム可能な実行コア、及び
前記実行コアに結合され、且つ、前記複数のコンテキストのうち異なるコンテキスト間での前記実行コアの切り替えを制御するよう構成された調停ユニット、
を有するマルチプロセッサと、
フレームのピクセルデータを、前記フレームバッファからディスプレイポートへ等時間間隔で伝送するよう構成され、且つ、トリガ信号を、前記マルチプロセッサの前記調停ユニットへ周期的に伝送するよう結合されたスキャンアウトエンジンと、を備え、
前記複数のコンテキストが、
複数の画像用のフラグメントデータを生成するための命令、及び、各画像用の前記フラグメントデータを前記画像バッファのうちの一つに書き込むための命令を含む第1のシーケンスのプログラム命令に関連を有するレンダリングコンテキストと、
前記画像バッファ内の前記フラグメントデータからフレームのピクセルデータを生成するための命令、及び、前記フレームバッファのうち一つに前記フレーム用の前記ピクセルデータを書き込むための命令を含む第2のシーケンスのプログラム命令に関連を有する後処理コンテキストと、を含み、
前記調停ユニットが、更に、前記トリガ信号に応答して、前記実行コアを前記後処理コンテキストへ切り替えるよう構成されている、グラフィック処理システム。 - 画像を生成するための方法であって、
プロセッサの共有実行コア内で、第1のシーケンスのプログラム命令に応答して画像用のフラグメントデータを生成するレンダリングオブジェクトを動作させるステップと、
前記レンダリングオブジェクトの動作と並列して、ディスプレイデバイスにフレームのピクセルデータを等時間間隔で供給するようスキャンアウトエンジンを動作させるステップであって、該スキャンアウトエンジンが周期的にトリガ信号を生成する、該ステップと、
前記トリガ信号に応答して、前記プロセッサの前記実行コア内で、第2のシーケンスのプログラム命令に応答して一以上の画像用の前記フラグメントデータから新規フレームのピクセルデータを生成する後処理オブジェクトを動作させるステップであって、前記新規フレームのピクセルデータが前記スキャンアウトエンジンに利用可能とされる、該ステップと、を含む方法。 - 前記トリガ信号は、フレーム終端イベントに固定の時間関係を有する、請求項17記載の方法。
- 前記レンダリングオブジェクトの動作が、前記後処理オブジェクトの動作の間、一時停止され、前記後処理オブジェクトが前記新規フレームのピクセルデータを生成し終えた後に再開される、請求項17記載の方法。
- 前記第2のシーケンスのプログラム命令が、画像用の前記フラグメントデータをダウンフィルタリングするための命令を含む、請求項17記載の方法。
- 前記第2のシーケンスのプログラム命令が、画像用の前記フラグメントデータをアップフィルタリングするための命令を含む、請求項17記載の方法。
- 前記第2のシーケンスのプログラム命令が、前記フレームの各ピクセル用にLCDオーバードライブ値を計算するための命令を含む、請求項17記載の方法。
- 前記第2のシーケンスのプログラム命令が、二以上の異なる画像用のフラグメントデータを用いて、合成画像を形成するための命令を含む、請求項17記載の方法。
- 前記第2のシーケンスのプログラム命令が、前記画像を表面にマッピングするための命令を含む、請求項17記載の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/019,414 US7586492B2 (en) | 2004-12-20 | 2004-12-20 | Real-time display post-processing using programmable hardware |
PCT/US2005/045834 WO2006068985A2 (en) | 2004-12-20 | 2005-12-14 | Real-time display post-processing using programmable hardware |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008524720A JP2008524720A (ja) | 2008-07-10 |
JP4620129B2 true JP4620129B2 (ja) | 2011-01-26 |
Family
ID=36595080
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007546981A Active JP4620129B2 (ja) | 2004-12-20 | 2005-12-14 | プログラム可能なハードウェアを用いたリアルタイムディスプレイの後処理 |
Country Status (6)
Country | Link |
---|---|
US (1) | US7586492B2 (ja) |
JP (1) | JP4620129B2 (ja) |
KR (2) | KR20090045349A (ja) |
CN (1) | CN101080698B (ja) |
TW (1) | TWI406185B (ja) |
WO (1) | WO2006068985A2 (ja) |
Families Citing this family (91)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6963348B2 (en) * | 2002-05-31 | 2005-11-08 | Nvidia Corporation | Method and apparatus for display image adjustment |
JP4260734B2 (ja) * | 2004-12-21 | 2009-04-30 | 株式会社ソニー・コンピュータエンタテインメント | 描画処理装置、ラスタライザ、および描画処理方法 |
US20060282604A1 (en) * | 2005-05-27 | 2006-12-14 | Ati Technologies, Inc. | Methods and apparatus for processing graphics data using multiple processing circuits |
US20070038939A1 (en) * | 2005-07-11 | 2007-02-15 | Challen Richard F | Display servers and systems and methods of graphical display |
US7463263B2 (en) * | 2005-07-15 | 2008-12-09 | Sap Portals Israel Ltd. | Declarative specification of model visualizations |
GB0519597D0 (en) * | 2005-09-26 | 2005-11-02 | Imagination Tech Ltd | Scalable multi-threaded media processing architecture |
US7397478B2 (en) * | 2005-09-29 | 2008-07-08 | Intel Corporation | Various apparatuses and methods for switching between buffers using a video frame buffer flip queue |
US8466859B1 (en) * | 2005-12-06 | 2013-06-18 | Nvidia Corporation | Display illumination response time compensation system and method |
WO2007095127A1 (en) * | 2006-02-10 | 2007-08-23 | Qualcomm Mems Technologies, Inc. | Method and system for updating of displays showing deterministic content |
US8952974B2 (en) * | 2006-04-20 | 2015-02-10 | Cisco Technology, Inc. | Latency reduction in a display device |
US7882380B2 (en) * | 2006-04-20 | 2011-02-01 | Nvidia Corporation | Work based clock management for display sub-system |
US8130227B2 (en) * | 2006-05-12 | 2012-03-06 | Nvidia Corporation | Distributed antialiasing in a multiprocessor graphics system |
US7937606B1 (en) | 2006-05-18 | 2011-05-03 | Nvidia Corporation | Shadow unit for shadowing circuit status |
US8493388B2 (en) * | 2006-08-09 | 2013-07-23 | Siemens Medical Solutions Usa, Inc. | Modular volume rendering using visual programming |
SG140508A1 (en) * | 2006-08-31 | 2008-03-28 | St Microelectronics Asia | Multimode filter for de-blocking and de-ringing |
US7876313B2 (en) * | 2006-09-29 | 2011-01-25 | Intel Corporation | Graphics controller, display controller and method for compensating for low response time in displays |
JP2008098911A (ja) * | 2006-10-11 | 2008-04-24 | Sony Corp | 画像処理装置および方法、並びにプログラム |
WO2008044098A1 (en) * | 2006-10-13 | 2008-04-17 | Freescale Semiconductor, Inc. | Image processing apparatus for superimposing windows displaying video data having different frame rates |
US8149242B2 (en) * | 2006-11-10 | 2012-04-03 | Sony Computer Entertainment Inc. | Graphics processing apparatus, graphics library module and graphics processing method |
US8269782B2 (en) * | 2006-11-10 | 2012-09-18 | Sony Computer Entertainment Inc. | Graphics processing apparatus |
JP4968778B2 (ja) * | 2006-11-27 | 2012-07-04 | ルネサスエレクトロニクス株式会社 | 表示制御用半導体集積回路 |
US8134567B1 (en) * | 2007-11-06 | 2012-03-13 | Nvidia Corporation | Active raster composition and error checking in hardware |
US7999815B1 (en) * | 2007-11-06 | 2011-08-16 | Nvdia Corporation | Active raster composition and error checking in hardware |
US9292069B1 (en) * | 2007-11-12 | 2016-03-22 | Nvidia Corporation | System and method for controlling mode switches in hardware |
US8826294B2 (en) | 2007-12-26 | 2014-09-02 | Advanced Micro Devices, Inc. | Efficient state management system |
US9418171B2 (en) | 2008-03-04 | 2016-08-16 | Apple Inc. | Acceleration of rendering of web-based content |
US8477143B2 (en) | 2008-03-04 | 2013-07-02 | Apple Inc. | Buffers for display acceleration |
KR100948510B1 (ko) * | 2008-04-21 | 2010-03-23 | 주식회사 코아로직 | 하드웨어 방식의 벡터 그래픽 가속기, 그 가속기를 포함한어플리케이션 프로세서 및 단말기, 및 그 프로세서에서그래픽 가속방법 |
US8578192B2 (en) | 2008-06-30 | 2013-11-05 | Intel Corporation | Power efficient high frequency display with motion blur mitigation |
US8319780B2 (en) * | 2008-07-30 | 2012-11-27 | Nvidia Corporation | System, method, and computer program product for synchronizing operation of a first graphics processor and a second graphics processor in order to secure communication therebetween |
US8373708B2 (en) * | 2008-07-30 | 2013-02-12 | Nvidia Corporation | Video processing system, method, and computer program product for encrypting communications between a plurality of graphics processors |
US20100141664A1 (en) * | 2008-12-08 | 2010-06-10 | Rawson Andrew R | Efficient GPU Context Save And Restore For Hosted Graphics |
KR102057881B1 (ko) * | 2009-02-06 | 2019-12-20 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시 장치 구동 방법 |
US8243088B2 (en) * | 2009-02-26 | 2012-08-14 | Presagis | Two dimensional memory access controller |
US8624907B2 (en) * | 2009-06-26 | 2014-01-07 | Intel Corporation | Graphics analysis techniques |
US8405666B2 (en) | 2009-10-08 | 2013-03-26 | Advanced Micro Devices, Inc. | Saving, transferring and recreating GPU context information across heterogeneous GPUs during hot migration of a virtual machine |
GB0922126D0 (en) | 2009-12-17 | 2010-02-03 | Advanced Risc Mach Ltd | Graphics processing systems |
US8730251B2 (en) * | 2010-06-07 | 2014-05-20 | Apple Inc. | Switching video streams for a display without a visible interruption |
CN101976183B (zh) * | 2010-09-27 | 2012-02-22 | 广东威创视讯科技股份有限公司 | 一种多窗口图像同时更新时图像更新的方法及装置 |
WO2012106419A1 (en) | 2011-02-03 | 2012-08-09 | L3 Communications Corporation | Graphics processing architecture for an fpga |
US8640047B2 (en) * | 2011-06-01 | 2014-01-28 | Micorsoft Corporation | Asynchronous handling of a user interface manipulation |
KR101926570B1 (ko) | 2011-09-14 | 2018-12-10 | 삼성전자주식회사 | 포스트 프레그먼트 쉐이더를 사용하는 그래픽 처리 방법 및 장치 |
CN103024404A (zh) * | 2011-09-23 | 2013-04-03 | 华晶科技股份有限公司 | 处理影像旋转的方法与装置 |
WO2013048532A1 (en) | 2011-10-01 | 2013-04-04 | Intel Corporation | Using a graphics engine to process print requests |
WO2013097071A1 (en) * | 2011-12-26 | 2013-07-04 | Intel Corporation | Direct link synchronization communication between co-processors |
US9626216B2 (en) * | 2012-05-09 | 2017-04-18 | Nvidia Corporation | Graphics processing unit sharing between many applications |
CN102810294A (zh) * | 2012-08-01 | 2012-12-05 | 京东方科技集团股份有限公司 | 一种显示方法、装置及系统 |
TWI540466B (zh) | 2012-09-06 | 2016-07-01 | 財團法人工業技術研究院 | 可摺疊式顯示器及其影像處理方法 |
DE102013219581B4 (de) * | 2012-10-02 | 2016-11-24 | Nvidia Corporation | Apparat, Verfahren und Computer-Programm-Produkt zum Bereitstellen einer dynamischen Anzeigeauffrischung |
US8797340B2 (en) * | 2012-10-02 | 2014-08-05 | Nvidia Corporation | System, method, and computer program product for modifying a pixel value as a function of a display duration estimate |
US8937623B2 (en) | 2012-10-15 | 2015-01-20 | Apple Inc. | Page flipping with backend scaling at high resolutions |
US9489245B2 (en) * | 2012-10-26 | 2016-11-08 | Nvidia Corporation | Work-queue-based graphics processing unit work creation |
US9135081B2 (en) * | 2012-10-26 | 2015-09-15 | Nvidia Corporation | Work-queue-based graphics processing unit work creation |
US20140184629A1 (en) * | 2012-12-31 | 2014-07-03 | Nvidia Corporation | Method and apparatus for synchronizing a lower bandwidth graphics processor with a higher bandwidth display using framelock signals |
US9086813B2 (en) * | 2013-03-15 | 2015-07-21 | Qualcomm Incorporated | Method and apparatus to save and restore system memory management unit (MMU) contexts |
US9646412B1 (en) * | 2013-07-19 | 2017-05-09 | Dassault Systemes Solidworks Corporation | Pre-sorted order independent transparency |
US9940686B2 (en) * | 2014-05-14 | 2018-04-10 | Intel Corporation | Exploiting frame to frame coherency in a sort-middle architecture |
JP6812973B2 (ja) * | 2015-08-11 | 2021-01-13 | ソニー株式会社 | 情報処理装置、および情報処理方法、並びにプログラム |
JP6489985B2 (ja) * | 2015-09-24 | 2019-03-27 | ルネサスエレクトロニクス株式会社 | プログラム開発支援装置およびプログラム開発支援ソフトウェア |
US10068554B2 (en) | 2016-08-02 | 2018-09-04 | Qualcomm Incorporated | Systems and methods for conserving power in refreshing a display panel |
KR102606693B1 (ko) * | 2016-08-23 | 2023-11-28 | 삼성전자 주식회사 | 전자 장치 및 전자 장치의 동작 제어 방법 |
US10147227B2 (en) * | 2017-02-17 | 2018-12-04 | Microsoft Technology Licensing, Llc | Variable rate shading |
US10115223B2 (en) * | 2017-04-01 | 2018-10-30 | Intel Corporation | Graphics apparatus including a parallelized macro-pipeline |
CN107220019B (zh) * | 2017-05-15 | 2021-01-08 | 固安县朔程燃气有限公司 | 一种基于动态vsync信号的渲染方法、移动终端及存储介质 |
JP6612292B2 (ja) | 2017-05-17 | 2019-11-27 | 株式会社ソニー・インタラクティブエンタテインメント | 変換システム、映像出力装置及び変換方法 |
CA3010471C (en) * | 2017-07-06 | 2024-04-23 | Aidan Fabius | Display buffering methods and systems |
US10853965B2 (en) | 2017-08-07 | 2020-12-01 | Standard Cognition, Corp | Directional impression analysis using deep learning |
US10474988B2 (en) | 2017-08-07 | 2019-11-12 | Standard Cognition, Corp. | Predicting inventory events using foreground/background processing |
US10445694B2 (en) | 2017-08-07 | 2019-10-15 | Standard Cognition, Corp. | Realtime inventory tracking using deep learning |
US10474991B2 (en) | 2017-08-07 | 2019-11-12 | Standard Cognition, Corp. | Deep learning-based store realograms |
US11200692B2 (en) | 2017-08-07 | 2021-12-14 | Standard Cognition, Corp | Systems and methods to check-in shoppers in a cashier-less store |
US11232687B2 (en) | 2017-08-07 | 2022-01-25 | Standard Cognition, Corp | Deep learning-based shopper statuses in a cashier-less store |
US11250376B2 (en) | 2017-08-07 | 2022-02-15 | Standard Cognition, Corp | Product correlation analysis using deep learning |
US11023850B2 (en) | 2017-08-07 | 2021-06-01 | Standard Cognition, Corp. | Realtime inventory location management using deep learning |
US10650545B2 (en) | 2017-08-07 | 2020-05-12 | Standard Cognition, Corp. | Systems and methods to check-in shoppers in a cashier-less store |
US11232531B2 (en) * | 2017-08-29 | 2022-01-25 | Intel Corporation | Method and apparatus for efficient loop processing in a graphics hardware front end |
US10957020B2 (en) * | 2017-12-04 | 2021-03-23 | Nvidia Corporation | Systems and methods for frame time smoothing based on modified animation advancement and use of post render queues |
CN108156520B (zh) * | 2017-12-29 | 2020-08-25 | 珠海市君天电子科技有限公司 | 视频播放方法、装置、电子设备及存储介质 |
US10636392B2 (en) * | 2018-05-02 | 2020-04-28 | Apple Inc. | Electronic display partial image frame update systems and methods |
US10269167B1 (en) | 2018-05-21 | 2019-04-23 | Apple Inc. | Indirect command buffers for graphics processing |
CA3044477A1 (en) | 2018-06-01 | 2019-12-01 | Gregory Szober | Display buffering methods and systems |
JP6499364B1 (ja) * | 2018-09-26 | 2019-04-10 | 株式会社Cygames | 情報処理プログラム、端末装置、及び情報処理方法 |
CN111400024B (zh) * | 2019-01-03 | 2023-10-10 | 百度在线网络技术(北京)有限公司 | 渲染过程中的资源调用方法、装置和渲染引擎 |
US11164496B2 (en) | 2019-01-04 | 2021-11-02 | Channel One Holdings Inc. | Interrupt-free multiple buffering methods and systems |
US11232575B2 (en) | 2019-04-18 | 2022-01-25 | Standard Cognition, Corp | Systems and methods for deep learning-based subject persistence |
CN112925592A (zh) * | 2019-12-05 | 2021-06-08 | 超威半导体公司 | 渲染主页面的内核软件驱动的颜色重新映射 |
US11303853B2 (en) | 2020-06-26 | 2022-04-12 | Standard Cognition, Corp. | Systems and methods for automated design of camera placement and cameras arrangements for autonomous checkout |
US11361468B2 (en) | 2020-06-26 | 2022-06-14 | Standard Cognition, Corp. | Systems and methods for automated recalibration of sensors for autonomous checkout |
TWI756771B (zh) * | 2020-08-05 | 2022-03-01 | 偉詮電子股份有限公司 | 影像轉換方法 |
CN115225615B (zh) * | 2022-06-30 | 2024-02-23 | 如你所视(北京)科技有限公司 | 虚幻引擎像素流送方法及装置 |
CN115223516B (zh) * | 2022-09-20 | 2022-12-13 | 深圳市优奕视界有限公司 | 图形渲染与lcd驱动一体化芯片及相关方法和设备 |
Family Cites Families (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2575885B1 (fr) * | 1985-01-04 | 1987-02-20 | Thomson Csf | Renforcateur de contraste pour images video |
GB2181318B (en) * | 1985-10-04 | 1989-12-28 | Sony Corp | Two-dimensional finite impulse response filters |
WO1992009947A1 (en) * | 1990-11-30 | 1992-06-11 | Vpl Research, Inc. | Method and apparatus for rendering graphical images |
FR2680292B1 (fr) * | 1991-08-09 | 1993-11-12 | Sgs Thomson Microelectronics Sa | Filtre bidimensionnel a reponse impulsionnelle finie. |
JP3278525B2 (ja) * | 1994-02-28 | 2002-04-30 | 株式会社東芝 | 周波数データ変換装置およびメータ装置 |
JPH10187124A (ja) * | 1996-12-24 | 1998-07-14 | Sony Corp | 描画装置および描画方法 |
JP2000514987A (ja) * | 1997-03-12 | 2000-11-07 | 松下電器産業株式会社 | Hdtvダウン変換システムのためのアップサンプリングフィルタおよび半画素生成器 |
DE69909437T2 (de) * | 1998-02-17 | 2004-04-15 | Sun Microsystems, Inc., Santa Clara | Graphisches system mit superabtasten mit veränderlicher auflösung |
US6188394B1 (en) * | 1998-08-28 | 2001-02-13 | Ati Technologies, Inc. | Method and apparatus for video graphics antialiasing |
US6243107B1 (en) * | 1998-08-10 | 2001-06-05 | 3D Labs Inc., Ltd. | Optimization of a graphics processor system when rendering images |
US6374279B1 (en) * | 1999-02-22 | 2002-04-16 | Nvidia U.S. Investment Company | System and method for increasing dual FIR filter efficiency |
US6496160B1 (en) * | 1999-04-29 | 2002-12-17 | Evans & Sutherland Computer Corporation | Stroke to raster converter system |
US6353439B1 (en) * | 1999-12-06 | 2002-03-05 | Nvidia Corporation | System, method and computer program product for a blending operation in a transform module of a computer graphics pipeline |
US6452595B1 (en) * | 1999-12-06 | 2002-09-17 | Nvidia Corporation | Integrated graphics processing unit with antialiasing |
US6646688B1 (en) * | 2000-11-10 | 2003-11-11 | Koninklijke Philips Electronics N.V. | High quality video and graphics pipeline |
US6680739B1 (en) * | 2000-11-17 | 2004-01-20 | Hewlett-Packard Development Company, L.P. | Systems and methods for compositing graphical data |
US6919900B2 (en) * | 2001-03-23 | 2005-07-19 | Microsoft Corporation | Methods and systems for preparing graphics for display on a computing device |
US7038690B2 (en) * | 2001-03-23 | 2006-05-02 | Microsoft Corporation | Methods and systems for displaying animated graphics on a computing device |
US6885374B2 (en) * | 2001-06-29 | 2005-04-26 | Intel Corporation | Apparatus, method and system with a graphics-rendering engine having a time allocator |
JP2003029713A (ja) * | 2001-07-06 | 2003-01-31 | Internatl Business Mach Corp <Ibm> | 液晶表示装置、液晶ディスプレイ駆動回路、液晶ディスプレイの駆動方法、およびプログラム |
US7234144B2 (en) * | 2002-01-04 | 2007-06-19 | Microsoft Corporation | Methods and system for managing computational resources of a coprocessor in a computing system |
US6778188B2 (en) * | 2002-02-28 | 2004-08-17 | Sun Microsystems, Inc. | Reconfigurable hardware filter for texture mapping and image processing |
US6731288B2 (en) * | 2002-03-01 | 2004-05-04 | 3Dlabs Inc., Ltd. | Graphics engine with isochronous context switching |
DE60317001D1 (de) * | 2002-03-12 | 2007-12-06 | Sun Microsystems Inc | Dynamische Anpassung der Musterdichte und/oder der Anzahl der Wiedergabedurchgänge in einem Graphiksystem |
US6776186B2 (en) * | 2002-06-07 | 2004-08-17 | Machine Design Specialists, Inc. | Dispensing tool for evacuating and charging a fluid system |
US20050140688A1 (en) * | 2003-12-29 | 2005-06-30 | Kim Pallister | Method and mechanism for programmable filtering of texture map data in 3D graphics subsystems |
-
2004
- 2004-12-20 US US11/019,414 patent/US7586492B2/en active Active
-
2005
- 2005-12-14 CN CN2005800433755A patent/CN101080698B/zh active Active
- 2005-12-14 WO PCT/US2005/045834 patent/WO2006068985A2/en active Application Filing
- 2005-12-14 JP JP2007546981A patent/JP4620129B2/ja active Active
- 2005-12-14 KR KR1020097005535A patent/KR20090045349A/ko not_active Application Discontinuation
- 2005-12-14 KR KR1020077016763A patent/KR100902973B1/ko active IP Right Grant
- 2005-12-16 TW TW094144641A patent/TWI406185B/zh active
Also Published As
Publication number | Publication date |
---|---|
KR20070091356A (ko) | 2007-09-10 |
US20060132491A1 (en) | 2006-06-22 |
US7586492B2 (en) | 2009-09-08 |
KR20090045349A (ko) | 2009-05-07 |
WO2006068985A3 (en) | 2007-01-11 |
CN101080698B (zh) | 2010-08-11 |
WO2006068985A2 (en) | 2006-06-29 |
CN101080698A (zh) | 2007-11-28 |
KR100902973B1 (ko) | 2009-06-15 |
JP2008524720A (ja) | 2008-07-10 |
TW200632775A (en) | 2006-09-16 |
TWI406185B (zh) | 2013-08-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4620129B2 (ja) | プログラム可能なハードウェアを用いたリアルタイムディスプレイの後処理 | |
US10120187B2 (en) | Sub-frame scanout for latency reduction in virtual reality applications | |
US6816161B2 (en) | Vertex assembly buffer and primitive launch buffer | |
US6806883B2 (en) | System and method for handling display device requests for display data from a frame buffer | |
US5835096A (en) | Rendering system using 3D texture-processing hardware for accelerated 2D rendering | |
US5701444A (en) | Three-dimensional graphics subsystem with enhanced support for graphical user interface | |
US5727192A (en) | Serial rendering system with auto-synchronization on frame blanking | |
US5798770A (en) | Graphics rendering system with reconfigurable pipeline sequence | |
US5764243A (en) | Rendering architecture with selectable processing of multi-pixel spans | |
US5764228A (en) | Graphics pre-processing and rendering system | |
US7941645B1 (en) | Isochronous pipelined processor with deterministic control | |
US6025853A (en) | Integrated graphics subsystem with message-passing architecture | |
US8074224B1 (en) | Managing state information for a multi-threaded processor | |
US5815166A (en) | Graphics subsystem with slaveable rasterizer | |
US6924808B2 (en) | Area pattern processing of pixels | |
US6864892B2 (en) | Graphics data synchronization with multiple data paths in a graphics accelerator | |
US7484076B1 (en) | Executing an SIMD instruction requiring P operations on an execution unit that performs Q operations at a time (Q<P) | |
US7545380B1 (en) | Sequencing of displayed images for alternate frame rendering in a multi-processor graphics system | |
US6952217B1 (en) | Graphics processing unit self-programming | |
US7310103B2 (en) | Pipelined 2D viewport clip circuit | |
US6833831B2 (en) | Synchronizing data streams in a graphics processor | |
US6867778B2 (en) | End point value correction when traversing an edge using a quantized slope value | |
US6963342B2 (en) | Arbitration scheme for efficient parallel processing | |
US7145570B2 (en) | Magnified texture-mapped pixel performance in a single-pixel pipeline | |
US6885375B2 (en) | Stalling pipelines in large designs |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100601 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100820 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100928 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101027 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131105 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4620129 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |