JP4260734B2 - 描画処理装置、ラスタライザ、および描画処理方法 - Google Patents
描画処理装置、ラスタライザ、および描画処理方法 Download PDFInfo
- Publication number
- JP4260734B2 JP4260734B2 JP2004368813A JP2004368813A JP4260734B2 JP 4260734 B2 JP4260734 B2 JP 4260734B2 JP 2004368813 A JP2004368813 A JP 2004368813A JP 2004368813 A JP2004368813 A JP 2004368813A JP 4260734 B2 JP4260734 B2 JP 4260734B2
- Authority
- JP
- Japan
- Prior art keywords
- primitive
- pass
- processing
- data
- path
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T15/00—3D [Three Dimensional] image rendering
- G06T15/005—General purpose rendering architectures
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T15/00—3D [Three Dimensional] image rendering
- G06T15/50—Lighting effects
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T15/00—3D [Three Dimensional] image rendering
- G06T15/50—Lighting effects
- G06T15/80—Shading
Landscapes
- Engineering & Computer Science (AREA)
- Computer Graphics (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Image Processing (AREA)
- Image Generation (AREA)
Description
Claims (15)
- 描画プリミティブに対する描画処理を複数の演算処理に分割して処理するマルチパスレンダリングを行う描画処理装置であって、
前記描画処理を分割してなる演算処理である各演算パスで処理される描画プリミティブに関するデータを生成するプリミティブ生成部と、
前記プリミティブ生成部から入力される各演算パスの描画プリミティブに関するデータをラスタライズしてピクセルデータを順次生成するラスタライザと、
前記ピクセルデータに対して各演算パスの命令をパイプライン処理によって実行するシェーダとを含み、
前記シェーダは、現演算パスの最初のピクセルデータが前記パイプライン処理の最終段に到達する前に、所定の時間余裕をもってパス切り替え信号を前記プリミティブ生成部に供給し、
前記プリミティブ生成部は、前記パス切り替え信号の供給を受けたことを契機に、現演算パスの描画プリミティブに関するデータの生成を中断し、次の演算パスの描画プリミティブに関するデータの生成を開始することを特徴とする描画処理装置。 - 前記所定の時間余裕は、前記プリミティブ生成部により描画プリミティブの生成が開始されてからその描画プリミティブが前記ラスタライザによるラスタライズ処理に投入されるまでに要する時間に応じて設定されることを特徴とする請求項1に記載の描画処理装置。
- 前記ラスタライザは、前記描画プリミティブに関するデータをデジタル微分解析処理によってピクセルデータに変換するデジタル微分解析部を含み、
前記所定の時間余裕は、前記プリミティブ生成部により描画プリミティブの生成が開始されてからその描画プリミティブが前記デジタル微分解析部によるデジタル微分解析処理に投入される直前までに要する時間に応じて設定されることを特徴とする請求項1に記載の描画処理装置。 - 前記所定の時間余裕に応じて前記パイプライン処理の最終段から数えた残余段数を設定し、前記シェーダは、現演算パスの最初のピクセルデータが前記パイプライン処理の最終段よりも前記残余段数分だけ手前の位置に達したとき、前記パス切り替え信号を前記プリミティブ生成部に供給することを特徴とする請求項1から3のいずれかに記載の描画処理装置。
- 前記シェーダは、現演算パスの最初のピクセルデータが前記パイプライン処理の最終段に到達したとき、現演算パスのピクセルデータの投入を停止させるためのピクセル投入停止信号を前記ラスタライザに供給し、
前記ラスタライザは、前記ピクセル投入停止信号の供給を受けたことを契機に、現演算パスで処理対象となっている描画プリミティブに関するデータのラスタライズ処理を中断し、次の演算パスで処理対象となる描画プリミティブに関するデータのラスタライズ処理に切り替えることを特徴とする請求項1から4のいずれかに記載の描画処理装置。 - 前記ラスタライザは、前記プリミティブ生成部から入力される描画プリミティブに関するデータを一時的に保持するテンポラリバッファを含み、
前記シェーダは、前記パス切り替え信号を前記ラスタライザにも供給し、前記ラスタライザは、前記パス切り替え信号の供給を受けてから、前記ピクセル投入停止信号の供給を受けるまでの間、現演算パスの描画プリミティブに関するデータを前記テンポラリバッファにバッファリングしながらラスタライズ処理することを特徴とする請求項5に記載の描画処理装置。 - 前記ラスタライザは、前記ピクセル投入停止信号の供給を受けたとき、前記テンポラリバッファに残留する現演算パスの描画プリミティブに関するデータを破棄し、次の演算パスの描画プリミティブに関するデータを前記テンポラリバッファにバッファリングすることなくラスタライズ処理することを特徴とする請求項6に記載の描画処理装置。
- 前記ラスタライザは、前記テンポラリバッファから破棄した現演算パスの描画プリミティブ数を前記プリミティブ生成部に通知し、
前記プリミティブ生成部は、現演算パスの処理を再開する際、前記破棄した描画プリミティブ数分だけ戻って描画プリミティブに関するデータを生成し、前記ラスタライザに入力することを特徴とする請求項7に記載の描画処理装置。 - 描画プリミティブに対する描画処理を複数の演算処理に分割して処理するマルチパスレンダリングのために、前記描画処理を分割してなる演算処理である演算パス単位で描画プリミティブに関するデータをラスタライズ処理するラスタライザであって、
各演算パスの描画プリミティブに関するデータに対してデジタル微分解析に関するパラメータを設定するセットアップ処理部と、
前記セットアップ処理部から出力される前記描画プリミティブに関するデータを一時的に保持するテンポラリバッファと、
前記デジタル微分解析に関するパラメータにもとづいて前記描画プリミティブに関するデータをピクセルデータに変換するデジタル微分解析部と、
前記セットアップ処理部から前記デジタル微分解析部への前記描画プリミティブに関するデータの供給を、前記テンポラリバッファを介した間接的供給と前記テンポラリバッファを介さない直接的供給との間で切り替えるバッファ制御部とを含むことを特徴とするラスタライザ。 - 前記バッファ制御部は、当該ラスタライザにより生成されるピクセルデータをパイプライン処理するシェーダから、現演算パスの最初のピクセルデータが前記パイプライン処理の最終段に到達したことにより、現演算パスのピクセルデータの投入を停止させるためのピクセル投入停止信号を受けた場合に、現演算パスで処理対象となっている描画プリミティブに関するデータの前記デジタル微分解析部への供給を中断し、次の演算パスで処理対象となる描画プリミティブに関するデータの前記デジタル微分解析部への供給に切り替えることを特徴とする請求項9に記載のラスタライザ。
- 前記バッファ制御部は、当該ラスタライザにより生成されるピクセルデータをパイプライン処理するシェーダから、現演算パスの最初のピクセルデータが前記パイプライン処理の最終段に到達する前に所定の時間余裕をもってパス切り替え信号を受けた場合に、前記パス切り替え信号を受けてから、前記ピクセル投入停止信号を受けるまでの間、現演算パスの描画プリミティブに関するデータを前記テンポラリバッファにバッファリングしながら前記デジタル微分解析部へ供給することを特徴とする請求項10に記載のラスタライザ。
- 前記バッファ制御部は、前記ピクセル投入停止信号の供給を受けたとき、前記テンポラリバッファに残留する現演算パスの描画プリミティブに関するデータを破棄し、次の演算パスの描画プリミティブに関するデータを前記テンポラリバッファにバッファリングすることなく前記デジタル微分解析部に供給することを特徴とする請求項11に記載のラスタライザ。
- 描画プリミティブに対する描画処理を複数の演算処理に分割して処理するマルチパスレンダリングによる描画処理方法であって、
前記描画処理を分割してなる演算処理である各演算パスで処理される描画プリミティブに関するデータを生成するステップと、
生成された各演算パスの描画プリミティブに関するデータをラスタライズしてピクセルデータを順次生成するステップと、
前記ピクセルデータに対して各演算パスの命令をパイプライン処理によって実行するステップとを含み、
現演算パスの最初のピクセルデータが前記パイプライン処理の最終段に到達する前に、所定の時間余裕をもって、現演算パスの描画プリミティブに関するデータの生成を中断し、次の演算パスの描画プリミティブに関するデータの生成を開始するようにパス切り替えを制御することを特徴とする描画処理方法。 - 描画プリミティブに対する描画処理を複数の演算処理に分割して処理するマルチパスレンダリングのために、前記描画処理を分割してなる演算処理である演算パス単位で描画プリミティブに関するデータをラスタライズ処理する描画処理方法であって、
各演算パスの描画プリミティブに関するデータに対してデジタル微分解析に関するパラメータをセットアップするステップと、
前記デジタル微分解析に関するパラメータにもとづいて前記描画プリミティブをピクセル化するステップとを含み、
演算パスの切り替えの際、次の演算パスの最初の描画プリミティブに関するデータに対して前記デジタル微分解析に関するパラメータのセットアップが完了するまでは、現演算パスの描画プリミティブに関するデータをバッファリングしながらピクセル化することを特徴とする描画処理方法。 - 演算パスの切り替えの際、次の演算パスの最初の描画プリミティブに関するデータに対して前記デジタル微分解析に関するパラメータのセットアップが完了したとき、バッファリングされた現演算パスの描画プリミティブに関するデータを破棄し、次の演算パスの描画プリミティブに関するデータをバッファリングすることなくピクセル化することを特徴とする請求項14に記載の描画処理方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004368813A JP4260734B2 (ja) | 2004-12-21 | 2004-12-21 | 描画処理装置、ラスタライザ、および描画処理方法 |
US11/302,534 US7616211B2 (en) | 2004-12-21 | 2005-12-13 | Rendering processor, rasterizer and rendering method |
EP05027808A EP1677257A3 (en) | 2004-12-21 | 2005-12-19 | Rendering processor, rasterizer and rendering method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004368813A JP4260734B2 (ja) | 2004-12-21 | 2004-12-21 | 描画処理装置、ラスタライザ、および描画処理方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006178571A JP2006178571A (ja) | 2006-07-06 |
JP4260734B2 true JP4260734B2 (ja) | 2009-04-30 |
Family
ID=36384345
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004368813A Active JP4260734B2 (ja) | 2004-12-21 | 2004-12-21 | 描画処理装置、ラスタライザ、および描画処理方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7616211B2 (ja) |
EP (1) | EP1677257A3 (ja) |
JP (1) | JP4260734B2 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20080036758A1 (en) * | 2006-03-31 | 2008-02-14 | Intelisum Inc. | Systems and methods for determining a global or local position of a point of interest within a scene using a three-dimensional model of the scene |
US7804499B1 (en) * | 2006-08-28 | 2010-09-28 | Nvidia Corporation | Variable performance rasterization with constant effort |
KR20130124618A (ko) * | 2012-05-07 | 2013-11-15 | 삼성전자주식회사 | 영상 처리 장치 및 방법 |
JP6341628B2 (ja) * | 2012-05-10 | 2018-06-13 | キヤノン株式会社 | 情報処理装置、情報処理方法、情報処理システム、プログラム |
US10147222B2 (en) * | 2015-11-25 | 2018-12-04 | Nvidia Corporation | Multi-pass rendering in a screen space pipeline |
US11508124B2 (en) | 2020-12-15 | 2022-11-22 | Advanced Micro Devices, Inc. | Throttling hull shaders based on tessellation factors in a graphics pipeline |
US11776085B2 (en) * | 2020-12-16 | 2023-10-03 | Advanced Micro Devices, Inc. | Throttling shaders based on resource usage in a graphics pipeline |
US11710207B2 (en) | 2021-03-30 | 2023-07-25 | Advanced Micro Devices, Inc. | Wave throttling based on a parameter buffer |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0575346B1 (en) * | 1990-11-30 | 2001-10-31 | Sun Microsystems, Inc. | Method and apparatus for rendering graphical images |
US5870097A (en) * | 1995-08-04 | 1999-02-09 | Microsoft Corporation | Method and system for improving shadowing in a graphics rendering system |
US6606415B1 (en) | 1998-09-16 | 2003-08-12 | Texas Instruments Incorporated | Feedback control for hybrid compression |
US6377265B1 (en) * | 1999-02-12 | 2002-04-23 | Creative Technology, Ltd. | Digital differential analyzer |
JP2001118082A (ja) | 1999-10-15 | 2001-04-27 | Toshiba Corp | 描画演算処理装置 |
EP1495412B1 (en) | 2002-03-22 | 2012-11-28 | Alandro Consulting NY LLC | Scalable high performance 3d graphics |
US6954204B2 (en) * | 2002-07-18 | 2005-10-11 | Nvidia Corporation | Programmable graphics system and method using flexible, high-precision data formats |
US7538770B2 (en) * | 2003-11-28 | 2009-05-26 | Canon Kabushiki Kaisha | Tree-based compositing system |
CN1969299A (zh) * | 2004-09-06 | 2007-05-23 | 松下电器产业株式会社 | 图像生成装置及图像生成方法 |
US7586492B2 (en) * | 2004-12-20 | 2009-09-08 | Nvidia Corporation | Real-time display post-processing using programmable hardware |
-
2004
- 2004-12-21 JP JP2004368813A patent/JP4260734B2/ja active Active
-
2005
- 2005-12-13 US US11/302,534 patent/US7616211B2/en active Active
- 2005-12-19 EP EP05027808A patent/EP1677257A3/en not_active Withdrawn
Also Published As
Publication number | Publication date |
---|---|
US20060139365A1 (en) | 2006-06-29 |
EP1677257A2 (en) | 2006-07-05 |
EP1677257A3 (en) | 2009-01-14 |
JP2006178571A (ja) | 2006-07-06 |
US7616211B2 (en) | 2009-11-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6947352B2 (ja) | グラフィックス処理システム、グラフィックスプロセッサ及び該システム又はプロセッサを動作させる方法 | |
US7616211B2 (en) | Rendering processor, rasterizer and rendering method | |
JP4372043B2 (ja) | コマンド実行制御装置、コマンド実行指示装置およびコマンド実行制御方法 | |
US20090207169A1 (en) | Processing device | |
US8963930B2 (en) | Triangle setup and attribute setup integration with programmable execution unit | |
JP6207618B2 (ja) | 描画装置 | |
JP3497499B2 (ja) | 三次元グラフィック描画装置 | |
CN110192225B (zh) | 无序像素着色器导出 | |
US9123153B2 (en) | Scalable multi-primitive system | |
JP4011082B2 (ja) | 情報処理装置、グラフィックプロセッサ、制御用プロセッサおよび情報処理方法 | |
JP4318664B2 (ja) | 情報処理装置およびタスク実行方法 | |
TWI474280B (zh) | 增進繪圖處理單元之總處理量的方法與系統 | |
US11741653B2 (en) | Overlapping visibility and render passes for same frame | |
US11972518B2 (en) | Hybrid binning | |
US10832465B2 (en) | Use of workgroups in pixel shader | |
US11880924B2 (en) | Synchronization free cross pass binning through subpass interleaving | |
US20240104685A1 (en) | Device and method of implementing subpass interleaving of tiled image rendering | |
US20220319091A1 (en) | Post-depth visibility collection with two level binning | |
JP6614941B2 (ja) | 画像処理装置および画像処理方法 | |
JP2010146250A (ja) | 曲線分割装置、曲線分割方法、曲線分割プログラム、曲線分割プログラムを記録した記録媒体、曲線分割集積回路 | |
JP2006031160A (ja) | グラフィックオブジェクト処理方法 | |
JP2020026107A (ja) | 画像処理装置、画像処理装置の制御方法、及びプログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081117 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081125 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090108 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090203 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090204 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120220 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4260734 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120220 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130220 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140220 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |