JP4616954B2 - 半導体素子パッケージ - Google Patents
半導体素子パッケージ Download PDFInfo
- Publication number
- JP4616954B2 JP4616954B2 JP35643899A JP35643899A JP4616954B2 JP 4616954 B2 JP4616954 B2 JP 4616954B2 JP 35643899 A JP35643899 A JP 35643899A JP 35643899 A JP35643899 A JP 35643899A JP 4616954 B2 JP4616954 B2 JP 4616954B2
- Authority
- JP
- Japan
- Prior art keywords
- lower terminal
- tab
- semiconductor die
- insulating housing
- device package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01023—Vanadium [V]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1203—Rectifying Diode
- H01L2924/12032—Schottky diode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1301—Thyristor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体素子パッケージに関し、より詳細にはプラスチックハウジングと導電性タブとを有する新奇なパッケージに関する。
【０００２】
なお、この出願は米国特許出願第６０／１１２３２６号を基礎とする優先権主張を伴うものであり、その開示内容の全体がこれを参照することによって、本明細書に組み入れられる。
【０００３】
【従来の技術】
ダイオードの如き個々の半導体素子は、高電流用途に対して種々のパッケージスタイルで利用可能である。例えば、Ｔ０−２４７パッケージとして知られている標準パッケージは、高電流用途に対して低コストで利用可能であるが、高電流素子はより高価な金属ケースや電源モジュール内に概ね収納されている。
【０００４】
【発明が解決しようとする課題】
金属パッケージや電源モジュールよりも低コストな高電流用パッケージおよびＴ０−２４７パッケージよりも高電流容量の低コストなパッケージに対する要求がある。特に、およそ４５ボルトの定格電圧と１００から１７５のアンペアの定格電流を有するショットキーダイオードのための低コストのパッケージに対する要求がある。同様に、およそ１２００ボルトまでか、あるいはそれ以上の逆電圧と、７０から８５アンペアの順方向電流とを有する高速回復ダイオードおよび標準整流器のためのこのようなパッケージに対する要求がある。
【０００５】
【発明の目的】
本発明の目的は、かさばらず、優れた半導体ダイ−フットプリント比を有し、頑丈で低コストな高電流用途に適した半導体素子パッケージを提供することにある。
【０００６】
【課題を解決するための手段】
本発明による半導体素子パッケージの第１の形態は、第１の平面上に配された厚みがほぼ均一な導電性の下部端子と、この下部端子の上面に支持されて電気的に接続する下面を有する少なくとも１つの半導体ダイと、前記下部端子よりも厚みが薄く、前記下部端子の前記第１の平面の上方のこれと平行な平面上に配されると共に下部端子から電気的に絶縁され、当該下部端子の幅とほぼ等しい幅を有すると共に該下部端子の本体の少なくとも一部からその長手方向に延在する平坦なタブと、導電性の前記タブに対して前記半導体ダイの上面を接続する接続手段と、前記半導体ダイの上面および前記接続手段および前記半導体タブの前記下部端子に隣接する第１の部分のみおよび前記下部端子の少なくとも一部を取り囲んで成形されてこれらを封入する絶縁ハウジングとを具え、前記下部端子および前記タブが前記半導体ダイの外部端子を形成し、前記タブの前記第１の部分を取り囲んで成形される前記絶縁ハウジングの側面に隣接して前記タブの両側に第１および第２の応力緩和用切欠を有し、前記タブから前記絶縁ハウジングへの応力の伝達を減少させるようにし、７０から１７５アンペアまでの範囲の定格電流を有するように形成されていることを特徴とするものである。
また、本発明による半導体素子パッケージの第２の形態は、第１の平面上に配された厚みがほぼ均一な導電性の下部端子と、この下部端子の上面に支持されて電気的に接続する下面を有し、上面にゲート電極を有するＭＯＳゲート素子を具えた少なくとも１つの半導体ダイと、前記下部端子よりも厚みが薄く、前記下部端子の前記第１の平面の上方のこれと平行な平面上に配されると共に下部端子から電気的に絶縁され、当該下部端子の幅とほぼ等しい幅を有すると共に該下部端子の本体の少なくとも一部からその長手方向に延在する平坦なタブであって、このタブと同一平面上で当該タブおよび前記下部端子から絶縁された接続フィンガをその側方に有するタブと、導電性の前記タブに対して前記半導体ダイの上面を接続する第１の接続手段と、前記絶縁ハウジング内に配置されて前記ゲート電極に前記接続フィンガを電気的に接続する第２の接続手段と、前記半導体ダイの上面および前記第１の接続手段および前記半導体タブの前記下部端子に隣接する第１の部分のみおよび前記下部端子の少なくとも一部を取り囲んで成形されてこれらを封入する絶縁ハウジングとを具え、前記下部端子および前記タブが前記半導体ダイの外部端子を形成することを特徴とするものである。
【０００７】
この新奇な半導体素子パッケージは、１つあるいはそれ以上の半導体ダイを受容するヒートシンク部と、このヒートシンク部の反対側に延在してヒートシンク部の平面から変位した平面上の薄く平坦なタブとを有するリードフレームに設けられる。ヒートシンク部およびその上に設けられる半導体ダイは、プラスチックハウジングの一つの壁面を貫通する延在部およびこれと反対側の絶縁ハウジングの壁面から突出する薄く平坦なタブとを持ったヒートシンクと共にプラスチックにより封入される。絶縁ハウジングから露出状態で突出する薄いタブは、高電流能力の最適な接続と効率的な熱の引き込みとをもたらす。
【０００８】
【発明の実施の形態】
本発明による半導体素子パッケージにおいて、下部端子の一部を絶縁ハウジングから突出させ、この下部端子の一部の中央部分および絶縁ハウジング空突出するタブの中央部にこれらを貫通する開口をそれぞれ設けるようにしてもよい。
【００１０】
タブの自由端にここから突出する複数のプラグ−イン差し込みフィンガを設けるようにしてもよい。
【００１１】
半導体ダイがダイオードとＭＯＳゲート素子とサイリスタとからなるグループから選択される素子であってよい。
【００１２】
タブがこれと同一平面上で当該タブおよび下部端子から絶縁された接続フィンガをその側方に有し、半導体ダイがその上面にゲート電極を有するＭＯＳゲート素子と、ゲート電極に接続フィンガを電気的に接続する絶縁ハウジング内に配置された第２の接続手段とを設けるようにしてもよい。
【００１３】
さらに、半導体ダイがダイオードであってもよい。
【００１４】
【実施例】
本発明による半導体素子パッケージの実施例について、図１〜図１７を参照しながら詳細に説明するが、本発明はこのような実施例に限らず、これらをさらに組み合わせたり、この明細書の特許請求の範囲に記載された本発明の概念に包含されるべき他の技術にも応用することができる。
【００１５】
図１および図２をまず参照すると、本実施例における半導体素子パッケージ３０が示されており、これはトランスファー成形による絶縁ハウジング（以下、プラスチックハウジングともいう）３３の側面３２を超えて延在する大容量の導電性下部端子（以下、電極ともいう）３１を有する。平坦なタブ形式の第２の電極（以下、タブともいう）３４は、側面３２の反対側にあって、これと平行な絶縁ハウジング３３の側面３５から延在している。タブ３４は、絶縁ハウジング３３の側面３５とほぼ同じ幅を持ち、そこに取り付け開口部３６と、その外側の自由端にプリント回路板差し込みフィンガ（以下、プラグ−インフィンガともいう）３７ａ,３７ｂ,３７ｃとを有する。後述するように、電極３１,３４は、絶縁ハウジング３３内に収容される半導体ダイの上面および下面にそれぞれ連結される。この半導体ダイは、任意の希望する半導体素子、例えばショットキーダイオード、あるいは別な任意の２つの端末素子であってもよい。しかしながら、後述するように、この半導体ダイはコントロール電極、例えば絶縁ハウジング３３から同様に突出するコントロール電極を覆うパワーＭＯＳＦＥＴダイを有することも可能である。端子３１は、そこに取り付け開口部３９を有する。
【００１６】
タブ３４の重要な特長として、プラスチックハウジング３３に接近して隣接する２つの応力緩和用切欠４０,４１があり、これらはタブ３４からプラスチックハウジング３３への応力の伝達を減少させる。
【００１７】
図１および図２に示した半導体素子パッケージ３０は、図３,図４,図５に示すように、その形状を変更することが可能である。図３〜図５において、先の実施例と同一機能の要素には、これと対応する参照符号が記される。それで、図３の半導体素子パッケージ３０においては、タブ３４が短くされ、図４におけるタブ３４は細長いプラグ−インフィンガ３７ａ,３７ｂ,３７ｃを有する。図５の半導体素子パッケージ３０は、絶縁ハウジング３３内のＭＯＳＦＥＴダイのゲート電極に内部結合可能なコントロール電極フィンガ６０を有するものであり、タブ部６１はプラグ−インフィンガ６２,６３を有するソース電極である。図５におけるタブ３１は、絶縁ハウジング３３内のＭＯＳＦＥＴダイの下部ドレン電極に接続される。
【００１８】
図６,図７および図８は、図１および図２の実施例に対するリードフレームおよび半導体ダイの詳細を示している。それで、図６および図８のリードフレーム７０は、下部端子３１およびタブ３４をもたらす。リードフレーム７０のより頑丈な部分は、一体的に延在するダイ受容部７１を有し、これらは図６および図７に示すように、はんだ付け、あるいは他の方法でそれに電気的に接続されることにより、半導体ダイ７２の下部電極を受容する。半導体ダイ７２は、ショットキーダイオードダイであってもよい。その上側の電極は、タブ３４に対して６本のワイヤボンド７３により結合される。それで、プラスチックハウジング３３が図７中の破線で示されるように形成され、リードフレームが直線８０〜８４の部分で切断されて厚みのある部分３１〜７１およびタブ３４が切り離される。
【００１９】
図９,図１０および図１１は、タブ３４がプラグ−イン接続ではなく、開口部３６を介してボルトにより接続される半導体素子パッケージ３０におけるさらに他の実施例のそれぞれ平面図,側面図および底面図を示す。
【００２０】
上述したように、用途や使用方法に応じたパッケージのための多くの選択が考えられる。いくつかの選択が図１２〜図１７に示される。それで、図１４〜図１７は、タブ３７から絶縁される中央コントロール電極５０を持った半導体素子パッケージ３０を示している。図１５は、ボルト５１によって接続可能なタブ３４のための最適な構造を示している。
【００２１】
なお、これらの実施例において、先の実施例と同一機能の要素には、これと同一の符号を記してある。
【００２２】
【発明の効果】
本発明によると、コンパクトでかさばらず、優れた半導体ダイ−フットプリント比を持った頑丈で低コストな高電流用途に適した半導体素子パッケージを提供することができる。また、絶縁ハウジングから露出状態で突出する薄いタブは、高電流能力の最適な接続と効率的な熱の引き込みとをもたらす。さらに、大きな沿面距離および低い内部抵抗および低い迷走インダクタンスによって、低電圧用途において最適な性能が保証される。
【００２３】
プリント回路板差し込みフィンガを設けた場合には、使用中の回路の電力密度をプリント回路板のわずかな交換で、あるいはプリント回路板の交換を行わずに増大させることが容易となる。
【００２４】
絶縁ハウジングの壁面からわずかに隙間を隔てた一対のスロットをタブに設けた場合には、タブから絶縁ハウジングへの応力の伝達を制限して絶縁ハウジングの欠損や亀裂が発生しないようにすることができる。
【図面の簡単な説明】
【図１】本発明による半導体素子パッケージの一実施例の外観を表す斜視図である。
【図２】図１に示した半導体素子パッケージの平面図である。
【図３】本発明による半導体素子パッケージの他の実施例の概略構造を表す平面図である。
【図４】本発明による半導体素子パッケージの別な実施例の概略構造を表す平面図である。
【図５】本発明による半導体素子パッケージのさらに他の実施例の概略構造を表す平面図である。
【図６】図１に示した実施例におけるリードフレームの平面図であり、ショットキーダイオードダイをリードフレームに接合した状態を示す。
【図７】図６に対する右側面図である。
【図８】半導体ダイの接合およびリードフレーム部分の分離前の図５および図６に示したリードフレームの側面図である。
【図９】本発明による半導体素子パッケージのさらに別な実施例の外観を表す平面図である。
【図１０】図９に示した実施例の右側面図である。
【図１１】図９に示した実施例の底面図である。
【図１２】本発明のさらなる実施例の外観を表す斜視図である。
【図１３】本発明のさらなる他の実施例の外観を表す斜視図である。
【図１４】本発明のさらなる別な実施例の外観を表す斜視図である。
【図１５】本発明の異なる実施例の外観を表す斜視図である。
【図１６】本発明の異なる他の実施例の外観を表す斜視図である。
【図１７】本発明の異なる別な他の実施例の外観を表す斜視図である。
【符号の説明】
３０ パッケージ
３１ 下部端子（電極）
３２ 側面
３３ 絶縁ハウジング（プラスチックハウジング）
３４ 第２の電極（タブ）
３５ 側面
３６ 開口部
３７ タブ
３７ａ,３７ｂ,３７ｃ プリント回路板差し込みフィンガ
３９ 取り付け開口部
４０,４１ 応力緩和用切欠
５０ 中央コントロール電極
５１ ボルト
６０ コントロール電極フィンガ
６１ タブ部
６２,６３ プラグ−インフィンガ
７０ リードフレーム
７１ ダイ受容部
７２ 半導体ダイ
７３ ワイヤボンド
８０〜８４ 切断線
【発明の属する技術分野】
本発明は、半導体素子パッケージに関し、より詳細にはプラスチックハウジングと導電性タブとを有する新奇なパッケージに関する。
【０００２】
なお、この出願は米国特許出願第６０／１１２３２６号を基礎とする優先権主張を伴うものであり、その開示内容の全体がこれを参照することによって、本明細書に組み入れられる。
【０００３】
【従来の技術】
ダイオードの如き個々の半導体素子は、高電流用途に対して種々のパッケージスタイルで利用可能である。例えば、Ｔ０−２４７パッケージとして知られている標準パッケージは、高電流用途に対して低コストで利用可能であるが、高電流素子はより高価な金属ケースや電源モジュール内に概ね収納されている。
【０００４】
【発明が解決しようとする課題】
金属パッケージや電源モジュールよりも低コストな高電流用パッケージおよびＴ０−２４７パッケージよりも高電流容量の低コストなパッケージに対する要求がある。特に、およそ４５ボルトの定格電圧と１００から１７５のアンペアの定格電流を有するショットキーダイオードのための低コストのパッケージに対する要求がある。同様に、およそ１２００ボルトまでか、あるいはそれ以上の逆電圧と、７０から８５アンペアの順方向電流とを有する高速回復ダイオードおよび標準整流器のためのこのようなパッケージに対する要求がある。
【０００５】
【発明の目的】
本発明の目的は、かさばらず、優れた半導体ダイ−フットプリント比を有し、頑丈で低コストな高電流用途に適した半導体素子パッケージを提供することにある。
【０００６】
【課題を解決するための手段】
本発明による半導体素子パッケージの第１の形態は、第１の平面上に配された厚みがほぼ均一な導電性の下部端子と、この下部端子の上面に支持されて電気的に接続する下面を有する少なくとも１つの半導体ダイと、前記下部端子よりも厚みが薄く、前記下部端子の前記第１の平面の上方のこれと平行な平面上に配されると共に下部端子から電気的に絶縁され、当該下部端子の幅とほぼ等しい幅を有すると共に該下部端子の本体の少なくとも一部からその長手方向に延在する平坦なタブと、導電性の前記タブに対して前記半導体ダイの上面を接続する接続手段と、前記半導体ダイの上面および前記接続手段および前記半導体タブの前記下部端子に隣接する第１の部分のみおよび前記下部端子の少なくとも一部を取り囲んで成形されてこれらを封入する絶縁ハウジングとを具え、前記下部端子および前記タブが前記半導体ダイの外部端子を形成し、前記タブの前記第１の部分を取り囲んで成形される前記絶縁ハウジングの側面に隣接して前記タブの両側に第１および第２の応力緩和用切欠を有し、前記タブから前記絶縁ハウジングへの応力の伝達を減少させるようにし、７０から１７５アンペアまでの範囲の定格電流を有するように形成されていることを特徴とするものである。
また、本発明による半導体素子パッケージの第２の形態は、第１の平面上に配された厚みがほぼ均一な導電性の下部端子と、この下部端子の上面に支持されて電気的に接続する下面を有し、上面にゲート電極を有するＭＯＳゲート素子を具えた少なくとも１つの半導体ダイと、前記下部端子よりも厚みが薄く、前記下部端子の前記第１の平面の上方のこれと平行な平面上に配されると共に下部端子から電気的に絶縁され、当該下部端子の幅とほぼ等しい幅を有すると共に該下部端子の本体の少なくとも一部からその長手方向に延在する平坦なタブであって、このタブと同一平面上で当該タブおよび前記下部端子から絶縁された接続フィンガをその側方に有するタブと、導電性の前記タブに対して前記半導体ダイの上面を接続する第１の接続手段と、前記絶縁ハウジング内に配置されて前記ゲート電極に前記接続フィンガを電気的に接続する第２の接続手段と、前記半導体ダイの上面および前記第１の接続手段および前記半導体タブの前記下部端子に隣接する第１の部分のみおよび前記下部端子の少なくとも一部を取り囲んで成形されてこれらを封入する絶縁ハウジングとを具え、前記下部端子および前記タブが前記半導体ダイの外部端子を形成することを特徴とするものである。
【０００７】
この新奇な半導体素子パッケージは、１つあるいはそれ以上の半導体ダイを受容するヒートシンク部と、このヒートシンク部の反対側に延在してヒートシンク部の平面から変位した平面上の薄く平坦なタブとを有するリードフレームに設けられる。ヒートシンク部およびその上に設けられる半導体ダイは、プラスチックハウジングの一つの壁面を貫通する延在部およびこれと反対側の絶縁ハウジングの壁面から突出する薄く平坦なタブとを持ったヒートシンクと共にプラスチックにより封入される。絶縁ハウジングから露出状態で突出する薄いタブは、高電流能力の最適な接続と効率的な熱の引き込みとをもたらす。
【０００８】
【発明の実施の形態】
本発明による半導体素子パッケージにおいて、下部端子の一部を絶縁ハウジングから突出させ、この下部端子の一部の中央部分および絶縁ハウジング空突出するタブの中央部にこれらを貫通する開口をそれぞれ設けるようにしてもよい。
【００１０】
タブの自由端にここから突出する複数のプラグ−イン差し込みフィンガを設けるようにしてもよい。
【００１１】
半導体ダイがダイオードとＭＯＳゲート素子とサイリスタとからなるグループから選択される素子であってよい。
【００１２】
タブがこれと同一平面上で当該タブおよび下部端子から絶縁された接続フィンガをその側方に有し、半導体ダイがその上面にゲート電極を有するＭＯＳゲート素子と、ゲート電極に接続フィンガを電気的に接続する絶縁ハウジング内に配置された第２の接続手段とを設けるようにしてもよい。
【００１３】
さらに、半導体ダイがダイオードであってもよい。
【００１４】
【実施例】
本発明による半導体素子パッケージの実施例について、図１〜図１７を参照しながら詳細に説明するが、本発明はこのような実施例に限らず、これらをさらに組み合わせたり、この明細書の特許請求の範囲に記載された本発明の概念に包含されるべき他の技術にも応用することができる。
【００１５】
図１および図２をまず参照すると、本実施例における半導体素子パッケージ３０が示されており、これはトランスファー成形による絶縁ハウジング（以下、プラスチックハウジングともいう）３３の側面３２を超えて延在する大容量の導電性下部端子（以下、電極ともいう）３１を有する。平坦なタブ形式の第２の電極（以下、タブともいう）３４は、側面３２の反対側にあって、これと平行な絶縁ハウジング３３の側面３５から延在している。タブ３４は、絶縁ハウジング３３の側面３５とほぼ同じ幅を持ち、そこに取り付け開口部３６と、その外側の自由端にプリント回路板差し込みフィンガ（以下、プラグ−インフィンガともいう）３７ａ,３７ｂ,３７ｃとを有する。後述するように、電極３１,３４は、絶縁ハウジング３３内に収容される半導体ダイの上面および下面にそれぞれ連結される。この半導体ダイは、任意の希望する半導体素子、例えばショットキーダイオード、あるいは別な任意の２つの端末素子であってもよい。しかしながら、後述するように、この半導体ダイはコントロール電極、例えば絶縁ハウジング３３から同様に突出するコントロール電極を覆うパワーＭＯＳＦＥＴダイを有することも可能である。端子３１は、そこに取り付け開口部３９を有する。
【００１６】
タブ３４の重要な特長として、プラスチックハウジング３３に接近して隣接する２つの応力緩和用切欠４０,４１があり、これらはタブ３４からプラスチックハウジング３３への応力の伝達を減少させる。
【００１７】
図１および図２に示した半導体素子パッケージ３０は、図３,図４,図５に示すように、その形状を変更することが可能である。図３〜図５において、先の実施例と同一機能の要素には、これと対応する参照符号が記される。それで、図３の半導体素子パッケージ３０においては、タブ３４が短くされ、図４におけるタブ３４は細長いプラグ−インフィンガ３７ａ,３７ｂ,３７ｃを有する。図５の半導体素子パッケージ３０は、絶縁ハウジング３３内のＭＯＳＦＥＴダイのゲート電極に内部結合可能なコントロール電極フィンガ６０を有するものであり、タブ部６１はプラグ−インフィンガ６２,６３を有するソース電極である。図５におけるタブ３１は、絶縁ハウジング３３内のＭＯＳＦＥＴダイの下部ドレン電極に接続される。
【００１８】
図６,図７および図８は、図１および図２の実施例に対するリードフレームおよび半導体ダイの詳細を示している。それで、図６および図８のリードフレーム７０は、下部端子３１およびタブ３４をもたらす。リードフレーム７０のより頑丈な部分は、一体的に延在するダイ受容部７１を有し、これらは図６および図７に示すように、はんだ付け、あるいは他の方法でそれに電気的に接続されることにより、半導体ダイ７２の下部電極を受容する。半導体ダイ７２は、ショットキーダイオードダイであってもよい。その上側の電極は、タブ３４に対して６本のワイヤボンド７３により結合される。それで、プラスチックハウジング３３が図７中の破線で示されるように形成され、リードフレームが直線８０〜８４の部分で切断されて厚みのある部分３１〜７１およびタブ３４が切り離される。
【００１９】
図９,図１０および図１１は、タブ３４がプラグ−イン接続ではなく、開口部３６を介してボルトにより接続される半導体素子パッケージ３０におけるさらに他の実施例のそれぞれ平面図,側面図および底面図を示す。
【００２０】
上述したように、用途や使用方法に応じたパッケージのための多くの選択が考えられる。いくつかの選択が図１２〜図１７に示される。それで、図１４〜図１７は、タブ３７から絶縁される中央コントロール電極５０を持った半導体素子パッケージ３０を示している。図１５は、ボルト５１によって接続可能なタブ３４のための最適な構造を示している。
【００２１】
なお、これらの実施例において、先の実施例と同一機能の要素には、これと同一の符号を記してある。
【００２２】
【発明の効果】
本発明によると、コンパクトでかさばらず、優れた半導体ダイ−フットプリント比を持った頑丈で低コストな高電流用途に適した半導体素子パッケージを提供することができる。また、絶縁ハウジングから露出状態で突出する薄いタブは、高電流能力の最適な接続と効率的な熱の引き込みとをもたらす。さらに、大きな沿面距離および低い内部抵抗および低い迷走インダクタンスによって、低電圧用途において最適な性能が保証される。
【００２３】
プリント回路板差し込みフィンガを設けた場合には、使用中の回路の電力密度をプリント回路板のわずかな交換で、あるいはプリント回路板の交換を行わずに増大させることが容易となる。
【００２４】
絶縁ハウジングの壁面からわずかに隙間を隔てた一対のスロットをタブに設けた場合には、タブから絶縁ハウジングへの応力の伝達を制限して絶縁ハウジングの欠損や亀裂が発生しないようにすることができる。
【図面の簡単な説明】
【図１】本発明による半導体素子パッケージの一実施例の外観を表す斜視図である。
【図２】図１に示した半導体素子パッケージの平面図である。
【図３】本発明による半導体素子パッケージの他の実施例の概略構造を表す平面図である。
【図４】本発明による半導体素子パッケージの別な実施例の概略構造を表す平面図である。
【図５】本発明による半導体素子パッケージのさらに他の実施例の概略構造を表す平面図である。
【図６】図１に示した実施例におけるリードフレームの平面図であり、ショットキーダイオードダイをリードフレームに接合した状態を示す。
【図７】図６に対する右側面図である。
【図８】半導体ダイの接合およびリードフレーム部分の分離前の図５および図６に示したリードフレームの側面図である。
【図９】本発明による半導体素子パッケージのさらに別な実施例の外観を表す平面図である。
【図１０】図９に示した実施例の右側面図である。
【図１１】図９に示した実施例の底面図である。
【図１２】本発明のさらなる実施例の外観を表す斜視図である。
【図１３】本発明のさらなる他の実施例の外観を表す斜視図である。
【図１４】本発明のさらなる別な実施例の外観を表す斜視図である。
【図１５】本発明の異なる実施例の外観を表す斜視図である。
【図１６】本発明の異なる他の実施例の外観を表す斜視図である。
【図１７】本発明の異なる別な他の実施例の外観を表す斜視図である。
【符号の説明】
３０ パッケージ
３１ 下部端子（電極）
３２ 側面
３３ 絶縁ハウジング（プラスチックハウジング）
３４ 第２の電極（タブ）
３５ 側面
３６ 開口部
３７ タブ
３７ａ,３７ｂ,３７ｃ プリント回路板差し込みフィンガ
３９ 取り付け開口部
４０,４１ 応力緩和用切欠
５０ 中央コントロール電極
５１ ボルト
６０ コントロール電極フィンガ
６１ タブ部
６２,６３ プラグ−インフィンガ
７０ リードフレーム
７１ ダイ受容部
７２ 半導体ダイ
７３ ワイヤボンド
８０〜８４ 切断線
Claims (7)
- 第１の平面上に配された厚みがほぼ均一な導電性の下部端子と、
この下部端子の上面に支持されて電気的に接続する下面を有する少なくとも１つの半導体ダイと、
前記下部端子よりも厚みが薄く、前記下部端子の前記第１の平面の上方のこれと平行な平面上に配されると共に下部端子から電気的に絶縁され、当該下部端子の幅とほぼ等しい幅を有すると共に該下部端子の本体の少なくとも一部からその長手方向に延在する平坦なタブと、
導電性の前記タブに対して前記半導体ダイの上面を接続する接続手段と、
前記半導体ダイの上面および前記接続手段および前記タブの前記下部端子に隣接する第１の部分のみおよび前記下部端子の少なくとも一部を取り囲んで成形されてこれらを封入する絶縁ハウジングと
を具え、前記下部端子および前記タブが前記半導体ダイの外部端子を形成し、
前記タブの前記第１の部分を取り囲んで成形される前記絶縁ハウジングの側面に隣接して前記タブの両側に第１および第２の応力緩和用切欠を有し、前記タブから前記絶縁ハウジングへの応力の伝達を減少させることを特徴とする半導体素子パッケージ。 - 前記下部端子の一部が前記絶縁ハウジングから突出し、この下部端子の前記一部の中央部分および前記絶縁ハウジングから突出する前記タブの中央部は、それぞれこれらを貫通する開口部を個々に有することを特徴とする請求項１に記載の半導体素子パッケージ。
- 前記タブの自由端は、ここから延在する複数のプラグ−イン差し込みフィンガを有することを特徴とする請求項１または請求項２に記載の半導体素子パッケージ。
- 前記半導体ダイは、ダイオードとＭＯＳゲート素子とサイリスタとからなるグループから選択される素子であることを特徴とする請求項１から請求項３の何れかに記載の半導体素子パッケージ。
- 前記タブは、これと同一平面上で当該タブおよび前記下部端子から絶縁された接続フィンガをその側方に有し、前記半導体ダイは、その上面にゲート電極を有するＭＯＳゲート素子と、前記ゲート電極に前記接続フィンガを電気的に接続する前記絶縁ハウジング内に配置された第２の接続手段とを具えていることを特徴とする請求項１または請求項２に記載の半導体素子パッケージ。
- 前記半導体ダイがダイオードであることを特徴とする請求項１から請求項３の何れかに記載の半導体素子パッケージ。
- 第１の平面上に配された厚みがほぼ均一な導電性の下部端子と、
この下部端子の上面に支持されて電気的に接続する下面を有し、上面にゲート電極を有するＭＯＳゲート素子を具えた少なくとも１つの半導体ダイと、
前記下部端子よりも厚みが薄く、前記下部端子の前記第１の平面の上方のこれと平行な平面上に配されると共に下部端子から電気的に絶縁され、当該下部端子の幅とほぼ等しい幅を有すると共に該下部端子の本体の少なくとも一部からその長手方向に延在する平坦なタブであって、このタブと同一平面上で当該タブおよび前記下部端子から絶縁された接続フィンガをその側方に有するタブと、
導電性の前記タブに対して前記半導体ダイの上面を接続する第１の接続手段と、
前記絶縁ハウジング内に配置されて前記ゲート電極に前記接続フィンガを電気的に接続する第２の接続手段と、
前記半導体ダイの上面および前記第１の接続手段および前記タブの前記下部端子に隣接する第１の部分のみおよび前記下部端子の少なくとも一部を取り囲んで成形されてこれらを封入する絶縁ハウジングと
を具え、前記下部端子および前記タブが前記半導体ダイの外部端子を形成することを特徴とする半導体素子パッケージ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11232698P | 1998-12-15 | 1998-12-15 | |
| US60/112,326 | 1998-12-15 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000223635A JP2000223635A (ja) | 2000-08-11 |
| JP4616954B2 true JP4616954B2 (ja) | 2011-01-19 |
Family
ID=22343296
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35643899A Expired - Fee Related JP4616954B2 (ja) | 1998-12-15 | 1999-12-15 | 半導体素子パッケージ |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6348727B1 (ja) |
| JP (1) | JP4616954B2 (ja) |
| DE (1) | DE19960013A1 (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4054137B2 (ja) * | 1999-06-03 | 2008-02-27 | 株式会社東京アールアンドデー | パワー半導体素子の給電及び放熱装置 |
| DE10100882A1 (de) * | 2001-01-11 | 2002-08-01 | Bosch Gmbh Robert | Verfahren zur Montage eines Halbleiterbauelementes und Halbleiterbauelement |
| EP1316999A1 (de) | 2001-11-28 | 2003-06-04 | Continental ISAD Electronic Systems GmbH & Co. oHG | Verfahren und Vorichtung zum Kontaktieren von Leistungselektronik-Bauelementen |
| DE10303933B4 (de) * | 2003-01-31 | 2005-08-04 | Infineon Technologies Ag | Halbleiterbauelement mit verringerter anschlussbedingter parasitärer Induktivität und/oder Kapazität |
| PL1755474T3 (pl) * | 2004-06-01 | 2009-06-30 | Synthes Gmbh | Płytka do osteosyntezy |
| US20060151868A1 (en) * | 2005-01-10 | 2006-07-13 | Zhu Tinggang | Package for gallium nitride semiconductor devices |
| US20070013053A1 (en) * | 2005-07-12 | 2007-01-18 | Peter Chou | Semiconductor device and method for manufacturing a semiconductor device |
| EP2159837B1 (en) * | 2007-05-29 | 2018-01-17 | Kyocera Corporation | Electronic component storing package and electronic device |
| US20110024896A1 (en) * | 2008-07-07 | 2011-02-03 | Mitsubishi Electric Corporation | Power semiconductor device |
| WO2014020470A1 (en) * | 2012-07-30 | 2014-02-06 | Koninklijke Philips N.V. | Strengthened led package and method therefor |
| JP6162520B2 (ja) * | 2013-07-26 | 2017-07-12 | 京セラ株式会社 | 半導体素子収納用パッケージおよびこれを備えた実装構造体 |
| JP7022621B2 (ja) * | 2018-03-08 | 2022-02-18 | キヤノン株式会社 | 制振装置、リソグラフィ装置、および物品の製造方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62163352A (ja) * | 1986-01-14 | 1987-07-20 | Toshiba Corp | 半導体装置 |
| JPH021862U (ja) * | 1988-06-16 | 1990-01-09 | ||
| JPH02304877A (ja) * | 1989-05-17 | 1990-12-18 | Seiko Epson Corp | フレキシブル基板 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3893161A (en) * | 1974-02-04 | 1975-07-01 | Jr Albert Pesak | Frictionally engageable heat sink for solid state devices |
| IT7821073V0 (it) * | 1978-03-09 | 1978-03-09 | Ates Componenti Elettron | Morsetto per il fissaggio di un dispositivo a semiconduttore ad un dissipatore di calore. |
| JPH08139113A (ja) * | 1994-11-09 | 1996-05-31 | Mitsubishi Electric Corp | 樹脂封止型半導体装置 |
-
1999
- 1999-12-07 US US09/455,699 patent/US6348727B1/en not_active Expired - Lifetime
- 1999-12-13 DE DE19960013A patent/DE19960013A1/de not_active Withdrawn
- 1999-12-15 JP JP35643899A patent/JP4616954B2/ja not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62163352A (ja) * | 1986-01-14 | 1987-07-20 | Toshiba Corp | 半導体装置 |
| JPH021862U (ja) * | 1988-06-16 | 1990-01-09 | ||
| JPH02304877A (ja) * | 1989-05-17 | 1990-12-18 | Seiko Epson Corp | フレキシブル基板 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6348727B1 (en) | 2002-02-19 |
| JP2000223635A (ja) | 2000-08-11 |
| DE19960013A1 (de) | 2000-06-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6166464A (en) | Power module | |
| US6133632A (en) | Commonly housed diverse semiconductor die | |
| US7298027B2 (en) | SMT three phase inverter package and lead frame | |
| US7545033B2 (en) | Low cost power semiconductor module without substrate | |
| US7615854B2 (en) | Semiconductor package that includes stacked semiconductor die | |
| US5625226A (en) | Surface mount package with improved heat transfer | |
| US20060237825A1 (en) | Device packages having a III-nitride based power semiconductor device | |
| JP4616954B2 (ja) | 半導体素子パッケージ | |
| US6841866B2 (en) | Power semiconductor device | |
| US6278199B1 (en) | Electronic single switch module | |
| CN112701095A (zh) | 一种功率芯片堆叠封装结构 | |
| US7902646B2 (en) | Multiphase synchronous buck converter | |
| KR100820513B1 (ko) | 회로 장치 | |
| US8963303B2 (en) | Power electronic device | |
| US20040041230A1 (en) | Semiconductor package for series-connected diodes | |
| EP1531494A2 (en) | Double-sided multi-chip circuit component | |
| US20020180036A1 (en) | Semiconductor device | |
| CN212907709U (zh) | 二极管器件结构 | |
| EP0527033A2 (en) | Semiconductor module | |
| US7821114B2 (en) | Multiphase synchronous buck converter | |
| US4984051A (en) | Semiconductor device having directly connected source terminal | |
| US8749051B2 (en) | Semiconductor device | |
| CN117423688B (zh) | 一种应用于高速逆变电路的快恢复续流二极管模块 | |
| EP0181975B1 (en) | Semiconductor device comprising a support body | |
| CN116525603A (zh) | 一种三相全桥电路的功率封装模块 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061109 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7426 Effective date: 20061109 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20061109 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090515 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090522 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090820 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20091026 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20091104 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100105 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100405 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100427 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100705 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100708 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100812 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100817 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100927 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101019 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101025 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131029 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |