JP4611901B2 - 信号伝送方法、ブリッジユニット、および情報処理装置 - Google Patents
信号伝送方法、ブリッジユニット、および情報処理装置 Download PDFInfo
- Publication number
- JP4611901B2 JP4611901B2 JP2006008003A JP2006008003A JP4611901B2 JP 4611901 B2 JP4611901 B2 JP 4611901B2 JP 2006008003 A JP2006008003 A JP 2006008003A JP 2006008003 A JP2006008003 A JP 2006008003A JP 4611901 B2 JP4611901 B2 JP 4611901B2
- Authority
- JP
- Japan
- Prior art keywords
- bridge
- signal
- unit
- bridge unit
- bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4027—Coupling between buses using bus bridges
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
- Multi Processors (AREA)
Description
C. E. Leiserson. Fat-Trees: Universal Networks for Hardware-Efficient Supercomputing. IEEE Transactions on Computer, Vol. 34, No. 10, pp. 892.901, 1985
Claims (9)
- 複数のプロセッサユニットを含むファットツリー構造の情報処理装置において、異なるプロセッサユニット間で伝送される信号の信号伝送方法であって、
あるプロセッサユニットから信号を発行するステップと、
複数のブリッジユニットによって前記信号を中継するステップと、
を含み、
前記信号を中継するステップは、
前記ブリッジユニットに信号を入力するステップと、
当該ブリッジユニットが、前記ファットツリー構造において当該ブリッジユニットが属する列の識別番号と、当該ブリッジユニットが属する行の階層番号と、送信先のプロセッサユニットが管理するブリッジユニットの列の識別番号と、に基づく所定の規則に従い出力先のバスを選択するステップと、
選択したバスへ前記信号を出力するステップと、
を含むことを特徴とする信号伝送方法。 - 前記選択するステップは、前記ブリッジユニットが属する列の識別番号と、前記送信先のプロセッサユニットが管理するブリッジユニットの列の識別番号を、それぞれ2進数で表した際のビット列を、上位ビットから、前記ブリッジユニットが属する行の階層番号に応じた位まで比較した結果に基づき出力先のバスを選択することを特徴とする請求項1に記載の信号伝送方法。
- 前記信号を中継するステップは、前記選択に応じて、前記ブリッジユニットを管理するプロセッサユニットが管理するバスのエンドポイントと、別のプロセッサユニットが管理するバスのエンドポイントとを中継するブリッジを介して前記信号を別のプロセッサユニットが管理するブリッジユニットへ出力するステップを含むことを特徴とする請求項1または2に記載の信号伝送方法。
- 前記信号を中継するステップは、複数のブリッジユニットを経由して伝送される信号が、下流方向から上流方向へ1回のみの方向転換によって、前記送信先のプロセッサユニットへ到達するように出力先のバスが選択されることを特徴とする請求項1から3のいずれかに記載の信号伝送方法。
- 複数のプロセッサユニットを含むファットツリー構造の情報処理装置において異なるプロセッサユニット間を伝送する信号を中継するブリッジユニットであって、
複数のバスブリッジと、
2つのプロセッサユニットが管理する2つのデバイスツリーのエンドポイント間の信号伝送を中継するエンドポイントブリッジと、
入力信号の出力先のバスを選択するスイッチルーティング回路と、
を備え、
前記スイッチルーティング回路は、前記ファットツリー構造において当該ブリッジユニットが属する列の識別番号と、当該ブリッジユニットが属する行の階層番号と、を設定するレジスタを備え、前記レジスタに設定された前記識別番号および前記階層番号と、前記入力信号の送信先のプロセッサユニットが管理するブリッジユニットの列の識別番号と、に基づき、所定の規則に従い出力先のバスを選択し、それに応じて前記信号が前記バスブリッジまたは前記エンドポイントブリッジのいずれかを通過するように出力を制御することを特徴とするブリッジユニット。 - 前記スイッチルーティング回路は、前記ブリッジユニットが属する列の識別番号と、前記送信先のプロセッサユニットが管理するブリッジユニットの列の識別番号を、それぞれ2進数で表した際のビット列を、上位ビットから、前記ブリッジユニットが属する行の階層番号に応じた位まで比較した結果に基づき出力先のバスを選択することを特徴とする請求項5に記載のブリッジユニット。
- 前記ファットツリー構造が2n個のプロセッサユニットを有し、前記ブリッジユニットの階層番号mが0<m<nであった場合、前記送信先のプロセッサユニットが管理するブリッジユニットの列の識別番号を2進数で表した際の数列をtn[n−1:0]、前記ブリッジユニットの識別番号を2進数で表した際の数列をbn[n−1:0]とすると、前記スイッチルーティング回路によって、前記ブリッジユニットの上流から入力した信号は、
tn[n−1:m]≠bn[n−1:m]
ならいずれかの下流のバスへ、
tn[n−1:m]=bn[n−1:m]
なら
bn'[m−1]=tn[m−1]
なる識別番号の2進数の数列bn'[n−1:0]を有する列に属するブリッジユニットへ出力され、
前記ブリッジユニットの下流から入力した信号は、全て
bn'[m−1]=tn[m−1]
なる識別番号2進数の数列bn'[n−1:0]を有する列に属するブリッジユニットへ出力されることを特徴とする請求項5または6に記載のブリッジユニット。 - 前記スイッチルーティング回路はさらに異なるパラメータに基づくルーティングの規則を実行するモードを有し、
前記ブリッジユニットは、
ユーザによる前記モードの選択に応じて、前記エンドポイントブリッジの出力信号と、前記バスブリッジの出力信号のいずれかを選択して有効な出力信号とするマルチプレクサをさらに備えることを特徴とする請求項5から7のいずれかに記載のブリッジユニット。 - 複数のプロセッサユニットと、
異なるプロセッサユニット間を伝送する信号を中継するブリッジユニットと、
を備え、前記ブリッジユニットは、
1つのプロセッサユニットが管理するデバイスツリー内の信号伝送を中継するバスブリッジと、
2つのプロセッサユニットが管理する2つのデバイスツリーのエンドポイント間の信号伝送を中継するエンドポイントブリッジと、
異なるプロセッサユニット間を伝送する入力信号が最短経路で送信先のプロセッサユニットへ到達するように、自らが属するブリッジユニットのノードの識別番号と前記送信先のプロセッサユニットのノードの識別番号とに基づく所定の規則に従い、前記入力信号の出力先を前記バスブリッジおよび前記エンドポイントブリッジのいずれかから選択するスイッチルーティング回路と、
を備えることを特徴とする情報処理装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006008003A JP4611901B2 (ja) | 2006-01-16 | 2006-01-16 | 信号伝送方法、ブリッジユニット、および情報処理装置 |
US11/651,417 US7552270B2 (en) | 2006-01-16 | 2007-01-09 | Signal transmission method, bridge unit, and information processing apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006008003A JP4611901B2 (ja) | 2006-01-16 | 2006-01-16 | 信号伝送方法、ブリッジユニット、および情報処理装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007188447A JP2007188447A (ja) | 2007-07-26 |
JP4611901B2 true JP4611901B2 (ja) | 2011-01-12 |
Family
ID=38264594
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006008003A Expired - Fee Related JP4611901B2 (ja) | 2006-01-16 | 2006-01-16 | 信号伝送方法、ブリッジユニット、および情報処理装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7552270B2 (ja) |
JP (1) | JP4611901B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5411612B2 (ja) * | 2009-07-29 | 2014-02-12 | アルパイン株式会社 | 通信装置 |
JP6089835B2 (ja) * | 2013-03-19 | 2017-03-08 | 富士通株式会社 | 情報処理装置及び制御方法 |
JP2015156158A (ja) * | 2014-02-21 | 2015-08-27 | 日本電気株式会社 | 命令処理装置、命令処理方法、命令処理プログラム、及び、情報処理装置 |
JP7179489B2 (ja) * | 2018-05-18 | 2022-11-29 | キヤノン株式会社 | ストレージシステム及びその制御方法、プログラム、並びに記憶制御システム |
CN113391919B (zh) * | 2021-04-25 | 2023-06-06 | 中国空气动力研究与发展中心计算空气动力研究所 | 一种基于二维胖树网络的计算结点分配方法及装置 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06500655A (ja) * | 1990-10-03 | 1994-01-20 | スィンキング マシンズ コーポレーション | 並列コンピュータ・システム |
JPH09167146A (ja) * | 1995-11-09 | 1997-06-24 | Electron & Telecommun Res Inst | クラスター基盤の並列処理コンピューターのための階層クロスバー相互連結網 |
JP2005150776A (ja) * | 2003-11-11 | 2005-06-09 | Hitachi Ltd | パケット交換装置 |
JP2007532052A (ja) * | 2004-03-11 | 2007-11-08 | インタラクティック・ホールディングズ・エルエルシー | 演算及びデータ貯蔵の管理のためのスケーラブルネットワーク |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7076594B2 (en) * | 2000-12-22 | 2006-07-11 | Cisco Technology, Inc. | Apparatus and method for preventing one way connectivity loops in a computer network |
JP4560409B2 (ja) * | 2002-10-08 | 2010-10-13 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | データを交換する集積回路および方法 |
US7099983B2 (en) * | 2002-11-25 | 2006-08-29 | Lsi Logic Corporation | Multi-core communications module, data communications system incorporating a multi-core communications module, and data communications process |
US7466701B2 (en) * | 2004-11-12 | 2008-12-16 | Stmicroelectronics S.R.L. | Routing procedure and system, corresponding network, such as a network on chip (NOC), and computer program product therefor |
-
2006
- 2006-01-16 JP JP2006008003A patent/JP4611901B2/ja not_active Expired - Fee Related
-
2007
- 2007-01-09 US US11/651,417 patent/US7552270B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06500655A (ja) * | 1990-10-03 | 1994-01-20 | スィンキング マシンズ コーポレーション | 並列コンピュータ・システム |
JPH09167146A (ja) * | 1995-11-09 | 1997-06-24 | Electron & Telecommun Res Inst | クラスター基盤の並列処理コンピューターのための階層クロスバー相互連結網 |
JP2005150776A (ja) * | 2003-11-11 | 2005-06-09 | Hitachi Ltd | パケット交換装置 |
JP2007532052A (ja) * | 2004-03-11 | 2007-11-08 | インタラクティック・ホールディングズ・エルエルシー | 演算及びデータ貯蔵の管理のためのスケーラブルネットワーク |
Also Published As
Publication number | Publication date |
---|---|
US7552270B2 (en) | 2009-06-23 |
US20070168594A1 (en) | 2007-07-19 |
JP2007188447A (ja) | 2007-07-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100812225B1 (ko) | 멀티프로세서 SoC 플랫폼에 적합한 크로스바 스위치구조 | |
US8601423B1 (en) | Asymmetric mesh NoC topologies | |
JP4611901B2 (ja) | 信号伝送方法、ブリッジユニット、および情報処理装置 | |
JP2001312481A (ja) | アレイ型プロセッサ | |
JP2007220100A (ja) | 複数のクロスバーを使用する分散クロスバーネットワークのシステム及び方法 | |
EP2288084A2 (en) | Network system, information processing apparatus, and control method for network system | |
KR102031269B1 (ko) | 개선된 3d 토러스 | |
JP4869714B2 (ja) | 情報処理装置、信号伝送方法、およびブリッジ | |
CN100464323C (zh) | 可重配置处理器和半导体器件 | |
JP2552784B2 (ja) | 並列データ処理制御方式 | |
JP3987784B2 (ja) | アレイ型プロセッサ | |
KR100868804B1 (ko) | 멀티-포트 장치 구성 방법과, 머신 판독 가능 매체와, 장치 및 컴퓨터 시스템 | |
JP2009059346A (ja) | 複数のマルチモードプロセッサに接続するための方法および装置 | |
JP3287283B2 (ja) | Pciバスの割り込みステアリング回路 | |
JP5595796B2 (ja) | 動的サブネットワークを備えた相互接続ネットワーク | |
JP2007148622A (ja) | インターフェース設定方法 | |
US7647445B2 (en) | Processor bus arrangement | |
JP2020009146A (ja) | 共有型fifo装置 | |
JP2005078177A (ja) | 並列演算装置 | |
Ziavras et al. | Viable architectures for high-performance computing | |
Lin et al. | Routing Algorithms for Irregular Mesh-Based Network-on-Chip | |
JP6665607B2 (ja) | 通信管理方法、通信管理プログラム及び情報処理装置 | |
JP2007013856A (ja) | テーブル装置及びこれを用いたアドレス検索装置 | |
JP2006053687A (ja) | 演算装置 | |
JP2007004424A (ja) | バスシステム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081121 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100727 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100921 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101012 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101014 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131022 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4611901 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20101126 |
|
A072 | Dismissal of procedure [no reply to invitation to correct request for examination] |
Free format text: JAPANESE INTERMEDIATE CODE: A072 Effective date: 20110412 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |