JP5595796B2 - 動的サブネットワークを備えた相互接続ネットワーク - Google Patents
動的サブネットワークを備えた相互接続ネットワーク Download PDFInfo
- Publication number
- JP5595796B2 JP5595796B2 JP2010130027A JP2010130027A JP5595796B2 JP 5595796 B2 JP5595796 B2 JP 5595796B2 JP 2010130027 A JP2010130027 A JP 2010130027A JP 2010130027 A JP2010130027 A JP 2010130027A JP 5595796 B2 JP5595796 B2 JP 5595796B2
- Authority
- JP
- Japan
- Prior art keywords
- circuits
- signal
- network
- information transmission
- repeater device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Physics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Multi Processors (AREA)
- Memory System (AREA)
- Bus Control (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Description
− 前記m個の第1回路のうちの一つを前記n個の第2回路の全てに接続する少なくとも一つのアドレスバスおよび少なくとも一つの情報伝送バスであって、前記情報伝送バスは、信号リピートデバイスを通して相互に接続された複数の信号伝送ライン部分を備えたアドレスバスおよび情報伝送バスと、
− 前記m個の第1回路のうちの前記一つによって前記アドレスバスに送出されるべきアドレス信号の値に基づいて前記リピータデバイスのうちの少なくとも一つを活性化する機能を有し、前記リピータデバイスを制御するための手段であって、活性化された前記リピータデバイスは、前記m個の第1回路のうちの少なくとも前記一つと前記n個の第2回路のうちの少なくとも一つとの間、及び/又は、前記n個の第2回路のうちの少なくとも第1のものと前記n個の第2回路のうちの少なくとも第2のものとの間のデータ信号のための情報伝送バスにおける通信毛糸を形成する手段とを備え、
mおよびnは1よりも大きい整数である。
106 メモリブロック
112 導電トラック
114 リピータデバイス
Claims (11)
- m個の第1電子回路(102)およびn個の第2電子回路(106)との相互接続ネットワーク(100)であって、相互に独立したm個の相互接続サブネットワークを備え、各相互接続サブネットワークは、
− 前記m個の第1回路(102)のうちの一つを前記n個の第2回路(106)の全てに接続する少なくとも一つのアドレスバスおよび少なくとも一つの情報伝送バスであって、前記情報伝送バスは、信号リピータデバイス(114;114.1−114.3)を通して相互に接続された複数の信号伝送ライン部分(112a,112b)を備えた情報伝送バスと、
− 前記m個の第1回路(102)のうちの前記一つによって前記アドレスバスに送出されるべきアドレス信号の値に基づいて前記信号リピータデバイス(114;114.1−114.3)のうちの少なくとも一つを活性化する機能を有し、前記信号リピータデバイス(114;114.1−114.3)を制御するための制御手段であって、活性化された前記信号リピータデバイスは、前記m個の第1回路(102)のうちの少なくとも前記一つと前記n個の第2回路(106)のうちの少なくとも一つとの間、及び/又は、前記n個の第2回路(106)のうちの少なくとも第1のものと前記n個の第2回路(106)のうちの少なくとも第2のものとの間のデータ信号のための情報伝送バスにおける通信経路を形成する手段とを備え、
ここで、mおよびnは1よりも大きい整数であり、
前記m個の相互接続サブネットワークのうちの任意の一つの相互接続サブネットワークの信号リピータデバイスと信号伝送ラインの部分は、当該一つの相互接続サブネットワークにのみ属すると共に他の相互接続サブネットワークには属さない、相互接続ネットワーク。 - 前記m個の第1回路(102)はプロセッサを備え、及び/又は、前記n個の第2回路(106)は、前記m個の第1回路(102)によって共有されるメモリ(104)のメモリブロックを備えた、請求項1記載の相互接続ネットワーク。
- 前記情報伝送バス上の前記信号リピータデバイス(114;114.1−114.3)は2方向性である、請求項1または2の何れか1項記載の相互接続ネットワーク。
- 前記アドレスバスは、前記信号リピータデバイスにより相互に接続される複数部分の信号伝送ラインを備えた、請求項1ないし3の何れか1項記載の相互接続ネットワーク。
- 前記信号リピータデバイス(114;114.1−114.3)は、ロジック回路を備えた、請求項1ないし4の何れか1項記載の相互接続ネットワーク。
- 前記制御手段は、前記n個の第2回路(106)のうちの一つにおける少なくとも一つのデータリード及び/又はライト動作を行うために前記n個の第2回路(106)のうちの前記一つを選択する手段を備え、及び/又は、前記m個の第1回路による前記n個の第2回路(106)へのアクセス優先度を管理する手段を備え、及び/又は複数の第2回路(106)の複数のアドレスを記憶する手段を備えた、請求項1ないし5の何れか1項記載の相互接続ネットワーク。
- 前記制御手段は、複数の制御デバイスを備え、各制御デバイスは、前記信号リピータデバイス(114;114.1−114.3)のうちの一つを、前記アドレス信号の値に応じて、活性化または非活性化する機能を有する請求項1ないし6の何れか1項記載の相互接続ネットワーク。
- 前記n個の第2回路が共有メモリのメモリブロックを備える場合、前記制御デバイスは、前記共有メモリで実施(implement)される、請求項7記載の相互接続ネットワーク。
- 前記制御手段は、n個の制御デバイスを含む、請求項7または8の何れか1項記載の相互接続ネットワーク。
- 前記制御デバイスのそれぞれは、同様のロジック回路を含み、個別のコードが、前記n個の第2回路(106)のうちの少なくとも一つを識別するために各制御デバイスへの入力に印加されるように設計された、請求項7ないし9の何れか1項記載の相互接続ネットワーク。
- 各相互接続サブネットワークは、第2信号リピータデバイスを通じて相互に接続された複数部分の信号伝送ラインからなる第2情報伝送バスを備え、前記制御手段は、前記アドレス信号の値に応じて前記第2信号リピータデバイスのうちの少なくとも一つを活性化する機能を有し、活性化された前記第2信号リピータデバイスは、前記第2情報伝送バスで、前記m個の第1回路(102)のうちの一つと前記n個の第2回路(106)のうちの一つとの間、または前記n個の第2回路(106)のうちの第1のものと前記n個の第2回路(106)のうちの第2のものとの間の信号通信経路を形成する、請求項1ないし10の何れか1項記載の相互接続ネットワーク。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR0953780A FR2946441A1 (fr) | 2009-06-08 | 2009-06-08 | Reseau d'interconnexions a sous-reseaux dynamiques. |
FR0953780 | 2009-06-08 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010282627A JP2010282627A (ja) | 2010-12-16 |
JP5595796B2 true JP5595796B2 (ja) | 2014-09-24 |
Family
ID=41479200
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010130027A Expired - Fee Related JP5595796B2 (ja) | 2009-06-08 | 2010-06-07 | 動的サブネットワークを備えた相互接続ネットワーク |
Country Status (5)
Country | Link |
---|---|
US (1) | US8397009B2 (ja) |
EP (1) | EP2264610B1 (ja) |
JP (1) | JP5595796B2 (ja) |
AT (1) | ATE525699T1 (ja) |
FR (1) | FR2946441A1 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2951868B1 (fr) * | 2009-10-28 | 2012-04-06 | Kalray | Briques de construction d'un reseau sur puce |
JP6313237B2 (ja) | 2015-02-04 | 2018-04-18 | 東芝メモリ株式会社 | ストレージシステム |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2036350A5 (ja) * | 1969-03-12 | 1970-12-24 | Commissariat Energie Atomique | |
DE3714385A1 (de) * | 1987-04-30 | 1988-11-10 | Philips Patentverwaltung | Verfahren und schaltungsanordnung zur koppelfeldsteuerung in einem vermittlungssystem |
US5218240A (en) * | 1990-11-02 | 1993-06-08 | Concurrent Logic, Inc. | Programmable logic cell and array with bus repeaters |
JPH06314264A (ja) * | 1993-05-06 | 1994-11-08 | Nec Corp | セルフ・ルーティング・クロスバー・スイッチ |
US5602844A (en) * | 1994-11-15 | 1997-02-11 | Xerox Corporation | Self routing crossbar switch suitable for use as a switching fabric in an ATM switch |
US5930256A (en) * | 1997-03-28 | 1999-07-27 | Xerox Corporation | Self-arbitrating crossbar switch |
US6480927B1 (en) * | 1997-12-31 | 2002-11-12 | Unisys Corporation | High-performance modular memory system with crossbar connections |
US6970967B2 (en) * | 2002-06-18 | 2005-11-29 | Texas Instruments Incorporated | Crossbar circuit having a plurality of repeaters forming different repeater arrangements |
JP2006260127A (ja) * | 2005-03-17 | 2006-09-28 | Hiroshima Univ | 結合網およびそれを用いたマルチポートメモリ |
KR100655081B1 (ko) * | 2005-12-22 | 2006-12-08 | 삼성전자주식회사 | 가변적 액세스 경로를 가지는 멀티 포트 반도체 메모리장치 및 그에 따른 방법 |
US7769942B2 (en) * | 2006-07-27 | 2010-08-03 | Rambus, Inc. | Cross-threaded memory system |
US7925816B2 (en) * | 2006-11-06 | 2011-04-12 | Oracle America, Inc. | Architecture for an output buffered switch with input groups |
JP2011503710A (ja) * | 2007-11-09 | 2011-01-27 | プルラリティー リミテッド | しっかりと連結されたマルチプロセッサのための共有メモリ・システム |
JP5599969B2 (ja) * | 2008-03-19 | 2014-10-01 | ピーエスフォー ルクスコ エスエイアールエル | マルチポートメモリ、および該マルチポートメモリを備えるコンピュータシステム |
US7791976B2 (en) * | 2008-04-24 | 2010-09-07 | Qualcomm Incorporated | Systems and methods for dynamic power savings in electronic memory operation |
US8417863B2 (en) * | 2010-07-16 | 2013-04-09 | Apple Inc. | Synchronous bus driving with repeaters |
-
2009
- 2009-06-08 FR FR0953780A patent/FR2946441A1/fr not_active Withdrawn
-
2010
- 2010-06-01 EP EP10164557A patent/EP2264610B1/fr not_active Not-in-force
- 2010-06-01 AT AT10164557T patent/ATE525699T1/de not_active IP Right Cessation
- 2010-06-02 US US12/792,218 patent/US8397009B2/en not_active Expired - Fee Related
- 2010-06-07 JP JP2010130027A patent/JP5595796B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
EP2264610B1 (fr) | 2011-09-21 |
JP2010282627A (ja) | 2010-12-16 |
FR2946441A1 (fr) | 2010-12-10 |
ATE525699T1 (de) | 2011-10-15 |
US8397009B2 (en) | 2013-03-12 |
US20100312939A1 (en) | 2010-12-09 |
EP2264610A1 (fr) | 2010-12-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101245096B1 (ko) | 상호연결 시스템에서의 스큐 관리 | |
CN102576565B (zh) | 利用存储模块上的分布式字节缓冲器的系统和方法 | |
KR100812225B1 (ko) | 멀티프로세서 SoC 플랫폼에 적합한 크로스바 스위치구조 | |
KR100985926B1 (ko) | 메모리 시스템 컴포넌트들 사이에서 신호들을 리라우팅하는시스템 및 방법 | |
US11165717B2 (en) | Fabric interconnection for memory banks based on network-on-chip methodology | |
KR101457302B1 (ko) | 스토리지 장치 | |
KR20110000741A (ko) | 멀티코어 처리 시스템 | |
JP2009230792A (ja) | マルチポートメモリ及びそのマルチポートメモリを用いたシステム | |
CN101300557A (zh) | 具有上下存储器芯片的存储器系统 | |
WO2021082419A1 (zh) | 一种服务器主板jtag链路装置和设计方法 | |
JP5595796B2 (ja) | 動的サブネットワークを備えた相互接続ネットワーク | |
KR20100127317A (ko) | 멀티포트 메모리 슈퍼셀 및 데이터 경로 스위칭 회로를 갖는 집적 회로 | |
US8054699B2 (en) | Semiconductor memory device having a double branching bidirectional buffer | |
JP3623762B2 (ja) | 半導体装置 | |
US20120250445A1 (en) | Semiconductor apparatus | |
JP4611901B2 (ja) | 信号伝送方法、ブリッジユニット、および情報処理装置 | |
JP5556294B2 (ja) | 半導体装置 | |
US8331172B2 (en) | Semiconductor integrated circuit | |
JP2008204335A (ja) | 半導体ストレージ装置 | |
JP2007148622A (ja) | インターフェース設定方法 | |
KR20070101075A (ko) | 뱅크 영역 확보를 위한 반도체 메모리 장치 | |
KR101047053B1 (ko) | 반도체 집적회로 | |
JP2006107049A (ja) | 半導体装置及びその半導体装置を備えたメモリカード | |
JP5365639B2 (ja) | 半導体プログラマブルデバイス及び半導体プログラマブルデバイスにおける信号転送方法 | |
JP3052937B2 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130522 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140303 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140530 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140707 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140806 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5595796 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |