JP7179489B2 - ストレージシステム及びその制御方法、プログラム、並びに記憶制御システム - Google Patents

ストレージシステム及びその制御方法、プログラム、並びに記憶制御システム Download PDF

Info

Publication number
JP7179489B2
JP7179489B2 JP2018096344A JP2018096344A JP7179489B2 JP 7179489 B2 JP7179489 B2 JP 7179489B2 JP 2018096344 A JP2018096344 A JP 2018096344A JP 2018096344 A JP2018096344 A JP 2018096344A JP 7179489 B2 JP7179489 B2 JP 7179489B2
Authority
JP
Japan
Prior art keywords
command
bridge
storage device
sata
received
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018096344A
Other languages
English (en)
Other versions
JP2019200709A5 (ja
JP2019200709A (ja
Inventor
昌弘 滝澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2018096344A priority Critical patent/JP7179489B2/ja
Priority to US16/401,656 priority patent/US11216402B2/en
Publication of JP2019200709A publication Critical patent/JP2019200709A/ja
Publication of JP2019200709A5 publication Critical patent/JP2019200709A5/ja
Application granted granted Critical
Publication of JP7179489B2 publication Critical patent/JP7179489B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4027—Coupling between buses using bus bridges
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/60—Protecting data
    • G06F21/602—Providing cryptographic facilities or services
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/065—Replication mechanisms
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0688—Non-volatile semiconductor memory arrays

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Computer Hardware Design (AREA)
  • Computer Security & Cryptography (AREA)
  • Health & Medical Sciences (AREA)
  • Bioethics (AREA)
  • General Health & Medical Sciences (AREA)
  • Software Systems (AREA)
  • Information Transfer Systems (AREA)
  • Storage Device Security (AREA)

Description

本発明は、ストレージシステム及びその制御方法、プログラム、並びに記憶制御システムに関する。
ＭＦＰ（Ｍｕｌｔｉ Ｆｕｎｃｔｉｏｎ Ｐｒｉｎｔｅｒ）などの情報処理装置は、装置のプログラムやユーザの画像データを保存するため、ＨＤＤ（Ｈａｒｄ Ｄｉｓｋ Ｄｒｉｖｅ）など記憶装置を備える。また、従来から、記憶装置のインターフェース規格であるＡＴＡ（Ａｄｖａｎｃｅｄ Ｔｅｃｈｎｏｌｏｇｙ Ａｔｔａｃｈｍｅｎｔ）などのコマンドの制御方法が提案される。例えば、特許文献１は、メインコントローラとＳＡＴＡブリッジのセキュリティ認証の際、ＡＴＡ８－ＡＣＳなどでリザーブされている領域にベンダユニークコマンドとして拡張したコマンドを用いる技術を開示する。この技術では、ＳＡＴＡブリッジは、認証開始前に記憶装置へのアクセスコマンドを発行せず、認証終了後に記憶装置へのアクセスコマンドを発行する。
特許第４８２９６３９号公報
特許文献１に開示されるＳＡＴＡブリッジは、認証されたかどうかにかかわらず、ＳＡＴＡ Ｉ／Ｆから拡張コマンドを発行しない。そのため、ＳＡＴＡブリッジは、ＳＳＤ、ＨＤＤなどの記憶装置にしか接続できないという課題を有する。
一方、ＳＡＴＡブリッジがホストとして拡張コマンドを送信可能することで、ＳＡＴＡブリッジに記憶装置以外のデバイス、例えば、後段のＳＡＴＡデバイスを接続することもできる。この場合、前段のＳＡＴＡブリッジに高速なアクセス動作を実現するＳＳＤ装置を接続し、後段のＳＡＴＡブリッジに複数のＨＤＤ装置を接続し、かつ複数のＨＤＤ装置を用いてミラーリング機能を実現することも可能と考えられる。しかし、前段のブリッジは、自らに接続される後段のデバイスの種類を判断する機能を有しないため、コマンドの種類（標準コマンド又は拡張コマンド）に基づいて、適切に、当該コマンドを後段のデバイスに送信することができない。従って、誤ったコマンドの送信により後段のデバイスが誤動作する虞が生じる。
本発明は、ブリッジに記憶装置以外のデバイスを接続可能とすると共に、後段のデバイスの種類に応じて当該デバイスに送信可能なコマンドを変更することで、ミラーリング機能と高速なアクセス速度とを両立することを目的とする。
本発明の一実施形態のストレージシステムは、複数のストレージが接続されたストレージシステムであって、メインコントローラと通信する第１ブリッジと、前記第１ブリッジと通信可能な第２ブリッジと、前記第１ブリッジと通信可能な第１記憶装置と、前記第２ブリッジと通信可能な第２記憶装置および第３記憶装置と、を備え、前記第１ブリッジは、コントローラを有し、前記コントローラは、前記メインコントローラから受け付けたコマンドの宛先が前記第２ブリッジであることに基づいて、前記受け付けたコマンドに対応するコマンドを前記第２ブリッジに送信し、前記メインコントローラから受け付けたコマンドが前記第１記憶装置に対応するコマンドであり且つ前記コマンドの宛先が前記第１記憶装置であることに基づいて、前記受け付けたコマンドに対応するコマンドを前記第１記憶装置に送信し、前記メインコントローラから受け付けたコマンドが、前記第１記憶装置に対応しないコマンドであり且つ前記コマンドの宛先が前記第１記憶装置であることに基づいて、前記受け付けたコマンドに対応するコマンドを前記第１記憶装置に送信しないことを特徴とする。
本発明によれば、ブリッジに記憶装置以外のデバイスを接続可能とすると共に、後段のデバイスの種類に応じて当該デバイスに送信可能なコマンドを変更することで、ミラーリング機能と高速なアクセス速度とを両立することができる。
本発明のストレージシステムの構成図である。 メインコントローラの詳細構成図である。 第１のブリッジの詳細構成図である。 第２のブリッジの詳細構成図である。 デバイス判断部の動作を示すフローチャートである。 デバイス判断部の動作を示すフローチャートである。 コマンド処理部の動作を示すフローチャートである。 コマンド処理時の状態遷移図である。 拡張コマンドの例を示す図である。 標準コマンドの例を示す図である。 第１のブリッジの詳細構成図である。 第２のブリッジの詳細構成図である。 コマンド処理部の動作を示すフローチャートである。 コマンドリストの例を示す図である。 比較例のストレージシステムの構成図である。
以下の実施形態では、前段のブリッジから拡張コマンドを送信可能することで、前段のブリッジに記憶装置以外のデバイス、例えば、後段のブリッジを接続可能とする技術を説明する。例えば、前段のブリッジに記憶装置が接続される場合、拡張コマンドをマスクする、即ち送信しない。また、前段のブリッジに後段のブリッジが接続される場合、拡張コマンドをその後段のブリッジに送信する。これにより、ブリッジに記憶装置とそれ以外のデバイスの両方を接続できる。
ところで、ＭＦＰなどの情報処理装置の中には、複数の記憶装置を装着し、各記憶装置に同一データを書き込むことで、データを強固に保護可能なミラーリング機能を備えたモデルが存在する。ミラーリング機能は、複数の記憶装置の１つが故障し、それがリード／ライト不能な状態になっても、残りの記憶装置からデータを復元可能である点に特徴を有し、データを失う危険性を回避できることから有望な技術と言える。
一方、近年、記憶装置としてＳＳＤ（Ｓｏｌｉｄ Ｓｔａｔｅ Ｄｒｉｖｅ）装置が登場し、リード／ライトの高速処理が行えることから、ＭＦＰなどの情報処理装置の記憶装置としても使用され始めている。そこで、上述のミラーリング機能を複数のＳＳＤ装置で実現することが検討されるが、ＳＳＤ装置単体のコストはＨＤＤ装置単体のコストよりも高く、ＳＳＤ装置のみでミラーリング機能を実現することは、コストの面から現実的に不可能である。
上述の手段は、このような課題を解決する。即ち、第１及び第２のブリッジをカスケード接続し、前段である第１のブリッジに高速なアクセス速度を実現する第１の記憶装置（例えば、ＳＳＤ装置）を接続する。また、後段である第２のブリッジにミラーリング機能を実現する第２及び第３の記憶装置（例えば、ＨＤＤ装置）を接続する。この場合、第１の記憶装置にアクセスする標準コマンドは、第１の記憶装置に送信され、かつ第２のブリッジに対してはマスクされる。また、ミラーリングに関する拡張コマンドは、第２のブリッジが実行可能な形式に変更したうえで第２のブリッジに送信され、かつ第１の記憶装置に対してはマスクされる。
このように、第１のブリッジに接続される後段のデバイスの種類に応じて当該デバイスに送信可能なコマンドを変更することで、ミラーリング機能と高速なアクセス速度とを両立した情報処理装置が実現される。従って、以下のストレージシステムは、ＨＤＤ装置などの大容量の記憶装置とＳＳＤ装置などの小容量かつ高速の記憶装置とが接続され、ＡＴＡコマンド、ベンダユニークコマンドなどでミラーリング機能及び暗号化・復号化機能を制御するのに好適である。
以下、本発明の実施例を具体的に説明する。
（第１の実施例）
図１は、本発明のストレージシステムの構成図を示す。
このストレージシステムは、情報処理装置としてのＭＦＰに適用されることを前提として説明するが、これに限定されるものではなく、例えば、複数の記憶装置を備える情報処理装置であれば本発明を適用可能である。
ストレージシステムは、メインコントローラ１００と、第１乃至第３の記憶装置４００、４０１、４０２と、第１及び第２のブリッジ２００、３００と、を備える。メインコントローラ１００は、ＭＦＰ全体を制御する。第１乃至第３の記憶装置４００、４０１、４０２は、データを記憶する。第１及び第２のブリッジ２００、３００は、第１乃至第３の記憶装置４００、４０１、４０２に対してデータの送受信を行う。
以下の説明では、第１の記憶装置４００は、ＳＳＤ装置を前提とし、第２及び第３の記憶装置４０１、４０２は、ＨＤＤ装置を前提とするが、これに限定されるものではない。第１の記憶装置４００は、第２及び第３の記憶装置４０１、４０２に比べて、高速なアクセス速度でデータを記憶可能な記憶装置であればよい。また、第２及び第３の記憶装置４０１、４０２は、第１の記憶装置４００に比べて、アクセス速度が遅いが、大きな記憶容量を有する記憶装置であればよい。第２及び第３の記憶装置４０１、４０２は、起動プログラムやユーザデータなどを記憶する。また、このようなデータは、信頼性が要求されるので、ミラーリング機能により保存される。
メインコントローラ１００、第１のブリッジ２００、及び第２のブリッジ３００は、直列接続される。第１のブリッジ２００は、複数の接続ポートを備える。第１のブリッジ２００の複数の接続ポートのうちの１つには、第１の記憶装置４００が接続可能であり、他の１つには、第２のブリッジ３００が接続可能である。同様に、第２のブリッジ３００も、複数の接続ポートを備える。第２のブリッジ３００の複数の接続ポートのうちの１つには、第２の記憶装置４０１が接続可能であり、他の１つには、第３の記憶装置４０２が接続可能である。本例では、ブリッジの数は、２つであるが、これに限定されるものではない。第１及び第２のブリッジ２００、３００に、さらに他のブリッジを接続してもよい。
また、第１及び第２のブリッジ２００、３００は、メインコントローラ１００から見たときに、１つのブリッジとして認識される。
図２は、メインコントローラの詳細構成図を示す。
メインコントローラ（ホスト）１００は、ＣＰＵ１０１と、ＲＯＭ１０２と、ＤＲＡＭ１０３と、Ｎｅｔｗｏｒｋ１０４と、を備える。さらに、メインコントローラ１００は、スキャン画像処理部１０５と、スキャナ１０６と、プリンタ画像処理部１０７と、プリンタ１０８と、操作部１０９と、ＳＡＴＡコントローラ１１０と、を備える。
ＣＰＵ１０１は、ストレージシステム全体を制御するコントローラであり、システム制御、演算処理、ＯＳ、アプリケーションなどを実行する。ＲＯＭ１０２は、リード専用のメモリであり、ＣＰＵ１０１で実行されるプログラム及び設定情報を記憶する。ＤＲＡＭ１０３は、ＣＰＵ１０１で実行する制御プログラムを記憶する。ＤＲＡＭ１０３は、一時的なワークエリアとしても使用される。
Ｎｅｔｗｏｒｋ１０４は、ネットワークＩ／Ｆであり、ストレージシステム内で画像処理を施した画像データをＬＡＮ１１１経由で外部、即ち、図示しない情報機器に送信する。Ｎｅｔｗｏｒｋ１０４は、外部から画像データを受信する。
スキャン画像処理部１０５は、スキャナ１０６から受信した画像データに画像処理を施す。スキャン画像処理部１０５で処理された画像データは、ＳＡＴＡコントローラ１１０を経由して第１及び第２のブリッジ２００、３００に送信され、第１乃至第３の記憶装置４００～４０２に記憶される。スキャナ１０６は、画像入力デバイスであり、例えば、原稿となる紙上の画像に光を照射し、ＣＣＤラインセンサを走査させ、反射光を検出することで、ラスター・イメージデータとしての電気信号を取得する。
プリンタ画像処理部１０７は、外部、又は第１乃至第３の記憶装置４００～４０２から受信した画像データに画像処理を施す。プリンタ画像処理部１０７で処理された画像データは、プリンタ１０８に送信される。プリンタ１０８は、画像出力デバイスであり、ラスター・イメージデータを用紙上に印刷すべき画像に変換する。
操作部１０９は、表示機能と操作機能を兼ね揃えたタッチパネルなどのデバイスである。操作部１０９は、入力された画像データを表示する役割と、ユーザが入力した情報をＣＰＵ１０１に伝える役割と、を有する。ＳＡＴＡコントローラ１１０は、ＳＡＴＡ（Ｓｅｒｉａｌ ＡＴＡ）規格に準拠して接続機器を制御し、かつ第１のブリッジ２００に対してデータの送受信を行う。ＬＡＮ１１１は、メインコントローラ１００を含む情報処理装置と外部（情報機器）との間で通信を行うためのネットワーク網である。
図３は、第１のブリッジ２００の詳細構成図を示す。
ＣＰＵ２０１は、第１のブリッジ２００のシステム制御、演算処理、ＡＴＡコマンド処理などを行う。また、ＣＰＵ２０１は、メインコントローラ１００から受信し、かつ第２のブリッジ３００又は第１の記憶装置４００に送信すべき入力コマンドの処理を行う。
コマンド処理は、ＣＰＵ２０１内のデバイス判断部による、第１のブリッジ２００に接続されるデバイスの種類を判断する処理、及びＣＰＵ２０１内のコマンド処理部による、当該デバイスの種類に基づき入力コマンドの処理を変更する処理を含む。
コマンド処理部は、入力コマンドが第２のブリッジ３００に対する設定又は問い合わせに関する拡張コマンドである場合に、当該拡張コマンドを第２のブリッジ３００に送信し、かつ当該拡張コマンドの応答をメインコントローラ１００に送信する。
また、コマンド処理部は、入力コマンドが第１の記憶装置４００にアクセスする標準コマンドである場合に、当該標準コマンドを第１の記憶装置４００に送信する。さらに、コマンド処理部は、入力コマンドが暗号化又は復号化に関する拡張コマンドである場合に、当該拡張コマンドを第１のブリッジ２００内で処理し、第２のブリッジ３００に送信しない。一方、コマンド処理部は、入力コマンドがミラーリングに関する拡張コマンドである場合に、当該拡張コマンドを第２のブリッジ３００に送信する。
さらに、第１及び第２のブリッジ２００、３００がメインコントローラ１００から見たときに、１つのブリッジとして認識される場合、コマンド処理部は、以下の処理を行う。例えば、入力コマンドが当該１つのブリッジに対する設定又は問い合わせに関する拡張コマンドである場合、コマンド処理部は、当該拡張コマンドを第１のブリッジ２００内で処理すると共に第２のブリッジ３００に送信する。また、コマンド処理部は、第１及び第２のブリッジからの応答をマージしてメインコントローラ１００に送信する。
ＲＯＭ２０２は、ＣＰＵ２０１の制御プログラム、各種モードの設定値に関するデータなどを記憶する。ＲＡＭ２０３は、ＣＰＵ２０１で実行する制御プログラムを記憶する。ＲＡＭ２０３は、一時的なワークエリアとしても使用される。
ＳＡＴＡ Ｉ／Ｆ２０４は、メインコントローラ１００に接続される接続ポートを備え、ＳＡＴＡ規格に準拠して、メインコントローラ１００内のＳＡＴＡコントローラ１１０（図２）と通信を行う。この場合、メインコントローラ１００は、ホストとして機能し、ＳＡＴＡ Ｉ／Ｆ２０４は、ホストに制御されるデバイスとして機能する。
ＳＡＴＡ Ｉ／Ｆ２０５は、第１の記憶装置４００に接続される接続ポートを備え、かつＳＡＴＡ Ｉ／Ｆ２０６は、第２のブリッジ３００に接続される接続ポートを備える。ＳＡＴＡ Ｉ／Ｆ２０５、２０６は、ＳＡＴＡ規格に準拠して、第１の記憶装置４００又は第２のブリッジ３００と通信を行う。この場合、ＳＡＴＡ Ｉ／Ｆ２０５、２０６は、ホストとして機能し、第１の記憶装置４００及び第２のブリッジ３００は、ホストに制御されるデバイスとして機能する。
図４は、第２のブリッジ３００の詳細構成図を示す。
ＣＰＵ１００１は、第２のブリッジ３００のシステム制御、演算処理、ＡＴＡコマンド処理などを行う。また、ＣＰＵ１００１は、第１のブリッジ２００から受信し、かつ第２の記憶装置４０１又は第３の記憶装置４０２に送信すべき入力コマンドの処理を行う。
コマンド処理は、ＣＰＵ１００１内のデバイス判断部による、第２のブリッジ３００に接続されるデバイスの種類を判断する処理、及びＣＰＵ１００１内のコマンド処理部による、当該デバイスの種類に基づき入力コマンドの処理を変更する処理を含む。
コマンド処理部は、入力コマンドが第２又は第３の記憶装置４０１、４０２にアクセスする標準コマンドである場合に、当該標準コマンドを第２又は第３の記憶装置４０１、４０２に送信する。また、コマンド処理部は、入力コマンドがミラーリングに関する拡張コマンドである場合に、当該拡張コマンドを第２のブリッジ３００内で処理する。
ＲＯＭ１００２は、ＣＰＵ１００１の制御プログラム、各種モードの設定値に関するデータなどを記憶する。ＲＡＭ１００３は、ＣＰＵ１００１で実行する制御プログラムを記憶する。ＲＡＭ１００３は、一時的なワークエリアとしても使用される。
ＳＡＴＡ Ｉ／Ｆ１００４は、第１のブリッジ２００に接続される接続ポートを備え、ＳＡＴＡ規格に準拠して、第１のブリッジ２００内のＳＡＴＡ Ｉ／Ｆ２０６（図３）と通信を行う。この場合、ＳＡＴＡ Ｉ／Ｆ２０６（図３）は、ホストとして機能し、ＳＡＴＡ Ｉ／Ｆ１００４は、ホストに制御されるデバイスとして機能する。
ＳＡＴＡ Ｉ／Ｆ１００５は、第２の記憶装置４０１に接続される接続ポートを備え、かつＳＡＴＡ Ｉ／Ｆ１００６は、第３の記憶装置４０２に接続される接続ポートを備える。ＳＡＴＡ Ｉ／Ｆ１００５、１００６は、ＳＡＴＡ規格に準拠して、第２の記憶装置４０１又は第３の記憶装置４０２と通信を行う。この場合、ＳＡＴＡ Ｉ／Ｆ１００５、１００６は、ホストとして機能し、第２の記憶装置４０１及び第３の記憶装置４０２は、ホストに制御されるデバイスとして機能する。
尚、図３及び図４の例では、第１及び第２のブリッジ２００、３００は、同一の要素を備えるが、これに限定されるものではない。即ち、第１及び第２のブリッジ２００、３００の一方は、その他方にない要素又は機能を備えていてもよい。
また、図２のＳＡＴＡコントローラ１１０、第１のブリッジ２００、及び第２のブリッジ３００は、それぞれ異なるチップ内に形成されててもよいし、同一チップ内に形成されてもよい。また、ＳＡＴＡコントローラ１１０と第１のブリッジ２００が同一チップ内に形成されてもよいし、又は第１のブリッジ２００と第２のブリッジ３００が同一チップ内に形成されてもよい。
次に、図５乃至図７のフローチャートを用いて、第１及び第２のブリッジ２００，３００の動作を説明する。
図５及び図６は、ＣＰＵ２０１、１００１内のデバイス判断部の動作を示す。
このフローチャートは、ＣＰＵ２０１、１００１上で動作するプログラムにより実行され、当該プログラムは、ＲＡＭ２０３、１００３、ＲＯＭ２０２、１００２、又は、第１乃至第３の記憶装置４００～４０２のいずれかに記憶される。
また、このフローチャートは、ＳＡＴＡ Ｉ／Ｆ毎に実行される。即ち、本例では、図３に示すように、第１のブリッジ２００は、２つのＳＡＴＡ Ｉ／Ｆ ２０５、２０６を備えるため、本フローは、ＳＡＴＡ Ｉ／Ｆ２０５、２０６に対して１回ずつ、合計２回実行される。ＳＡＴＡ Ｉ／Ｆ２０５、２０６のうち、いずれを先に本フローチャートの対象とするか、については、特に限定されない。
例えば、ＳＡＴＡ Ｉ／Ｆ２０５に対して本フローチャートを実行した後、ＳＡＴＡ Ｉ／Ｆ２０６に対して本フローチャートを実行してもよいし、又は、その逆でもよい。また、２つのＳＡＴＡ Ｉ／Ｆ２０５、２０６に対して、並列に、本フローチャートを実行してもよい。
同様に、本例では、図４に示すように、第２のブリッジ３００は、２つのＳＡＴＡ Ｉ／Ｆ １００５、１００６を備えるため、本フローは、ＳＡＴＡ Ｉ／Ｆ１００５、１００６に対して１回ずつ、合計２回実行される。ＳＡＴＡ Ｉ／Ｆ１００５、１００６のうち、いずれを先に本フローチャートの対象とするか、については、特に限定されない。
また、本フローチャートは、本ストレージシステムを起動するときなど、第１及び第２のブリッジ２００、３００の初期化時に実行することが望ましい。但し、本フローチャートは、これに限定されるものではなく、例えば、メインコントローラ１００がＳＡＴＡデバイスにアクセスするときに実行してもよい。
・ 第１のブリッジ２００の動作
Ｓ４０１～Ｓ４０３は、第１のブリッジ２００にＳＡＴＡデバイスが接続されるか否か、及び第１のブリッジ２００にＳＡＴＡデバイスが接続される場合には、当該ＳＡＴＡデバイスの種類を判断するステップである。
まず、Ｓ４０１において、デバイス判断部は、ＳＡＴＡホストにＳＡＴＡデバイスが接続されるか否かを判断する。ここで、ＳＡＴＡホストとは、図３のＳＡＴＡ Ｉ／Ｆ２０５、２０６のことであり、ＳＡＴＡデバイスとは、図３の第１の記憶装置４００及び第２のブリッジ３００のことである。
例えば、デバイス判断部は、ＩＤＥＮＴＩＦＹ ＤＥＶＩＣＥなどのＡＴＡコマンドを発行し、ＳＡＴＡ Ｉ／Ｆ２０５、２０６から応答がなければ、それらにＳＡＴＡデバイスが接続されないと判断し、Ｓ４０４に進む。一方、デバイス判断部は、ＩＤＥＮＴＩＦＹ ＤＥＶＩＣＥなどのＡＴＡコマンドを発行し、ＳＡＴＡ Ｉ／Ｆ２０５、２０６から応答があれば、それらにＳＡＴＡデバイスが接続されると判断し、Ｓ４０２に進む。
但し、ＳＡＴＡホストにＳＡＴＡデバイスが接続されるか否かの判断は、ＩＤＥＮＴＩＦＹ ＤＥＶＩＣＥなどのＡＴＡコマンドの発行による判断に限定されるものではない。当該判断は、ＳＡＴＡデバイスの接続の有無を確認できる方法であれば、どのような方法を用いても構わない。もちろん、この判断に使用されるコマンドも、ＡＴＡコマンドに限定されるものはなく、拡張コマンドを発行してもよい。
尚、Ｓ４０１は、必須の処理ではなく、省略しても構わない。
次に、Ｓ４０２において、デバイス判断部は、ＳＡＴＡホストにブリッジが接続されるか否かを判断する。例えば、デバイス判断部は、ＡＴＡコマンド又は拡張コマンドを発行し、ＳＡＴＡ Ｉ／Ｆ２０５、２０６から応答がなければ、それらにブリッジが接続されないと判断し、Ｓ４０３に進む。一方、デバイス判断部は、ＡＴＡコマンド又は拡張コマンドを発行し、ＳＡＴＡ Ｉ／Ｆ２０５、２０６から応答があれば、それらにブリッジが接続されると判断し、Ｓ４０６に進む。
次に、Ｓ４０３において、デバイス判断部は、ＳＡＴＡホストに記憶装置が接続されるか否かを判断する。例えば、デバイス判断部は、ＡＴＡコマンドを発行し、ＳＡＴＡ Ｉ／Ｆ２０５、２０６から応答がなければ、それらに記憶装置が接続されない、即ち、未知のＳＡＴＡデバイスが接続されると判断し、Ｓ４０４に進む。一方、デバイス判断部は、ＡＴＡコマンドを発行し、ＳＡＴＡ Ｉ／Ｆ２０５、２０６から応答があれば、それらに記憶装置が接続されると判断し、Ｓ４０５に進む。
以上により、デバイス判断部は、ＳＡＴＡ Ｉ／Ｆ（接続ポート）２０５、２０６の各々について、ＳＡＴＡデバイスの接続無し、ブリッジ（第２のブリッジ３００）の接続有り、及び記憶装置（第１の記憶装置４００）の接続有りの３つの状態を確認できる。但し、ＳＡＴＡデバイスの接続無しは、未知のＳＡＴＡデバイスが接続される場合を含む。また、デバイス判断部は、この３つの状態に、ＳＡＴＡデバイスの探索前（本フローチャートの実行前）という状態を加え、合計４つの状態（４段階）で、ＳＡＴＡ Ｉ／Ｆ２０５、２０６を管理できる。
また、デバイス判断部は、ＳＡＴＡ Ｉ／Ｆ（接続ポート）２０５、２０６のうち所定の接続ポートがＳＡＴＡデバイスの探索前の状態にあるとき、さらに、その所定の接続ポートについてＳＡＴＡデバイスの探索を行う。そして、デバイス判断部は、所定の接続ポートの状態を、ＳＡＴＡデバイスの接続無し、ブリッジの接続有り、及び記憶装置の接続有りのいずれにあるかを判断する。
従って、ＳＡＴＡホストにＳＡＴＡデバイスが未接続であるか、又は未知のＳＡＴＡデバイスが接続される場合、ＣＰＵ２０１は、第１のブリッジ２００が未接続モードにあると判断できる。また、ＣＰＵ２０１は、例えば、第１のブリッジ２００が未接続モードにあることを把握し続けるため、例えば、未接続モードにあることを示す２ビットデータ“００”をＲＯＭ２０２又はＲＡＭ２０３に記憶する（Ｓ４０４）。
さらに、ＣＰＵ２０１は、第１のブリッジ２００が未接続モードにあることをメインコントローラ１００に通知する。この通知は、例えば、ＳＡＴＡ規格のＲｅｇｉｓｔｅｒ Ｄｅｖｉｃｅ ｔｏ Ｈｏｓｔ（ＲｅｇＤＨ）などを用い、ＳＡＴＡ Ｉ／Ｆ２０４を経由して行うことができる（Ｓ４０４）。
一方、ＳＡＴＡホストに記憶装置（第１の記憶装置４００）が接続される場合、ＣＰＵ２０１は、第１のブリッジ２００が記憶装置接続モードにあると判断できる。また、ＣＰＵ２０１は、例えば、第１のブリッジ２００が記憶装置接続モードにあることを把握し続けるため、例えば、記憶装置接続モードにあることを示す２ビットデータ“０１”をＲＯＭ２０２又はＲＡＭ２０３に記憶する（Ｓ４０５）。
さらに、ＣＰＵ２０１は、第１のブリッジ２００が記憶装置接続モードにあることをメインコントローラ１００に通知する。この通知は、上述のように、例えば、ＳＡＴＡ規格のＲｅｇＤＨなどを用い、ＳＡＴＡ Ｉ／Ｆ２０４を経由して行うことができる（Ｓ４０５）。
また、ＳＡＴＡホストにブリッジ（第２のブリッジ３００）が接続される場合、ＣＰＵ２０１は、第１のブリッジ２００がブリッジ接続モードにあると判断できる。また、ＣＰＵ２０１は、例えば、第１のブリッジ２００がブリッジ接続モードにあることを把握し続けるため、例えば、ブリッジ接続モードにあることを示す２ビットデータ“１０”をＲＯＭ２０２又はＲＡＭ２０３に記憶する（Ｓ４０６）。
さらに、ＣＰＵ２０１は、第１のブリッジ２００がブリッジ接続モードにあることをメインコントローラ１００に通知する。この通知は、上述のように、例えば、ＳＡＴＡ規格のＲｅｇＤＨなどを用い、ＳＡＴＡ Ｉ／Ｆ２０４を経由して行うことができる（Ｓ４０６）。
図５のフローチャートにおいて、第１のブリッジ２００が記憶装置接続モードにあると判断された場合（Ｓ４０５）、続けて、図６のフローチャートが実行される。図６のフローチャートは、第１のブリッジ２００に接続される記憶装置（第１の記憶装置４００）の種類（ＳＳＤ装置又はＨＤＤ装置）を判別するためのものである。
但し、図６のフローチャートの実行は、省略してもよい。即ち、第１のブリッジ２００に接続される記憶装置の種類を特定する必要がないときは、図５のフローチャートのみを実行すればよい。
まず、Ｓ５０１において、デバイス判断部は、第１のブリッジ２００が記憶装置接続モードにあるか否かを判断する。即ち、デバイス判断部は、第１のブリッジ２００に記憶装置（第１の記憶装置４００）が接続される場合、Ｓ５０２に進む。一方、デバイス判断部は、第１のブリッジ２００に記憶装置（第１の記憶装置４００）が接続されない場合、Ｓ５０４に進む。
次に、Ｓ５０２において、デバイス判断部は、ＳＡＴＡホストにＨＤＤ装置が接続されるか否かを判断する。例えば、デバイス判断部は、第１のブリッジ２００に接続可能なＨＤＤ装置の型番をＲＯＭ２０２に予め格納しておく。この場合、デバイス判断部は、図５のＳ４０１で発行したＩＤＥＮＴＩＦＹ ＤＥＶＩＣＥで取得した型番（Ｗｏｒｄ ２７～４６）を、ＲＯＭ２０２内に予め格納した型番と比較することで、第１の記憶装置４００がＨＤＤ装置か否かを判断できる。
また、デバイス判断部は、例えば、ＩＤＥＮＴＩＦＹ ＤＥＶＩＣＥのメディア回転レート（Ｗｏｒｄ ２１７）に基づいて、第１のブリッジ２００に接続される記憶装置がＨＤＤ装置であるか否かを判断できる。例えば、デバイス判断部は、当該メディア回転レート（Ｗｏｒｄ ２１７）がＮｏｎ－ｒｏｔａｔｉｎｇ ｍｅｄｉａ（０ｘ０００１）以外の場合、第１のブリッジ２００に接続される記憶装置がＨＤＤ装置であると判断できる。
但し、第１のブリッジ２００に接続される記憶装置がＨＤＤ装置であるか否かの判断は、これに限定されるものではなく、種々の方法を採用することができる。
Ｓ５０２において、デバイス判断部は、第１のブリッジ２００に接続される記憶装置がＨＤＤ装置であると判断した場合、Ｓ５０６に進む。一方、デバイス判断部は、第１のブリッジ２００に接続される記憶装置がＨＤＤ装置でないと判断した場合、Ｓ５０３に進む。
次に、Ｓ５０３において、デバイス判断部は、ＳＡＴＡホストにＳＳＤ装置が接続されるか否かを判断する。第１のブリッジ２００に接続される記憶装置がＳＳＤ装置であるか否かの判断は、第１のブリッジ２００に接続される記憶装置がＨＤＤ装置であるか否かの判断と同様に行うことができる。
Ｓ５０３において、デバイス判断部は、第１のブリッジ２００に接続される記憶装置がＳＳＤ装置であると判断した場合、Ｓ５０５に進む。一方、デバイス判断部は、第１のブリッジ２００に接続される記憶装置がＳＳＤ装置でないと判断した場合、即ち、第１のブリッジ２００に接続される記憶装置が未知の記憶装置である場合、Ｓ５０４に進む。
以上の処理により、デバイス判断部は、ＳＡＴＡ Ｉ／Ｆ２０５、２０６の各々について、未接続モード、ＳＳＤ接続モード、及びＨＤＤ接続モードを確認できる。
未接続モードの場合、ＣＰＵ２０１は、例えば、第１のブリッジ２００が未接続モードにあることを把握し続けるため、例えば、未接続モードにあることを示す２ビットデータ“００”をＲＯＭ２０２又はＲＡＭ２０３に記憶する。また、ＣＰＵ２０１は、第１のブリッジ２００が未接続モードにあることをメインコントローラ１００に通知する。この通知は、例えば、ＳＡＴＡ規格のＲｅｇＤＨなどを用い、ＳＡＴＡ Ｉ／Ｆ２０４を経由して行うことができる（Ｓ５０４）。
ＳＳＤ接続モードの場合、ＣＰＵ２０１は、例えば、第１のブリッジ２００がＳＳＤ接続モードにあることを把握し続けるため、例えば、ＳＳＤ接続モードにあることを示す２ビットデータ“１１”をＲＯＭ２０２又はＲＡＭ２０３に記憶する。また、ＣＰＵ２０１は、第１のブリッジ２００がＳＳＤ接続モードにあることをメインコントローラ１００に通知する。この通知は、例えば、ＳＡＴＡ規格のＲｅｇＤＨなどを用い、ＳＡＴＡ Ｉ／Ｆ２０４を経由して行うことができる（Ｓ５０５）。
ＨＤＤ接続モードの場合、ＣＰＵ２０１は、例えば、第１のブリッジ２００がＨＤＤ接続モードにあることを把握し続けるため、例えば、ＨＤＤ接続モードにあることを示す２ビットデータ“０１”をＲＯＭ２０２又はＲＡＭ２０３に記憶する。また、ＣＰＵ２０１は、第１のブリッジ２００がＨＤＤ接続モードにあることをメインコントローラ１００に通知する。この通知は、例えば、ＳＡＴＡ規格のＲｅｇＤＨなどを用い、ＳＡＴＡ Ｉ／Ｆ２０４を経由して行うことができる（Ｓ５０６）。
・ 第２のブリッジ３００の動作
第２のブリッジ３００においても、第１のブリッジ２００と同様に、ＣＰＵ１００１内のデバイス判断部により、図５及び図６のフローチャートが実行される。
まず、Ｓ４０１～Ｓ４０３において、デバイス判断部は、第２のブリッジ３００にＳＡＴＡデバイスが接続されるか否か、及び第２のブリッジ３００にＳＡＴＡデバイスが接続される場合には、当該ＳＡＴＡデバイスの種類が何であるかを判断する。
まず、Ｓ４０１において、デバイス判断部は、ＳＡＴＡホストにＳＡＴＡデバイスが接続されるか否かを判断する。ＳＡＴＡホストにＳＡＴＡデバイスが接続されない場合、Ｓ４０４に進む。一方、ＳＡＴＡホストにＳＡＴＡデバイスが接続される場合、Ｓ４０２に進む。尚、Ｓ４０１は、第１のブリッジ２００の場合と同様に、省略しても構わない。
次に、Ｓ４０２において、デバイス判断部は、ＳＡＴＡホストにブリッジが接続されるか否かを判断する。ＳＡＴＡホストにブリッジが接続されない場合、Ｓ４０３に進む。一方、ＳＡＴＡホストにブリッジが接続される場合、Ｓ４０６に進む。
次に、Ｓ４０３において、デバイス判断部は、ＳＡＴＡホストに記憶装置が接続されるか否かを判断する。ＳＡＴＡホストに記憶装置が接続されない場合、Ｓ４０４に進む。一方、ＳＡＴＡホストに記憶装置が接続される場合、Ｓ４０５に進む。
以上の処理により、デバイス判断部は、ＳＡＴＡ Ｉ／Ｆ１００５、１００６の各々について、ＳＡＴＡデバイスの接続無し、ブリッジの接続有り、及び記憶装置（第２及び第３の記憶装置４０１、４０２）の接続有りの３つの状態を確認できる。但し、第１のブリッジ２００の場合と同様に、ＳＡＴＡデバイスの接続無しは、未知のＳＡＴＡデバイスが接続される場合を含む。また、デバイス判断部は、この３つの状態に、ＳＡＴＡデバイスの探索前（本フローチャートの実行前）という状態を加え、合計４つの状態（４段階）で、ＳＡＴＡ Ｉ／Ｆ１００５、１００６を管理してもよい。
そして、ＣＰＵ１００１は、第２のブリッジ３００が未接続モードにあることを把握し続けるため、例えば、未接続モードにあることを示す２ビットデータ“００”をＲＯＭ１００２又はＲＡＭ１００３に記憶する。また、ＣＰＵ１００１は、第２のブリッジ３００が未接続モードにあることをメインコントローラ１００に通知する（Ｓ４０４）。
また、ＣＰＵ１００１は、第２のブリッジ３００が記憶装置接続モードにあることを把握し続けるため、例えば、記憶装置接続モードにあることを示す２ビットデータ“０１”をＲＯＭ１００２又はＲＡＭ１００３に記憶する。また、ＣＰＵ１００１は、第２のブリッジ３００が記憶装置接続モードにあることをメインコントローラ１００に通知する（Ｓ４０５）。
さらに、ＣＰＵ１００１は、第２のブリッジ３００がブリッジ接続モードにあることを把握し続けるため、例えば、ブリッジ接続モードにあることを示す２ビットデータ“１０”をＲＯＭ１００２又はＲＡＭ１００３に記憶する。また、ＣＰＵ１００１は、第２のブリッジ３００がブリッジ接続モードにあることをメインコントローラ１００に通知する（Ｓ４０６）。
図５のフローチャートにおいて、第２のブリッジ３００が記憶装置接続モードにあると判断された場合（Ｓ４０５）、第１のブリッジ２００の場合と同様に、続けて、図６のフローチャートを実行してもよい。
まず、Ｓ５０１において、デバイス判断部は、第２のブリッジ３００が記憶装置接続モードにあるか否かを判断する。即ち、デバイス判断部は、第２のブリッジ３００に記憶装置（第２及び第３の記憶装置４０１，４０２）が接続される場合、Ｓ５０２に進む。一方、デバイス判断部は、第２のブリッジ３００に記憶装置が接続されない場合、Ｓ５０４に進む。
次に、Ｓ５０２において、デバイス判断部は、ＳＡＴＡホストにＨＤＤ装置が接続されるか否かを判断する。デバイス判断部は、第２のブリッジ３００に接続される記憶装置がＨＤＤ装置であると判断した場合、Ｓ５０６に進む。一方、デバイス判断部は、第２のブリッジ３００に接続される記憶装置がＨＤＤ装置でないと判断した場合、Ｓ５０３に進む。
次に、Ｓ５０３において、デバイス判断部は、ＳＡＴＡホストにＳＳＤ装置が接続されるか否かを判断する。デバイス判断部は、第２のブリッジ３００に接続される記憶装置がＳＳＤ装置であると判断した場合、Ｓ５０５に進む。一方、デバイス判断部は、第２のブリッジ３００に接続される記憶装置がＳＳＤ装置でないと判断した場合、即ち、第２のブリッジ３００に接続される記憶装置が未知の記憶装置である場合、Ｓ５０４に進む。
以上の処理により、デバイス判断部は、ＳＡＴＡ Ｉ／Ｆ１００５、１００６の各々について、未接続モード、ＳＳＤ接続モード、及びＨＤＤ接続モードを確認できる。
未接続モードの場合、ＣＰＵ１００１は、第２のブリッジ３００が未接続モードにあることを把握し続けるため、例えば、未接続モードにあることを示す２ビットデータ“００”をＲＯＭ１００２又はＲＡＭ１００３に記憶する。また、ＣＰＵ１００１は、第２のブリッジ３００が未接続モードにあることをメインコントローラ１００に通知する（Ｓ５０４）。
ＳＳＤ接続モードの場合、ＣＰＵ１００１は、第２のブリッジ３００がＳＳＤ接続モードにあることを把握し続けるため、例えば、ＳＳＤ接続モードにあることを示す２ビットデータ“１１”をＲＯＭ１００２又はＲＡＭ１００３に記憶する。また、ＣＰＵ１００１は、第２のブリッジ３００がＳＳＤ接続モードにあることをメインコントローラ１００に通知する（Ｓ５０５）。
ＨＤＤ接続モードの場合、ＣＰＵ１００１は、第２のブリッジ３００がＨＤＤ接続モードにあることを把握し続けるため、例えば、ＨＤＤ接続モードにあることを示す２ビットデータ“０１”をＲＯＭ１００２又はＲＡＭ１００３に記憶する。また、ＣＰＵ１００１は、第２のブリッジ３００がＨＤＤ接続モードにあることをメインコントローラ１００に通知する（Ｓ５０６）。
図７は、ＣＰＵ２０１、１００１内のコマンド処理部の動作を示す。
このフローチャートは、ＣＰＵ２０１、１００１上で動作するプログラムにより実行され、当該プログラムは、ＲＡＭ２０３、１００３、ＲＯＭ２０２、１００２、又は、第１乃至第３の記憶装置４００～４０２のいずれかに記憶される。
また、本フローチャートは、第１及び第２のブリッジ２００、３００が初期化されるとき、メインコントローラ１００がＳＡＴＡデバイスにアクセスするときなど、上述の図５及び図６のフローチャートに続けて実行することが望ましい。但し、本フローチャートは、これに限定されるものではなく、例えば、上述の図５及び図６のフローチャートに並行して、又は当該フローチャートの実行後、一定期間を空けて実行してもよい。
・ 第１のブリッジ２００の動作
まず、Ｓ６０１において、コマンド処理部は、メインコントローラ１００からのコマンドを受信したか否かを判断する。メインコントローラ１００からコマンドを受信していない場合、当該コマンドを受信するまで、Ｓ６０１を繰り返す。当該コマンドを受信したか否かの確認は、一定期間毎に行うのが望ましい。
一方、メインコントローラ１００からコマンドを受信した場合、Ｓ６０２に進む。Ｓ６０２において、コマンド処理部は、Ｓ６０１で受信したコマンドが拡張ＡＴＡコマンドであるか否かを判断する。当該受信したコマンドが拡張ＡＴＡコマンドでない場合、即ち標準ＡＴＡコマンドである場合、又は当該受信したコマンドが拡張ＡＴＡコマンドであるが実行不可能な場合、Ｓ６０９に進む。当該受信したコマンドが拡張ＡＴＡコマンドであり、かつ実行可能な場合、Ｓ６０３に進む。
Ｓ６０３において、コマンド処理部は、Ｓ６０１で受信した拡張ＡＴＡコマンドが第１のブリッジ２００で実行可能であり、かつ第１のブリッジ２００の内部にアクセスするコマンドであるか否かを判断する。当該拡張ＡＴＡコマンドが第１のブリッジ２００で実行可能でないか、又は第１のブリッジ２００の内部にアクセスするコマンドでない場合、Ｓ６０４に進む。当該拡張ＡＴＡコマンドが第１のブリッジ２００で実行可能であり、かつ第１のブリッジ２００の内部にアクセスするコマンドである場合、Ｓ６０６に進む。
Ｓ６０４において、コマンド処理部は、Ｓ６０１で受信した拡張ＡＴＡコマンドが第１の記憶装置４００にアクセスするコマンドであるか否かを判断する。当該拡張ＡＴＡコマンドが第１の記憶装置４００にアクセスするコマンドでない場合、Ｓ６０５に進む。当該拡張ＡＴＡコマンドが第１の記憶装置４００にアクセスするコマンドである場合、即ち第１の記憶装置４００で実行不可能なコマンドである場合、Ｓ６０７に進む。
Ｓ６０５において、コマンド処理部は、Ｓ６０１で受信した拡張ＡＴＡコマンドがＳＡＴＡ Ｉ／Ｆ２０６に接続される第２のブリッジ３００にアクセスするコマンドであるか否かを判断する。当該拡張ＡＴＡコマンドが第２のブリッジ３００にアクセスするコマンドでない場合、又は当該拡張ＡＴＡコマンドが第２のブリッジ３００で実行可能でない場合、Ｓ６０７に進む。当該拡張ＡＴＡコマンドが第２のブリッジ３００にアクセスするコマンドであり、かつ第２のブリッジ３００で実行可能である場合、Ｓ６０８に進む。
Ｓ６０６において、コマンド処理部は、Ｓ６０１で受信した拡張ＡＴＡコマンドを第１のブリッジ２００の内部で処理する。即ち、ＣＰＵ２０１は、当該拡張ＡＴＡコマンドを解釈し、ＳＡＴＡ Ｉ／Ｆ２０４、２０５、２０６のレジスタに対してデータの読み出し／書き込みを行う、又は第１のブリッジ２００を認証するなどの動作を行う。
Ｓ６０７は、Ｓ６０１で受信した拡張ＡＴＡコマンドが第１及び第２のブリッジ２００、３００で処理できず、かつ第１乃至第３の記憶装置４００、４０１、４０２でも処理できない場合に行われるステップである。即ち、Ｓ６０７において、コマンド処理部は、実行不可能な拡張ＡＴＡコマンドを受信すると、当該拡張ＡＴＡコマンドをマスクする（エラー処理）。従って、ＣＰＵ２０１は、第２のブリッジ３００又は第１の記憶装置４００に当該拡張ＡＴＡコマンドを送信せず、メインコントローラ１００にアボートエラーを通知する。
尚、Ｓ６０１で受信した拡張ＡＴＡコマンドが実行可能か又は実行不可能かは、例えば、ＲＯＭ２０２又はＲＡＭ２０３内に予め記憶された実行可能なコマンドのリストに基づいて判断される。これについては後述する。
Ｓ６０８において、コマンド処理部は、Ｓ６０１で受信した拡張ＡＴＡコマンドをＳＡＴＡ Ｉ／Ｆ２０６経由で、第２のブリッジ３００に送信する。また、Ｓ６０９において、コマンド処理部は、Ｓ６０１で受信した標準ＡＴＡコマンドをＳＡＴＡ Ｉ／Ｆ２０５、２０６経由で、第１の記憶装置４００又は第２のブリッジ３００に送信する。
・ 第２のブリッジ３００の動作
第２のブリッジ３００においても、第１のブリッジ２００と同様に、ＣＰＵ１００１内のコマンド処理部により、図７のフローチャートが実行される。
まず、Ｓ６０１において、コマンド処理部は、メインコントローラ１００から、第１のブリッジ２００経由で、コマンドを受信したか否かを判断する。メインコントローラ１００からコマンドを受信していない場合、当該コマンドを受信するまで、Ｓ６０１を繰り返す。当該コマンドを受信したか否かの確認は、第１のブリッジ２００と同様に、一定期間毎に行うのが望ましい。
一方、メインコントローラ１００からコマンドを受信した場合、Ｓ６０２に進む。Ｓ６０２において、コマンド処理部は、Ｓ６０１で受信したコマンドが拡張ＡＴＡコマンドであるか否かを判断する。当該受信したコマンドが拡張ＡＴＡコマンドでない場合、又は当該受信したコマンドが拡張ＡＴＡコマンドであるが実行不可能な場合、Ｓ６０９に進む。当該受信したコマンドが拡張ＡＴＡコマンドであり、かつ実行可能な場合、Ｓ６０３に進む。
Ｓ６０３において、コマンド処理部は、Ｓ６０１で受信した拡張ＡＴＡコマンドが第２のブリッジ３００で実行可能であり、かつ第２のブリッジ３００の内部にアクセスするコマンドであるか否かを判断する。当該拡張ＡＴＡコマンドが第２のブリッジ３００で実行可能でないか、又は第２のブリッジ３００の内部にアクセスするコマンドでない場合、Ｓ６０４に進む。当該拡張ＡＴＡコマンドが第２のブリッジ３００で実行可能であり、かつ第２のブリッジ３００の内部にアクセスするコマンドである場合、Ｓ６０６に進む。
Ｓ６０４において、コマンド処理部は、Ｓ６０１で受信した拡張ＡＴＡコマンドが第２又は第３の記憶装置４０１、４０２にアクセスするコマンドであるか否かを判断する。当該拡張ＡＴＡコマンドが第２又は第３の記憶装置４０１、４０２にアクセスするコマンドでない場合、Ｓ６０５に進む。当該拡張ＡＴＡコマンドが第２及び第３の記憶装置４０１、４０２にアクセスするコマンドである場合、即ち第２及び第３の記憶装置４０１、４０２で実行不可能なコマンドである場合、Ｓ６０７に進む。
Ｓ６０５において、コマンド処理部は、Ｓ６０１で受信した拡張ＡＴＡコマンドが第２のブリッジ３００のＳＡＴＡ Ｉ／Ｆ（図示せず）に接続される他のブリッジにアクセスするコマンドであるか否かを判断する。当該拡張ＡＴＡコマンドが当該他のブリッジにアクセスするコマンドでない場合、又は当該拡張ＡＴＡコマンドが当該他のブリッジで実行可能でない場合、Ｓ６０７に進む。当該拡張ＡＴＡコマンドが当該他のブリッジにアクセスするコマンドであり、かつ当該他のブリッジで実行可能である場合、Ｓ６０８に進む。
Ｓ６０６において、コマンド処理部は、Ｓ６０１で受信した拡張ＡＴＡコマンドを第２のブリッジ３００の内部で処理する。即ち、ＣＰＵ１００１は、当該拡張ＡＴＡコマンドを解釈し、ＳＡＴＡ Ｉ／Ｆ１００４、１００５、１００６のレジスタに対してデータの読み出し／書き込みを行う、又は第２のブリッジ３００を認証するなどの動作を行う。
Ｓ６０７は、Ｓ６０１で受信した拡張ＡＴＡコマンドが第２のブリッジ３００及び当該他のブリッジで処理できず、かつ第２及び第３の記憶装置４０１、４０２でも処理できない場合に行われるステップである。即ち、Ｓ６０７において、コマンド処理部は、実行不可能な拡張ＡＴＡコマンドを受信すると、当該拡張ＡＴＡコマンドをマスクする（エラー処理）。従って、ＣＰＵ１００１は、当該他のブリッジ、又は第２及び第３の記憶装置４０１、４０２に当該拡張ＡＴＡコマンドを送信せず、第１のブリッジ２００経由で、メインコントローラ１００にアボートエラーを通知する。
尚、Ｓ６０１で受信した拡張ＡＴＡコマンドが実行可能か又は実行不可能かは、第１のブリッジ２００と同様に、例えば、ＲＯＭ１００２又はＲＡＭ１００３内に予め記憶された実行可能なコマンドのリストに基づいて判断される。これについては後述する。
Ｓ６０８において、コマンド処理部は、Ｓ６０１で受信した拡張ＡＴＡコマンドをＳＡＴＡ Ｉ／Ｆ（図示せず）経由で、当該他のブリッジに送信する。また、Ｓ６０９において、コマンド処理部は、Ｓ６０１で受信した標準ＡＴＡコマンドをＳＡＴＡ Ｉ／Ｆ１００５、１００６経由で、第２又は第３の記憶装置４０１、４０２に送信する。
図８は、コマンド処理時の状態遷移図を示す。
第１及び第２のブリッジ２００、３００の動作モードは、大きく分けて「通常ステート」と、「バイパスステート」と、「内部動作ステート」と、を備える。第１及び第２のブリッジ２００、３００をいずれの動作モードにて動作させるかは、ＣＰＵ２０１、１００１がＲＯＭ２０２、１００２、又はＲＡＭ２０３、１００３内に記憶されたプログラムを実行することにより判断する。
第１及び第２のブリッジ２００、３００に電源が投入されると、第１及び第２のブリッジ２００、３００は、まず、通常ステートＳ７０２に設定される。通常ステートＳ７０２は、第２のブリッジ３００、又は第１乃至第３の記憶装置４００、４０１、４０２に対するアクセスを行うステートである。
ＳＡＴＡコントローラ１１０からのコマンドに対して、第１及び第２のブリッジ２００、３００は、自らが当該コマンドを実行可能か否か、及び自らに接続される第１乃至第３の記憶装置４００、４０１、４０２が当該コマンドを実行可能か、を判断する。例えば、第１及び第２のブリッジ２００、３００は、後述するように、図９及び図１０で指定されるコマンド以外は、実行不可能なコマンドとして、第１乃至第３の記憶装置４００、４０１、４０２に送信しない。
ＳＡＴＡコントローラ１１０からのコマンドが第１及び第２のブリッジ２００、３００、又は第１乃至第３の記憶装置４００、４０１、４０２にて実行可能であるか否かの判断は、例えば、ＲＡＭ２０３、１００３内に記憶された参照データに基づき行われる。即ち、第１及び第２のブリッジ２００、３００は、ＳＡＴＡコントローラ１１０からのコマンドをＳＡＴＡ Ｉ／Ｆ２０４、１００４にて受信し、かつＣＰＵ２０１、１００１にて認識する。ＣＰＵ２０１、１００１は、当該コマンドをＲＡＭ２０３、１００３内の参照データと比較することで、当該判断を行う。
ＣＰＵ２０１、１００１は、当該コマンドを実行可能であると判断したら、ＳＡＴＡ Ｉ／Ｆ２０５、２０６を設定し、かつ第１乃至第３の記憶装置４００、４０１、４０２に当該コマンドを送信する。
第１及び第２のブリッジ２００、３００は、レジスタアクセスコマンド（「ＰＩＯ ＲＥＡＤ」タイプのコマンド）を受け取ると、ＰＩＯデータ転送を開始し、通常ステートＳ７０２からバイパスステートＳ７０３に移行する。そして、第１及び第２のブリッジ２００、３００は、メインコントローラ１００へのＰＩＯデータ送信がを完了した後、バイパスステートＳ７０３から通常ステートＳ７０２に移行する。
また、第１及び第２のブリッジ２００、３００は、データの読み出し／書き込みを示すＤＭＡ転送タイプのコマンドを受け取ると、ＤＭＡデータ転送を開始し、通常ステートＳ７０２からバイパスステートＳ７０３に移行する。そして、第１及び第２のブリッジ２００、３００は、メインコントローラ１００へのＤＭＡデータ転送が完了した後、バイパスステートＳ７０３から通常ステートＳ７０２に移行する。
図９は、拡張コマンドの例を示す。
ここに示す拡張コマンドは、第１及び第２のブリッジ２００、３００が実行可能な拡張コマンドの例である。即ち、ここに示す拡張コマンドは、通常のＨＤＤアクセスで使用されるＡＴＡコマンドとは異なり、第１及び第２のブリッジ２００、３００のみが実行可能なコマンドである。これらのコマンドリストは、実行可能な拡張コマンドとして、ＲＡＭ２０３、１００３、又はＲＯＭ２０２、１００２内に記憶される。
コマンド名８０１は、実行可能なコマンドの名称を示す。タイプ８０２は、アクセスの種類を示す。例えば、「Ｎｏｎ Ｄａｔａ」タイプは、データ転送を伴わないアクセスを意味し、例えば、ステータスの確認／遮断モードから通常モードへの移行などで使用される。「ＰＩＯ ｄａｔａ－ｏｕｔ」タイプ、及び「ＰＩＯ ｄａｔａ－ｉｎ」タイプは、データの読み出し／書き込みを伴うアクセスを意味し、例えば、バージョン情報の取得、後述する認証のチャレンジなどで使用される。
以下、拡張コマンドの例を説明する。
８０３は、ＳＥＬＥＣＴ ＰＯＲＴコマンドであり、ＳＡＴＡ Ｉ／Ｆ２０５及びＳＡＴＡ ＩＦ２０６のいずれか一方を指定するコマンドである。即ち、ＳＥＬＥＣＴ ＰＯＲＴコマンドは、対象となるコマンド名とＳＡＴＡ Ｉ／Ｆとを対応付ける。
例えば、ＳＥＬＥＣＴ ＰＯＲＴコマンドでＳＡＴＡ Ｉ／Ｆ２０５を指定した場合を考える。この場合、その指定直後に、拡張コマンドがメインコントローラ１００から第１又は第２のブリッジ２００、３００に発行されると、第１又は第２のブリッジ２００、３００は、ＳＡＴＡ Ｉ／Ｆ２０５に対してコマンドを発行する。一方、ＳＥＬＥＣＴ ＰＯＲＴコマンドが発行されていない場合、ミラーリングのホスト側となるＳＡＴＡ Ｉ／Ｆ２０５、２０６にコマンドを発行する。
但し、ＳＡＴＡ Ｉ／Ｆ２０５、２０６を指定する方法は、上述のようなコマンドを用いる方法に限定されるものではない。即ち、ＳＡＴＡ Ｉ／Ｆ２０５、２０６を指定する方法は、それ以外の方法、例えば、ＳＡＴＡのＦＩＳ（Ｆｒａｍｅ Ｉｎｆｏｒｍａｔｉｏｎ Ｓｔｒｕｃｔｕｒｅ）のＰＭ Ｐｏｒｔビットを用いる方法などを使用できる。
８０４は、ＴＯ ＣＡＳＣＡＤＥコマンドであり、後段のブリッジに対する拡張コマンドであることを示す。例えば、第１のブリッジ２００は、ＴＯ ＣＡＳＣＡＤＥコマンドを受信すると、そのコマンドの次のコマンドの実行を行わず、当該次のコマンドを第２のブリッジ３００に送信する。これは、判断の対象となるコマンドのうち、その直前にＴＯ ＣＡＳＣＡＤＥコマンドが存在しないコマンドについては、Ｓ６０３でＹｅｓと判断され、第１のブリッジ２００の内部で実行されることを意味する。
図１０は、標準コマンドの例を示す。
メインコントローラ１００から第１乃至第３の記憶装置４００，４０１、４０２に転送可能なコマンドは、例えば、図１０に示す標準コマンドに限定される。ここに示すコマンドのリストは、ＡＴＡコマンドとして、ＲＡＭ２０３、１００３、又はＲＯＭ２０２、１００２、及び、ＲＯＭ１０２又はＤＲＡＭ１０３内に記憶される。
コマンド名９０１は、実行可能なコマンドの名称を示す。タイプ９０２は、アクセスの種類を示す。「Ｎｏｎ－Ｄａｔａ」転送タイプは、データ転送を伴わないアクセスを意味する。「ＰＩＯ ｄａｔａ－ｉｎ」転送タイプは、データの読み出しを伴うアクセスを意味する。「ＤＭＡ ｄａｔａ－ｉｎ」及び「ＤＭＡ ｄａｔａ－ｏｕｔ」転送タイプは、ＤＭＡを用いたデータの読み出し／書き込みを伴うアクセスを意味する。
尚、「ＰＩＯ ｄａｔａ－ｉｎ」転送タイプは、メインコントローラ１００内のＤＲＡＭ１０３と第１乃至第３の記憶装置４００、４０１、４０２との間のデータ転送を、メインコントローラ１００内のＣＰＵ１０１の管理の下で行う。一方、「ＤＭＡ ｄａｔａ－ｉｎ」及び「ＤＭＡ ｄａｔａ－ｏｕｔ」転送タイプは、これらの間のデータ転送を、メインコントローラ１００内のＣＰＵ１０１を介さずに行う。
ここで、図９及び図１０を、図７のフローチャート及び図８の状態遷移図に関連付けて説明する。メインコントローラ１００からコマンドが発行されると、コマンド処理部は、第１及び第２のブリッジ２００、３００の内部でコマンドを一旦保持する（Ｓ６０１）。また、コマンド処理部は、当該コマンドが、第２のブリッジ３００、又は第１乃至第３の記憶装置４００、４０１、４０２にて実行可能であるか否かを判断する（Ｓ６０４、Ｓ６０５）。
そして、コマンド処理部は、第２のブリッジ３００にて実行可能なコマンド（図９に示すコマンド）を第２のブリッジ３００に送信する（Ｓ６０８）。また、コマンド処理部は、第１乃至第３の記憶装置４００、４０１、４０２にて実行可能なコマンド（図１０に示すコマンド）を第２のブリッジ３００又は第１の記憶装置４００に送信する（Ｓ６０９）。
ここで、実行不可能であると判断されたコマンド（図９及び図１０に示すコマンド以外のコマンド）は、エラーと判断される。即ち、コマンド処理部は、当該コマンドを第２のブリッジ３００又は第１の記憶装置４００に送信することなく、アボートエラーをメインコントローラ１００に通知する（Ｓ６０７）。尚、アボートエラーは、例えば、ＳＡＴＡ Ｉ／Ｆ２０４のＡＴＡタスクファイルレジスタのＳｔａｔｕｓレジスタのＥＲＲビット＝１、かつＥｒｒｏｒレジスタのＡＢＲＴビット＝１で、メインコントローラ１００に通知される。
（第２の実施例）
上述の第１の実施例は、第１及び第２のブリッジ２００、３００がＳＳＤ制御機能、及びミラーリング機能を有する場合を例に説明した。しかし、本発明は、これに限定されるものではなく、第１及び第２のブリッジ２００、３００に他の機能を追加してもよいことは言うまでもない。そこで、第２の実施例は、第１及び第２のブリッジ２００、３００が暗号化機能及び復号化機能を有する場合を例に説明する。
図１１は、第１のブリッジの詳細構成図を示す。
ＣＰＵ２０１は、認証の制御、送受信データの暗号化及び復号化の制御、第１のブリッジ２００のシステム制御、演算処理、ＡＴＡコマンド処理などを行い、かつ第１乃至第３の記憶装置４００、４０１、４０２に対するコマンド処理などを行う。
ＲＯＭ２０２は、ＣＰＵ２０１の起動プログラム、暗号化・復号化プログラム、暗号化及び復号化を含む各種モードの設定値のデータ、暗号鍵情報などを記憶する。ＲＡＭ２０３は、ＣＰＵ２０１で実行する制御プログラムを記憶する。また、ＲＡＭ２０３は、暗号化及び復号化に関する処理を含む一時的なワークエリアとしても使用される。尚、ＳＡＴＡ Ｉ／Ｆ２０４、２０５、２０６は、第１の実施例と同様なので、ここでの詳細な説明を省略する。
２０７は、暗号器であり、認証後、ＳＡＴＡ Ｉ／Ｆ２０４により受信した入力データを暗号化し、かつ暗号化されたデータ（暗号データ）を生成する。暗号データは、ＳＡＴＡ Ｉ／Ｆ２０５、２０６に転送される。２０８は、復号器であり、認証後、ＳＡＴＡ Ｉ／Ｆ２０５、２０６により受信した暗号データを復号化し、かつ復号化されたデータ（復号データ）を生成する。復号データは、ＳＡＴＡ Ｉ／Ｆ２０４に転送される。２０９は、認証機能であり、メインコントローラ１００と第１のブリッジ２００との間で認証を行う際に使用される。
図１２は、第２のブリッジの詳細構成図を示す。
以下では、第２のブリッジ３００の要素が第１のブリッジ２００の要素と同じであることを前提とするが、第１の実施例の場合と同様に、これに限定されるものではない。第２のブリッジ３００は、第１のブリッジ２００内に存在しない要素を含んでもよいし、逆に、第１のブリッジ２００は、第２のブリッジ３００内に存在しない要素を含んでもよい。
ＣＰＵ１４０１は、認証の制御、送受信データの暗号化及び復号化の制御、第２のブリッジ３００のシステム制御、演算処理、ＡＴＡコマンド処理などを行い、かつ第２及び第３の記憶装置４０１、４０２に対するコマンド処理などを行う。
ＲＯＭ１４０２は、ＣＰＵ１４０１の起動プログラム、暗号化・復号化プログラム、暗号化及び復号化を含む各種モードの設定値のデータ、暗号鍵情報などを記憶する。ＲＡＭ１４０３は、ＣＰＵ１４０１で実行する制御プログラムを記憶する。また、ＲＡＭ１４０３は、暗号化及び復号化に関する処理を含む一時的なワークエリアとしても使用される。尚、ＳＡＴＡ Ｉ／Ｆ１４０４、１４０５、１４０６は、第１の実施例と同様なので、ここでの詳細な説明を省略する。
１４０７は、暗号器であり、認証後、ＳＡＴＡ Ｉ／Ｆ１４０４により受信した入力データを暗号化し、かつ暗号化されたデータ（暗号データ）を生成する。暗号データは、ＳＡＴＡ Ｉ／Ｆ１４０５、１４０６に転送される。１４０８は、復号器であり、認証後、ＳＡＴＡ Ｉ／Ｆ１４０５、１４０６により受信した暗号データを復号化し、かつ復号化されたデータ（復号データ）を生成する。復号データは、ＳＡＴＡ Ｉ／Ｆ１４０４に転送される。１４０９は、認証機能であり、メインコントローラ１００と第２のブリッジ３００との間で認証を行う際に使用される。
図１３は、ＣＰＵ２０１、１４０１内のコマンド処理部の動作を示す。
このフローチャートは、ＣＰＵ２０１、１４０１上で動作するプログラムにより実行され、当該プログラムは、ＲＡＭ２０３、１４０３、ＲＯＭ２０２、１４０２、又は、第１乃至第３の記憶装置４００～４０２のいずれかに記憶される。
また、本フローチャートは、第１及び第２のブリッジ２００、３００が初期化されるとき、メインコントローラ１００がＳＡＴＡデバイスにアクセスするときなど、上述の図５及び図６のフローチャートに続けて実行することが望ましい。但し、本フローチャートは、これに限定されるものではなく、例えば、上述の図５及び図６のフローチャートに並行して、又は当該フローチャートの実行後、一定期間を空けて実行してもよい。
・ 第１のブリッジ２００の動作
まず、Ｓ１２０１において、コマンド処理部は、メインコントローラ１００からのコマンドを受信したか否かを判断する。メインコントローラ１００からコマンドを受信していない場合、当該コマンドを受信するまで、Ｓ１２０１を繰り返す。当該コマンドを受信したか否かの確認は、一定期間毎に行うのが望ましい。
一方、メインコントローラ１００からコマンドを受信した場合、Ｓ１２０２に進む。Ｓ１２０２において、コマンド処理部は、Ｓ１２０１で受信したコマンドが図１４のコマンドリストに記載されるか否かを判断する。尚、図１４のコマンドリストの詳細については、後述する。当該受信したコマンドが図１４のコマンドリストに記載されてない場合、即ち、実行可能なコマンドでない場合、Ｓ１２０７に進む。当該受信したコマンドが図１４のコマンドリストに記載される場合、即ち、実行可能なコマンドである場合、Ｓ１２０３に進む。
Ｓ１２０３において、コマンド処理部は、Ｓ１２０１で受信したコマンドが第１のブリッジ２００の内部にアクセスするコマンドであるか否かを判断する。当該コマンドが第１のブリッジ２００の内部にアクセスするコマンドでない場合、Ｓ１２０４に進む。当該コマンドが第１のブリッジ２００の内部にアクセスするコマンドである場合、Ｓ１２０６に進む。
Ｓ１２０４において、コマンド処理部は、Ｓ１２０１で受信したコマンドが第１の記憶装置４００にアクセスするコマンドであるか否かを判断する。当該コマンドが第１の記憶装置４００にアクセスするコマンドでない場合、Ｓ１２０５に進む。当該コマンドが第１の記憶装置４００にアクセスするコマンドである場合、Ｓ１２０９に進む。
Ｓ１２０５において、コマンド処理部は、Ｓ１２０１で受信したコマンドがＳＡＴＡ Ｉ／Ｆ２０６に接続される第２のブリッジ３００にアクセスするコマンドであるか否かを判断する。当該コマンドが第２のブリッジ３００にアクセスするコマンドでない場合、Ｓ１２０７に進む。当該コマンドが第２のブリッジ３００にアクセスするコマンドである場合、Ｓ１２０８に進む。
Ｓ１２０６において、コマンド処理部は、Ｓ１２０１で受信したコマンドを第１のブリッジ２００の内部で処理する。即ち、ＣＰＵ２０１は、当該コマンドを解釈し、ＳＡＴＡ Ｉ／Ｆ２０４、２０５、２０６のレジスタに対してデータの読み出し／書き込みを行う、又は第１のブリッジ２００を認証するなどの動作を行う。
Ｓ１２０７は、Ｓ１２０１で受信したコマンドが第１及び第２のブリッジ２００、３００で処理できず、かつ第１乃至第３の記憶装置４００、４０１、４０２でも処理できない場合に行われるステップである。即ち、Ｓ１２０７において、コマンド処理部は、実行不可能なコマンドを受信すると、当該コマンドをマスクする（エラー処理）。従って、ＣＰＵ２０１は、第２のブリッジ３００又は第１の記憶装置４００に当該コマンドを送信せず、メインコントローラ１００にアボートエラーを通知する。
Ｓ１２０８において、コマンド処理部は、Ｓ１２０１で受信したコマンドをＳＡＴＡ Ｉ／Ｆ２０６経由で、第２のブリッジ３００に送信する。また、Ｓ１２０９において、コマンド処理部は、Ｓ１２０１で受信したコマンドをＳＡＴＡ Ｉ／Ｆ２０５、２０６経由で、第１の記憶装置４００又は第２のブリッジ３００に送信する。
・ 第２のブリッジ３００の動作
第２のブリッジ３００においても、第１のブリッジ２００と同様に、ＣＰＵ１４０１内のコマンド処理部により、図１３のフローチャートが実行される。
まず、Ｓ１２０１において、コマンド処理部は、メインコントローラ１００から、第１のブリッジ２００経由で、コマンドを受信したか否かを判断する。メインコントローラ１００からコマンドを受信していない場合、当該コマンドを受信するまで、Ｓ１２０１を繰り返す。当該コマンドを受信したか否かの確認は、第１のブリッジ２００と同様に、一定期間毎に行うのが望ましい。
一方、メインコントローラ１００からコマンドを受信した場合、Ｓ１２０２に進む。Ｓ１２０２において、コマンド処理部は、Ｓ１２０１で受信したコマンドが図１４のコマンドリストに記載されるか否かを判断する。当該受信したコマンドが図１４のコマンドリストに記載されてない場合、即ち、実行可能なコマンドでない場合、Ｓ１２０７に進む。当該受信したコマンドが図１４のコマンドリストに記載される場合、即ち、実行可能なコマンドである場合、Ｓ１２０３に進む。
Ｓ１２０３において、コマンド処理部は、Ｓ１２０１で受信したコマンドが第２のブリッジ３００の内部にアクセスするコマンドであるか否かを判断する。当該コマンドが第２のブリッジ３００の内部にアクセスするコマンドでない場合、Ｓ１２０４に進む。当該コマンドが第２のブリッジ３００の内部にアクセスするコマンドである場合、Ｓ１２０６に進む。
Ｓ１２０４において、コマンド処理部は、Ｓ１２０１で受信したコマンドが第２又は第３の記憶装置４０１、４０２にアクセスするコマンドであるか否かを判断する。当該コマンドが第２又は第３の記憶装置４０１、４０２にアクセスするコマンドでない場合、Ｓ１２０５に進む。当該コマンドが第２及び第３の記憶装置４０１、４０２にアクセスするコマンドである場合、Ｓ１２０９に進む。
Ｓ１２０５において、コマンド処理部は、Ｓ１２０１で受信したコマンドが第２のブリッジ３００のＳＡＴＡ Ｉ／Ｆ（図示せず）に接続される他のブリッジにアクセスするコマンドであるか否かを判断する。当該コマンドが当該他のブリッジにアクセスするコマンドでない場合、Ｓ１２０７に進む。当該コマンドが当該他のブリッジにアクセスするコマンドである場合、Ｓ１２０８に進む。
Ｓ１２０６において、コマンド処理部は、Ｓ１２０１で受信したコマンドを第２のブリッジ３００の内部で処理する。即ち、ＣＰＵ１４０１は、当該コマンドを解釈し、ＳＡＴＡ Ｉ／Ｆ１４０４、１４０５、１４０６のレジスタに対してデータの読み出し／書き込みを行う、又は第２のブリッジ３００を認証するなどの動作を行う。
Ｓ１２０７は、Ｓ１２０１で受信したコマンドが第２のブリッジ３００及び当該他のブリッジで処理できず、かつ第２及び第３の記憶装置４０１、４０２でも処理できない場合に行われるステップである。即ち、Ｓ１２０７において、コマンド処理部は、実行不可能なコマンドを受信すると、当該コマンドをマスクする（エラー処理）。従って、ＣＰＵ１４０１は、当該他のブリッジ、又は第２及び第３の記憶装置４０１、４０２に当該コマンドを送信せず、第１のブリッジ２００経由で、メインコントローラ１００にアボートエラーを通知する。
Ｓ１２０８において、コマンド処理部は、Ｓ１２０１で受信したコマンドをＳＡＴＡ Ｉ／Ｆ（図示せず）経由で、当該他のブリッジに送信する。また、Ｓ１２０９において、コマンド処理部は、Ｓ１２０１で受信したコマンドをＳＡＴＡ Ｉ／Ｆ１４０５、１４０６経由で、第２又は第３の記憶装置４０１、４０２に送信する。
図１４は、コマンドリストの例を示す。
ここに示すコマンドリストは、第１及び第２のブリッジ２００、３００、又は第１乃至第３の記憶装置４００，４０１、４０２で実行可能なコマンドのリストである。既に述べたように、同図のコマンドリストは、予めＲＡＭ２０３、ＲＯＭ２０２などに記憶される。そして、メインコントローラ１００からのコマンドが実行可能であるか否かの判断は、ＣＰＵ２０１、１４０１内のコマンド処理部が当該コマンドとコマンドリストとを比較することにより行われる。
１３０１は、コマンド受信時の動作ステートである。１３０２は、コマンドの行先（処理先）がブリッジ内部であることを示す。例えば、第１のブリッジ２００が図１３のコマンドリストを備える場合、１３０２は、コマンドの行先（処理先）が第１のブリッジ２００であることを意味する。また、第２のブリッジ３００が図１３を用いる場合、コマンドの行先（処理先）が第２のブリッジ３００が図１３のコマンドリストを備える場合、１３０２は、コマンドの行先（処理先）が第２のブリッジ３００であることを意味する。
１３０３は、コマンドの行先が、ＳＡＴＡ Ｉ／Ｆ（ＳＡＴＡホスト）に接続されるデバイス、即ち、ＳＡＴＡホストの接続先であることを示す。例えば、第１のブリッジ２００が図１３のコマンドリストを備える場合、１３０３は、コマンドの行先（処理先）がＳＡＴＡ ＩＦ２０５、２０６の接続先であることを意味する。また、第２のブリッジ３００が図１３を用いる場合、コマンドの行先（処理先）がＳＡＴＡ ＩＦ１４０５、１４０６の接続先であることを意味する。
尚、１３０３は、例えば、図５のＳ４０４、Ｓ４０５、及びＳ４０６において、デバイス判断部が認識かつ記憶したデバイスを示し、かつ図６のＳ５０４、Ｓ５０５、及びＳ５０６において、デバイス判断部が認識かつ記憶したデバイスを示す。
コマンド処理部は、１３０１、１３０２、及び１３０３に基づき、ＳＡＴＡホスト（接続ポート）毎に、実行可能なコマンドを判断する。ここで、同図では、ＡＴＡコマンド（標準コマンド）と拡張コマンドの２つのリストを示すが、これに限定されるものではなく、どちらか一方のみを用いてリストを形成しても構わない。
（比較例）
図１５は、比較例のストレージシステムの構成図を示す。
フラッシュメモリデバイスを備えるＳＳＤ（ソリッド・ステート・ドライブ）装置は、不揮発性記憶装置の代表格であるＨＤＤ（ハード・ディスク・ドライブ）装置と比較して、２倍以上の高速動作が可能である。しかし、ＳＳＤ装置は、データ書き換え回数に対する耐性が低いという特徴を有する。
この比較例では、この問題を解消するため、情報処理装置、例えば、印刷装置を、ＨＤＤ装置とＳＳＤ装置の両方を搭載するハイブリッド構成とする。そして、印刷データの処理過程でのページ単位書き込みに必要なデータサイズが所定の閾値以下の場合に、ＨＤＤ装置を使用して当該データを記憶する。また、当該データサイズが所定の閾値を超える場合には、ＳＳＤ装置を使用して当該データを記憶する。即ち、ＨＤＤ装置の処理スピードで十分な処理は、ＨＤＤ装置を利用し、ＨＤＤ装置の処理スピードでは不十分な高速処理については、ＳＳＤ装置を利用する。これにより、ＳＳＤ装置の欠点であるデータ書き換え回数を実質的に減らし、ストレージシステム全体の寿命を延ばす。
図１５は、比較例のストレージシステムの構成図を示す。
このストレージシステムは、ＭＦＰ全体を制御するメインコントローラ１００と、データを記憶する第１及び第２の記憶装置４００、４０１と、これらの記憶装置に対してデータ送受信を実行するブリッジ２００´と、を備える。
第１の記憶装置４００は、例えば、ＳＳＤ装置であり、第２の記憶装置４０１は、例えば、ＨＤＤ装置である。第１の記憶装置４００は、高速なアクセス速度が要求されるデータを記憶する。第２の記憶装置４０１は、高速なアクセス速度が要求されない、例えば、起動プログラム、ユーザデータなどを記憶する。このような構成の場合、アクセス速度が異なるこれら第１及び第２の記憶装置４００、４０１を用いてミラーリングを実質的に行えず、結果として、データの信頼性が確保できない問題が生じる。
これに対し、第１及び第２の実施例で説明したストレージシステムによれば、図１に示すように、第１のブリッジ２００に第２のブリッジ３００をカスケード接続する。そして、高速なアクセス速度が要求されるデータは、第１のブリッジ２００に接続される第１の記憶装置４００内に記憶される。また、高速なアクセス速度が要求されないデータは、第２のブリッジ３００に接続される第２及び第３の記憶装置４０１、４０２内に記憶される。
即ち、ミラーリングは、第２のブリッジ３００に接続される第２及び第３の記憶装置４０１、４０２を用いて行えるため、データの信頼性を向上できる。しかも、高速なアクセス速度が要求されるデータは、第１の記憶装置４００内に記憶可能なため、ミラーリング機能と高速なアクセス速度とを両立することができる。
尚、比較例では、ブリッジ２００´は、拡張コマンドをＳＡＴＡ Ｉ／Ｆに発行しないので、図１に示すように、複数のブリッジをカスケード接続できない。上述の第１及び第２の実施例では、第１のブリッジ２００が拡張コマンドをＳＡＴＡ Ｉ／Ｆに発行する種々の工夫について提案する。従って、第１及び第２の実施例では、第１及び第２のブリッジ２００、３００をカスケード接続し、ミラーリング機能と高速なアクセス速度とを両立することができる。
（その他の実施形態）
本発明は、記憶装置又は外部ブリッジ装置からコマンドを受信し、当該コマンドを記憶装置又は外部ブリッジ装置とは別のデバイスに対して自ブリッジ装置を介して転送するコマンド転送部を備える記憶制御システムに適用可能である。この場合、記憶制御システムは、転送先となる別のデバイスとして外部ブリッジ装置とは別のブリッジ装置が自ブリッジ装置に対して装着されているか否かを問い合わせるコマンドを発行するコマンド発行部を備える。そして、転送先となる別のデバイスとして別のブリッジ装置が自ブリッジ装置に装着されていない場合には、自ブリッジ装置は、上流のデバイス（記憶装置又は外部ブリッジ装置）から受信したコマンドを別のデバイスへに転送しない処理を行う。このような記憶制御システムにおいても、上述の実施形態と同様の効果を得ることができる。
本発明は、上述の１つ以上の機能を実現するプログラムを、ネットワーク又は記憶媒体を介してシステム／装置に供給し、そのシステム／装置のコンピュータにおける１つ以上のプロセッサが該プログラムを実行する場合にも適用可能である。また、本発明は、上述の１つ以上の機能を所定の回路（例えば、ＡＳＩＣ）によって実現することも可能である。
（むすび）
以上、説明したように、本発明によれば、ブリッジに記憶装置以外のデバイスを接続可能とすると共に、後段のデバイスの種類に応じて当該デバイスに送信可能なコマンドを変更することで、ミラーリング機能と高速なアクセス速度とを両立することができる。
本発明は、上述の実施形態に限定されず、その要旨の範囲内で種々の変形及び変更が可能である。
１００ メインコントローラ
１１０ ＳＡＴＡコントローラ
２００ 第１のブリッジ
３００ 第２のブリッジ
２０１ ＣＰＵ
４００ 第１の記憶装置
４０１ 第２の記憶装置
４０２ 第３の記憶装置

Claims (14)

  1. 複数のストレージが接続されたストレージシステムであって、
    メインコントローラと通信する第１ブリッジと、
    前記第１ブリッジと通信可能な第２ブリッジと、
    前記第１ブリッジと通信可能な第１記憶装置と、
    前記第２ブリッジと通信可能な第２記憶装置および第３記憶装置と、を備え、
    前記第１ブリッジは、コントローラを有し、
    前記コントローラは、
    前記メインコントローラから受け付けたコマンドの宛先が前記第２ブリッジであることに基づいて、前記受け付けたコマンドに対応するコマンドを前記第２ブリッジに送信し、
    前記メインコントローラから受け付けたコマンドが、前記第１記憶装置に対応するコマンドであり且つ前記コマンドの宛先が前記第１記憶装置であることに基づいて、前記受け付けたコマンドに対応するコマンドを前記第１記憶装置に送信し、
    前記メインコントローラから受け付けたコマンドが、前記第１記憶装置に対応しないコマンドであり且つ前記コマンドの宛先が前記第１記憶装置であることに基づいて、前記受け付けたコマンドに対応するコマンドを前記第１記憶装置に送信しない
    ことを特徴とするストレージシステム。
  2. 前記コントローラは、
    前記メインコントローラから受け付けたコマンドが、前記第１記憶装置に対応しないコマンドであり且つ前記コマンドの宛先が前記第１記憶装置であることに基づいて、前記受け付けたコマンドに対応するコマンドを前記第１記憶装置に送信せず、前記メインコントローラにエラー通知を送信することを特徴とする請求項１に記載のストレージシステム。
  3. 前記コントローラは、前記メインコントローラから受け付けたコマンドが、前記第１記憶装置に対応しないコマンドであり且つ前記コマンドの宛先が前記第１記憶装置であることに基づいて、前記受け付けたコマンドに対応するコマンドを前記第１記憶装置および前記第２ブリッジに送信しないことを特徴とする請求項１または２に記載のストレージシステム。
  4. 前記メインコントローラから受け付けたコマンドの宛先が前記第１ブリッジに送信されたコマンドである場合、前記第１ブリッジは、前記受け付けたコマンドに基づく処理を実行することを特徴とする請求項１に記載のストレージシステム。
  5. 前記コントローラは、
    前記メインコントローラからの入力データに基づいて暗号データを生成し、
    前記第２ブリッジまたは前記第１記憶装置からの暗号データに基づき復号データを生成することを特徴とする請求項１乃至４のいずれか１項に記載のストレージシステム。
  6. 前記第１記憶装置に対応しないコマンドが暗号化または復号化に関するコマンドである場合、前記コントローラが前記受け付けたコマンドに基づく処理を実行することを特徴とする請求項５に記載のストレージシステム。
  7. 前記第１記憶装置に対応するコマンドが前記第１記憶装置にアクセスする標準コマンドである場合に、前記コントローラは前記受け付けたコマンドに対応するコマンドを前記第１記憶装置に送信することを特徴とする請求項１乃至６のいずれか１項に記載のストレージシステム。
  8. 前記第２ブリッジは、前記第２記憶装置及び前記第３記憶装置に対するミラーリングを行うミラーコントローラを有することを特徴とする請求項１乃至７のいずれか１項に記載のストレージシステム。
  9. 前記第１記憶装置に対応しないコマンドが前記ミラーリングに関するコマンドである場合に、前記コントローラは、前記受け付けたコマンドに対応するコマンドを前記第２ブリッジに送信することを特徴とする請求項８に記載のストレージシステム。
  10. 前記メインコントローラ、前記第１ブリッジ、及び前記第２ブリッジは、直列接続されることを特徴とする請求項１乃至９のいずれか１項に記載のストレージシステム。
  11. 前記第１記憶装置はＳＳＤであり、前記第２記憶装置および前記第３記憶装置はＨＤＤであることを特徴とする請求項１乃至１０のいずれか１項に記載のストレージシステム。
  12. 前記第１ブリッジは、複数の接続ポートを備え、
    前記コントローラは、各接続ポートの状態を、デバイスの探索前、前記第２ブリッジの接続有り、前記第１記憶装置の接続有り、及びデバイスの接続無し、の４つの段階で管理することを特徴とする請求項１乃至１１のいずれか１項に記載のストレージシステム。
  13. 前記複数の接続ポートのうち所定の接続ポートの状態が前記デバイスの探索前である場合に、前記コントローラは、前記所定の接続ポートの状態が前記第２ブリッジの接続有り、前記第１記憶装置の接続有り、及び前記デバイスの接続無し、のいずれにあるかを判断することを特徴とする請求項１２に記載のストレージシステム。
  14. 前記複数の接続ポートの状態が前記第１記憶装置の接続有り及び前記デバイスの接続無しの何れかであり、且つ、前記受け付けたコマンドが前記第２ブリッジにアクセスするコマンドである場合に、前記コントローラは、前記受け付けたコマンドを送信しないことを特徴とする請求項１３に記載のストレージシステム。
JP2018096344A 2018-05-18 2018-05-18 ストレージシステム及びその制御方法、プログラム、並びに記憶制御システム Active JP7179489B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2018096344A JP7179489B2 (ja) 2018-05-18 2018-05-18 ストレージシステム及びその制御方法、プログラム、並びに記憶制御システム
US16/401,656 US11216402B2 (en) 2018-05-18 2019-05-02 Storage system and control method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018096344A JP7179489B2 (ja) 2018-05-18 2018-05-18 ストレージシステム及びその制御方法、プログラム、並びに記憶制御システム

Publications (3)

Publication Number Publication Date
JP2019200709A JP2019200709A (ja) 2019-11-21
JP2019200709A5 JP2019200709A5 (ja) 2021-07-26
JP7179489B2 true JP7179489B2 (ja) 2022-11-29

Family

ID=68532586

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018096344A Active JP7179489B2 (ja) 2018-05-18 2018-05-18 ストレージシステム及びその制御方法、プログラム、並びに記憶制御システム

Country Status (2)

Country Link
US (1) US11216402B2 (ja)
JP (1) JP7179489B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11636826B1 (en) * 2021-11-12 2023-04-25 Getac Technology Corporation Electronic device with connector supporting multiple connection standards and update method thereof

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008242872A (ja) 2007-03-28 2008-10-09 Hitachi Ltd ストレージシステム
JP2009187483A (ja) 2008-02-08 2009-08-20 Hitachi Ltd ストレージサブシステム及びこれの制御方法
JP2012073304A (ja) 2010-09-28 2012-04-12 Tomoegawa Paper Co Ltd 電子写真用トナー
US20130138851A1 (en) 2011-11-30 2013-05-30 Lsi Corporation Method and apparatus for expander-based data duplication
US20140229652A1 (en) 2013-02-12 2014-08-14 Lsi Corporation Methods and structure for fast context switching among a plurality of expanders in a serial attached scsi domain
US20180032267A1 (en) 2016-07-29 2018-02-01 Western Digital Technologies Inc. Extensible storage system controller
JP2018055472A (ja) 2016-09-29 2018-04-05 キヤノン株式会社 情報処理装置、デバイス、情報処理方法及びプログラム

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5941972A (en) * 1997-12-31 1999-08-24 Crossroads Systems, Inc. Storage router and method for providing virtual local storage
US20030051110A1 (en) * 2001-09-10 2003-03-13 Gaspard Walter A. Self mirroring disk drive
US6880025B2 (en) * 2001-12-27 2005-04-12 Koninklijke Philips Electronics N.V. Efficient timeout message management in IEEE 1394 bridged serial bus network
US7299331B2 (en) * 2003-01-21 2007-11-20 Hewlett-Packard Development Company, L.P. Method and apparatus for adding main memory in computer systems operating with mirrored main memory
KR100553348B1 (ko) * 2004-05-31 2006-02-20 한국전자통신연구원 피엠이엠 제어기를 이용한 고속 스트리밍 데이터 전송장치 및 방법
US20060114918A1 (en) * 2004-11-09 2006-06-01 Junichi Ikeda Data transfer system, data transfer method, and image apparatus system
TW200705273A (en) * 2005-07-26 2007-02-01 Mitac Technology Corp Method instantly initializing and executing a computer program by using a high-speed data access memory to load kernel program of operating system
US8656487B2 (en) * 2005-09-23 2014-02-18 Intel Corporation System and method for filtering write requests to selected output ports
JP4611901B2 (ja) * 2006-01-16 2011-01-12 株式会社ソニー・コンピュータエンタテインメント 信号伝送方法、ブリッジユニット、および情報処理装置
JP4829639B2 (ja) 2006-02-24 2011-12-07 キヤノン株式会社 データ処理装置およびデータ処理方法
JP2008090375A (ja) * 2006-09-29 2008-04-17 Hitachi Ltd 割込み制御システム、およびこれを利用した記憶制御システム
US7835373B2 (en) * 2007-03-30 2010-11-16 International Business Machines Corporation Method and apparatus for buffer linking in bridged networks
JP5399570B2 (ja) * 2010-11-29 2014-01-29 株式会社日立製作所 計算機システム、それに使用されるスイッチ及びパケット転送制御方法
JP5966243B2 (ja) * 2010-12-20 2016-08-10 富士通株式会社 ストレージ装置及びストレージ装置の制御方法
WO2013140459A1 (en) * 2012-03-23 2013-09-26 Hitachi, Ltd. Method for accessing mirrored shared memories and storage subsystem using method for accessing mirrored shared memories
US9756097B2 (en) * 2013-06-24 2017-09-05 Cisco Technology, Inc. Non-DSG mechanisms for aligning client devices with their multicast data flows in a DOCSIS network environment
US9645954B2 (en) * 2014-06-05 2017-05-09 Lenovo (Singapore) Pte. Ltd. Embedded microcontroller and buses

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008242872A (ja) 2007-03-28 2008-10-09 Hitachi Ltd ストレージシステム
JP2009187483A (ja) 2008-02-08 2009-08-20 Hitachi Ltd ストレージサブシステム及びこれの制御方法
JP2012073304A (ja) 2010-09-28 2012-04-12 Tomoegawa Paper Co Ltd 電子写真用トナー
US20130138851A1 (en) 2011-11-30 2013-05-30 Lsi Corporation Method and apparatus for expander-based data duplication
US20140229652A1 (en) 2013-02-12 2014-08-14 Lsi Corporation Methods and structure for fast context switching among a plurality of expanders in a serial attached scsi domain
US20180032267A1 (en) 2016-07-29 2018-02-01 Western Digital Technologies Inc. Extensible storage system controller
JP2018055472A (ja) 2016-09-29 2018-04-05 キヤノン株式会社 情報処理装置、デバイス、情報処理方法及びプログラム

Also Published As

Publication number Publication date
US11216402B2 (en) 2022-01-04
JP2019200709A (ja) 2019-11-21
US20190354501A1 (en) 2019-11-21

Similar Documents

Publication Publication Date Title
US20240078188A1 (en) Direct host access to storage device memory space
US8839359B2 (en) Data processing device and data processing method
US11720283B2 (en) Coherent access to persistent memory region range
US8789137B2 (en) Data processing device
EP2803012B1 (en) Using storage controller bus interfaces to secure data transfer between storage devices and hosts
TWI620093B (zh) 用於保全電腦大容量儲存資料的方法和裝置
US11354454B2 (en) Apparatus and method of detecting potential security violations of direct access non-volatile memory device
US8635379B2 (en) Data storage device and method of operating the same
JP2006190275A (ja) システム管理の遮断を克服するための方法
US8402284B2 (en) Symbiotic storage devices
JP7179489B2 (ja) ストレージシステム及びその制御方法、プログラム、並びに記憶制御システム
US11934542B2 (en) Methods and apparatus for offloading encryption
US20220283714A1 (en) Storage device having encryption
US7900028B2 (en) Method for initializing bus device
JP2012252653A (ja) 情報処理装置及びその制御方法
US20240184899A1 (en) Methods and apparatus for offloading encryption
JP5263574B2 (ja) データ処理装置及びデータ消去方法
JP2005346426A (ja) データ共有ディスク装置
JP2022071543A (ja) 制御装置および制御装置の制御方法
CN114968855A (zh) 对持久性存储区域范围的一致访问
JP5359309B2 (ja) 電子機器
KR100937715B1 (ko) Ｕｓｂ 허브 장치 및 이를 이용한 ｕｓｂ 저장장치 통합관리 방법
JP4981981B2 (ja) データ処理装置およびデータ処理方法
JP2001043136A (ja) データ保護装置及びその保護方法
JP2004178508A (ja) データ記録再生装置及びデータ記録再生方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210512

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210512

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20211222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220125

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220325

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220816

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220930

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221018

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221116

R151 Written notification of patent or utility model registration

Ref document number: 7179489

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151