JP5399570B2 - 計算機システム、それに使用されるスイッチ及びパケット転送制御方法 - Google Patents
計算機システム、それに使用されるスイッチ及びパケット転送制御方法 Download PDFInfo
- Publication number
- JP5399570B2 JP5399570B2 JP2012546587A JP2012546587A JP5399570B2 JP 5399570 B2 JP5399570 B2 JP 5399570B2 JP 2012546587 A JP2012546587 A JP 2012546587A JP 2012546587 A JP2012546587 A JP 2012546587A JP 5399570 B2 JP5399570 B2 JP 5399570B2
- Authority
- JP
- Japan
- Prior art keywords
- pci
- virtual
- bridge
- pci bridge
- packet data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000012546 transfer Methods 0.000 title claims description 37
- 238000000034 method Methods 0.000 title claims description 36
- 230000015654 memory Effects 0.000 claims description 67
- 230000004044 response Effects 0.000 claims description 45
- 230000005540 biological transmission Effects 0.000 claims description 9
- 239000004065 semiconductor Substances 0.000 claims description 6
- 230000006870 function Effects 0.000 description 26
- 238000012545 processing Methods 0.000 description 21
- 230000008569 process Effects 0.000 description 17
- 238000004891 communication Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 238000012217 deletion Methods 0.000 description 1
- 230000037430 deletion Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000026676 system process Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4027—Coupling between buses using bus bridges
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4027—Coupling between buses using bus bridges
- G06F13/404—Coupling between buses using bus bridges with address mapping
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F2213/0024—Peripheral component interconnect [PCI]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F2213/0026—PCI express
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Bus Control (AREA)
Description
本発明は、計算機システム、それに使用されるスイッチ及びパケット転送制御方法に係り、特に、複数の計算機と複数のＩ／Ｏデバイスを、ＰＣＩｅスイッチを用いて接続する計算機システムにおける、ＰＣＩｅスイッチによるパケットデータの転送制御に関する。
PCI Express（以下、ＰＣＩｅという）は、ＰＣＩ−ＳＩＧ（PCI Special Interest Group）により策定された、計算機で使用される拡張バスの一種である。ＰＣＩｅは、シリアル転送インターフェースと全二重通信方式とを採用している。ＰＣＩｅのデータ転送方式は、ネットワークでのパケットデータ（以下単にパケットという）の送受信に近い形で行われ、このパケットの伝送路は、ＰＣＩｅリンクと呼ばれる。
ＰＣＩｅの構成要素は、Root Complex、Endpoint、及びＰＣＩｅスイッチである。Root Complexは、ＣＰＵとＰＣＩｅリンクとを結び付ける機能である。Root Complexは、一般的に、計算機内のＩ／Ｏコントローラに内蔵される。Endpointは、ＰＣＩｅリンクの末端の機能である。Endpointは、一般的に、Ｉ／Ｏデバイスに内蔵される。
ＰＣＩｅスイッチは、ＰＣＩｅリンクの数を拡張し、パケットを中継する機能であり、複数のＰＣＩ−ＰＣＩブリッジで構成される。ＰＣＩ−ＰＣＩブリッジは、受信したパケットの通過可否を判定する機能を持つ。ＰＣＩｅスイッチとＩ／Ｏデバイスとは、計算機内のRoot Complexに、ＰＣＩｅリンクで接続される。Root Complexに接続されたＰＣＩｅ構成要素の接続形態を、ＰＣＩｅトポロジと呼ぶ。
PCI Manager（以下、ＰＣＩＭ）は、ＰＣＩｅトポロジの生成、削除、変更等の、ＰＣＩｅトポロジの管理及び制御を行う。ＰＣＩＭはソフトウェアとして実装されるため、計算機でも実行可能であるが、一般的にセキュリティの面を考慮してＳｕｐｅｒｖｉｓｏｒ Ｐｒｏｃｅｓｓｏｒ（ＳＶＰ）に実装される。ＰＣＩＭは、ＰＣＩＭが認識したそれぞれのＰＣＩｅリンクに、バス番号と呼ばれる番号を付与する。ＰＣＩｅでは、バス番号を使用して、各ＰＣＩｅリンクの識別を行う。
また、ＰＣＩＭは、ＰＣＩＭが認識した、各ＰＣＩ−ＰＣＩブリッジとＩ／Ｏデバイスとから、あらかじめ付与されたデバイス番号と呼ばれる番号を読み出す。ＰＣＩｅでは、デバイス番号を使用して、各ＰＣＩ−ＰＣＩブリッジや各Ｉ／Ｏデバイスの識別を行う。例えば、あるＩ／Ｏデバイスにパケットを送信する際、Ｉ／Ｏデバイスに接続しているＰＣＩｅリンクのバス番号、及びＩ／Ｏデバイスのデバイス番号の情報をパケットの宛先に付加することで、パケットを宛先のデバイスに正しく伝達することができる。
データスイッチを用いた、Ｉ／Ｏデバイスとサーバとの間のルーティング制御に関して、例えば特許文献１には、データスイッチをプロキシコントローラに接続して、パケットをデータ転送のパケットと制御用のパケットとに分類し、制御用のパケットをプロキシコントローラで処理する技術が開示されている。また、少なくとも１台のサーバから仮想化されたＩ／Ｏデバイスをアクセスすることについて記載されている。
また、例えば特許文献２には、コンフィギュレーション・エンティティと呼ばれる、パケットの分類器と組み込みプロセッサとを一体としたモジュールをＰＣＩｅスイッチに内蔵し、パケットをデータ転送のパケットと制御用のパケットとに分類し、制御用のパケットを組み込みプロセッサで処理する技術が開示されている。
ＰＣＩＭは、ＰＣＩｅトポロジに基づいて、Ｉ／Ｏコントローラに接続されたＰＣＩｅリンク、ＰＣＩｅスイッチ、及びＩ／Ｏデバイスを認識する。そのため、ＰＣＩｅトポロジにおいて、ＰＣＩｅリンクとバス番号との対応付けは、一意に決められている。
例えば、Ｉ／ＯコントローラにＰＣＩｅスイッチを多段に接続し、末端のＰＣＩｅスイッチにＩ／Ｏデバイスを接続した場合、ＰＣＩ−ＰＣＩブリッジ間を接続するＰＣＩｅリンクが多数必要になる。このＰＣＩｅリンクはＩ／Ｏデバイスが接続されないが、ＰＣＩＭによってバス番号が付与される。一方、ＰＣＩｅの仕様では、使用可能なバス番号の数は２５６個に制約されている。そのため、Ｉ／Ｏデバイスが接続するためのＰＣＩｅリンクに付与できるバス番号の数は減少する。したがって、ＰＣＩＭが認識可能なＩ／Ｏデバイスの数が減少するという課題が生じる。特許文献１、及び特許文献２には、上記課題に対する格別な解決策の示唆がない。
例えば、Ｉ／ＯコントローラにＰＣＩｅスイッチを多段に接続し、末端のＰＣＩｅスイッチにＩ／Ｏデバイスを接続した場合、ＰＣＩ−ＰＣＩブリッジ間を接続するＰＣＩｅリンクが多数必要になる。このＰＣＩｅリンクはＩ／Ｏデバイスが接続されないが、ＰＣＩＭによってバス番号が付与される。一方、ＰＣＩｅの仕様では、使用可能なバス番号の数は２５６個に制約されている。そのため、Ｉ／Ｏデバイスが接続するためのＰＣＩｅリンクに付与できるバス番号の数は減少する。したがって、ＰＣＩＭが認識可能なＩ／Ｏデバイスの数が減少するという課題が生じる。特許文献１、及び特許文献２には、上記課題に対する格別な解決策の示唆がない。
本発明の第１の目的は、ＰＣＩｅスイッチを介して計算機とＩ／Ｏデバイスを接続してＰＣＩｅトポロジを構築する場合、接続可能なＩ／Ｏデバイスの数が減少するのを防止することにある。
また、特許文献２の技術を用いたＰＣＩｅスイッチでは、入力された全ての制御用のパケットを組み込みプロセッサが処理する。そのため、組み込みプロセッサに負荷がかかり、パケットを処理する能力が低下する懸念がある。
本発明の第２の目的は、ＰＣＩｅスイッチに含まれるプロセッサの負荷を軽減し、パケットを処理する能力が低下するのを防止することにある。
また、特許文献２の技術を用いたＰＣＩｅスイッチでは、入力された全ての制御用のパケットを組み込みプロセッサが処理する。そのため、組み込みプロセッサに負荷がかかり、パケットを処理する能力が低下する懸念がある。
本発明の第２の目的は、ＰＣＩｅスイッチに含まれるプロセッサの負荷を軽減し、パケットを処理する能力が低下するのを防止することにある。
本発明に係る計算機システムは、好ましくは、計算機とＩ／Ｏデバイスに接続されるスイッチを介して、パケットデータを転送する計算機システムであって、
該スイッチは、該計算機側に配置された第１のＰＣＩ−ＰＣＩブリッジと、該Ｉ／Ｏデバイス側に配置された第２のＰＣＩ−ＰＣＩブリッジと、該スイッチに入力されるパケットデータを捕捉する捕捉部と、該パケットデータをＩ／Ｏデバイスへ転送するパケット・ルーティング部を有し、
該捕捉部に接続され、プログラムの実行によって仮想ＰＣＩ−ＰＣＩブリッジ及び仮想リンクを該計算機に提供する管理プロセッサを有し、
該捕捉部は、該計算機から転送されるパケットデータの宛先を判定し、
該判定の結果、該宛先がＩ／Ｏデバイスの場合は該パケットデータを捕捉せず通過させ、該パケットデータは、該パケット・ルーティング部及び該第２のＰＣＩ−ＰＣＩブリッジを介してＩ／Ｏデバイスへ転送され、
該判定の結果、該宛先が仮想ＰＣＩ−ＰＣＩブリッジの場合は該パケットデータを捕捉して該管理プロセッサへ送信し、
該管理プロセッサは、該パケットデータに応じて応答用のパケットデータを、第１のＰＣＩ−ＰＣＩブリッジを介して該計算機へ送信することを特徴とする計算機システムとして構成される。
該スイッチは、該計算機側に配置された第１のＰＣＩ−ＰＣＩブリッジと、該Ｉ／Ｏデバイス側に配置された第２のＰＣＩ−ＰＣＩブリッジと、該スイッチに入力されるパケットデータを捕捉する捕捉部と、該パケットデータをＩ／Ｏデバイスへ転送するパケット・ルーティング部を有し、
該捕捉部に接続され、プログラムの実行によって仮想ＰＣＩ−ＰＣＩブリッジ及び仮想リンクを該計算機に提供する管理プロセッサを有し、
該捕捉部は、該計算機から転送されるパケットデータの宛先を判定し、
該判定の結果、該宛先がＩ／Ｏデバイスの場合は該パケットデータを捕捉せず通過させ、該パケットデータは、該パケット・ルーティング部及び該第２のＰＣＩ−ＰＣＩブリッジを介してＩ／Ｏデバイスへ転送され、
該判定の結果、該宛先が仮想ＰＣＩ−ＰＣＩブリッジの場合は該パケットデータを捕捉して該管理プロセッサへ送信し、
該管理プロセッサは、該パケットデータに応じて応答用のパケットデータを、第１のＰＣＩ−ＰＣＩブリッジを介して該計算機へ送信することを特徴とする計算機システムとして構成される。
好ましい例によれば、上記計算機システムにおいて、前記スイッチは、前記管理プロセッサとメモリを有する半導体スイッチであり、該メモリは、仮想ＰＣＩ−ＰＣＩブリッジのアドレス空間を保持する。
また、好ましくは、上記計算機システムにおいて、前記計算機が有するプロセッサで、前記管理プロセッサの動作を行う。
また、好ましくは、上記計算機システムにおいて、前記計算機が有するプロセッサで、前記管理プロセッサの動作を行う。
また、好ましくは、上記計算機システムにおいて、前記捕捉部は、該計算機から送信されるパケットデータを受信するＰＣＩｅパケット受信部と、ＰＣＩ−ＰＣＩブリッジが使用するアドレスの範囲、バス番号、及びデバイス番号を記憶しており、入力されたパケットデータの宛先と比較して、該パケットデータを捕捉するか否かを判断する比較部と、該管理プロセッサとの間で転送されるパケットデータを一時保存するバッファと、該管理プロセッサとの間でパケットデータの転送する入出力部と、該管理プロセッサから転送される宛先がＩ／Ｏコントローラのパケットデータを送信するＰＣＩｅパケット送信部を有する。
また、好ましくは、上記計算機システムにおいて、前記計算機は、自らで動作するプログラムによって該管理プロセッサが提供する前記仮想ＰＣＩｅトポロジを認識することができ、
かつ該仮想ＰＣＩeトポロジは、ＰＣＩｅスイッチ間を接続するＰＣＩ−ＰＣＩブリッジを仮想ＰＣＩ−ＰＣＩブリッジと、該計算機及びＰＣＩｅスイッチ及びＩ／Ｏデバイス間を接続する仮想ＰＣＩｅリンクとを含み、
該計算機システムの物理構成に含まれるＰＣＩ−ＰＣＩブリッジを物理ＰＣＩ−ＰＣＩブリッジとし、
該仮想ＰＣＩ−ＰＣＩブリッジと該物理ＰＣＩ−ＰＣＩブリッジとを１対１で対応付け可能なＰＣＩ−ＰＣＩブリッジについては、対応付け可能なＰＣＩ−ＰＣＩブリッジのアドレス空間は、物理ＰＣＩ−ＰＣＩブリッジ上に実現し、
該仮想ＰＣＩ−ＰＣＩブリッジと該物理ＰＣＩ−ＰＣＩブリッジとを１対１で対応付けできないＰＣＩ−ＰＣＩブリッジについては、対応付けをしない仮想ＰＣＩ−ＰＣＩブリッジのアドレス空間をメモリ内に展開し、
前記管理プロセッサは、該メモリ内の該仮想ＰＣＩ−ＰＣＩブリッジのアドレス空間をアクセスして、必要な場合には該メモリから応答を取得して、該応答を該捕捉部へ送信する。
また、好ましくは、上記計算機システムにおいて、前記仮想ＰＣＩ−ＰＣＩブリッジと、前記物理ＰＣＩ−ＰＣＩブリッジの対応付けを変更することにより、該Ｉ／Ｏデバイスに付与されるバス番号を変化させる。
かつ該仮想ＰＣＩeトポロジは、ＰＣＩｅスイッチ間を接続するＰＣＩ−ＰＣＩブリッジを仮想ＰＣＩ−ＰＣＩブリッジと、該計算機及びＰＣＩｅスイッチ及びＩ／Ｏデバイス間を接続する仮想ＰＣＩｅリンクとを含み、
該計算機システムの物理構成に含まれるＰＣＩ−ＰＣＩブリッジを物理ＰＣＩ−ＰＣＩブリッジとし、
該仮想ＰＣＩ−ＰＣＩブリッジと該物理ＰＣＩ−ＰＣＩブリッジとを１対１で対応付け可能なＰＣＩ−ＰＣＩブリッジについては、対応付け可能なＰＣＩ−ＰＣＩブリッジのアドレス空間は、物理ＰＣＩ−ＰＣＩブリッジ上に実現し、
該仮想ＰＣＩ−ＰＣＩブリッジと該物理ＰＣＩ−ＰＣＩブリッジとを１対１で対応付けできないＰＣＩ−ＰＣＩブリッジについては、対応付けをしない仮想ＰＣＩ−ＰＣＩブリッジのアドレス空間をメモリ内に展開し、
前記管理プロセッサは、該メモリ内の該仮想ＰＣＩ−ＰＣＩブリッジのアドレス空間をアクセスして、必要な場合には該メモリから応答を取得して、該応答を該捕捉部へ送信する。
また、好ましくは、上記計算機システムにおいて、前記仮想ＰＣＩ−ＰＣＩブリッジと、前記物理ＰＣＩ−ＰＣＩブリッジの対応付けを変更することにより、該Ｉ／Ｏデバイスに付与されるバス番号を変化させる。
本発明に係るスイッチは、好ましくは、計算機とＩ／Ｏデバイスに接続されて、パケットデータを転送するＰＣＩｅスイッチであって、
該計算機側に配置された第１のＰＣＩ−ＰＣＩブリッジと、該Ｉ／Ｏデバイス側に配置された第２のＰＣＩ−ＰＣＩブリッジと、
該スイッチに入力されるパケットデータを捕捉する捕捉部と、
該パケットデータをＩ／Ｏデバイスへ転送するパケット・ルーティング部と、
該捕捉部に接続され、プログラムの実行によって仮想ＰＣＩ−ＰＣＩブリッジ及び仮想リンクを該計算機に提供する管理プロセッサを有し、
該捕捉部は、該計算機から転送されるパケットデータの宛先を判定し、
該判定の結果、該宛先がＩ／Ｏデバイスの場合は該パケットデータを捕捉せず通過させ、該パケットデータは、該パケット・ルーティング部及び該第２のＰＣＩ−ＰＣＩブリッジを介してＩ／Ｏデバイスへ転送され、
該判定の結果、該宛先が仮想ＰＣＩ−ＰＣＩブリッジの場合は該パケットデータを捕捉して該管理プロセッサへ送信し、
該管理プロセッサは、該パケットデータに応じて応答用のパケットデータを、第１のＰＣＩ−ＰＣＩブリッジを介して該計算機へ送信することを特徴とするＰＣＩｅスイッチとして構成される。
該計算機側に配置された第１のＰＣＩ−ＰＣＩブリッジと、該Ｉ／Ｏデバイス側に配置された第２のＰＣＩ−ＰＣＩブリッジと、
該スイッチに入力されるパケットデータを捕捉する捕捉部と、
該パケットデータをＩ／Ｏデバイスへ転送するパケット・ルーティング部と、
該捕捉部に接続され、プログラムの実行によって仮想ＰＣＩ−ＰＣＩブリッジ及び仮想リンクを該計算機に提供する管理プロセッサを有し、
該捕捉部は、該計算機から転送されるパケットデータの宛先を判定し、
該判定の結果、該宛先がＩ／Ｏデバイスの場合は該パケットデータを捕捉せず通過させ、該パケットデータは、該パケット・ルーティング部及び該第２のＰＣＩ−ＰＣＩブリッジを介してＩ／Ｏデバイスへ転送され、
該判定の結果、該宛先が仮想ＰＣＩ−ＰＣＩブリッジの場合は該パケットデータを捕捉して該管理プロセッサへ送信し、
該管理プロセッサは、該パケットデータに応じて応答用のパケットデータを、第１のＰＣＩ−ＰＣＩブリッジを介して該計算機へ送信することを特徴とするＰＣＩｅスイッチとして構成される。
好ましくは、前記スイッチは、該仮想ＰＣＩ−ＰＣＩブリッジのアドレス空間を保持するメモリを有し、該管理プロセッサは、該メモリ内の、該仮想ＰＣＩ−ＰＣＩブリッジのアドレス空間をアクセスして、必要な場合には該メモリから応答を取得して、該応答を該捕捉部へ送信する。
また、好ましくは、上記ＰＣＩｅスイッチにおいて、前記捕捉部は、該計算機から送信されるパケットデータを受信するＰＣＩｅパケット受信部と、ＰＣＩ−ＰＣＩブリッジが使用するアドレスの範囲、バス番号、及びデバイス番号を記憶しており、入力されたパケットデータの宛先と比較して、該パケットデータを捕捉するか否かを判断する比較部と、該管理プロセッサとの間で転送されるパケットデータを一時保存するバッファと、該管理プロセッサとの間でパケットデータの転送する入出力部と、該管理プロセッサから転送される宛先がＩ／Ｏコントローラのパケットデータを送信するＰＣＩｅパケット送信部を有する。
また、好ましくは、上記ＰＣＩｅスイッチにおいて、前記捕捉部は、該計算機から送信されるパケットデータを受信するＰＣＩｅパケット受信部と、ＰＣＩ−ＰＣＩブリッジが使用するアドレスの範囲、バス番号、及びデバイス番号を記憶しており、入力されたパケットデータの宛先と比較して、該パケットデータを捕捉するか否かを判断する比較部と、該管理プロセッサとの間で転送されるパケットデータを一時保存するバッファと、該管理プロセッサとの間でパケットデータの転送する入出力部と、該管理プロセッサから転送される宛先がＩ／Ｏコントローラのパケットデータを送信するＰＣＩｅパケット送信部を有する。
また、好ましくは、上記ＰＣＩｅスイッチにおいて、該仮想ＰＣＩeトポロジは、ＰＣＩｅスイッチ間を接続するＰＣＩ−ＰＣＩブリッジを仮想ＰＣＩ−ＰＣＩブリッジと、該計算機及びＰＣＩｅスイッチ及びＩ／Ｏデバイス間を接続する仮想ＰＣＩｅリンクとを含み、
該計算機システムの物理構成に含まれるＰＣＩ−ＰＣＩブリッジを物理ＰＣＩ−ＰＣＩブリッジとし、
該仮想ＰＣＩ−ＰＣＩブリッジと該物理ＰＣＩ−ＰＣＩブリッジとを１対１で対応付け可可能なＰＣＩ−ＰＣＩブリッジについては、対応付け可能なＰＣＩ−ＰＣＩブリッジのアドレス空間は、物理ＰＣＩ−ＰＣＩブリッジ上に実現し、
該仮想ＰＣＩ−ＰＣＩブリッジと該物理ＰＣＩ−ＰＣＩブリッジとを１対１で対応付けできないＰＣＩ−ＰＣＩブリッジについては、対応付けをしない仮想ＰＣＩ−ＰＣＩブリッジのアドレス空間をメモリ内に展開する。
該計算機システムの物理構成に含まれるＰＣＩ−ＰＣＩブリッジを物理ＰＣＩ−ＰＣＩブリッジとし、
該仮想ＰＣＩ−ＰＣＩブリッジと該物理ＰＣＩ−ＰＣＩブリッジとを１対１で対応付け可可能なＰＣＩ−ＰＣＩブリッジについては、対応付け可能なＰＣＩ−ＰＣＩブリッジのアドレス空間は、物理ＰＣＩ−ＰＣＩブリッジ上に実現し、
該仮想ＰＣＩ−ＰＣＩブリッジと該物理ＰＣＩ−ＰＣＩブリッジとを１対１で対応付けできないＰＣＩ−ＰＣＩブリッジについては、対応付けをしない仮想ＰＣＩ−ＰＣＩブリッジのアドレス空間をメモリ内に展開する。
本発明に係るパケット転送制御方法は、好ましくは、計算機とＩ／Ｏデバイスに接続されるＰＣＩｅスイッチを用いてパケットデータの転送を制御するパケット転送制御方法であって、ＰＣＩｅスイッチのＴｒａｐｐｅｒモジュールは、ＰＣＩｅスイッチに入力されるパケットデータの宛先を参照して、該パケットデータを捕捉するか否かを判定し、
該判定の結果、該宛先がＰＣＩ−ＰＣＩブリッジのパケットデータの場合、該Ｔｒａｐｐｅｒモジュールは、該パケットデータを捕捉して管理プロセッサへ転送し、
該判定の結果、該宛先がＩ／Ｏデバイスのパケットデータの場合、該Ｔｒａｐｐｅｒモジュールは、該パケットデータを捕捉しないで、該Ｉ／Ｏデバイスへ転送し、
該管理プロセッサは、該Ｔｒａｐｐｅｒモジュールから転送される該パケットデータを受信すると、該管理プロセッサに接続するメモリに実現されたＰＣＩ−ＰＣＩブリッジのアドレス空間をアクセスして、必要な場合には該メモリから応答を取得して、該応答を該Ｔｒａｐｐｅｒモジュールへ送信し、
該Ｔｒａｐｐｅｒモジュールは、管理プロセッサから取得した該応答を、該計算機へ送信することを特徴とするパケット転送制御方法として構成される。
該判定の結果、該宛先がＰＣＩ−ＰＣＩブリッジのパケットデータの場合、該Ｔｒａｐｐｅｒモジュールは、該パケットデータを捕捉して管理プロセッサへ転送し、
該判定の結果、該宛先がＩ／Ｏデバイスのパケットデータの場合、該Ｔｒａｐｐｅｒモジュールは、該パケットデータを捕捉しないで、該Ｉ／Ｏデバイスへ転送し、
該管理プロセッサは、該Ｔｒａｐｐｅｒモジュールから転送される該パケットデータを受信すると、該管理プロセッサに接続するメモリに実現されたＰＣＩ−ＰＣＩブリッジのアドレス空間をアクセスして、必要な場合には該メモリから応答を取得して、該応答を該Ｔｒａｐｐｅｒモジュールへ送信し、
該Ｔｒａｐｐｅｒモジュールは、管理プロセッサから取得した該応答を、該計算機へ送信することを特徴とするパケット転送制御方法として構成される。
本発明に係るパケット転送制御方法は、また、好ましくは、計算機とＩ／Ｏデバイスに接続されるＰＣＩｅスイッチを用いてパケットデータの転送を制御するパケット転送制御方法であって、ＰＣＩ−ＰＣＩブリッジを管理する管理プロセッサに接続されるメモリは、その内に仮想ＰＣＩ−ＰＣＩブリッジ及び仮想リンクを予め用意するステップと、
該ＰＣＩｅスイッチは、該計算機側に配置された第１のＰＣＩ−ＰＣＩブリッジを介して、該計算機から転送されるパケットデータを受信するステップと、
該ＰＣＩｅスイッチの捕捉部は、受信したパケットデータの宛先を判定するステップと、
該判定の結果、該宛先がＩ／Ｏデバイスの場合、該捕捉部は該パケットデータを捕捉せず通過させ、該Ｉ／Ｏデバイス側に配置された第２のＰＣＩ−ＰＣＩブリッジを介してＩ／Ｏデバイスへ転送するステップと、
該判定の結果、該宛先が仮想ＰＣＩ−ＰＣＩブリッジの場合、該捕捉部は該パケットデータを捕捉して、該捕捉部に接続された管理プロセッサへ送信するステップと、
該管理プロセッサは、該捕捉部より受信した該パケットデータに応じて、該メモリを参照して応答用のパケットデータを用意して、第１のＰＣＩ−ＰＣＩブリッジを介して該計算機へ送信するステップを有することを特徴とするパケット転送制御方法として構成される。
該ＰＣＩｅスイッチは、該計算機側に配置された第１のＰＣＩ−ＰＣＩブリッジを介して、該計算機から転送されるパケットデータを受信するステップと、
該ＰＣＩｅスイッチの捕捉部は、受信したパケットデータの宛先を判定するステップと、
該判定の結果、該宛先がＩ／Ｏデバイスの場合、該捕捉部は該パケットデータを捕捉せず通過させ、該Ｉ／Ｏデバイス側に配置された第２のＰＣＩ−ＰＣＩブリッジを介してＩ／Ｏデバイスへ転送するステップと、
該判定の結果、該宛先が仮想ＰＣＩ−ＰＣＩブリッジの場合、該捕捉部は該パケットデータを捕捉して、該捕捉部に接続された管理プロセッサへ送信するステップと、
該管理プロセッサは、該捕捉部より受信した該パケットデータに応じて、該メモリを参照して応答用のパケットデータを用意して、第１のＰＣＩ−ＰＣＩブリッジを介して該計算機へ送信するステップを有することを特徴とするパケット転送制御方法として構成される。
本発明によれば、計算機にＰＣＩｅスイッチを多段に接続し、末端のＰＣＩｅスイッチにＩ／Ｏデバイスを接続してＰＣＩｅトポロジを構築する場合、接続可能なＩ／Ｏデバイスの数が減少するのを防止することが可能となる。とりわけ、仮想ＰＣＩｅトポロジへのアクセスを、異なる物理構成を持つＰＣＩｅトポロジに実現することができ、かつ、物理的な接続に依存しない仮想ＰＣＩｅトポロジを実現することが可能となる。これにより、Ｉ／Ｏデバイスが接続するＰＣＩｅリンクに、ＰＣＩＭがバス番号を柔軟に割り当てることが可能となる。
以下、図面を参照して、本発明の実施形態について説明する。
図１は、一実施形態における計算機システムの構成を示す。
この計算機システムは、複数の計算機１００−１〜１００−４と、複数のＩ／Ｏデバイス１２０−１〜１２０−４を含み、これらは互いに複数のＰＣＩｅスイッチ１１０−１〜１１０−４を介して接続される。ＰＣＩｅスイッチは半導体（ＬＳＩ）で構成されるので、ＰＣＩｅスイッチＬＳＩということがある。（なお、複数の計算機やＩ／Ｏデバイス、ＰＣＩｅスイッチ等は、特に区別しない限り、単に１００、１２０、１１０と示す。その他の構成要素に関する符号ついても同様である。）計算機１００は、プログラムの実行によって種々のデータ処理を行うプロセッサ（ＣＰＵ）１０２と、メモリ１０３と、ＰＣＩｅスイッチに接続されるＩ／Ｏコントローラ１０１を有する。
図１は、一実施形態における計算機システムの構成を示す。
この計算機システムは、複数の計算機１００−１〜１００−４と、複数のＩ／Ｏデバイス１２０−１〜１２０−４を含み、これらは互いに複数のＰＣＩｅスイッチ１１０−１〜１１０−４を介して接続される。ＰＣＩｅスイッチは半導体（ＬＳＩ）で構成されるので、ＰＣＩｅスイッチＬＳＩということがある。（なお、複数の計算機やＩ／Ｏデバイス、ＰＣＩｅスイッチ等は、特に区別しない限り、単に１００、１２０、１１０と示す。その他の構成要素に関する符号ついても同様である。）計算機１００は、プログラムの実行によって種々のデータ処理を行うプロセッサ（ＣＰＵ）１０２と、メモリ１０３と、ＰＣＩｅスイッチに接続されるＩ／Ｏコントローラ１０１を有する。
ＰＣＩｅスイッチ１１０は、ＰＣＩ−ＰＣＩブリッジ１１１、１１２、１１３と、Ｔｒａｐｐｅｒモジュール１１４と、パケット・ルーティング部１１５と、管理プロセッサ１１６と、メモリ１１７を有して構成される。
Ｔｒａｐｐｅｒモジュール１１４と管理プロセッサ１１６との間は、ＰＣＩｅの仕様に依らない、独自のバス１１８で接続される。計算機１００とＰＣＩｅスイッチ１１０との間は、ＰＣＩｅリンク１３０で接続される。異なるＰＣＩｅスイッチ１１０の間は、ＰＣＩｅリンク１４０で接続される。ＰＣＩｅスイッチ１１０とＩ／Ｏデバイス１２０との間は、ＰＣＩｅリンク１５０で接続される。
Ｔｒａｐｐｅｒモジュール１１４と管理プロセッサ１１６との間は、ＰＣＩｅの仕様に依らない、独自のバス１１８で接続される。計算機１００とＰＣＩｅスイッチ１１０との間は、ＰＣＩｅリンク１３０で接続される。異なるＰＣＩｅスイッチ１１０の間は、ＰＣＩｅリンク１４０で接続される。ＰＣＩｅスイッチ１１０とＩ／Ｏデバイス１２０との間は、ＰＣＩｅリンク１５０で接続される。
ここで、Ｔｒａｐｐｅｒモジュール１１４の構成について、図３を参照して説明する。
Ｔｒａｐｐｅｒモジュール１１４は、本発明に特徴的な構成を成し、パケットの宛先に応じて、ＰＣＩ−ＰＣＩブリッジのパケットを捕捉するか否かを判断する処理機能を有する。図３に示すように、Ｔｒａｐｐｅｒモジュール１１４は、ＰＣＩｅパケット受信部３０１、パケットの宛先比較部３０２、バッファ３０３、管理プロセッサとの入出力部３０４、及びＰＣＩｅパケット送信部３０５を備えて構成される。
Ｔｒａｐｐｅｒモジュール１１４は、本発明に特徴的な構成を成し、パケットの宛先に応じて、ＰＣＩ−ＰＣＩブリッジのパケットを捕捉するか否かを判断する処理機能を有する。図３に示すように、Ｔｒａｐｐｅｒモジュール１１４は、ＰＣＩｅパケット受信部３０１、パケットの宛先比較部３０２、バッファ３０３、管理プロセッサとの入出力部３０４、及びＰＣＩｅパケット送信部３０５を備えて構成される。
ＰＣＩｅパケット受信部３０１は、Ｉ／Ｏコントローラ１０１からパケットを受信する機能を持つ。パケットの宛先比較部３０２は、受信したパケットの宛先がＰＣＩ−ＰＣＩブリッジか否かを判定する。図４のように、ＰＣＩｅのパケット４００のヘッダには、パケットの宛先４０１が含まれる。パケットの宛先比較部３０２は、パケットの宛先４０１を参照して比較することで、パケットを捕捉するか否かを判断する。
パケットの宛先４０１には２種類の形式がある。１種類目は、宛先をアドレスで指定する形式である。２種類目は、宛先をバス番号、及びデバイス番号で指定する形式である。パケットの宛先比較部３０２は、ＰＣＩ−ＰＣＩブリッジが使用するアドレスの範囲、バス番号、及びデバイス番号を記憶しており、入力されたパケットの宛先４０１と比較して、パケットを捕捉するか否かを判断する。ＰＣＩ−ＰＣＩブリッジが使用するアドレスの範囲、バス番号、及びデバイス番号は、管理プロセッサ１１６から独自バス１１８を使用して、Ｔｒａｐｐｅｒモジュール１１４へ転送される。
Ｔｒａｐｐｅｒモジュール１１４は、パケットをデータ転送のパケットと制御用のパケットとで区別しておらず、パケットの宛先でパケットを捕捉するか否かを判断する。そのため、制御用パケットを受信した場合、パケットの宛先がＩ／Ｏデバイスであれば、パケットを管理プロセッサに転送せずに通過させる。そのため、制御用のパケットを全て管理プロセッサに転送する場合と比較して、本発明は管理プロセッサの負荷を軽減できる。そして、パケットを処理する能力が低下するのを防止することができる。
バッファ３０３は、Ｔｒａｐｐｅｒモジュール１１４と、後述する管理プロセッサ１１６との間でパケットを仲介するため、パケットを一時保存する。管理プロセッサとの入出力部３０４は、管理プロセッサ１１６と接続され、独自のバスを介してパケットを転送する。ＰＣＩｅパケット送信部３０５は、管理プロセッサから転送される宛先がＩ／Ｏコントローラ１０１の応答用パケットを送信する。
Ｔｒａｐｐｅｒモジュール１１４は、図１のように、Ｉ／Ｏコントローラ１０１に接続されるＰＣＩ−ＰＣＩブリッジ１１１−１〜１１１−４と、パケット・ルーティング部１１５−１、１１５−２との間に存在することによって、宛先が物理的に存在しないＰＣＩ−ＰＣＩブリッジのパケットを捕捉することが可能である。
本実施形態では、同一のＰＣＩｅスイッチ１１０を複数個組み合わせることで、計算機システムにおけるパケットのルーティング制御機構が構築される。Ｔｒａｐｐｅｒモジュール１１４の各機能は、ＰＣＩｅスイッチ１１０がＩ／Ｏコントローラ１０１に接続されている場合に有効にされる。したがって、ＰＣＩｅスイッチ１１０−１、１１０−２に含まれるＴｒａｐｐｅｒモジュール１１４−１〜１１４−４は、それらの機能が有効に働いて管理プロセッサを使用したルーティング制御が行われる。
一方、Ｉ／Ｏコントローラ１０１に接続されないＰＣＩｅスイッチ１１０−３、１１０−４内の、Ｔｒａｐｐｅｒモジュール１１４−５〜１１４−８はＴｒａｐｐｅｒモジュール１１４の機能を無効とし、全てのパケットを通過させる。即ち、Ｔｒａｐｐｅｒモジュール１１４の機能が働かないので（不要なので）、全てのパケットは管理プロセンサを介さないルーティング制御が行われる。
ＰＣＩｅリンクは、送信と受信の信号線が分離した、全二重方式で通信を行う。そのため、Ｔｒａｐｐｅｒモジュール１１４−１〜１１４−４に入力される信号線は、ＰＣＩ−ＰＣＩブリッジ１１１から入力される信号線と、パケット・ルーティング部１１５から入力される信号線とに分離している。Ｔｒａｐｐｅｒモジュール１１４は、ＰＣＩ−ＰＣＩブリッジ１１１から入力される信号線に、上述のＴｒａｐｐｅｒモジュール１１４の機能を実装する。そのため、これらＴｒａｐｐｅｒモジュール１１４の各機能は、ＰＣＩ−ＰＣＩブリッジ１１１から入力されるパケットに対して機能する。パケット・ルーティング部１１５から入力される信号線には、Ｔｒａｐｐｅｒモジュール１１４の各機能を実装しない。そのため、パケット・ルーティング部１１５から入力されたパケットは、ＰＣＩ−ＰＣＩブリッジ１１１に通過する。
本発明は、Ｔｒａｐｐｅｒモジュール１１４と管理プロセッサ１１６とを、一体とはせずに異なるモジュールとしている。そのため、Ｔｒａｐｐｅｒモジュール１１４を複数配置することで、１つのＴｒａｐｐｅｒモジュール１１４にパケットが集中して入力されることを回避し、パケットを管理プロセッサ１１６へ高速に転送可能である。
本発明は、Ｔｒａｐｐｅｒモジュール１１４と管理プロセッサ１１６とを、一体とはせずに異なるモジュールとしている。そのため、Ｔｒａｐｐｅｒモジュール１１４を複数配置することで、１つのＴｒａｐｐｅｒモジュール１１４にパケットが集中して入力されることを回避し、パケットを管理プロセッサ１１６へ高速に転送可能である。
図５は、Ｔｒａｐｐｅｒモジュール１１４の動作を示すフローチャートである。
この処理は、Ｔｒａｐｐｅｒモジュール１１４が、Ｉ／Ｏコントローラ１０１からパケットを受信することで実行される（Ｓ５０１）。受信したパケットは、その宛先４０１がＰＣＩ−ＰＣＩブリッジか否かを判定される（Ｓ５０２）。判定の結果、Ｙｅｓの場合（即ちＰＣＩ−ＰＣＩブリッジ）には、Ｓ５０３へ進み、Ｎｏ（ＰＣＩ−ＰＣＩブリッジでない）の場合には、Ｓ５０４へ進む。
処理Ｓ５０３では、Ｔｒａｐｐｅｒモジュール１１４は受信したパケットを捕捉して、管理プロセッサ１１６へ転送する。管理プロセッサ１１６へパケットを転送する場合の処理については、図８を参照して後述する。
この処理は、Ｔｒａｐｐｅｒモジュール１１４が、Ｉ／Ｏコントローラ１０１からパケットを受信することで実行される（Ｓ５０１）。受信したパケットは、その宛先４０１がＰＣＩ−ＰＣＩブリッジか否かを判定される（Ｓ５０２）。判定の結果、Ｙｅｓの場合（即ちＰＣＩ−ＰＣＩブリッジ）には、Ｓ５０３へ進み、Ｎｏ（ＰＣＩ−ＰＣＩブリッジでない）の場合には、Ｓ５０４へ進む。
処理Ｓ５０３では、Ｔｒａｐｐｅｒモジュール１１４は受信したパケットを捕捉して、管理プロセッサ１１６へ転送する。管理プロセッサ１１６へパケットを転送する場合の処理については、図８を参照して後述する。
また、処理Ｓ５０４では、Ｔｒａｐｐｅｒモジュール１１４は受信したパケットを、宛先の変更をせずに通過させる。この場合、パケットは宛先４０１に含まれるアドレスや、バス番号及びデバイス番号で指定される、いずれかのＩ／Ｏデバイス１２０へ転送される。
Ｓ５０３又はＳ５０４のいずれかの処理が完了すると、Ｔｒａｐｐｅｒモジュール１１４は動作を終了する。
Ｓ５０３又はＳ５０４のいずれかの処理が完了すると、Ｔｒａｐｐｅｒモジュール１１４は動作を終了する。
図１の説明に戻ると、パケット・ルーティング部１１５は、Ｔｒａｐｐｅｒモジュール１１４、管理プロセッサ１１６、及びＰＣＩ−ＰＣＩブリッジ１１２、１１３と接続され、入力されたパケットを、宛先に転送する機能を持つ。パケット・ルーティング部は、ＰＣＩｅの仕様に依る必要はなく、パケットが宛先に到達するならば、ルーティングの形式は問わない。
管理プロセッサ１１６は、ＰＣＩ−ＰＣＩブリッジを管理するファームウェアを動作させる処理装置である。ファームウェアの動作については後述する。また、管理プロセッサ１１６にはメモリ１１７が接続される。管理プロセッサ１１６及びメモリ１１７は、Ｔｒａｐｐｅｒモジュール１１４と同様に、ＰＣＩｅスイッチ１１０がＩ／Ｏコントローラ１０１に接続されている場合に、その機能を有効にする。それに対応して、管理プロセッサ１１６−１、１１６−２はその機能を有効とされ、一方、管理プロセッサ１１６−３、１１６−４は、その機能を無効とされる。
メモリ１１７についても同様に、メモリ１１７−１、１１７−２は機能を有効とし、メモリ１１７−３、１１７−４は機能を無効とされる。
メモリ１１７についても同様に、メモリ１１７−１、１１７−２は機能を有効とし、メモリ１１７−３、１１７−４は機能を無効とされる。
なお、本実施形態では、管理プロセッサ１１６及びメモリ１１７をＰＣＩｅスイッチ１１０内に実装しているが、これに限定されない。例えば、管理プロセッサ１１６又はメモリ１１７のいずれか一方または両者を、ＰＣＩｅスイッチ１１０の外部に配置してもよい。
また、本実施形態では、管理プロセッサ１１６をＰＣＩｅスイッチ１１０に内蔵しているが、これに限定されず、管理プロセッサ１１６は計算機１００に含まれるＣＰＵ１０２で代用してもよい。同様に、メモリ１１７は、計算機１００に含まれるメモリ１０３で代用してもよい。
また、本実施形態では、管理プロセッサ１１６をＰＣＩｅスイッチ１１０に内蔵しているが、これに限定されず、管理プロセッサ１１６は計算機１００に含まれるＣＰＵ１０２で代用してもよい。同様に、メモリ１１７は、計算機１００に含まれるメモリ１０３で代用してもよい。
図２は、例えば計算機１００−１で動作するプログラムが認識する、ＰＣＩｅトポロジである。なお、計算機１００−２〜１００−４で動作するプラグラムも同様に認識可能である。このＰＣＩｅトポロジは、物理構成とは異なり論理的なものであるため、ここでは仮想ＰＣＩｅトポロジということとする。
仮想ＰＣＩｅトポロジは、計算機１００で動作するプログラムが認識するＰＣＩｅトポロジである。計算機１００で動作するプログラムは、ＰＣＩｅリンク、ＰＣＩ−ＰＣＩブリッジ、及びＩ／Ｏデバイスを探索することで、仮想ＰＣＩｅトポロジを認識する。
仮想ＰＣＩｅトポロジは、計算機１００で動作するプログラムが認識するＰＣＩｅトポロジである。計算機１００で動作するプログラムは、ＰＣＩｅリンク、ＰＣＩ−ＰＣＩブリッジ、及びＩ／Ｏデバイスを探索することで、仮想ＰＣＩｅトポロジを認識する。
以下、仮想ＰＣＩｅトポロジに含まれるＰＣＩ−ＰＣＩブリッジ２２１、２２２、２３１、２３２を、仮想ＰＣＩ−ＰＣＩブリッジということにする。また、ＰＣＩｅスイッチ２２０、２３０を仮想ＰＣＩｅスイッチということにする。さらに、ＰＣＩｅリンク２５０、２６０、２７０、２８０、２９０を仮想ＰＣＩｅリンクということにする。
計算機１００−１には、仮想ＰＣＩｅリンク２５０を介して仮想ＰＣＩｅスイッチ２２０が接続する。また、仮想ＰＣＩｅスイッチ２２０には、仮想ＰＣＩｅリンク２７０を介して複数の仮想ＰＣＩｅスイッチ２３０が接続する。さらに、仮想ＰＣＩｅスイッチ２３０には、仮想ＰＣＩｅリンク２９０を介して複数のＩ／Ｏデバイス２４０が接続する。
計算機１００−１には、仮想ＰＣＩｅリンク２５０を介して仮想ＰＣＩｅスイッチ２２０が接続する。また、仮想ＰＣＩｅスイッチ２２０には、仮想ＰＣＩｅリンク２７０を介して複数の仮想ＰＣＩｅスイッチ２３０が接続する。さらに、仮想ＰＣＩｅスイッチ２３０には、仮想ＰＣＩｅリンク２９０を介して複数のＩ／Ｏデバイス２４０が接続する。
なお、図２において、ＰＣＩｅスイッチ２２０、２３０は、２段重ねてＩ／Ｏコントローラ２０１に接続されているが、本発明はこれに限定されない。例えば、ＰＣＩｅスイッチは１段、もしくは３段以上重ねて接続してもよい。仮想ＰＣＩｅトポロジの形状は、計算機１００やＩ／Ｏデバイス１２０の数を基に、ユーザが任意に決定することができる。したがって、図１のＰＣＩｅスイッチの数と、図２の仮想ＰＣＩｅスイッチの数と間に依存関係はないといえる。なお、ＰＣＩｅの仕様では、１台の計算機に接続される使用可能なバス番号の数は最大２５６であるので、図２の例を拡張すれば、計算機１００−１に接続されるＰＣＩ−ＰＣＩブリッジ（即ちＰＣＩｅスイッチ２２０）は最大８つ、ＰＣＩｅスイッチ２２０に接続されるＰＣＩ−ＰＣＩブリッジはそれぞれ３２個ずつということになる。
以下、仮想ＰＣＩ−ＰＣＩブリッジと区別するため、図１の計算機システムの物理構成に含まれるＰＣＩ−ＰＣＩブリッジを物理ＰＣＩ−ＰＣＩブリッジということにする。
仮想ＰＣＩ−ＰＣＩブリッジのアドレス空間は、全てメモリ１１７上に実現することも可能である。しかし、全ての仮想ＰＣＩ−ＰＣＩブリッジのアドレス空間を、メモリ１１７上に実現すると、メモリ１１７の必要量が増大する。また、この場合、仮想ＰＣＩ−ＰＣＩブリッジの処理を、管理プロセッサ１１６が全て行うため、管理プロセッサ１１６の負荷が増大する。
仮想ＰＣＩ−ＰＣＩブリッジのアドレス空間は、全てメモリ１１７上に実現することも可能である。しかし、全ての仮想ＰＣＩ−ＰＣＩブリッジのアドレス空間を、メモリ１１７上に実現すると、メモリ１１７の必要量が増大する。また、この場合、仮想ＰＣＩ−ＰＣＩブリッジの処理を、管理プロセッサ１１６が全て行うため、管理プロセッサ１１６の負荷が増大する。
以上の理由から、本実施形態では、仮想ＰＣＩ−ＰＣＩブリッジと物理ＰＣＩ−ＰＣＩブリッジとを１対１で対応付け可能なＰＣＩ−ＰＣＩブリッジについては、その対応付けを利用するのが好ましい。これにより、対応付け可能なＰＣＩ−ＰＣＩブリッジのアドレス空間は、物理ＰＣＩ−ＰＣＩブリッジ上に実現する。一方、対応付けをしない仮想ＰＣＩ−ＰＣＩブリッジのアドレス空間は、メモリ１１７上に実現する。仮想ＰＣＩｅトポロジの形状と図１の計算機システムの物理構成が決定すると、以下のような対応付けが決定できる。
図２の仮想ＰＣＩ−ＰＣＩブリッジは、次の３種類に分類することができる。１種類目は、Ｉ／Ｏコントローラ１０１−１に接続する仮想ＰＣＩ−ＰＣＩブリッジ２２１、２種類目は、仮想ＰＣＩｅトポロジ上のＩ／Ｏデバイス２４０に接続する仮想ＰＣＩ−ＰＣＩブリッジ２３２、３種類目は、仮想ＰＣＩｅスイッチ２２０と２３０の間を接続する仮想ＰＣＩ−ＰＣＩブリッジ２２２と２３１である。
図１の計算機システムに含まれる物理ＰＣＩ−ＰＣＩブリッジは、次の３種類に分類することができる。１種類目は、Ｉ／Ｏコントローラ１０１に接続する物理ＰＣＩ−ＰＣＩブリッジ１１１、２種類目は、物理構成上のＩ／Ｏデバイス１２０に接続する物理ＰＣＩ−ＰＣＩブリッジ１１３、３種類目は、ＰＣＩｅスイッチ１１０−１，１１０−２とＰＣＩｅスイッチ１１０−３，１１０−４との間を接続する物理ＰＣＩ−ＰＣＩブリッジ１１２である。
例えば、計算機１００−１から物理構成上のＩ／Ｏデバイス１２０−１、及び１２０−４を認識する場合、仮想ＰＣＩ−ＰＣＩブリッジ２２１と、物理ＰＣＩ−ＰＣＩブリッジ１１１−１とが対応付けされる。また、仮想ＰＣＩ−ＰＣＩブリッジ２３２−１と、物理ＰＣＩ−ＰＣＩブリッジ１１３−１とが対応付けされる。さらに、仮想ＰＣＩ−ＰＣＩブリッジ２３２−２と、物理ＰＣＩ−ＰＣＩブリッジ１１３−４とが対応付けされる。ここで、仮想ＰＣＩ−ＰＣＩブリッジ２２２、２３１は、物理ＰＣＩ−ＰＣＩブリッジと対応付けがされない。また、異なるＰＣＩｅスイッチ１１０間を接続する物理ＰＣＩ−ＰＣＩブリッジ１１２は、パケットの通過可否を判断するといったＰＣＩ−ＰＣＩブリッジとしての機能を無効化し、全てのパケットを通過させる。
仮想ＰＣＩ−ＰＣＩブリッジと物理ＰＣＩ−ＰＣＩブリッジとが対応付けされると、Ｉ／Ｏデバイスも１対１で対応付けされる。上記の例の場合、仮想ＰＣＩｅトポロジ上のＩ／Ｏデバイス２４０−１と物理構成上のＩ／Ｏデバイス１２０−１とが対応付けされる。また、仮想ＰＣＩｅトポロジ上のＩ／Ｏデバイス２４０−２と物理構成上のＩ／Ｏデバイス１２０−４とが対応付けされる。
以上のように、仮想ＰＣＩ−ＰＣＩブリッジ２２１のアドレス空間は、物理ＰＣＩ−ＰＣＩブリッジ１１１に実現することがわかる。また、仮想ＰＣＩ−ＰＣＩブリッジ２３２のアドレス空間は、物理ＰＣＩ−ＰＣＩブリッジ１１３に実現する。仮想ＰＣＩ−ＰＣＩブリッジ２２２、２３１のアドレス空間は、図６のように、メモリ１１７上に実現される。即ち、図２の例を用いれば、仮想ＰＣＩ−ＰＣＩブリッジ２２２−１、２２２−２、２２２−３、２３１−１、２３１−２、２３１−３のようにアドレス空間がメモリ１１７に確保される。
ＰＣＩＭが図２の仮想ＰＣＩｅトポロジを認識すると、ＰＣＩＭは、仮想ＰＣＩｅリンクにバス番号を、以下のように付与する。
まず、Ｉ／Ｏコントローラ１０１に接続されたデバイスを探索する。すると、Ｉ／Ｏコントローラ１０１に、仮想ＰＣＩ−ＰＣＩブリッジ２２１が接続されていることを、ＰＣＩＭは認識する。これにより、Ｉ／Ｏコントローラ１０１と、仮想ＰＣＩ−ＰＣＩブリッジ２２１とを接続するＰＣＩｅリンク２５０に、ＰＣＩＭはバス番号０を付与する（図７参照）。
まず、Ｉ／Ｏコントローラ１０１に接続されたデバイスを探索する。すると、Ｉ／Ｏコントローラ１０１に、仮想ＰＣＩ−ＰＣＩブリッジ２２１が接続されていることを、ＰＣＩＭは認識する。これにより、Ｉ／Ｏコントローラ１０１と、仮想ＰＣＩ−ＰＣＩブリッジ２２１とを接続するＰＣＩｅリンク２５０に、ＰＣＩＭはバス番号０を付与する（図７参照）。
次に、仮想ＰＣＩ−ＰＣＩブリッジ２２１に接続されたデバイスを探索する。すると、仮想ＰＣＩ−ＰＣＩブリッジ２２１に、仮想ＰＣＩ−ＰＣＩブリッジ２２２−１、２２２−２、及び２２２−３が接続されていることを、ＰＣＩＭは認識する。これにより、仮想ＰＣＩ−ＰＣＩブリッジ２２１と、仮想ＰＣＩ−ＰＣＩブリッジ２２２とを接続するＰＣＩｅリンク２６０に、ＰＣＩＭはバス番号１を付与する。
次に、仮想ＰＣＩ−ＰＣＩブリッジ２２２−１に接続するデバイスを探索する。すると、仮想ＰＣＩ−ＰＣＩブリッジ２２２−１に、仮想ＰＣＩ−ＰＣＩブリッジ２３１−１が接続されていることを、ＰＣＩＭは認識する。これにより、仮想ＰＣＩ−ＰＣＩブリッジ２２２−１と、仮想ＰＣＩ−ＰＣＩブリッジ２３１−１とを接続するＰＣＩｅリンク２７０−１に、ＰＣＩＭはバス番号２を付与する。
次に、仮想ＰＣＩ−ＰＣＩブリッジ２２２−１に接続するデバイスを探索する。すると、仮想ＰＣＩ−ＰＣＩブリッジ２２２−１に、仮想ＰＣＩ−ＰＣＩブリッジ２３１−１が接続されていることを、ＰＣＩＭは認識する。これにより、仮想ＰＣＩ−ＰＣＩブリッジ２２２−１と、仮想ＰＣＩ−ＰＣＩブリッジ２３１−１とを接続するＰＣＩｅリンク２７０−１に、ＰＣＩＭはバス番号２を付与する。
以上のような操作をＰＣＩＭが続けると、バス番号と仮想ＰＣＩｅリンクとの対応付けは、図７のようになる。そのため、本実施形態の例では、物理構成上のＩ／Ｏデバイス１２０−１に仮想ＰＣＩｅリンク２９０−１が接続されることから、バス番号４が付与される。また、物理構成上のＩ／Ｏデバイス１２０−４に仮想ＰＣＩｅリンク２９０−２が接続されることから、バス番号５が付与される。
仮想ＰＣＩ−ＰＣＩブリッジと物理ＰＣＩ−ＰＣＩブリッジの対応付けを変更することによって、Ｉ／Ｏデバイスに付与されるバス番号は変化する。例えば、仮想ＰＣＩ−ＰＣＩブリッジ２３２−４と物理ＰＣＩ−ＰＣＩブリッジ１１３−４とを対応付けると、物理構成上のＩ／Ｏデバイス１２０−４に仮想ＰＣＩｅリンク２９０−４が接続されるため、バス番号９が付与される。このように、バス番号をＩ／Ｏデバイスに柔軟に割り当てることが可能である。
次に、図８を参照して、管理プロセッサ１１６上で動作するファームウェアの処理について説明する。このファームウェアの処理は、管理プロセッサ１１６が、Ｔｒａｐｐｅｒモジュール１１４からパケットを受信する（Ｓ８０１）、またはパケット・ルーティング部１１５からパケットを受信する（Ｓ８０７）ことで、実行される。
まず、Ｔｒａｐｐｅｒモジュール１１４から受信したパケットの宛先を認識する（Ｓ８０２）。その結果、パケットの宛先が、物理ＰＣＩ−ＰＣＩブリッジと対応付けされた仮想ＰＣＩ−ＰＣＩブリッジか否かを判定する（Ｓ８０３）。判定結果が正（Ｙｅｓ）の場合はＳ８０４へ進み、偽（Ｎｏ）の場合はＳ８０５へ進む。
まず、Ｔｒａｐｐｅｒモジュール１１４から受信したパケットの宛先を認識する（Ｓ８０２）。その結果、パケットの宛先が、物理ＰＣＩ−ＰＣＩブリッジと対応付けされた仮想ＰＣＩ−ＰＣＩブリッジか否かを判定する（Ｓ８０３）。判定結果が正（Ｙｅｓ）の場合はＳ８０４へ進み、偽（Ｎｏ）の場合はＳ８０５へ進む。
Ｓ８０４では、Ｔｒａｐｐｅｒモジュール１１４から受信したパケットを、対応付けされた物理ＰＣＩ−ＰＣＩブリッジへ転送する。一方、Ｓ８０５では、Ｔｒａｐｐｅｒモジュールから受信したパケットに基づき、ファームウェアが、メモリ１１７に実現した仮想ＰＣＩ−ＰＣＩブリッジのアドレス空間に対してアクセスを行う。そして、ファームウェア処理の結果、応答をＩ／Ｏコントローラに返す必要がある場合、応答パケットを生成して、Ｔｒａｐｐｅｒモジュール１１４経由で、応答パケットをＩ／Ｏコントローラ１０１に返送する（Ｓ８０６）。
また、パケット・ルーティング部からパケットを受信した場合（Ｓ８０７）、その受信したパケットを、Ｔｒａｐｐｅｒモジュール１１４経由で、Ｉ／Ｏコントローラ１０１に返送する（Ｓ８０８）。
また、パケット・ルーティング部からパケットを受信した場合（Ｓ８０７）、その受信したパケットを、Ｔｒａｐｐｅｒモジュール１１４経由で、Ｉ／Ｏコントローラ１０１に返送する（Ｓ８０８）。
図１の計算機システムで動作するプログラムが認識するＰＣＩｅトポロジは、図２のような仮想ＰＣＩｅトポロジである。そのため、Ｉ／Ｏコントローラ１０１から、仮想ＰＣＩ−ＰＣＩブリッジ２２１、２２２、２３１、２３２へアクセスが発生する。このアクセスのパケットが、図１のＰＣＩｅスイッチ１１０に入力された場合に、ＰＣＩｅスイッチ１１０が行う処理の流れを、図９と図１０を用いて、以下に説明する。
ここで、仮想ＰＣＩ−ＰＣＩブリッジ２２１、２２２、２３１、２３２へのアクセスが発生する場合とは、例えば、計算機１００からの命令によって、ＰＣＩ−ＰＣＩブリッジが有するメモリの内容（例えばＰＣＩ−ＰＣＩブリッジの識別情報）を読みだす場合、或いはＰＣＩ−ＰＣＩブリッジのパラメータを初期設定する（書き込み）場合、或いはＰＣＩ−ＰＣＩブリッジに設定されたパラメータを解除する場合などである。
ここで、仮想ＰＣＩ−ＰＣＩブリッジ２２１、２２２、２３１、２３２へのアクセスが発生する場合とは、例えば、計算機１００からの命令によって、ＰＣＩ−ＰＣＩブリッジが有するメモリの内容（例えばＰＣＩ−ＰＣＩブリッジの識別情報）を読みだす場合、或いはＰＣＩ−ＰＣＩブリッジのパラメータを初期設定する（書き込み）場合、或いはＰＣＩ−ＰＣＩブリッジに設定されたパラメータを解除する場合などである。
図９は、図２の仮想ＰＣＩｅトポロジにおいて、Ｉ／Ｏコントローラ１０１から仮想ＰＣＩ−ＰＣＩブリッジ２２２、２３１へのアクセスが発生した場合、ＰＣＩｅスイッチ１１０が行う処理の流れを示す。
Ｉ／Ｏコントローラ１０１からパケットがＰＣＩ−ＰＣＩブリッジ宛てに送信されると（Ｓ９０１）、Ｔｒａｐｐｅｒモジュール１１４は、パケットを捕捉し、Ｔｒａｐｐｅｒモジュール１１４内のバッファ３０３に順次書き込む（Ｓ９０２）。Ｔｒａｐｐｅｒモジュール１１４は、捕捉したパケットをバッファ３０３に書き終えたら、管理プロセッサ１１６に、パケットを捕捉したことを通知する（Ｓ９０３）。
Ｉ／Ｏコントローラ１０１からパケットがＰＣＩ−ＰＣＩブリッジ宛てに送信されると（Ｓ９０１）、Ｔｒａｐｐｅｒモジュール１１４は、パケットを捕捉し、Ｔｒａｐｐｅｒモジュール１１４内のバッファ３０３に順次書き込む（Ｓ９０２）。Ｔｒａｐｐｅｒモジュール１１４は、捕捉したパケットをバッファ３０３に書き終えたら、管理プロセッサ１１６に、パケットを捕捉したことを通知する（Ｓ９０３）。
管理プロセッサ１１６は、パケットの捕捉通知を受けると、Ｔｒａｐｐｅｒモジュール１１４に、バッファ３０３内のデータ読み出し命令を送信する（Ｓ９０４）。すると、Ｔｒａｐｐｅｒモジュール１１４は、バッファ３０３内からパケットのデータを読み出して（Ｓ９０５）、読み出したデータを管理プロセッサ１１６に送信する（Ｓ９０６）。
管理プロセッサ１１６は、パケットのデータを受信すると、パケットの宛先を認識する（Ｓ９０７）。その結果、パケットの宛先が仮想ＰＣＩ−ＰＣＩブリッジ２２２、２３１であることを認識すると（Ｓ９０７）、管理プロセッサ１１６は、メモリ１１７上にある、仮想ＰＣＩ−ＰＣＩブリッジ用のアドレス空間へアクセスする（Ｓ９０８）。
管理プロセッサ１１６は、パケットのデータを受信すると、パケットの宛先を認識する（Ｓ９０７）。その結果、パケットの宛先が仮想ＰＣＩ−ＰＣＩブリッジ２２２、２３１であることを認識すると（Ｓ９０７）、管理プロセッサ１１６は、メモリ１１７上にある、仮想ＰＣＩ−ＰＣＩブリッジ用のアドレス空間へアクセスする（Ｓ９０８）。
メモリへのアクセスは一般的に、書き込み処理では応答が無く、読み出し処理では読み出したデータの応答が有る。そのため、パケットが仮想ＰＣＩ−ＰＣＩブリッジへの書き込み処理の場合、メモリ１１７から管理プロセッサ１１６への応答は無い。パケットが仮想ＰＣＩ−ＰＣＩブリッジへの読み出し処理の場合、管理プロセッサ１１６はメモリ１１７から応答を受信する（Ｓ９０９）。
Ｉ／Ｏコントローラ１０１からのアクセスが、メモリ空間への読み出しやコンフィギュレーション空間へのアクセスなど、応答のパケットが必要な場合、管理プロセッサ１１６は、Ｉ／Ｏコントローラ１０１宛ての応答用パケットを生成する（Ｓ９１０）。そして、管理プロセッサ１１６は、生成した応答用パケットをＴｒａｐｐｅｒモジュール１１４に送信する（Ｓ９１１）。
Ｔｒａｐｐｅｒモジュール１１４は、管理プロセッサ１１６から受信した応答用パケットを、Ｔｒａｐｐｅｒモジュール１１４内のバッファ３０３に順次書き込む（Ｓ９１２）。
Ｔｒａｐｐｅｒモジュール１１４は、管理プロセッサ１１６から受信した応答用パケットを、Ｔｒａｐｐｅｒモジュール１１４内のバッファ３０３に順次書き込む（Ｓ９１２）。
管理プロセッサ１１６は、全ての応答用パケットをＴｒａｐｐｅｒモジュール１１４に送信すると、応答用パケットをＩ／Ｏコントローラ１０１宛てに送信する命令を、Ｔｒａｐｐｅｒモジュール１１４に通知する（Ｓ９１３）。すると、Ｔｒａｐｐｅｒモジュール１１４はバッファ３０３から応答用パケットを読み出し（Ｓ９１４）、Ｉ／Ｏコントローラ１０１宛てに応答用パケットを送信する（Ｓ９１５）。
Ｉ／Ｏコントローラ１０１からのアクセスが、メモリ空間への書き込みなど応答のパケットが不要の場合、管理プロセッサ１１６は、Ｔｒａｐｐｅｒモジュール１１４に処理終了を通知する（Ｓ９１６）。
Ｉ／Ｏコントローラ１０１宛てに応答用パケットを送信完了した場合、または管理プロセッサ１１６から処理終了の通知を受信した場合、Ｔｒａｐｐｅｒモジュール１１４はバッファ３０３内のパケットを、全て消去する（Ｓ９１７）。
以上で、Ｉ／Ｏコントローラ１０１から仮想ＰＣＩ−ＰＣＩブリッジ２２２、２３１へのアクセスに対する計算機システムの処理は終了する。
Ｉ／Ｏコントローラ１０１宛てに応答用パケットを送信完了した場合、または管理プロセッサ１１６から処理終了の通知を受信した場合、Ｔｒａｐｐｅｒモジュール１１４はバッファ３０３内のパケットを、全て消去する（Ｓ９１７）。
以上で、Ｉ／Ｏコントローラ１０１から仮想ＰＣＩ−ＰＣＩブリッジ２２２、２３１へのアクセスに対する計算機システムの処理は終了する。
図１０は、図２の仮想ＰＣＩｅトポロジにおいて、Ｉ／Ｏコントローラ１０１から仮想ＰＣＩ−ＰＣＩブリッジ２３２へのアクセスが発生した場合、ＰＣＩｅスイッチ１１０が行う処理の流れを示す。Ｓ９０１からＳ９０６までの動作は、図９の処理と同じである。
管理プロセッサ１１６は、パケットの宛先が仮想ＰＣＩ−ＰＣＩブリッジ２３２であることを認識すると（Ｓ１００１）、対応付けされた物理ＰＣＩ−ＰＣＩブリッジを求める（Ｓ１００２）。そして、パケットの宛先を求めた物理ＰＣＩ−ＰＣＩブリッジ１１３に変更して（Ｓ１００３）、パケットを物理ＰＣＩ−ＰＣＩブリッジ１１３へ転送する（Ｓ１００４）。
管理プロセッサ１１６は、パケットの宛先が仮想ＰＣＩ−ＰＣＩブリッジ２３２であることを認識すると（Ｓ１００１）、対応付けされた物理ＰＣＩ−ＰＣＩブリッジを求める（Ｓ１００２）。そして、パケットの宛先を求めた物理ＰＣＩ−ＰＣＩブリッジ１１３に変更して（Ｓ１００３）、パケットを物理ＰＣＩ−ＰＣＩブリッジ１１３へ転送する（Ｓ１００４）。
Ｉ／Ｏコントローラ１０１からのアクセスが、メモリ空間への読み出しやコンフィギュレーション空間へのアクセスなど応答のパケットを必要とする場合、管理プロセッサ１１６は物理ＰＣＩ−ＰＣＩブリッジ１１３から、応答のパケットを受信する（Ｓ１００５）。
以後、Ｓ９１０からＳ９１７までの動作は、図９の処理と同じである。以上で、Ｉ／Ｏコントローラ１０１から仮想ＰＣＩ−ＰＣＩブリッジ２３２へのアクセスに対する、計算機システムの処理は終了する。
以後、Ｓ９１０からＳ９１７までの動作は、図９の処理と同じである。以上で、Ｉ／Ｏコントローラ１０１から仮想ＰＣＩ−ＰＣＩブリッジ２３２へのアクセスに対する、計算機システムの処理は終了する。
次に、図２の仮想ＰＣＩｅトポロジにおいて、Ｉ／Ｏコントローラ１０１から仮想ＰＣＩ−ＰＣＩブリッジ２２１、２２２、２３１、２３２や、物理構成上のＩ／Ｏデバイス１２０へアクセスが発生した場合、図１の計算機システムでパケットを伝達する際の、ルーティング制御の具体例を説明する。
図１１は、図２の仮想ＰＣＩｅトポロジにおいて、Ｉ／Ｏコントローラ１０１−１から仮想ＰＣＩ−ＰＣＩブリッジ２２１へのアクセスが発生した場合、計算機システムにおけるパケットの流れを示す。
この場合、パケットがＴｒａｐｐｅｒモジュール１１４−１に到達する前に、対応付けされた物理ＰＣＩ−ＰＣＩブリッジ１１１−１へ到達する。そのため、Ｉ／Ｏコントローラ１０１−１から、仮想ＰＣＩ−ＰＣＩブリッジ２２１に対応付けされた物理ＰＣＩ−ＰＣＩブリッジ１１１−１へアクセスが直接行われる。
この場合、パケットがＴｒａｐｐｅｒモジュール１１４−１に到達する前に、対応付けされた物理ＰＣＩ−ＰＣＩブリッジ１１１−１へ到達する。そのため、Ｉ／Ｏコントローラ１０１−１から、仮想ＰＣＩ−ＰＣＩブリッジ２２１に対応付けされた物理ＰＣＩ−ＰＣＩブリッジ１１１−１へアクセスが直接行われる。
図１２は、図２の仮想ＰＣＩｅトポロジにおいて、Ｉ／Ｏコントローラ１０１−１から仮想ＰＣＩ−ＰＣＩブリッジ２２２、２３１へのアクセスが発生した場合、計算機システムにおけるパケットの流れを示す。
この場合、Ｉ／Ｏコントローラ１０１−１に最も近いＴｒａｐｐｅｒモジュール１１４−１はパケットを捕捉し、管理プロセッサ１１６−１に専用バスを用いて転送する。管理プロセッサ１１６−１は、パケットを受信すると、図９に示したような処理をファームウェアで行う。そして、管理プロセッサ１１６−１はＩ／Ｏコントローラ１０１−１宛に応答用パケットを生成し、Ｔｒａｐｐｅｒモジュール１１４−１経由で応答用パケットを返す。
この場合、Ｉ／Ｏコントローラ１０１−１に最も近いＴｒａｐｐｅｒモジュール１１４−１はパケットを捕捉し、管理プロセッサ１１６−１に専用バスを用いて転送する。管理プロセッサ１１６−１は、パケットを受信すると、図９に示したような処理をファームウェアで行う。そして、管理プロセッサ１１６−１はＩ／Ｏコントローラ１０１−１宛に応答用パケットを生成し、Ｔｒａｐｐｅｒモジュール１１４−１経由で応答用パケットを返す。
図１３は、図２の仮想ＰＣＩｅトポロジにおいて、Ｉ／Ｏコントローラ１０１−１から仮想ＰＣＩ−ＰＣＩブリッジ２３２−１へのアクセスが発生した場合、計算機システムにおけるパケットの流れを示す。
この場合、Ｉ／Ｏコントローラ１０１−１に最も近いＴｒａｐｐｅｒモジュール１１４−１は、パケットを捕捉し、管理プロセッサ１１６−１に独自バス１１８−１を用いて転送する。管理プロセッサ１１６−１はパケットを受信すると、図１０に示したように、仮想ＰＣＩ−ＰＣＩブリッジ２３２−１に対応付けされた物理ＰＣＩ−ＰＣＩブリッジ１１３−１へ、パケットの宛先を変更して、受信したパケットを転送する。管理プロセッサ１１６−１が、物理ＰＣＩ−ＰＣＩブリッジ１１３−１から応答パケットを受信すると、管理プロセッサ１１６−１はＩ／Ｏコントローラ１０１−１宛に、Ｔｒａｐｐｅｒモジュール１１４−１経由で応答用パケットを返す。
この場合、Ｉ／Ｏコントローラ１０１−１に最も近いＴｒａｐｐｅｒモジュール１１４−１は、パケットを捕捉し、管理プロセッサ１１６−１に独自バス１１８−１を用いて転送する。管理プロセッサ１１６−１はパケットを受信すると、図１０に示したように、仮想ＰＣＩ−ＰＣＩブリッジ２３２−１に対応付けされた物理ＰＣＩ−ＰＣＩブリッジ１１３−１へ、パケットの宛先を変更して、受信したパケットを転送する。管理プロセッサ１１６−１が、物理ＰＣＩ−ＰＣＩブリッジ１１３−１から応答パケットを受信すると、管理プロセッサ１１６−１はＩ／Ｏコントローラ１０１−１宛に、Ｔｒａｐｐｅｒモジュール１１４−１経由で応答用パケットを返す。
図１４は、図２の仮想ＰＣＩｅトポロジにおいて、Ｉ／Ｏコントローラ１０１−１から仮想ＰＣＩｅトポロジ上の仮想ＰＣＩｅトポロジ上のＩ／Ｏデバイス２４０−１へのアクセスが発生した場合、計算機システムにおけるパケットの流れを示す。この場合、Ｔｒａｐｐｅｒモジュール１１４−１はパケットを捕捉しない。Ｉ／Ｏコントローラ１０１−１から、仮想ＰＣＩｅトポロジ上のＩ／Ｏデバイス２４０−１に対応付けされた、物理構成上のＩ／Ｏデバイス１２０−１へアクセスが直接行われる。
以上、本発明の好ましい実施形態について説明したが、本発明は上記実施例に限定されることなく、更に種々変形して実施し得る。
例えば、上記実施形態では、Ｔｒａｐｐｅｒモジュール１１４の各機能は、ＰＣＩｅスイッチ１１０がＩ／Ｏコントローラ１０１に接続されている場合その機能を有効にし、一方Ｉ／Ｏコントローラ１０１に接続されない場合、ＰＣＩｅスイッチ１１０−３、１１０−４内のＴｒａｐｐｅｒモジュール１１４−５〜１１４−８の機能を無効にして、全てのパケットを通過させる、とした。これは、半導体で構成されるＰＣＩeスイッチ１１０が、全てＴｒａｐｐｅｒモジュールを持つような同一構成を有することを前提としているために生じる説明である。もし、Ｉ／Ｏコントローラ１０１に接続されるＰＣＩeスイッチ（第１のＰＣＩeスイッチ）と、Ｉ／Ｏコントローラ１０１に接続されないＰＣＩeスイッチ（第２のＰＣＩeスイッチ）とをそれぞれ別の半導体で形成できるならば、第１のＰＣＩeスイッチはＴｒａｐｐｅｒモジュールを有するものとして常にその機能を有効に利用できる。一方、第２のＰＣＩeスイッチはＴｒａｐｐｅｒモジュールの機能が無効なので、最初からＴｒａｐｐｅｒモジュールを備えない半導体として構成とすることができる。
例えば、上記実施形態では、Ｔｒａｐｐｅｒモジュール１１４の各機能は、ＰＣＩｅスイッチ１１０がＩ／Ｏコントローラ１０１に接続されている場合その機能を有効にし、一方Ｉ／Ｏコントローラ１０１に接続されない場合、ＰＣＩｅスイッチ１１０−３、１１０−４内のＴｒａｐｐｅｒモジュール１１４−５〜１１４−８の機能を無効にして、全てのパケットを通過させる、とした。これは、半導体で構成されるＰＣＩeスイッチ１１０が、全てＴｒａｐｐｅｒモジュールを持つような同一構成を有することを前提としているために生じる説明である。もし、Ｉ／Ｏコントローラ１０１に接続されるＰＣＩeスイッチ（第１のＰＣＩeスイッチ）と、Ｉ／Ｏコントローラ１０１に接続されないＰＣＩeスイッチ（第２のＰＣＩeスイッチ）とをそれぞれ別の半導体で形成できるならば、第１のＰＣＩeスイッチはＴｒａｐｐｅｒモジュールを有するものとして常にその機能を有効に利用できる。一方、第２のＰＣＩeスイッチはＴｒａｐｐｅｒモジュールの機能が無効なので、最初からＴｒａｐｐｅｒモジュールを備えない半導体として構成とすることができる。
また、メモリ１１７内に展開する仮想ＰＣＩ−ＰＣＩブリッジのアドレス空間について、上記実施形態では、メモリ１１７の容量及び管理プロセッサ１１６の負荷の増大を抑えるために、可能な限り仮想ＰＣＩ−ＰＣＩブリッジと物理ＰＣＩ−ＰＣＩブリッジとを１対１で対応付けている。しかし、他の例では、メモリ１１７の容量が十分あり、かつ管理プロセッサ１１６の負荷も許容できるならば、全ての仮想ＰＣＩ−ＰＣＩブリッジのアドレス空間は、メモリに展開してもよい。メモリが全ての仮想ＰＣＩ−ＰＣＩブリッジのアドレス空間を持てば、仮想ＰＣＩ−ＰＣＩブリッジと物理ＰＣＩ−ＰＣＩブリッジとが１対１で対応付けられているか（Ｓ８０３：図８）のような処理は不要となり、全ての受信パケットを管理プロセッサで処理することで対応可能である。
以上のように、本発明の好ましい実施態様によれば、物理的な接続に依存しない仮想ＰＣＩｅトポロジを実現できる。そのため、Ｉ／Ｏデバイスに接続するＰＣＩｅリンクに、ＰＣＩＭがバス番号を柔軟に割り当てることが可能である。そして、Ｉ／ＯコントローラにＰＣＩｅスイッチを多段に接続し、末端のＰＣＩｅスイッチにＩ／Ｏデバイスを接続した場合でも、接続可能なＩ／Ｏデバイスの数が減少する課題を解決することができる。また、Ｉ／Ｏコントローラから全ての仮想ＰＣＩ−ＰＣＩブリッジ及びＩ／Ｏデバイスに対してアクセスが可能である。
１００：計算機 １０１：Ｉ／Ｏコントローラ １０２：ＣＰＵ １０３：メモリ １１０：ＰＣＩｅスイッチ １１１〜１１３：物理ＰＣＩ−ＰＣＩブリッジ １１４：Ｔｒａｐｐｅｒモジュール １１５：パケット・ルーティング部 １１６：管理プロセッサ １１７：メモリ １１８：独自バス １２０：Ｉ／Ｏデバイス １３０〜１５０：ＰＣＩｅリンク ２２０：仮想ＰＣＩｅスイッチ ２２１〜２２２：仮想ＰＣＩ−ＰＣＩブリッジ ２３０：仮想ＰＣＩｅスイッチ ２３１〜２３２：仮想ＰＣＩ−ＰＣＩブリッジ ２４０：Ｉ／Ｏデバイス ２５０〜２９０：仮想ＰＣＩｅリンク ３０１：ＰＣＩｅパケット受信部 ３０２：パケットの宛先比較部 ３０３：バッファ ３０４：管理プロセッサとの入出力部 ３０５：ＰＣＩｅパケット送信部 ４００：パケット ４０１：パケットの宛先
Claims (13)
- 計算機とＩ／Ｏデバイスに接続されるスイッチを介して、パケットデータを転送する計算機システムであって、
該スイッチは、該計算機側に配置された第１のＰＣＩ−ＰＣＩブリッジと、該Ｉ／Ｏデバイス側に配置された第２のＰＣＩ−ＰＣＩブリッジと、該スイッチに入力されるパケットデータを捕捉する捕捉部と、
該パケットデータをＩ／Ｏデバイスへ転送するパケット・ルーティング部を有し、
該捕捉部に接続され、プログラムの実行によって仮想ＰＣＩ−ＰＣＩブリッジ及び仮想リンクを該計算機に提供する管理プロセッサを有し、
該計算機システムの物理構成に含まれるＰＣＩ−ＰＣＩブリッジを物理ＰＣＩ−ＰＣＩブリッジとし、
該仮想ＰＣＩ−ＰＣＩブリッジと該物理ＰＣＩ−ＰＣＩブリッジとを１対１で対応付け可能なＰＣＩ−ＰＣＩブリッジについては、対応付け可能なＰＣＩ−ＰＣＩブリッジのアドレス空間は、物理ＰＣＩ−ＰＣＩブリッジ上に実現し、
該仮想ＰＣＩ−ＰＣＩブリッジと該物理ＰＣＩ−ＰＣＩブリッジとを１対１で対応付けできないＰＣＩ−ＰＣＩブリッジについては、対応付けをしない仮想ＰＣＩ−ＰＣＩブリッジのアドレス空間をメモリ内に展開し、
該捕捉部は、該計算機から転送されるパケットデータの宛先を判定し、
該判定の結果、該宛先がＩ／Ｏデバイスの場合は該パケットデータを捕捉せず通過させ、該パケットデータは、該パケット・ルーティング部及び該第２のＰＣＩ−ＰＣＩブリッジを介してＩ／Ｏデバイスへ転送され、
該判定の結果、該宛先が仮想ＰＣＩ−ＰＣＩブリッジの場合は該パケットデータを捕捉して該管理プロセッサへ送信し、
該管理プロセッサは、該宛先が該物理ＰＣＩ−ＰＣＩブリッジと対応付された仮想ＰＣＩ−ＰＣＩブリッジであるかを判定し、
該判定の結果、対応付けされた仮想ＰＣＩ−ＰＣＩブリッジである場合、受信した該パケットデータを対応付けされた該物理ＰＣＩ−ＰＣＩブリッジへ転送し、
該判定の結果、対応付けされていない仮想ＰＣＩ−ＰＣＩブリッジである場合、受信した該パケットデータに基づき、該メモリ内の該仮想ＰＣＩ−ＰＣＩブリッジのアドレス空間をアクセスし、必要な場合には該メモリから応答を取得して、該応答を該捕捉部へ送信する
ことを特徴とする計算機システム。 - 前記スイッチは、前記管理プロセッサとメモリを有する半導体スイッチであり、該メモリは、仮想ＰＣＩ−ＰＣＩブリッジのアドレス空間を保持することを特徴とする請求項１の計算機システム。
- 前記計算機が有するプロセッサで、前記管理プロセッサの動作を行う
ことを特徴とする請求項１の計算機システム。 - 前記捕捉部は、
該計算機から送信されるパケットデータを受信するＰＣＩｅパケット受信部と、
ＰＣＩ−ＰＣＩブリッジが使用するアドレスの範囲、バス番号、及びデバイス番号を記憶しており、入力されたパケットデータの宛先と比較して、該パケットデータを捕捉するか否かを判断する比較部と、
該管理プロセッサとの間で転送されるパケットデータを一時保存するバッファと、
該管理プロセッサとの間でパケットデータの転送する入出力部と、
該比較部による判断の結果、該管理プロセッサから転送される宛先がＩ／Ｏコントローラのパケットデータを送信するＰＣＩｅパケット送信部を有する
ことを特徴とする請求項１の計算機システム。 - 前記計算機は、自らで動作するプログラムによって該管理プロセッサが提供する前記仮想ＰＣＩｅトポロジを認識することができ、
かつ仮想ＰＣＩｅトポロジは、ＰＣＩｅスイッチ間を接続するＰＣＩ−ＰＣＩブリッジを仮想ＰＣＩ−ＰＣＩブリッジと、該計算機及びＰＣＩｅスイッチ及びＩ／Ｏデバイス間を接続する仮想ＰＣＩｅリンクとを含む、
ことを特徴とする請求項１の計算機システム。 - 前記仮想ＰＣＩ−ＰＣＩブリッジと、前記物理ＰＣＩ−ＰＣＩブリッジの対応付けを変更することにより、該Ｉ／Ｏデバイスに付与されるバス番号を変化させる
ことを特徴とする請求項５の計算機システム。 - 計算機とＩ／Ｏデバイスに接続されて、パケットデータを転送するＰＣＩｅスイッチであって、
該計算機側に配置された第１のＰＣＩ−ＰＣＩブリッジと、該Ｉ／Ｏデバイス側に配置された第２のＰＣＩ−ＰＣＩブリッジと、
該スイッチに入力されるパケットデータを捕捉する捕捉部と、
該パケットデータをＩ／Ｏデバイスへ転送するパケット・ルーティング部と、
該捕捉部に接続され、プログラムの実行によって仮想ＰＣＩ−ＰＣＩブリッジ及び仮想リンクを該計算機に提供する管理プロセッサを有し、
該計算機システムの物理構成に含まれるＰＣＩ−ＰＣＩブリッジを物理ＰＣＩ−ＰＣＩブリッジとし、
該仮想ＰＣＩ−ＰＣＩブリッジと該物理ＰＣＩ−ＰＣＩブリッジとを１対１で対応付け可能なＰＣＩ−ＰＣＩブリッジについては、対応付け可能なＰＣＩ−ＰＣＩブリッジのアドレス空間は、物理ＰＣＩ−ＰＣＩブリッジ上に実現し、
該仮想ＰＣＩ−ＰＣＩブリッジと該物理ＰＣＩ−ＰＣＩブリッジとを１対１で対応付けできないＰＣＩ−ＰＣＩブリッジについては、対応付けをしない仮想ＰＣＩ−ＰＣＩブリッジのアドレス空間をメモリ内に展開し、
該捕捉部は、該計算機から転送されるパケットデータの宛先を判定し、
該判定の結果、該宛先がＩ／Ｏデバイスの場合は該パケットデータを捕捉せず通過させ、該パケットデータは、該パケット・ルーティング部及び該第２のＰＣＩ−ＰＣＩブリッジを介してＩ／Ｏデバイスへ転送され、
該判定の結果、該宛先が仮想ＰＣＩ−ＰＣＩブリッジの場合は該パケットデータを捕捉して該管理プロセッサへ送信し、
該管理プロセッサは、該宛先が該物理ＰＣＩ−ＰＣＩブリッジと対応付された仮想ＰＣＩ−ＰＣＩブリッジであるかを判定し、
該判定の結果、対応付けされた仮想ＰＣＩ−ＰＣＩブリッジである場合、受信した該パケットデータを対応付けされた該物理ＰＣＩ−ＰＣＩブリッジへ転送し、
該判定の結果、対応付けされていない仮想ＰＣＩ−ＰＣＩブリッジである場合、受信した該パケットデータに基づき、該メモリ内の該仮想ＰＣＩ−ＰＣＩブリッジのアドレス空間をアクセスし、必要な場合には該メモリから応答を取得して、該応答を該捕捉部へ送信する
ことを特徴とするＰＣＩｅスイッチ。 - 前記スイッチは、該仮想ＰＣＩ−ＰＣＩブリッジのアドレス空間を保持するメモリを有し、該管理プロセッサは、該メモリ内の、該仮想ＰＣＩ−ＰＣＩブリッジのアドレス空間をアクセスして、必要な場合には該メモリから応答を取得して、該応答を該捕捉部へ送信する
ことを特徴とする請求項７のＰＣＩｅスイッチ。 - 前記捕捉部は、
該計算機から送信されるパケットデータを受信するＰＣＩｅパケット受信部と、
ＰＣＩ−ＰＣＩブリッジが使用するアドレスの範囲、バス番号、及びデバイス番号を記憶しており、入力されたパケットデータの宛先と比較して、該パケットデータを捕捉するか否かを判断する比較部と、
該管理プロセッサとの間で転送されるパケットデータを一時保存するバッファと、
該管理プロセッサとの間でパケットデータの転送する入出力部と、
該比較部による判断の結果、該管理プロセッサから転送される宛先がＩ／Ｏコントローラのパケットデータを送信するＰＣＩｅパケット送信部を有する
ことを特徴とする請求項７のＰＣＩｅスイッチ。 - 該仮想ＰＣＩｅトポロジは、ＰＣＩｅスイッチ間を接続するＰＣＩ−ＰＣＩブリッジを仮想ＰＣＩ−ＰＣＩブリッジと、該計算機及びＰＣＩｅスイッチ及びＩ／Ｏデバイス間を接続する仮想ＰＣＩｅリンクとを含む、
ことを特徴とする請求項８のＰＣＩｅスイッチ。 - 計算機とＩ／Ｏデバイスに接続されるＰＣＩｅスイッチを用いてパケットデータの転送を制御する、計算機システムにおけるパケット転送制御方法であって、
該計算機システムの物理構成に含まれるＰＣＩ−ＰＣＩブリッジを物理ＰＣＩ−ＰＣＩブリッジとし、
該仮想ＰＣＩ−ＰＣＩブリッジと該物理ＰＣＩ−ＰＣＩブリッジとを１対１で対応付け可能なＰＣＩ−ＰＣＩブリッジについては、対応付け可能なＰＣＩ−ＰＣＩブリッジのアドレス空間は、物理ＰＣＩ−ＰＣＩブリッジ上に実現し、
該仮想ＰＣＩ−ＰＣＩブリッジと該物理ＰＣＩ−ＰＣＩブリッジとを１対１で対応付けできないＰＣＩ−ＰＣＩブリッジについては、対応付けをしない仮想ＰＣＩ−ＰＣＩブリッジのアドレス空間をメモリ内に展開し、
ＰＣＩｅスイッチのＴｒａｐｐｅｒモジュールは、ＰＣＩｅスイッチに入力されるパケットデータの宛先を参照して、該パケットデータを捕捉するか否かを判定し、
該判定の結果、該宛先がＰＣＩ−ＰＣＩブリッジのパケットデータの場合、該Ｔｒａｐｐｅｒモジュールは、該パケットデータを捕捉して管理プロセッサへ転送し、
該判定の結果、該宛先がＩ／Ｏデバイスのパケットデータの場合、該Ｔｒａｐｐｅｒモジュールは、該パケットデータを捕捉しないで、該Ｉ／Ｏデバイスへ転送し、
該管理プロセッサは、該宛先が該物理ＰＣＩ−ＰＣＩブリッジと対応付された仮想ＰＣＩ−ＰＣＩブリッジであるかを判定し、
該判定の結果、対応付けされた仮想ＰＣＩ−ＰＣＩブリッジである場合、受信した該パケットデータを対応付けされた該物理ＰＣＩ−ＰＣＩブリッジへ転送し、
該判定の結果、対応付けされていない仮想ＰＣＩ−ＰＣＩブリッジである場合、受信した該パケットデータに基づき、該メモリ内の該仮想ＰＣＩ−ＰＣＩブリッジのアドレス空間をアクセスし、必要な場合には該メモリから応答を取得して、該応答を該Ｔｒａｐｐｅｒモジュールへ送信する
ことを特徴とするパケット転送制御方法。 - 計算機とＩ／Ｏデバイスに接続されるＰＣＩｅスイッチを用いてパケットデータの転送を制御する、計算機システムにおけるパケット転送制御方法であって、
ＰＣＩ−ＰＣＩブリッジを管理する管理プロセッサに接続されるメモリ内に、仮想ＰＣＩ−ＰＣＩブリッジ及び仮想リンクを予め用意するステップと、
該ＰＣＩｅスイッチは、該計算機側に配置された第１のＰＣＩ−ＰＣＩブリッジを介して、該計算機から転送されるパケットデータを受信するステップと、
該ＰＣＩｅスイッチの捕捉部は、受信したパケットデータの宛先を判定するステップと、
該判定の結果、該宛先がＩ／Ｏデバイスの場合、該捕捉部は該パケットデータを捕捉せず通過させ、該Ｉ／Ｏデバイス側に配置された第２のＰＣＩ−ＰＣＩブリッジを介してＩ／Ｏデバイスへ転送するステップと、
該判定の結果、該宛先が仮想ＰＣＩ−ＰＣＩブリッジの場合、該捕捉部は該パケットデータを捕捉して、該捕捉部に接続された管理プロセッサへ送信するステップと、
該管理プロセッサは、該捕捉部より受信した該パケットデータに応じて、該メモリを参照して応答用のパケットデータを用意して、第１のＰＣＩ−ＰＣＩブリッジを介して該計算機へ送信するステップを有し、
仮想ＰＣＩｅトポロジは、ＰＣＩｅスイッチ間を接続するＰＣＩ−ＰＣＩブリッジを仮想ＰＣＩ−ＰＣＩブリッジと、該計算機及びＰＣＩｅスイッチ及びＩ／Ｏデバイス間を接続する仮想ＰＣＩｅリンクとを含み、
該計算機システムの物理構成に含まれるＰＣＩ−ＰＣＩブリッジを物理ＰＣＩ−ＰＣＩブリッジとし、
該仮想ＰＣＩ−ＰＣＩブリッジと該物理ＰＣＩ−ＰＣＩブリッジとを１対１で対応付け可能なＰＣＩ−ＰＣＩブリッジについては、対応付け可能なＰＣＩ−ＰＣＩブリッジのアドレス空間は、物理ＰＣＩ−ＰＣＩブリッジ上に実現し、
該仮想ＰＣＩ−ＰＣＩブリッジと該物理ＰＣＩ−ＰＣＩブリッジとを１対１で対応付けできないＰＣＩ−ＰＣＩブリッジについては、対応付けをしない仮想ＰＣＩ−ＰＣＩブリッジのアドレス空間をメモリ内に展開し、
前記管理プロセッサは、該メモリ内の該仮想ＰＣＩ−ＰＣＩブリッジのアドレス空間をアクセスして、必要な場合には該メモリから応答を取得して、該応答を該捕捉部へ送信する
ことを特徴とするパケット転送制御方法。 - 前記仮想ＰＣＩ−ＰＣＩブリッジと、前記物理ＰＣＩ−ＰＣＩブリッジの対応付けを変更することにより、該Ｉ／Ｏデバイスに付与されるバス番号を変化させる
ことを特徴とする請求項１２のパケット転送制御方法。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/JP2010/071250 WO2012073304A1 (ja) | 2010-11-29 | 2010-11-29 | 計算機システム、それに使用されるスイッチ及びパケット転送制御方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP5399570B2 true JP5399570B2 (ja) | 2014-01-29 |
| JPWO2012073304A1 JPWO2012073304A1 (ja) | 2014-05-19 |
Family
ID=46171292
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012546587A Expired - Fee Related JP5399570B2 (ja) | 2010-11-29 | 2010-11-29 | 計算機システム、それに使用されるスイッチ及びパケット転送制御方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US9396150B2 (ja) |
| JP (1) | JP5399570B2 (ja) |
| WO (1) | WO2012073304A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9479461B2 (en) | 2012-03-16 | 2016-10-25 | Hitachi, Ltd. | Computer system and method for communicating data between computers |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102012102198A1 (de) * | 2012-03-15 | 2013-09-19 | Fujitsu Technology Solutions Intellectual Property Gmbh | Modulares Serversystem, I/O-Modul und Switching-Verfahren |
| JP6203272B2 (ja) * | 2013-09-03 | 2017-09-27 | 株式会社アキブシステムズ | Ｉ／ｏデバイスの仮想化のためのコンピュータシステム及びその運用方法並びにｈｕｂ装置 |
| US9253028B2 (en) * | 2013-12-13 | 2016-02-02 | International Business Machines Corporation | Software-defined networking tunneling extensions |
| US9501441B2 (en) * | 2013-12-16 | 2016-11-22 | Dell Products, Lp | Mechanism to boot multiple hosts from a shared PCIe device |
| US9384158B2 (en) | 2014-03-14 | 2016-07-05 | International Business Machines Corporation | Dynamic universal port mode assignment |
| US9684575B2 (en) | 2014-06-23 | 2017-06-20 | Liqid Inc. | Failover handling in modular switched fabric for data storage systems |
| EP3158455B1 (en) * | 2014-06-23 | 2020-03-18 | Liqid Inc. | Modular switched fabric for data storage systems |
| US10402363B2 (en) | 2016-06-10 | 2019-09-03 | Liqid Inc. | Multi-port interposer architectures in data storage systems |
| US10503678B1 (en) * | 2016-09-22 | 2019-12-10 | EMC IP Holding Company LLC | Fabric management system and method |
| US10235316B1 (en) | 2016-09-22 | 2019-03-19 | EMC IP Holding Company LLC | Fabric management system and method |
| US10235317B1 (en) | 2016-09-22 | 2019-03-19 | EMC IP Holding Company LLC | Fabric management system and method |
| US20180143932A1 (en) * | 2016-11-21 | 2018-05-24 | Intel Corporation | Apparatuses and methods to spawn multiple virtual serial bus hub instances on a same physical serial bus hub |
| US10795842B2 (en) | 2017-05-08 | 2020-10-06 | Liqid Inc. | Fabric switched graphics modules within storage enclosures |
| JP7181447B2 (ja) * | 2018-03-30 | 2022-12-01 | 株式会社ソシオネクスト | 情報処理システム、情報処理方法及び半導体装置 |
| US11016669B2 (en) * | 2018-05-01 | 2021-05-25 | Qualcomm Incorporated | Persistent write data for energy-backed memory |
| JP7179489B2 (ja) * | 2018-05-18 | 2022-11-29 | キヤノン株式会社 | ストレージシステム及びその制御方法、プログラム、並びに記憶制御システム |
| US10585827B1 (en) | 2019-02-05 | 2020-03-10 | Liqid Inc. | PCIe fabric enabled peer-to-peer communications |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004531838A (ja) * | 2001-06-29 | 2004-10-14 | インテル コーポレイション | 仮想ｐｃｉデバイス装置及び方法 |
| JP2008046722A (ja) * | 2006-08-11 | 2008-02-28 | Nec Corp | Ｉ／ｏ装置及び方法 |
| WO2010044409A1 (ja) * | 2008-10-15 | 2010-04-22 | 日本電気株式会社 | マルチルートｐｃｉエクスプレススイッチ、その起動方法、及び、マルチルートｐｃｉマネージャプログラム |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9836424B2 (en) * | 2001-08-24 | 2017-12-05 | Intel Corporation | General input/output architecture, protocol and related methods to implement flow control |
| US7752376B1 (en) | 2006-08-11 | 2010-07-06 | Oracle America, Inc. | Flexible configuration space |
| GB2455347B (en) | 2007-12-07 | 2012-04-11 | Virtensys Ltd | Control path I/O virtualisation |
| US8151145B2 (en) * | 2008-04-03 | 2012-04-03 | Oracle America, Inc. | Flow control timeout mechanism to detect PCI-express forward progress blockage |
| JP2009282917A (ja) | 2008-05-26 | 2009-12-03 | Hitachi Ltd | サーバ間通信機構及びコンピュータシステム |
-
2010
- 2010-11-29 JP JP2012546587A patent/JP5399570B2/ja not_active Expired - Fee Related
- 2010-11-29 US US13/989,999 patent/US9396150B2/en not_active Expired - Fee Related
- 2010-11-29 WO PCT/JP2010/071250 patent/WO2012073304A1/ja active Application Filing
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004531838A (ja) * | 2001-06-29 | 2004-10-14 | インテル コーポレイション | 仮想ｐｃｉデバイス装置及び方法 |
| JP2008046722A (ja) * | 2006-08-11 | 2008-02-28 | Nec Corp | Ｉ／ｏ装置及び方法 |
| WO2010044409A1 (ja) * | 2008-10-15 | 2010-04-22 | 日本電気株式会社 | マルチルートｐｃｉエクスプレススイッチ、その起動方法、及び、マルチルートｐｃｉマネージャプログラム |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9479461B2 (en) | 2012-03-16 | 2016-10-25 | Hitachi, Ltd. | Computer system and method for communicating data between computers |
Also Published As
| Publication number | Publication date |
|---|---|
| US9396150B2 (en) | 2016-07-19 |
| JPWO2012073304A1 (ja) | 2014-05-19 |
| US20130254453A1 (en) | 2013-09-26 |
| WO2012073304A1 (ja) | 2012-06-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5399570B2 (ja) | 計算機システム、それに使用されるスイッチ及びパケット転送制御方法 | |
| US11379277B2 (en) | System and method for computational storage device intercommunication | |
| JP4998469B2 (ja) | インターコネクション用スイッチおよびシステム | |
| JP6958440B2 (ja) | 情報処理装置、情報処理システム及びプログラム | |
| JP5310175B2 (ja) | スイッチシステム、及びスイッチシステムの制御方法 | |
| US9052829B2 (en) | Methods and structure for improved I/O shipping in a clustered storage system | |
| US9742671B2 (en) | Switching method | |
| US7822908B2 (en) | Discovery of a bridge device in a SAS communication system | |
| JP4931787B2 (ja) | データ処理システム内で第１のホスト・システムと第２のホスト・システムとの間で通信するための方法、プログラム、およびシステム（トランザクション・プロトコルおよび共用メモリを使用するホスト・システム間の通信のためのシステムおよび方法） | |
| JP6899852B2 (ja) | ストレージ装置 | |
| US6675253B1 (en) | Dynamic routing of data across multiple data paths from a source controller to a destination controller | |
| JP5928087B2 (ja) | スイッチ、情報処理装置および通信制御方法 | |
| US10698849B2 (en) | Methods and apparatus for augmented bus numbering | |
| JP2008152787A (ja) | データ処理システム内で実行中の通信ファブリックにコンポーネントをホット・プラグするための方法、プログラム、およびシステム（実行中のＰＣＩｅファブリックにおける新しいコンポーネントのホット・プラグ／除去のためのシステムおよび方法） | |
| JP2008152786A (ja) | データ処理システム内で１つまたは複数のエンドポイントの第１の物理機能から第２の物理機能に仮想機能を移行するための方法、プログラム、およびシステム（単一ルート・ステートレス仮想機能の移行のためのシステムおよび方法） | |
| JP2008165776A (ja) | データ処理システムの複数のルート複合体間の通信のために共用メモリを初期設定するための方法、プログラム、およびシステム（複数のルート複合体全域でエンドポイントを共用するために共用メモリを初期設定するためのシステムおよび方法） | |
| JP6254293B2 (ja) | データ重複排除方法及びストレージアレイ | |
| CA2511046A1 (en) | Multi-node system, internodal crossbar switch, node and medium embodying program | |
| US10169279B2 (en) | Input/output control device, input/output control system, and input/output control method for conversion of logical address of instruction into local address of device specified in instruction | |
| JP2007507793A (ja) | 共用資源を有するデータ記憶システム | |
| JP2003044421A (ja) | 仮想ストレージシステム及び同システムに使用されるスイッチングノード | |
| TWI791134B (zh) | 通信裝置、資訊處理系統及通信方法 | |
| US20230198740A1 (en) | Systems and methods for integrating fully homomorphic encryption (fhe) with a storage device | |
| JP2020184224A (ja) | 情報処理システム、プラットフォーム、およびブリッジドライバ | |
| US7003553B2 (en) | Storage control system with channel control device having data storage memory and transfer destination circuit which transfers data for accessing target cache area without passing through data storage memory |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130924 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131023 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5399570 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |