JP6089835B2 - 情報処理装置及び制御方法 - Google Patents
情報処理装置及び制御方法 Download PDFInfo
- Publication number
- JP6089835B2 JP6089835B2 JP2013056801A JP2013056801A JP6089835B2 JP 6089835 B2 JP6089835 B2 JP 6089835B2 JP 2013056801 A JP2013056801 A JP 2013056801A JP 2013056801 A JP2013056801 A JP 2013056801A JP 6089835 B2 JP6089835 B2 JP 6089835B2
- Authority
- JP
- Japan
- Prior art keywords
- information
- port
- switch
- bus system
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4027—Coupling between buses using bus bridges
- G06F13/4045—Coupling between buses using bus bridges where the bus bridge performs an extender function
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4063—Device-to-bus coupling
- G06F13/4068—Electrical coupling
- G06F13/4081—Live connection to bus, e.g. hot-plugging
Description
本発明は、情報処理装置及び制御方法に関する。
コンピュータの内部でCentral Processing Unit（ＣＰＵ）とInput／Output（Ｉ／Ｏ）デバイスを接続するバスの規格として、例えば、Peripheral Component Interconnect Express（PCIe）が知られている。
PCIeは、ルートコンプレックス（Root Complex）を頂点とし、Ｉ／Ｏデバイス（入出力装置）を終点とするツリー構造を有する。複数のＩ／Ｏデバイスを接続するには、ツリー構造の中間点にPCIeスイッチ（以下、単にスイッチという）が必要となる。スイッチは、各ポートをPCI-to-PCI（P2P）ブリッジとする２段のツリー構造を持つ。
PCIeは、ルートコンプレックス（Root Complex）を頂点とし、Ｉ／Ｏデバイス（入出力装置）を終点とするツリー構造を有する。複数のＩ／Ｏデバイスを接続するには、ツリー構造の中間点にPCIeスイッチ（以下、単にスイッチという）が必要となる。スイッチは、各ポートをPCI-to-PCI（P2P）ブリッジとする２段のツリー構造を持つ。
また、多数のＩ／Ｏデバイスを使用したい装置においては、Ｉ／Ｏデバイスが接続可能なバスを増やすために複数のスイッチを多段に接続して使用することが行なわれている。
しかしながら、このような従来のコンピュータのＩ／Ｏバスシステムにおいて、例えば、特定のスイッチに何らかの異常が発生した場合に、対象のスイッチの電源をコンピュータシステム全体に通電した状態で落とすことはできない。システム全体に通電した状態で特定のスイッチの電源を強制的にオフすると、ＯＳのパニックが生じ、ＯＳが動作しない状態となるからである。従って、スイッチの交換を行なうためにコンピュータシステム全体の電源を落とす必要があり煩雑であるという課題がある。
１つの側面では、本発明は、入出力バスシステム上のデバイスの電源操作を活性状態で行なうことができるようにすることを目的とする。
なお、前記目的に限らず、後述する発明を実施するための形態に示す各構成により導かれる作用効果であって、従来の技術によっては得られない作用効果を奏することも本発明の他の目的の１つとして位置付けることができる。
なお、前記目的に限らず、後述する発明を実施するための形態に示す各構成により導かれる作用効果であって、従来の技術によっては得られない作用効果を奏することも本発明の他の目的の１つとして位置付けることができる。
このため、この情報処理装置は、複数の中継装置を階層的に接続したツリー状の入出力バスシステムを備える情報処理装置であって、前記入出力バスシステムにおける一部の経路を仮想的に短絡した仮想バスツリー構成を示す仮想バス情報を格納する仮想バス情報格納部と、前記仮想バス情報を上流側の処理装置に通知する仮想バス情報通知部と、前記入出力バスシステムにおいて入出力デバイスが接続される前記複数の中継装置の各々のレジスタ情報の複写を格納するレジスタ情報格納部と、前記処理装置に対して、前記レジスタ情報格納部に格納されたレジスタ情報の複写を用いて応答する応答処理部とを備える。
また、この制御方法は、複数の中継装置を階層的に接続し入出力デバイスを備えた入出力バスシステムを、当該入出力バスシステムにおける一部の経路を仮想的に短絡した仮想バスツリー構成として処理装置が認識する情報処理装置の制御方法であって、前記処理装置から、取り外し対象の入出力デバイスに対して電源オフ指示を送信し、前記入出力バスシステムから前記入出力デバイスが取り外されると、前記入出力バスシステムにおいて仮想的に短絡された領域の上流側の中継装置に備えられた未搭載情報格納部に入出力デバイスが未搭載であることを示す未搭載情報を格納し、前記処理装置に対して、前記未搭載情報格納部に格納された未搭載情報を用いて応答する。
また、この制御方法は、複数の中継装置を階層的に接続し入出力デバイスを備えた入出力バスシステムを、当該入出力バスシステムにおける一部の経路を仮想的に短絡した仮想バスツリー構成として処理装置が認識する情報処理装置の制御方法であって、前記処理装置から、取り外し対象の入出力デバイスに対して電源オフ指示を送信し、前記入出力バスシステムから前記入出力デバイスが取り外されると、前記入出力バスシステムにおいて仮想的に短絡された領域の上流側の中継装置に備えられた未搭載情報格納部に入出力デバイスが未搭載であることを示す未搭載情報を格納し、前記処理装置に対して、前記未搭載情報格納部に格納された未搭載情報を用いて応答する。
また、この制御方法は、複数の中継装置を階層的に接続した入出力バスシステムを、当該入出力バスシステムにおける一部の経路を仮想的に短絡した仮想バスツリー構成として処理装置が認識する情報処理装置の制御方法であって、前記入出力バスシステムに入出力デバイスが取り付けられると、処理装置から、取り付けられた入出力デバイスに対して電源オン指示を送信し、前記処理装置から取り付けられた入出力デバイスに対する指示情報を、前記入出力バスシステムにおいて仮想的に短絡された領域の上流側の中継装置に備えられた指示情報格納部に格納し、前記入出力デバイスの電源がオンされた後に、前記入出力バスシステムが取り付けられたことを示すインストール情報を、前記入出力バスシステムにおいて仮想的に短絡された領域の上流側の中継装置に備えられたインストール情報格納部に格納する。
一実施形態によれば、入出力バスシステム上のデバイスの電源操作を活性状態で行なうことができる利点がある。
以下、図面を参照して本情報処理装置及び制御方法に係る実施の形態を説明する。ただし、以下に示す実施形態はあくまでも例示に過ぎず、実施形態で明示しない種々の変形例や技術の適用を排除する意図はない。すなわち、本実施形態を、その趣旨を逸脱しない範囲で種々変形（実施形態及び各変形例を組み合わせる等）して実施することができる。又、各図は、図中に示す構成要素のみを備えるという趣旨ではなく、他の機能等を含むことができる。
図１は実施形態の一例としての情報処理装置５００のＩ／Ｏ（Input/Output：入出力）バスシステム１の構成を模式的に示す図である。
図１に示すＩ／Ｏバスシステム１は、複数（図１に示す例では２つ）のボード１００，２００とマネージメント装置３００とを備える。
ボード１００，２００は、基板上に機能部品を備えた電子部品であり、それぞれに搭載された機能部品により種々の機能を実現する。以下、ボード１００をボードＡ，ボード２００をボードＢと表す場合がある。これらのボード１００，２００は、例えば、PCIeの規格に従ったPCIeバスで接続されている。
図１に示すＩ／Ｏバスシステム１は、複数（図１に示す例では２つ）のボード１００，２００とマネージメント装置３００とを備える。
ボード１００，２００は、基板上に機能部品を備えた電子部品であり、それぞれに搭載された機能部品により種々の機能を実現する。以下、ボード１００をボードＡ，ボード２００をボードＢと表す場合がある。これらのボード１００，２００は、例えば、PCIeの規格に従ったPCIeバスで接続されている。
すなわち、Ｉ／Ｏバスシステム１は、ボード１００に搭載されたルートコンプレックス４０（後述）を頂点とし、又、Ｉ／Ｏデバイス５０（後述）を末端とするツリー構造を有する。以下、Ｉ／Ｏバスシステム１において、ルートコンプレックス４０側を上流といい、Ｉ／Ｏデバイス５０側を下流という。
そして、本情報処理装置５００においては、Ｉ／Ｏバスシステム１における一部の経路を仮想的に短絡して、この短絡された部分以外の領域をイメージとしてＣＰＵ３０（ＯＳ）に認識させる機能を備える。このＩ／Ｏバスシステムにおける短絡された領域（区間）を仮想化領域ＶＡという。又、ＯＳによって認識される、一部が短絡されたＩ／Ｏバスシステムの構成を仮想イメージバスという。
そして、本情報処理装置５００においては、Ｉ／Ｏバスシステム１における一部の経路を仮想的に短絡して、この短絡された部分以外の領域をイメージとしてＣＰＵ３０（ＯＳ）に認識させる機能を備える。このＩ／Ｏバスシステムにおける短絡された領域（区間）を仮想化領域ＶＡという。又、ＯＳによって認識される、一部が短絡されたＩ／Ｏバスシステムの構成を仮想イメージバスという。
図１に示す例においては、スイッチ１０の下流側ポート１２及びスイッチ２０の上流側ポート２１を含む領域が仮想化領域ＶＡとして設定されている。この図１に示すＩ／Ｏバスシステム１の仮想イメージバス１ｖを図２に示す。
仮想イメージバス１ｖにおいては、図２に示すように、スイッチ１０の上流側ポート１１にスイッチ２０の下流側ポート２２が接続されている。すなわち、仮想イメージバス１ｖは、ルートコンプレックス４０の下にスイッチがあり、そのスイッチの下流側ポートにＩ／Ｏデバイス５０が接続された構成としてＯＳに認識される。このように、仮想化領域ＶＡ内のデバイスはＯＳから隠された状態となる。仮想化領域ＶＡはＯＳから隠された領域であるともいえる。
仮想イメージバス１ｖにおいては、図２に示すように、スイッチ１０の上流側ポート１１にスイッチ２０の下流側ポート２２が接続されている。すなわち、仮想イメージバス１ｖは、ルートコンプレックス４０の下にスイッチがあり、そのスイッチの下流側ポートにＩ／Ｏデバイス５０が接続された構成としてＯＳに認識される。このように、仮想化領域ＶＡ内のデバイスはＯＳから隠された状態となる。仮想化領域ＶＡはＯＳから隠された領域であるともいえる。
後述するスイッチ１０のコントローラ１５が、上位装置であるCentral Processing Unit（ＣＰＵ）３０に対してこの仮想イメージバス１ｖを通知する。これにより、ＣＰＵ３
０によって実行されるOperating System（ＯＳ）はＩ／Ｏバスシステム１をこの仮想イメージバス１ｖのように認識する。
ボード２００は、スイッチ２０，電源制御回路７０及びホットプラグコントローラ６０を備える。又、ボード２００には図示しないスロットが備えられ、このスロットにＩ／Ｏデバイス５０が脱着自在に取り付けられる。
０によって実行されるOperating System（ＯＳ）はＩ／Ｏバスシステム１をこの仮想イメージバス１ｖのように認識する。
ボード２００は、スイッチ２０，電源制御回路７０及びホットプラグコントローラ６０を備える。又、ボード２００には図示しないスロットが備えられ、このスロットにＩ／Ｏデバイス５０が脱着自在に取り付けられる。
Ｉ／Ｏデバイス５０は、ボード２００の図示しないスロットに脱着自在に取り付けられる電子装置である。このＩ／Ｏデバイス５０はポート５１を備え、スイッチ２０の下流側ポート２２とPCIeバスを介して接続される。
スイッチ２０は、PCIeバスに対しファンアウト機能を提供するデバイスであり、Ｉ／Ｏデバイス５０とボードＡのスイッチ１０とが接続される。
スイッチ２０は、PCIeバスに対しファンアウト機能を提供するデバイスであり、Ｉ／Ｏデバイス５０とボードＡのスイッチ１０とが接続される。
スイッチ２０は、コントローラ２７，メモリ２６，上流側ポート２１，ステータスレジスタ２４，制御レジスタ２５及び下流側ポート２２を備える。図１に示す例においては、説明を簡単にするために、１つのスイッチ２０が示されているが、これに限定されるものではなく、後述の如く２つ以上のスイッチ２０を備えてもよい。
上流側ポート２１には、下流側ポート２２及びスイッチ１０の下流側ポート１２が接続される。又、下流側ポート２２にはＩ／Ｏデバイス５０のポート５１が接続される。なお、この下流側ポート２２には、図示しない他のスイッチ２０の上流側ポート２１等が接続されてもよい。以下、スイッチ２０の上流側ポート２１を符号Ｂ２で、又、下流側ポート２２を符号Ａ２で示す場合がある。又、以下、上流側ポート及び下流側ポートを単にポートという場合もある。
上流側ポート２１には、下流側ポート２２及びスイッチ１０の下流側ポート１２が接続される。又、下流側ポート２２にはＩ／Ｏデバイス５０のポート５１が接続される。なお、この下流側ポート２２には、図示しない他のスイッチ２０の上流側ポート２１等が接続されてもよい。以下、スイッチ２０の上流側ポート２１を符号Ｂ２で、又、下流側ポート２２を符号Ａ２で示す場合がある。又、以下、上流側ポート及び下流側ポートを単にポートという場合もある。
また、図１においては、説明を簡単にするために、スイッチ２０に２つのポート２１，２２が備えられている例を示しているが、これに限定されるものではなく、３以上のポートを備えてもよい。
ステータスレジスタ２４には、その下流側ポート２２に接続されるＩ／Ｏデバイス５０の状態を示すステータス情報が格納される。ステータス情報は、例えば、Ｉ／Ｏデバイス５０によって書き込まれる。なお、このステータス情報は既知であり、その詳細な説明は省略する。
ステータスレジスタ２４には、その下流側ポート２２に接続されるＩ／Ｏデバイス５０の状態を示すステータス情報が格納される。ステータス情報は、例えば、Ｉ／Ｏデバイス５０によって書き込まれる。なお、このステータス情報は既知であり、その詳細な説明は省略する。
制御レジスタ２５には、その下流側ポート２２に接続されるＩ／Ｏデバイス５０を制御するための制御情報が格納される。例えば、ルートコンプレックス４０から送信される電源制御指示が、この制御情報として格納される。後述するホットプラグコントローラ６０は、この電源制御指示に従ってＩ／Ｏデバイス５０の電源のオン／オフを行なう。なお、制御情報は既知の情報であり、その詳細な説明は省略する。
また、これらのステータスレジスタ２４や制御レジスタ２５に格納されているステータス情報や制御情報は、適宜読み出されて、そのコピーが後述するボード１００に送信され、ボード１００のスイッチ１０の第１レジスタ１３や第２レジスタ１４に格納される。
メモリ２６はデータを格納する記憶装置であり、スイッチ２０がその機能を実現するための各種データが格納される。又、メモリ２６にはルーティング情報１６２が格納される。ルーティング情報１６２は、Ｉ／Ｏバスシステム１においてデータ転送を実現するための情報であり、その詳細は後述する。又、スイッチ２０において、コントローラ２７等がＣＰＵ等のプロセッサを備える場合には、メモリ２６にはこのＣＰＵが実行して各種機能を実現するためのプログラムを格納してもよい。
メモリ２６はデータを格納する記憶装置であり、スイッチ２０がその機能を実現するための各種データが格納される。又、メモリ２６にはルーティング情報１６２が格納される。ルーティング情報１６２は、Ｉ／Ｏバスシステム１においてデータ転送を実現するための情報であり、その詳細は後述する。又、スイッチ２０において、コントローラ２７等がＣＰＵ等のプロセッサを備える場合には、メモリ２６にはこのＣＰＵが実行して各種機能を実現するためのプログラムを格納してもよい。
コントローラ２７は、スイッチ２０の機能を実現する制御装置である。このコントローラ２７は、例えば、上流側ポート２１や下流側ポート２２が受信したパケットを、その送信先に転送するための処理を行なう。コントローラ２７は、後述の如く、メモリ２６に格納されたルーティング情報１６２を参照して、転送するパケットのヘッダの書き換えを行
ない、このパケットを宛先のポートに送信する。このコントローラ２７による処理は、スイッチ１０のコントローラ１５による処理の説明と併せて後述する。
ない、このパケットを宛先のポートに送信する。このコントローラ２７による処理は、スイッチ１０のコントローラ１５による処理の説明と併せて後述する。
ホットプラグコントローラ６０は、ＯＳ等から送信された電源制御指示に従って、Ｉ／Ｏデバイス５０の電源のオン／オフを行なう。ホットプラグコントローラ６０は、例えば、Ｉ／Ｏデバイス５０が接続されたスイッチ２０のポート２２のスロットへの電力供給をオン／オフすることにより、Ｉ／Ｏデバイス５０の電源のオン／オフを行なう。
また、ホットプラグコントローラ６０は、マネージメント装置３００に対して、Ｉ／Ｏデバイス５０（スロット）の電源状況、すなわちオン／オフの状況を通知する。
また、ホットプラグコントローラ６０は、マネージメント装置３００に対して、Ｉ／Ｏデバイス５０（スロット）の電源状況、すなわちオン／オフの状況を通知する。
電源制御回路７０は、ボード２００に対する電力供給を制御する。すなわち、ボード２００の電源のオン／オフを行なう。例えば、電源制御回路７０は、後述するマネージメント装置３００からの指示に従って、ボード２００の電源のオン／オフを制御する。
ボード１００は、図１に示すように、ＣＰＵ３０，ルートコンプレックス４０及びスイッチ１０を備えるメインボードである。
ボード１００は、図１に示すように、ＣＰＵ３０，ルートコンプレックス４０及びスイッチ１０を備えるメインボードである。
ＣＰＵ３０は、制御や演算を行なう処理装置であり、図示しないメモリに格納されたＯＳやプログラムを実行することにより、種々の機能を実現する。例えば、ＯＳは、当該情報処理装置５００に接続されている各種Ｉ／Ｏデバイス５０を管理するデバイス管理機能を有する。このデバイス管理機能は、情報処理装置５００内を定期的にサーチ（デバイスサーチ）を行なうことで、Ｉ／Ｏバスシステム１に新しいＩ／Ｏデバイス５０が追加されていないか等を確認する。
また、ＣＰＵ３０は、Ｉ／Ｏバスシステム１に接続されたＩ／Ｏデバイス５０に対してデータ（パケット）の送受信を行なって、これらのＩ／Ｏデバイス５０の制御を行ない、又、その機能を用いる。又、ＣＰＵ３０（ＯＳ）は、Ｉ／Ｏデバイス５０に対して電源制御指示を送信することにより、そのＩ／Ｏデバイス５０の電源のオン／オフを制御する。
ルートコンプレックス４０は、ＣＰＵ３０や図示しないメモリと接続して、Ｉ／Ｏバスシステム１におけるPCIeのツリートポロジーのルート（根）となる機能を果たす。
ルートコンプレックス４０は、ＣＰＵ３０や図示しないメモリと接続して、Ｉ／Ｏバスシステム１におけるPCIeのツリートポロジーのルート（根）となる機能を果たす。
スイッチ１０は、PCIeバスに対しファンアウト機能を提供する。すなわち、スイッチ１０には、ルートコンプレックス４０とスイッチ２０とが接続される。
スイッチ１０は、コントローラ１５，メモリ１６，上流側ポート１１，第１レジスタ１３，第２レジスタ１４及び下流側ポート１２を備える。
上流側ポート１１には、下流側ポート１２及びルートコンプレックス４０のポート４１が接続され、又、下流側ポート１２にはボード２００の上流側ポート２１が接続される。なお、以下、上流側ポート１１を符号Ａ１で、又、下流側ポート１２を符号Ｂ１で示す場合がある。
スイッチ１０は、コントローラ１５，メモリ１６，上流側ポート１１，第１レジスタ１３，第２レジスタ１４及び下流側ポート１２を備える。
上流側ポート１１には、下流側ポート１２及びルートコンプレックス４０のポート４１が接続され、又、下流側ポート１２にはボード２００の上流側ポート２１が接続される。なお、以下、上流側ポート１１を符号Ａ１で、又、下流側ポート１２を符号Ｂ１で示す場合がある。
また、図１においては、説明を簡単にするために、スイッチ１０に２つのポート１１，１２が備えられている例を示しているが、これに限定されるものではなく、３以上のポートを備えてもよい。
第１レジスタ１３及び第２レジスタ１４は、Ｉ／Ｏデバイス５０を切り離した際に読み出すデータを格納する記憶装置である。
第１レジスタ１３及び第２レジスタ１４は、Ｉ／Ｏデバイス５０を切り離した際に読み出すデータを格納する記憶装置である。
第１レジスタ１３には、Ｉ／Ｏデバイス５０が接続されている下流側ポートに対応するステータスレジスタ２４のコピーであるステータスレジスタコピー（レジスタ情報）１３１が格納される。
第２レジスタ１４には、Ｉ／Ｏデバイス５０が接続されている下流側ポートに対応する制御レジスタ２５のコピーである制御レジスタコピー（レジスタ情報）１４１が格納される。
第２レジスタ１４には、Ｉ／Ｏデバイス５０が接続されている下流側ポートに対応する制御レジスタ２５のコピーである制御レジスタコピー（レジスタ情報）１４１が格納される。
また、スイッチ１０においては、ＯＳ等からＩ／Ｏバスシステム１上のＩ／Ｏデバイス５０に対して制御レジスタ２５の変更を伴うパケットが送信される場合に、そのパケットに含まれる制御レジスタ値が第２レジスタ１４に制御レジスタコピーとして格納される。具体的には、後述の如く、コントローラ１５が、受信したPCIeパケットを仮想化領域ＶＡを通過させるためにパケットの変換を行なう際に、そのパケットに含まれる制御レジスタ値のコピーを第２レジスタ１４に格納する。
例えば、Ｉ／Ｏデバイス５０を本情報処理装置５００（ボードＡ）に電力を供給した状態で取り外すホットリムーブ（Hot remove）を行なう場合に、ＯＳからスイッチ２０のポートＡ２に対してスロットの電源オフを指示するパケットが発行される。そのパケットは、スイッチ１０のポートＡ１において、スイッチ２０のポートＢ２宛てのパケットに変換される。その際にポートＡ１の第２レジスタ１４にパケットのコピーが取られる。
ここで、制御レジスタコピーには、PCIe仕様書に規定されているSlot Capabilities Register、Slot Control Register及びSlot Status Registerを最低限備える。これらのレジスタは、メモリ１６にルーティング情報１６２を設定する際に、マネージメント装置３００からの指示に従って、制御レジスタ２５からコピーされる。
また、Ｉ／Ｏデバイスが接続されている下流側ポートが複数ある場合には、これらの複数の下流側ポートの各ステータスレジスタ２４及び制御レジスタ２５の値のコピーが、それぞれ、その下流側ポートを識別するための情報に対応付けられた状態で第１レジスタ１３及び第２レジスタ１４に格納される。
また、Ｉ／Ｏデバイスが接続されている下流側ポートが複数ある場合には、これらの複数の下流側ポートの各ステータスレジスタ２４及び制御レジスタ２５の値のコピーが、それぞれ、その下流側ポートを識別するための情報に対応付けられた状態で第１レジスタ１３及び第２レジスタ１４に格納される。
メモリ１６はデータを格納する記憶装置であり、スイッチ１０がその機能を実現するためのデータが格納される。又、メモリ１６には仮想バス情報１６１及びルーティング情報１６２が格納される。又、スイッチ１０において、コントローラ１５等がＣＰＵ等のプロセッサを備える場合には、メモリ１６にはこのＣＰＵが実行して各種機能を実現するためのプログラムを格納してもよい。
仮想バス情報１６１は、ＯＳに対して提示される仮想イメージバス（図２参照）１ｖの構成を示す。この仮想イメージバス１ｖは、スイッチ１０の上流側ポートＡ１を頂点とするツリー構造を有する。以下、この仮想バス情報１６１によって示される仮想イメージバスを仮想バスツリー１ｖという場合がある。
図２は実施形態の一例としての情報処理装置５００における仮想バスツリーを例示する図である。この図２に示すように、ＯＳからは、上流側ポートＡ１に下流側ポートＡ２等が接続されているように見える。又、図２に示す仮想バスツリーにおいては、複数の下流側ポートに対応させて、ステータスレジスタコピー及び制御レジスタコピーが示されている。
図２は実施形態の一例としての情報処理装置５００における仮想バスツリーを例示する図である。この図２に示すように、ＯＳからは、上流側ポートＡ１に下流側ポートＡ２等が接続されているように見える。又、図２に示す仮想バスツリーにおいては、複数の下流側ポートに対応させて、ステータスレジスタコピー及び制御レジスタコピーが示されている。
すなわち、仮想バス情報１６１はステータスレジスタコピー及び制御レジスタコピーとともにＯＳに通知される。又、これらのステータスレジスタコピー及び制御レジスタコピーは、Ｉ／Ｏデバイス５０が接続される下流側ポート２２に関連付けられて通知される。
また、仮想バス情報１６１は、後述するマネージメント装置３００によって作成される。
また、仮想バス情報１６１は、後述するマネージメント装置３００によって作成される。
ルーティング情報１６２は、Ｉ／Ｏバスシステム１においてデータ転送を行なうための情報であり、ＣＰＵ３０（ＯＳ）がアクセスしたいＩ／Ｏデバイス５０にパケットが到達するようにルーティングするための情報である。例えば、宛先に対して、宛先情報と送信先ポート番号とを関連付ける。
ルーティング情報１６２は、宛先となるポート毎に作成され、スイッチ１０，２０における、仮想化領域ＶＡ内の各ポートの箇所に登録される。図１に示す例においては、ポートＢ１及びポートＢ２に対して、それぞれルーティング情報１６２が備えられる。
ルーティング情報１６２は、宛先となるポート毎に作成され、スイッチ１０，２０における、仮想化領域ＶＡ内の各ポートの箇所に登録される。図１に示す例においては、ポートＢ１及びポートＢ２に対して、それぞれルーティング情報１６２が備えられる。
例えば、ポートＡ１において、ポートＡ２又はポートＡ３にアクセスするパケットは、ポートＢ２宛てにするという情報と、ポートＢ２宛てにパケットを送信するにはポートＢ１に送信するという情報が必要になる。ルーティング情報１６２は、このような仮想化領域ＶＡ内にパケットを転送させるための情報として機能する。仮想化領域ＶＡ内の各ポートに対してルーティング情報１６２を用意することにより、上述した仮想バスツリーを構築することができる。つまり、ルーティング情報１６２は、仮想化領域ＶＡ内でのパケットの転送を実現するために用いられる。
具体的には、仮想化領域ＶＡ内のスイッチ１０，２０の各ポート１２，２１に、仮想化された領域内でしか通用しないＩＤを一意に設定し（図１に示す例ではＢ１，Ｂ２）、Ｉ／Ｏデバイス５０にアクセスするには、このＩＤのポートにパケットを渡すという情報をルーティング情報１６２として登録する。
また、途中経路となる仮想化領域ＶＡにあるスイッチには、このＩＤにパケットを到達させるには自スイッチ内のどのポートにパケットを送信すればよいかという情報をルーティング情報１６２として登録する。
また、途中経路となる仮想化領域ＶＡにあるスイッチには、このＩＤにパケットを到達させるには自スイッチ内のどのポートにパケットを送信すればよいかという情報をルーティング情報１６２として登録する。
PCIeでは、ＩＤによるルーティングとアドレスによるルーティングが可能である。この仕様に従って、ＩＤによるルーティングが行なえるよう設定を行なう。
図３は実施形態の一例としての情報処理装置５００におけるルーティング情報１６２の構成例を示す図である。この図３に示す例においては、自分宛ＩＤに対して、自分宛てアドレス範囲，変更する宛先情報（ＩＤとアドレス）及び送信先ポート番号が関連付けられている。又、配下宛てＩＤ範囲に対して、配下宛てアドレス範囲，変更する宛先情報（ＩＤとアドレス）及び送信ポート番号が関連付けられている。
図３は実施形態の一例としての情報処理装置５００におけるルーティング情報１６２の構成例を示す図である。この図３に示す例においては、自分宛ＩＤに対して、自分宛てアドレス範囲，変更する宛先情報（ＩＤとアドレス）及び送信先ポート番号が関連付けられている。又、配下宛てＩＤ範囲に対して、配下宛てアドレス範囲，変更する宛先情報（ＩＤとアドレス）及び送信ポート番号が関連付けられている。
ここで、変更する宛先情報とは、データ（パケット）の宛先を示す情報であり、パケットのヘッダに付するアドレスとして用いられる。送信先ポート番号とは、パケットを送出する先のポートを示し、変更する宛先情報がアドレスとして付加されたパケットが、この送信先ポート番号で表されるポートに送信される。なお、送信先ポート番号としては、パケットを送出する先のポートを一意に特定できればよく、番号以外の情報を用いてもよい。
なお、ポートＡ２又はポートＡ３宛てのパケットかどうかの判断方法は、PCIeの仕様で決まっている。又、PCIeの仕様では、パケットのタイプに応じて、ＩＤとアドレスとのどちらで判断するかが決まっている。また、自分宛てアドレス範囲はPCIeの仕様で判定する機能が別にある場合は省略してもよい。
また、この図３に示すルーティング情報１６２はテーブル状に構成されているが（ルーティングテーブル）、これに限定されるものではなく、テーブル以外の構成であってもよい。
また、この図３に示すルーティング情報１６２はテーブル状に構成されているが（ルーティングテーブル）、これに限定されるものではなく、テーブル以外の構成であってもよい。
図４はＩ／Ｏバスシステム１の構成例を示す図、図５は図４に示すＩ／Ｏバスシステム１の仮想イメージバス１ｖを例示する図である。なお、図４及び図５中においては、ＣＰＵ３０やボード１００，２００等の一部の図示を省略している。
図４に示すＩ／Ｏバスシステム１においては、スイッチ１０が２つの下流側ポート１２−１，１２−２を備える。以下、下流側ポート１２−１を一意に表す識別情報（ＩＤ）をＢ１、下流側ポート１２−２のＩＤをＢ３とする。なお、このスイッチ１０をスイッチ＃０と表す場合がある。
図４に示すＩ／Ｏバスシステム１においては、スイッチ１０が２つの下流側ポート１２−１，１２−２を備える。以下、下流側ポート１２−１を一意に表す識別情報（ＩＤ）をＢ１、下流側ポート１２−２のＩＤをＢ３とする。なお、このスイッチ１０をスイッチ＃０と表す場合がある。
また、下流側ポート１２−１にはスイッチ２０−１の上流側ポート２１−１が接続されており、下流側ポート１２−２にはスイッチ２０−２の上流側ポート２１−２が接続されている。以下、上流側ポート２１−１のＩＤをＢ２、上流側ポート２１−２のＩＤをＢ４とする。
スイッチ２０−１は上流側ポート２１−１と下流側ポート２２−１とを備え、下流側ポート２２−１にＩ／Ｏデバイス５０−１のポート５１−１が接続されている。以下、下流側ポート２２−１のＩＤをＡ２、ポート５１−１のＩＤをＡ３とする。なお、このスイッチ２０−１をスイッチ＃１と表す場合がある。
スイッチ２０−１は上流側ポート２１−１と下流側ポート２２−１とを備え、下流側ポート２２−１にＩ／Ｏデバイス５０−１のポート５１−１が接続されている。以下、下流側ポート２２−１のＩＤをＡ２、ポート５１−１のＩＤをＡ３とする。なお、このスイッチ２０−１をスイッチ＃１と表す場合がある。
スイッチ２０−２は上流側ポート２１−２と下流側ポート２２−２とを備え、下流側ポート２２−２にＩ／Ｏデバイス５０−２のポート５１−２が接続されている。以下、下流側ポート２２−２のＩＤをＡ４、ポート５１−２のＩＤをＡ５とする。なお、このスイッチ２０−２をスイッチ＃２と表す場合がある。
また、以下、スイッチ１０の下流側に配置されるスイッチを示す符号としては、複数のスイッチのうち１つを特定する必要があるときには符号２０−１，２０−２もしくは、＃１，＃２を用いるが、任意のスイッチを指すときには符号２０を用いる。
また、以下、スイッチ１０の下流側に配置されるスイッチを示す符号としては、複数のスイッチのうち１つを特定する必要があるときには符号２０−１，２０−２もしくは、＃１，＃２を用いるが、任意のスイッチを指すときには符号２０を用いる。
そして、この図４に示すＩ／Ｏバスシステム１においては、スイッチ１０の下流側ポート１２−１，１２−２、スイッチ２０−１の上流側ポート２１−１及びスイッチ２０−２の上流側ポート２１−２を含む範囲を仮想化領域ＶＡとしている。
このようなＩ／Ｏバスシステム１は、ＯＳからは、図５に示す仮想イメージバス１ｖとして認識される。すなわち、上流側ポート１１に下流側ポート２２−１，２２−２が接続されているように見える。そして、下流側ポート２２−１にＩ／Ｏデバイス５０−１のポート５１−１が接続され、下流側ポート２２−２にＩ／Ｏデバイス５０−２のポート５１−２が接続されている。
このようなＩ／Ｏバスシステム１は、ＯＳからは、図５に示す仮想イメージバス１ｖとして認識される。すなわち、上流側ポート１１に下流側ポート２２−１，２２−２が接続されているように見える。そして、下流側ポート２２−１にＩ／Ｏデバイス５０−１のポート５１−１が接続され、下流側ポート２２−２にＩ／Ｏデバイス５０−２のポート５１−２が接続されている。
図４に示すようなＩ／Ｏバスシステム１においては、図６（ａ），（ｂ），（ｃ）に示すようなルーティング情報１６２が作成される。このルーティング情報１６２は、後述するマネージメント装置３００によって作成され、スイッチ１０，２０に通知され、各メモリ１６，２６に格納される。
図６（ａ），（ｂ），（ｃ）は、図４に示すＩ／Ｏバスシステム１についてのルーティング情報１６２を例示する図である。図６（ａ）はスイッチ＃０用のルーティング情報１６２を、図６（ｂ）はスイッチ＃１用のルーティング情報１６２を、又、図６（ｃ）はスイッチ＃２用のルーティング情報１６２を、それぞれ示す。
図６（ａ），（ｂ），（ｃ）は、図４に示すＩ／Ｏバスシステム１についてのルーティング情報１６２を例示する図である。図６（ａ）はスイッチ＃０用のルーティング情報１６２を、図６（ｂ）はスイッチ＃１用のルーティング情報１６２を、又、図６（ｃ）はスイッチ＃２用のルーティング情報１６２を、それぞれ示す。
これらの図６（ａ），（ｂ），（ｃ）に示すように、仮想化領域ＶＡの境界を成すスイッチ＃０〜＃２のそれぞれにルーティング情報１６２が登録される。
なお、このルーティング情報１６２の作成方法については、図７を用いて後述する。
コントローラ１５は、スイッチ１０の機能を実現する制御装置である。このコントローラ１５は、例えば、上流側ポート１１や下流側ポート１２が受信したパケットを、その送信先に転送するための処理を行なう。
なお、このルーティング情報１６２の作成方法については、図７を用いて後述する。
コントローラ１５は、スイッチ１０の機能を実現する制御装置である。このコントローラ１５は、例えば、上流側ポート１１や下流側ポート１２が受信したパケットを、その送信先に転送するための処理を行なう。
コントローラ１５，２７は、メモリ１６，２６に格納されたルーティング情報１６２を参照して、転送するパケットのヘッダの書き換えを行ない、このパケットを宛先のポートに送信する。これらのコントローラ１５，２７は同様の手法でパケットの転送を行なう。以下、コントローラ１５を例に、その手法を説明する。
図７は実施形態の一例としての情報処理装置５００におけるパケットのヘッダ書き換え手法を説明するための図である。
図７は実施形態の一例としての情報処理装置５００におけるパケットのヘッダ書き換え手法を説明するための図である。
スイッチ１０において、コントローラ１５は、図７に示すように、ポートＡ１において、受信したPCIeパケットをそのままデータとして使用して、このPCIeパケットに仮想化領域ＶＡを通過するためのヘッダを追加する。
例えば、図４に例示するＩ／Ｏバスシステム１において、ポートＡ１が受信したPCIeパケットの宛て先がポートＡ３である場合に、コントローラ１５は、その宛て先“Ａ３”に基づきルーティング情報１６２を参照し、変更する宛て先情報“Ｂ２”と、送信先ポート“Ｂ１”とを取得する。
例えば、図４に例示するＩ／Ｏバスシステム１において、ポートＡ１が受信したPCIeパケットの宛て先がポートＡ３である場合に、コントローラ１５は、その宛て先“Ａ３”に基づきルーティング情報１６２を参照し、変更する宛て先情報“Ｂ２”と、送信先ポート“Ｂ１”とを取得する。
コントローラ１５は、受信したPCIeパケットをデータ部として、このデータ部に、ＩＤ“Ｂ２”のポートを宛て先とする追加ヘッダを付加することでパケットの変換を行なう。これにより、受信したPCIeパケットは、変換後のパケットにおいてはデータ部として扱われる。コントローラ１５は変換後のパケットをＩＤが“Ｂ１”のポート１２−１に受け渡す。これにより、変換されたパケットは、ポート１２−１からポート２１−１に送信される。
スイッチ＃１においては、コントローラ２７が、受信したパケットから追加ヘッダを除去する逆変換を行なってPCIeパケットに戻し、このPCIeパケットを、最終送信先であるＩ／Ｏデバイス＃１のポートＡ３に送信する。なお、スイッチ＃１において、更に他のスイッチが当該スイッチ＃１の下流側に接続されている場合には、コントローラ２７は、上述したコントローラ１５と同様に、メモリ２６のルーティング情報１６２を参照して、受信したパケットに追加ヘッダを付加することでパケット変換を行ない、宛て先に対応する送信先ポートに送信する。
また、スイッチ２０のコントローラ２７は、ＯＳの動作中においては、Ｉ／Ｏデバイス５０からのパケットを、仮想化領域ＶＡを通ってルートコンプレックス４０に届くように経路を指示する。
例えば、図４に示すＩ／Ｏバスシステム１において、Ｉ／Ｏデバイス＃１が図示しないメインメモリにアクセスする場合には、スイッチ＃１のコントローラ２７は、ポートＡ２において、図６（ｂ）に示すルーティング情報１６２を参照して、メモリアクセスパケットに追加ヘッダを付加することでルートコンプレックス４０宛てのパケットに変換する。
例えば、図４に示すＩ／Ｏバスシステム１において、Ｉ／Ｏデバイス＃１が図示しないメインメモリにアクセスする場合には、スイッチ＃１のコントローラ２７は、ポートＡ２において、図６（ｂ）に示すルーティング情報１６２を参照して、メモリアクセスパケットに追加ヘッダを付加することでルートコンプレックス４０宛てのパケットに変換する。
これにより、Ｉ／Ｏデバイス＃１からのメモリアクセスパケットは、変換後のパケットにおいてはデータ部として扱われる。スイッチ＃１のコントローラ２７は変換後のパケットをＩＤが“Ｂ２”のポート２１−１に受け渡す。これにより、変換されたパケットは、ポート２１−１からポート１２−１に送信される。
スイッチ＃０においては、コントローラ１５が、受信したパケットから追加ヘッダを除去する逆変換を行なってメモリアクセスパケットに戻し、このメモリパケットを、ルートコンプレックス４０に送信する。ルートコンプレックス４０からは、ＣＰＵ３０の動作に従ってメインメモリにアクセスされる。
スイッチ＃０においては、コントローラ１５が、受信したパケットから追加ヘッダを除去する逆変換を行なってメモリアクセスパケットに戻し、このメモリパケットを、ルートコンプレックス４０に送信する。ルートコンプレックス４０からは、ＣＰＵ３０の動作に従ってメインメモリにアクセスされる。
このように、仮想化領域ＶＡの境界を成すスイッチ１０，２０のコントローラ１５，２７は、転送するパケットの送信先ポートＩＤの変換を行なうことで、ルートコンプレックス４０とＩ／Ｏデバイス５０との間で送受信されるパケットが仮想化領域ＶＡを通過して送達されるようにする。
また、コントローラ１５，２７は、本情報処理装置５００において新たにＩ／Ｏデバイス５０が追加もしくは取外された等、Ｉ／Ｏバスシステム１の構成変更が生じると、マネージメント装置３００から、この変更後の構成に合わせたルーティング情報１６２を取得する。コントローラ１５，２７は、メモリ１６，２６のルーティング情報１６２を取得したルーティング情報１６２で更新する。
また、コントローラ１５，２７は、本情報処理装置５００において新たにＩ／Ｏデバイス５０が追加もしくは取外された等、Ｉ／Ｏバスシステム１の構成変更が生じると、マネージメント装置３００から、この変更後の構成に合わせたルーティング情報１６２を取得する。コントローラ１５，２７は、メモリ１６，２６のルーティング情報１６２を取得したルーティング情報１６２で更新する。
コントローラ１５は、仮想バス情報１６１を、本情報処理装置５００の起動プロセス等においてＯＳに通知することで、Ｉ／Ｏバスシステム１を、仮想バス情報１６１が示すＩ／Ｏバスシステム１ｖとして認識させる。
また、コントローラ１５は、ＯＳの動作中においては、Ｉ／Ｏデバイス５０にアクセスするパケットを、仮想化領域ＶＡを通ってＩ／Ｏデバイス５０に届くように経路を指示す
る。
また、コントローラ１５は、ＯＳの動作中においては、Ｉ／Ｏデバイス５０にアクセスするパケットを、仮想化領域ＶＡを通ってＩ／Ｏデバイス５０に届くように経路を指示す
る。
前述のように、仮想化領域ＶＡにある機器はＯＳから直接は見えないので、この仮想化領域ＶＡにおいては、機器のホットプラグ操作（活性挿抜）を行なってもＯＳに影響を与えることがない。
以下、ボード２００において、スロットにＩ／Ｏデバイス５０が接続されていない状態を“未インストール”といい、スロットにＩ／Ｏデバイス５０が接続されている状態を“インストール済”という。
以下、ボード２００において、スロットにＩ／Ｏデバイス５０が接続されていない状態を“未インストール”といい、スロットにＩ／Ｏデバイス５０が接続されている状態を“インストール済”という。
仮想化領域ＶＡにおいてＩ／Ｏデバイス５０がホットリムーブされた場合には、マネージメント装置３００が、第２レジスタ１４において、当該Ｉ／Ｏデバイス５０に対応する制御レジスタコピーに“未インストール”を示す情報を記録する。すなわち、第２レジスタ１４は、Ｉ／Ｏデバイス５０が未搭載であることを示す未搭載情報を格納する。
コントローラ１５は、ＯＳから送信するパケットを受信すると、ポートＡ１において、そのパケットの宛て先を確認する。そして、宛て先のＩ／Ｏデバイス５０等が未インストールである場合、すなわち、Ｉ／Ｏデバイス５０が搭載されていないスロット等へのアクセスが行なわれた場合には、コントローラ１５は、第２レジスタ１４に格納された制御レジスタコピーを用いてＯＳに応答する。
コントローラ１５は、ＯＳから送信するパケットを受信すると、ポートＡ１において、そのパケットの宛て先を確認する。そして、宛て先のＩ／Ｏデバイス５０等が未インストールである場合、すなわち、Ｉ／Ｏデバイス５０が搭載されていないスロット等へのアクセスが行なわれた場合には、コントローラ１５は、第２レジスタ１４に格納された制御レジスタコピーを用いてＯＳに応答する。
スイッチ１０において、ポートＡ１の第１レジスタ１３及び第２レジスタ１４には、仮想イメージバス１ｖの下流側ポートの設定レジスタ群を全部又は一部のコピーを持つ。最低限、スロットのステータスレジスタ２４と制御レジスタ２５とのコピーが格納される。なお、用意するレジスタ群は、実装依存で多くも少なくもすることができる。
なお、第２レジスタ１４の容量が少ない場合は、コントローラ１５は、Ｉ／Ｏデバイス５０のインストール情報（例えば、未インストール／インストール済）等の、ＯＳがパニックを起こさない必要最低限の情報だけをＯＳに返すようにしてもよい。一般に、未インストールの時にアクセスしたい制御レジスタは、Ｉ／Ｏデバイス５０の電源操作とインストール情報程度であるので、コントローラ１５は、他のレジスタ空間へのアクセスが行われた場合にはPCIe仕様で規定されている存在しない空間へのアクセス応答として返信する。これにより、ＯＳパニックが生じることはない。
なお、第２レジスタ１４の容量が少ない場合は、コントローラ１５は、Ｉ／Ｏデバイス５０のインストール情報（例えば、未インストール／インストール済）等の、ＯＳがパニックを起こさない必要最低限の情報だけをＯＳに返すようにしてもよい。一般に、未インストールの時にアクセスしたい制御レジスタは、Ｉ／Ｏデバイス５０の電源操作とインストール情報程度であるので、コントローラ１５は、他のレジスタ空間へのアクセスが行われた場合にはPCIe仕様で規定されている存在しない空間へのアクセス応答として返信する。これにより、ＯＳパニックが生じることはない。
また、Ｉ／Ｏデバイス５０の電源がオンになった後は、ＯＳからＩ／Ｏデバイス５０への要求は、Ｉ／Ｏデバイス５０に直接読み書きする動作になる。
一方、Ｉ／Ｏデバイス５０から送信され、ポートＢ１に到達したパケットは、コントローラ１５により元々のPCIeのパケットに戻され、その後、ポートＡ１に送信されて、最終目的地であるルートコンプレックス４０に到達する。
一方、Ｉ／Ｏデバイス５０から送信され、ポートＢ１に到達したパケットは、コントローラ１５により元々のPCIeのパケットに戻され、その後、ポートＡ１に送信されて、最終目的地であるルートコンプレックス４０に到達する。
なお、仮想イメージバス１ｖを認識するのは、スイッチ１０のポートＡ１だけであり、例えば、下流側のスイッチ２０のポートＡ２は自分の上流側ポートとしてポートＡ１を認識するにとどまる。これは、ピアトゥピア（Peer-To-Peer）パケットは、上流側ポートで処理を行なう場合に、基本的に下流側ポートからは上流側ポート行きのパケットしか存在しないからである。
マネージメント装置３００は、図示しないプロセッサを備え、本情報処理装置５００におけるＩ／Ｏバスシステム１を管理するための各種制御を行なう。
例えば、スイッチ２０のポートにおいて、Ｉ／Ｏデバイス５０が取り外されたり、又、新たにＩ／Ｏデバイス５０が接続されると、当該ボード２００上のホットプラグコントローラ６０からマネージメント装置３００に対して通知が行なわれる。すなわち、マネージメント装置３００は、ホットプラグコントローラ６０を介して、スイッチ２０のポート（スロット）におけるＩ／Ｏデバイス５０の接続や取り外しを認識する。
例えば、スイッチ２０のポートにおいて、Ｉ／Ｏデバイス５０が取り外されたり、又、新たにＩ／Ｏデバイス５０が接続されると、当該ボード２００上のホットプラグコントローラ６０からマネージメント装置３００に対して通知が行なわれる。すなわち、マネージメント装置３００は、ホットプラグコントローラ６０を介して、スイッチ２０のポート（スロット）におけるＩ／Ｏデバイス５０の接続や取り外しを認識する。
マネージメント装置３００は、このようなＩ／Ｏデバイス５０の構成変更を認識すると、各スイッチ１０，２０に対して通知を行なう。
また、マネージメント装置（仮想バス情報作成部）３００は、仮想バス情報１６１を作成する。マネージメント装置３００は、例えば、本情報処理装置５００の電源投入後の起動プロセスにおいて、当該マネージメント装置３００の図示しないメモリ等からＩ／Ｏバスシステム１の構成情報（ツリー構造）や仮想化領域ＶＡを示す情報を取得する。
また、マネージメント装置（仮想バス情報作成部）３００は、仮想バス情報１６１を作成する。マネージメント装置３００は、例えば、本情報処理装置５００の電源投入後の起動プロセスにおいて、当該マネージメント装置３００の図示しないメモリ等からＩ／Ｏバスシステム１の構成情報（ツリー構造）や仮想化領域ＶＡを示す情報を取得する。
Ｉ／Ｏバスシステム１の構成や仮想化領域ＶＡは、予め、マネージメント装置３００に登録しておくことが望ましい。ただし、ユーザがキーボードやマウス等の図示しない入力装置を介して、これらのＩ／Ｏバスシステム１の構成や仮想化領域ＶＡを入力してもよい。入力されたこれらの情報は、図示しないメモリに格納される。
マネージメント装置３００は、取得したＩ／Ｏバスシステム１の構成から、ユーザ等によって予め登録された仮想化領域ＶＡを除去し、残されたＩ／Ｏバスシステム１を仮想的に直結することで仮想イメージバス１ｖを作成する。マネージメント装置３００は、この仮想イメージバス１ｖをＯＳが認識できる情報で表すことで仮想バス情報１６１を作成する。
マネージメント装置３００は、取得したＩ／Ｏバスシステム１の構成から、ユーザ等によって予め登録された仮想化領域ＶＡを除去し、残されたＩ／Ｏバスシステム１を仮想的に直結することで仮想イメージバス１ｖを作成する。マネージメント装置３００は、この仮想イメージバス１ｖをＯＳが認識できる情報で表すことで仮想バス情報１６１を作成する。
マネージメント装置３００は、作成した仮想バス情報１６１をスイッチ１０に通知し、そのメモリ１６に格納させる。
また、マネージメント装置（ルーティング情報作成部）３００は、ルーティング情報１６２を作成する。マネージメント装置３００は、Ｉ／Ｏバスシステム１のツリー構造を末端に位置する各Ｉ／Ｏデバイス５０から、それぞれ上流のルートコンプレックス４０まで順に遡ることにより、経路を記憶する。すなわち、経路上に存在する全てのポートの位置及び順序を記憶する。
また、マネージメント装置（ルーティング情報作成部）３００は、ルーティング情報１６２を作成する。マネージメント装置３００は、Ｉ／Ｏバスシステム１のツリー構造を末端に位置する各Ｉ／Ｏデバイス５０から、それぞれ上流のルートコンプレックス４０まで順に遡ることにより、経路を記憶する。すなわち、経路上に存在する全てのポートの位置及び順序を記憶する。
そして、マネージメント装置３００は、その経路上の各ポートについて、その１つ下流側に位置するポートを送信先ポートとするとともに、更に、その送信先ポートの１つ下流側に位置するポートを変更する宛先情報として、ルーティング情報１６２に登録する。
図８は実施形態の一例としての情報処理装置５００におけるルーティング情報１６２の作成方法を説明するフローチャート（ステップＳ０１〜Ｓ０７）である。
図８は実施形態の一例としての情報処理装置５００におけるルーティング情報１６２の作成方法を説明するフローチャート（ステップＳ０１〜Ｓ０７）である。
ステップＳ０１において、マネージメント装置３００は、仮想化領域ＶＡを含めた、Ｉ／Ｏバスシステム１の全てのツリー構造を把握する。
ステップＳ０２においては、マネージメント装置３００は、仮想化領域ＶＡ内の全ポートに対して付番を行なう。すなわち、仮想化領域ＶＡ内の全ポート（１〜ｎ）に対して、重複しないように、仮想化領域ＶＡ内でツリーの一番上にいる（上流側の）ポートから順に番号を振る。
ステップＳ０２においては、マネージメント装置３００は、仮想化領域ＶＡ内の全ポートに対して付番を行なう。すなわち、仮想化領域ＶＡ内の全ポート（１〜ｎ）に対して、重複しないように、仮想化領域ＶＡ内でツリーの一番上にいる（上流側の）ポートから順に番号を振る。
例えば、図４に例示したＩ／Ｏバスシステム１において、符号Ａ１，Ｂ１，Ｂ３，Ｂ２，Ｂ４，Ａ２，Ａ４，Ａ３，Ａ５で示されている各ポートに識別番号（１〜ｎ：ｎ＝９）を設定する。以下、便宜上、各ポートの符号Ａ１，Ｂ１，Ｂ３，Ｂ２，Ｂ４，Ａ２，Ａ４，Ａ３，Ａ５を識別番号として用いる。
ステップＳ０３において、マネージメント装置３００は、Ｉ／Ｏバスシステム１上の全てのＩ／Ｏデバイス５０（１〜ｍ）に対して、経路の探索を開始する。ただし、ｍはＩ／Ｏデバイス５０の識別番号であり、図４に示す例ではｍ＝２である。
ステップＳ０３において、マネージメント装置３００は、Ｉ／Ｏバスシステム１上の全てのＩ／Ｏデバイス５０（１〜ｍ）に対して、経路の探索を開始する。ただし、ｍはＩ／Ｏデバイス５０の識別番号であり、図４に示す例ではｍ＝２である。
すなわち、ステップＳ０４において、マネージメント装置３００は、上位ポートに対して、Ｉ／Ｏデバイス（ｍ）に行く経路として下位ポートの番号を記憶し、ステップＳ０５において、仮想化領域ＶＡ内でツリーの一番上にいるポートに到達するまで、同様の処理を繰り返し行なう。
そして、ステップＳ０６において、ツリーの一番上に接続するポートにＩ／Ｏデバイス５０（ｍ）に行く経路として、仮想化領域ＶＡ内でツリーの一番上にいるポートを記憶する。
そして、ステップＳ０６において、ツリーの一番上に接続するポートにＩ／Ｏデバイス５０（ｍ）に行く経路として、仮想化領域ＶＡ内でツリーの一番上にいるポートを記憶する。
図４に示す例において、Ｉ／Ｏデバイス＃１を選択する例を示す。Ｉ／Ｏデバイス＃１の上位ポートとしては、スイッチ＃１のポートＡ２に行く必要があることがわかる。また、このポートＡ２に行くには、その上位（上流側）のポートＢ２に行く必要がある。更に、ポートＢ２に行くには、その上位のポートＢ１に行く必要があり、ポートＢ１に行くにはポートＡ１に行く必要がある。マネージメント装置３００は、このように判明した経路を図示しないメモリ等に記憶しておく。
ステップＳ０７において、マネージメント装置３００は、各ポート毎に記憶した経路情報を、ルーティング情報１６２として、各スイッチの各ポートに対応するメモリ１６，２６に書き込む。
すなわち、ステップＳ０３〜Ｓ０６における経路探索に基づき、ポートＢ２に対して、ポートＡ２とポートＡ３宛てのパケットはポートＡ２に送信するというルーティング情報１６２を作成し、スイッチ＃１のメモリ２６に格納する。同様に、ポートＢ１に対して、ポートＢ２とポートＡ２とポートＡ３宛てのパケットはポートＢ２に送信するというルーティング情報１６２を作成し、スイッチ＃０のメモリ１６に格納する。
すなわち、ステップＳ０３〜Ｓ０６における経路探索に基づき、ポートＢ２に対して、ポートＡ２とポートＡ３宛てのパケットはポートＡ２に送信するというルーティング情報１６２を作成し、スイッチ＃１のメモリ２６に格納する。同様に、ポートＢ１に対して、ポートＢ２とポートＡ２とポートＡ３宛てのパケットはポートＢ２に送信するというルーティング情報１６２を作成し、スイッチ＃０のメモリ１６に格納する。
また、ポートＡ１は、Ｉ／Ｏバスシステム１において、仮想化領域ＶＡに接続する最上位のポートであるので、このポートＡ１にもルーティング情報１６２が格納される。すなわち、ポートＡ２とポートＡ３宛てのパケットは、仮想化領域ＶＡ上の宛て先がポートＢ２であり、ポートＢ１宛に送信することを示すルーティング情報１６２が作成され、スイッチ＃０のメモリ１６に格納される。
また、マネージメント装置３００は、本情報処理装置５００の動作中にＩ／Ｏバスシステム１の構成変更があった場合に、ルーティング情報１６２の再設定を行なう。
ルーティング情報１６２の再設定は、Ｉ／Ｏバスシステム１の物理的なツリー構成が変更になった場合に実施される。例えば、図４に示す例において、Ｉ／Ｏデバイス＃２を取り外して、別のＩ／Ｏデバイス５０を同じ場所に取り付ける場合が該当する。
ルーティング情報１６２の再設定は、Ｉ／Ｏバスシステム１の物理的なツリー構成が変更になった場合に実施される。例えば、図４に示す例において、Ｉ／Ｏデバイス＃２を取り外して、別のＩ／Ｏデバイス５０を同じ場所に取り付ける場合が該当する。
物理的なツリー構造が変更になる場合は、変更になった箇所に対して図８のフローチャートに示した処理を実施し、今までのルーティング情報１６２に新たに作成したルーティング情報１６２を追加する方法でルーティング情報１６２を更新する。例えば、図１に示す物理的なＩ／Ｏバスシステム１のツリー構成に対して、図２０に示すようにスイッチ＃２を追加することによりツリー構成を変更する場合を考える。図１に示す構成から図２０に示す構成に変更した場合に、ＯＳから見えるＩ／Ｏデバイス５０の位置は同じであるが、ルーティング情報１６２には、新たにスイッチ＃２のポートＢ３，Ｂ４の情報が追加されることになる。
マネージメント装置３００は、この変更したルーティング情報１６２を各スイッチ１０，２０に通知する。
また、マネージメント装置３００は、Ｉ／Ｏデバイス５０の構成等に変更が生じた場合に、スイッチ＃０の第２レジスタ１４の更新を行なう。例えば、Ｉ／Ｏデバイス５０がホットリムーブされた場合に、当該Ｉ／Ｏデバイス５０について、第２レジスタ１４の制御レジスタコピーに“未インストール”を示す情報を記録する。
また、マネージメント装置３００は、Ｉ／Ｏデバイス５０の構成等に変更が生じた場合に、スイッチ＃０の第２レジスタ１４の更新を行なう。例えば、Ｉ／Ｏデバイス５０がホットリムーブされた場合に、当該Ｉ／Ｏデバイス５０について、第２レジスタ１４の制御レジスタコピーに“未インストール”を示す情報を記録する。
また、マネージメント装置３００は、ボード２００の電源制御を行なう。例えば、マネージメント装置３００は、ボード２００の電源制御回路７０に対してボードの電源制御指示を送信する。電源制御回路７０は、この電源制御指示に従ってボード２００の電源のオン／オフを行なう。
ここで、図９及び図１０を参照しながら、実施形態の一例としての情報処理装置５００におけるＩ／Ｏデバイス５０の交換時の処理を説明する。図９はＩ／Ｏバスシステム１における情報の流れを示す図、図１０はその仮想イメージバス１ｖを示す図である。
ここで、図９及び図１０を参照しながら、実施形態の一例としての情報処理装置５００におけるＩ／Ｏデバイス５０の交換時の処理を説明する。図９はＩ／Ｏバスシステム１における情報の流れを示す図、図１０はその仮想イメージバス１ｖを示す図である。
本情報処理装置５００を通電した状態でＩ／Ｏデバイス５０を交換する場合には、先ず、ルートコンプレックス４０からスイッチ＃１の下流側ポートＡ２の制御レジスタ２５に、活性抜挿（Hot add/remove）するための情報（電源制御指示）が書き込まれる（図９の矢印Ｐ１参照）。この動作中に、コントローラ１５がポートＡ１を通過するパケットを監視して、追加もしくは削除するＩ／Ｏデバイス５０の情報を第１レジスタ１３及び第２レジスタ１４に保持する（図９の矢印Ｐ２参照）。
ホットプラグコントローラ６０が、制御レジスタ２５の値に基づき、Ｉ／Ｏデバイス５０の電源をオフする（図９の矢印Ｐ３参照）。又、ホットプラグコントローラ６０は、Ｉ／Ｏデバイス５０の電源がオフされたこと、すなわち、Ｉ／Ｏデバイス５０が取り除かれたことをマネージメント装置３００に通知する（図９の矢印Ｐ４参照）。
Ｉ／Ｏデバイス５０がスイッチ＃１から取り除かれると、マネージメント装置３００からＩ／Ｏデバイス５０が取り除かれたことを示す情報をスイッチ＃０の第２レジスタ１４に設定することにより（図９の矢印Ｐ５参照）、コントローラ１５に通知する。
Ｉ／Ｏデバイス５０がスイッチ＃１から取り除かれると、マネージメント装置３００からＩ／Ｏデバイス５０が取り除かれたことを示す情報をスイッチ＃０の第２レジスタ１４に設定することにより（図９の矢印Ｐ５参照）、コントローラ１５に通知する。
また、スイッチ＃１にＩ／Ｏデバイス５０が取り付けられる際には、スイッチ＃１のステータスレジスタ２４が更新され（図９の矢印Ｐ６参照）、Ｉ／Ｏデバイス５０が搭載されたことが、スイッチ＃０のコントローラ１５に通知される（図９の矢印Ｐ７参照）。スイッチ＃０においては、第１レジスタ１３のステータスレジスタコピー１３１が更新される（図９の矢印Ｐ８参照）。
そして、ＯＳから新たに搭載されたＩ／Ｏデバイス５０に対して電源投入指示（電源制御指示）が送信され、スイッチ＃１の制御レジスタ２５に書き込まれる（図９の矢印Ｐ９参照）。これにより、ホットプラグコントローラ６０経由でスロットの電源がオンされ、ＯＳがＩ／Ｏデバイス５０を初期化した後、Ｉ／Ｏデバイス５０が使用可能となる。
上述の如く構成された実施形態の一例としての情報処理装置５００におけるＩ／Ｏバスシステム１の管理手法の概要を、図１１に示すＩ／Ｏバスシステムの構成例を参照しながら、図１２に示すフローチャート（ステップＳ１１〜Ｓ２０）に従って説明する。
上述の如く構成された実施形態の一例としての情報処理装置５００におけるＩ／Ｏバスシステム１の管理手法の概要を、図１１に示すＩ／Ｏバスシステムの構成例を参照しながら、図１２に示すフローチャート（ステップＳ１１〜Ｓ２０）に従って説明する。
なお、図１１に示すＩ／Ｏバスシステム１は、ＣＰＵ３０，ルートコンプレックス４０，スイッチ１０，２０−１〜２０−３及びホットプラグコントローラ６０を備える。
ルートコンプレックス４０に接続されたスイッチ１０（スイッチ＃０）には、上流側ポートＡ１及び下流側ポートＢ１，Ｂ６，Ｂ７が備えられている。下流側ポートＢ１にはスイッチ２０−１（スイッチ＃１）の上流側ポートＢ２が、又、下流側ポートＢ６にはスイッチ２０−２（スイッチ＃３）の上流側ポートＢ８が、それぞれ接続されている。
ルートコンプレックス４０に接続されたスイッチ１０（スイッチ＃０）には、上流側ポートＡ１及び下流側ポートＢ１，Ｂ６，Ｂ７が備えられている。下流側ポートＢ１にはスイッチ２０−１（スイッチ＃１）の上流側ポートＢ２が、又、下流側ポートＢ６にはスイッチ２０−２（スイッチ＃３）の上流側ポートＢ８が、それぞれ接続されている。
スイッチ２０−１には、下流側ポートＢ３〜Ｂ５が備えられており、ポートＢ３にはＩ／Ｏデバイス５０−１（Ｉ／Ｏデバイス＃０）が、ポートＢ４にはＩ／Ｏデバイス５０−２（Ｉ／Ｏデバイス＃１）が、又、ポートＢ５にはＩ／Ｏデバイス５０−３（Ｉ／Ｏデバイス＃２）が、それぞれ接続されている。
スイッチ２０−２には、下流側ポートＢ９〜Ｂ１１が備えられており、ポートＢ９にはスイッチ２０−３（スイッチ＃２）の上流側ポートＢ１２が接続されている。又、ポートＢ１０にはＩ／Ｏデバイス５０−７（Ｉ／Ｏデバイス＃６）が、又、ポートＢ１１にはＩ／Ｏデバイス５０−８（Ｉ／Ｏデバイス＃７）が、それぞれ接続されている。
スイッチ２０−２には、下流側ポートＢ９〜Ｂ１１が備えられており、ポートＢ９にはスイッチ２０−３（スイッチ＃２）の上流側ポートＢ１２が接続されている。又、ポートＢ１０にはＩ／Ｏデバイス５０−７（Ｉ／Ｏデバイス＃６）が、又、ポートＢ１１にはＩ／Ｏデバイス５０−８（Ｉ／Ｏデバイス＃７）が、それぞれ接続されている。
スイッチ２０−３には、下流側ポートＢ１３〜Ｂ１５が備えられており、ポートＢ１３にはＩ／Ｏデバイス５０−４（Ｉ／Ｏデバイス＃３）が、ポートＢ１４にはＩ／Ｏデバイス５０−５（Ｉ／Ｏデバイス＃４）が、又、ポートＢ１５にはＩ／Ｏデバイス５０−６（Ｉ／Ｏデバイス＃５）が、それぞれ接続されている。
なお、これらのスイッチ１０，２０−１，２０−２，２０−３はそれぞれ別のボードに備えられているものとする。
なお、これらのスイッチ１０，２０−１，２０−２，２０−３はそれぞれ別のボードに備えられているものとする。
また、このＩ／Ｏバスシステム１においては、スイッチ＃０のポートＢ１，Ｂ６，Ｂ７，スイッチ＃１のポートＢ２，スイッチ＃３のポートＢ８，Ｂ９及びスイッチ＃２のポートＢ１２が仮想化領域ＶＡに含まれるものとする。
この図１１に示すＩ／Ｏバスシステム１においては、先ず、ステップＳ１１において、仮想化領域ＶＡを設定する。すなわち、ステップＳ１２において、ＯＳが認識する構成を決定する。具体的には、マネージメント装置３００が、Ｉ／Ｏバスシステム１から仮想化領域ＶＡを除外した仮想イメージバス１ｖを決定する。又、マネージメント装置３００は、この仮想イメージバス１ｖに対応する仮想バス情報１６１を作成する。
この図１１に示すＩ／Ｏバスシステム１においては、先ず、ステップＳ１１において、仮想化領域ＶＡを設定する。すなわち、ステップＳ１２において、ＯＳが認識する構成を決定する。具体的には、マネージメント装置３００が、Ｉ／Ｏバスシステム１から仮想化領域ＶＡを除外した仮想イメージバス１ｖを決定する。又、マネージメント装置３００は、この仮想イメージバス１ｖに対応する仮想バス情報１６１を作成する。
ステップＳ１３において、マネージメント装置３００は、作成した仮想バス情報１６１をスイッチ＃０のメモリ１６に格納する。これにより、Ｉ／Ｏデバイス５０にアクセスするために通過する経路をスイッチ＃０に登録して仮想化する。
図１１に示す例において、ルートコンプレックス４０から、例えばＩ／Ｏデバイス５０−１にアクセスする経路として、ポートＡ１，Ｂ１，Ｂ２，Ｂ３，Ａ２がこの順で登録される。又、例えば、Ｉ／Ｏデバイス５０−６にアクセスする経路として、ポートＡ１，Ｂ６，Ｂ８，Ｂ９，Ｂ１２，Ｂ１５，Ａ７が、この順で登録される。
図１１に示す例において、ルートコンプレックス４０から、例えばＩ／Ｏデバイス５０−１にアクセスする経路として、ポートＡ１，Ｂ１，Ｂ２，Ｂ３，Ａ２がこの順で登録される。又、例えば、Ｉ／Ｏデバイス５０−６にアクセスする経路として、ポートＡ１，Ｂ６，Ｂ８，Ｂ９，Ｂ１２，Ｂ１５，Ａ７が、この順で登録される。
次に、ステップＳ１４において、マネージメント装置３００は、ＯＳに認識させない経路、すなわち仮想化領域ＶＡにおいてパケットを送信するためのルーティング情報１６２を各スイッチ１０，２０に登録する。
例えば、図１１に示す例において、ポートＢ１２に対して、ポートＡ５とポートＢ１３宛てのパケットはポートＢ１３に送信するというルーティング情報１６２を作成し、スイッチ＃２の図示しないメモリに格納する。同様に、ポートＢ９に対して、ポートＢ１２とポートＢ１３とポートＡ５宛てのパケットはポートＢ１２に送信するというルーティング情報１６２を作成し、スイッチ＃３の図示しないメモリに格納する。
例えば、図１１に示す例において、ポートＢ１２に対して、ポートＡ５とポートＢ１３宛てのパケットはポートＢ１３に送信するというルーティング情報１６２を作成し、スイッチ＃２の図示しないメモリに格納する。同様に、ポートＢ９に対して、ポートＢ１２とポートＢ１３とポートＡ５宛てのパケットはポートＢ１２に送信するというルーティング情報１６２を作成し、スイッチ＃３の図示しないメモリに格納する。
ＯＳは、通知された仮想バス情報１６１により、スイッチ＃０の直下にＩ／Ｏデバイス５０が存在するバスツリー構成の仮想イメージバス１ｖとしてＩ／Ｏバスシステム１を認識する（ステップＳ１５）。
以上の処理により、本情報処理装置５００においては、Ｉ／Ｏバスシステム１の仮想化処理が完了する。その後、運用フェーズに移行する。
以上の処理により、本情報処理装置５００においては、Ｉ／Ｏバスシステム１の仮想化処理が完了する。その後、運用フェーズに移行する。
ステップＳ１６の運用フェーズにおいては、ＯＳがスイッチ＃０の配下に存在していると認識しているＩ／Ｏデバイス５０にアクセスした場合に、各スイッチ１０，２０は、ルーティング情報１６２を参照してパケットの宛て先を仮想化領域ＶＡを通って届くように経路を指示して転送する（ステップＳ１７）。
また、各スイッチ１０，２０が、Ｉ／Ｏデバイス５０からのアクセスについては、パケットを、ルートコンプレックス４０へ到達させる経路を指示して転送する（ステップＳ１８）。追加／交換したいＩ／Ｏデバイス５０が存在する場合には、ホットプラグを実施する（ステップＳ１９）。
また、各スイッチ１０，２０が、Ｉ／Ｏデバイス５０からのアクセスについては、パケットを、ルートコンプレックス４０へ到達させる経路を指示して転送する（ステップＳ１８）。追加／交換したいＩ／Ｏデバイス５０が存在する場合には、ホットプラグを実施する（ステップＳ１９）。
スイッチ１０，２０は、ＯＳがスイッチ＃０の配下に存在していると認識しているＩ／Ｏデバイス５０のレジスタ情報の少なくとも一部を有し、ホットプラグ等でＩ／Ｏデバイス５０が存在しない場合には、このＩ／Ｏデバイス５０に代わって応答する（ステップＳ２０）。
図１３は実施形態の一例としての情報処理装置５００における装置起動時の処理を示すシーケンス図である。なお、この図１３に示す例においては、Ｉ／Ｏデバイス５０はその位置にPCIeスロットが備えられており、このスロットにPCIeカードを挿入して用いる形態であるものとする。
図１３は実施形態の一例としての情報処理装置５００における装置起動時の処理を示すシーケンス図である。なお、この図１３に示す例においては、Ｉ／Ｏデバイス５０はその位置にPCIeスロットが備えられており、このスロットにPCIeカードを挿入して用いる形態であるものとする。
ＯＳ，ルートコンプレックス４０，各スイッチ１０，２０及びＩ／Ｏデバイス５０は、マネージメント装置３００の制御に従ってそれぞれ処理を行なう。
すなわち、本情報処理装置５００に電源投入がされると、マネージメント装置３００が装置構成を決め、仮想バス情報１６１の作成を行なう。その後、マネージメント装置３００は、常時電源オンの電源制御指示を各ボード１００，２００の電源制御回路７０に行ないルートコンプレックス４０に電源投入が行なわれる（矢印Ｐ０１参照）。又、これに伴い、スイッチ１０，２０及びＩ／Ｏデバイス５０にも電源投入が行なわれ、ルートコンプレックス４０，各スイッチ１０，２０及びＩ／Ｏデバイス５０が常時電源投入状態となる。
すなわち、本情報処理装置５００に電源投入がされると、マネージメント装置３００が装置構成を決め、仮想バス情報１６１の作成を行なう。その後、マネージメント装置３００は、常時電源オンの電源制御指示を各ボード１００，２００の電源制御回路７０に行ないルートコンプレックス４０に電源投入が行なわれる（矢印Ｐ０１参照）。又、これに伴い、スイッチ１０，２０及びＩ／Ｏデバイス５０にも電源投入が行なわれ、ルートコンプレックス４０，各スイッチ１０，２０及びＩ／Ｏデバイス５０が常時電源投入状態となる。
また、マネージメント装置３００は、ルーティング情報１６２の作成・設定を行ない、作成したルーティング情報１６２を各スイッチ１０，２０に送信して（矢印Ｐ０２参照）、各スイッチ１０，２０のメモリ１６，２６に設定する。
その後、マネージメント装置３００は、Ｉ／Ｏデバイス５０が接続されている各ポートのレジスタ情報をスイッチ１０の第１レジスタ１３，第２レジスタ１４にコピーさせる（矢印Ｐ０３参照）。すなわち、各Ｉ／Ｏデバイス５０に対して、ステータスレジスタ２４及び制御レジスタ２５のコピーをスイッチ１０に送信させる。
その後、マネージメント装置３００は、Ｉ／Ｏデバイス５０が接続されている各ポートのレジスタ情報をスイッチ１０の第１レジスタ１３，第２レジスタ１４にコピーさせる（矢印Ｐ０３参照）。すなわち、各Ｉ／Ｏデバイス５０に対して、ステータスレジスタ２４及び制御レジスタ２５のコピーをスイッチ１０に送信させる。
そして、マネージメント装置３００は、ＣＰＵ３０にＯＳを起動させる（矢印Ｐ０４参照）。
次に、実施形態の一例としての情報処理装置５００の通電状態（活性状態）におけるＩ／Ｏデバイス５０の取り外し時の処理を、図１１を参照しながら、図１４に示すフローチャート（ステップＳ２１〜Ｓ２９）に従って説明する。
次に、実施形態の一例としての情報処理装置５００の通電状態（活性状態）におけるＩ／Ｏデバイス５０の取り外し時の処理を、図１１を参照しながら、図１４に示すフローチャート（ステップＳ２１〜Ｓ２９）に従って説明する。
情報処理装置５００の通電状態において、例えば、図１１に示すＩ／Ｏデバイス５０−１の取り外しを行なう場合には、ステップＳ２１において、Ｉ／Ｏデバイス５０−１の電源をオフにする。すなわち、ＯＳから電源オフの対象のＩ／Ｏデバイス５０−１が指示され（ステップＳ２２）、当該Ｉ／Ｏデバイス５０−１が接続されているスイッチ２０−１のポートＢ３のスロットの電源オフを指示するパケットが発行される（ステップＳ２３）。なお、例えば、図１に示す構成において、Ｉ／Ｏデバイス５０−１の電源制御レジスタは、このＩ／Ｏデバイス５０が接続されたスイッチ＃１のポート２２にある。
電源オフを指示するパケットは、スイッチ＃０のポートＡ１において、コントローラ１５がルーティング情報１６２を参照して、仮想化領域ＶＡ内を通過するパケットに変換する。
仮想イメージバス１ｖの管理元であるスイッチ＃０のコントローラ１５が、パケットのライトデータを第２レジスタ１４の制御レジスタコピーに複写する（ステップＳ２４）。なお、コピーの格納先は、パケットの送信先のＩ／Ｏデバイス５０−１が接続されているポートＢ３の制御レジスタ２５に関する制御レジスタコピー１４１である。ここでコピーした情報は、後述の如く、スイッチ＃０とＩ／Ｏデバイス５０−１が接続されたスイッチ＃１との間の仮想化領域ＶＡにある中間デバイスの電源がオフの間にＯＳがポーリング等でスロットにアクセスした際に返す応答データとして使用される。
仮想イメージバス１ｖの管理元であるスイッチ＃０のコントローラ１５が、パケットのライトデータを第２レジスタ１４の制御レジスタコピーに複写する（ステップＳ２４）。なお、コピーの格納先は、パケットの送信先のＩ／Ｏデバイス５０−１が接続されているポートＢ３の制御レジスタ２５に関する制御レジスタコピー１４１である。ここでコピーした情報は、後述の如く、スイッチ＃０とＩ／Ｏデバイス５０−１が接続されたスイッチ＃１との間の仮想化領域ＶＡにある中間デバイスの電源がオフの間にＯＳがポーリング等でスロットにアクセスした際に返す応答データとして使用される。
仮想化領域ＶＡを通過して、目的のＩ／Ｏデバイス５０−１に電源オフを指示するパケットが到着する。すなわち、当該Ｉ／Ｏデバイス５０−１が接続されているポートＢ３に電源オフを指示するパケットが到着し、その制御レジスタ２５に書き込まれる。制御レジスタ２５に電源オフの指示が書き込まれると、ホットプラグコントローラ６０経由で、スロット（Ｉ／Ｏデバイス５０−１）の電源がオフされる（ステップＳ２５）。
その後、ステップＳ２６において、Ｉ／Ｏデバイス５０−１が取り除かれる。すなわち、オペレータ等によりＩ／Ｏデバイス５０−１がスロットから取り外される（ステップＳ２７）。当該スイッチ＃１から、仮想バスツリー１ｖの管理元であるスイッチ＃０のコントローラ１５に対して、Ｉ／Ｏデバイス５０−１が取り除かれたことが通知される（ステップＳ２８）。
例えば、スイッチ＃１のポートＢ３のスロットの電源がオフされると、そのステータスレジスタ２４の電源状況がオンからオフに変更される。マネージメント装置３００は、スイッチ＃０の第２レジスタ１４において、ポートＢ３に対応する制御レジスタコピー１４１に未インストールとして記録する。
なお、ここで、スイッチ＃１のポートＢ３のスロットの電源がオフされると、スイッチ＃１から新たな独自パケットを発行することで、スイッチ＃０に対して通知を行ない、その第２レジスタ１４の制御レジスタコピー１４１に未インストールとして記録させてもよい。この独自パケットは、例えば、ステータスレジスタ２４の値が変化すると発行され、パケットはレジスタ値のライト命令として構成される。
なお、ここで、スイッチ＃１のポートＢ３のスロットの電源がオフされると、スイッチ＃１から新たな独自パケットを発行することで、スイッチ＃０に対して通知を行ない、その第２レジスタ１４の制御レジスタコピー１４１に未インストールとして記録させてもよい。この独自パケットは、例えば、ステータスレジスタ２４の値が変化すると発行され、パケットはレジスタ値のライト命令として構成される。
取り除かれたＩ／Ｏデバイス５０−１へのアクセスは、スイッチ＃０において、コントローラ１５が、第２レジスタ１４に格納した制御レジスタコピー１４１等を用いて応答する（ステップＳ２９）。
これにより、ＯＳ等において、Ｉ／Ｏデバイス５０−１がホットリムーブされたことによるパニックが生じることがない。
これにより、ＯＳ等において、Ｉ／Ｏデバイス５０−１がホットリムーブされたことによるパニックが生じることがない。
次に、実施形態の一例としての情報処理装置５００の通電状態（活性状態）における中間デバイスの取り外し時の処理を、図１５に示すフローチャート（ステップＳ３１〜Ｓ３８）に従って説明する。
ここで、中間デバイスとは、図１１におけるスイッチ＃３のように、Ｉ／Ｏバスシステム１において、末端のＩ／Ｏデバイス５０が接続されるスイッチ２０とルートコンプレックス４０との間に位置するデバイスであって、仮想化領域ＶＡ内に位置するものである。
ここで、中間デバイスとは、図１１におけるスイッチ＃３のように、Ｉ／Ｏバスシステム１において、末端のＩ／Ｏデバイス５０が接続されるスイッチ２０とルートコンプレックス４０との間に位置するデバイスであって、仮想化領域ＶＡ内に位置するものである。
中間デバイスは、仮想化領域ＶＡ内にあるのでＯＳから直接認識されることがなく、ホットスワップを行なうことができる。
情報処理装置５００の通電状態において、例えば、スイッチ＃３を取り外す場合には、ステップＳ３１において、Ｉ／Ｏデバイス５０−７，５０−８の電源をオフにする。すなわち、取り除く対象の中間デバイスであるスイッチ＃３の配下（下流）にある全てのＩ／Ｏデバイス５０−７，５０−８の電源をオフにする（ステップＳ３２）。
情報処理装置５００の通電状態において、例えば、スイッチ＃３を取り外す場合には、ステップＳ３１において、Ｉ／Ｏデバイス５０−７，５０−８の電源をオフにする。すなわち、取り除く対象の中間デバイスであるスイッチ＃３の配下（下流）にある全てのＩ／Ｏデバイス５０−７，５０−８の電源をオフにする（ステップＳ３２）。
次に、ステップＳ３３において、取り除く対象の中間デバイス（スイッチ＃３）の電源をオフにする。具体的には、マネージメント装置３００から電源制御回路７０に対して、当該スイッチ＃３が搭載されているボード２００の電源オフの指示が行なわれ（ステップＳ３４）。これにより、スイッチ＃３の電源がオフにされる。
なお、例えば、図１１に示す例において、スイッチ＃０がＯＳに対して仮想イメージバス１ｖを認識させ、又、このスイッチ＃０が、スイッチ＃３及びＩ／Ｏデバイス＃６，＃７に代わってＯＳへの応答を行なう。これにより、中間デバイスであるスイッチ＃３とこのスイッチ＃３に接続されているＩ／Ｏデバイス＃６，＃７は、物理的に存在しなくなっても影響はなく、ＯＳパニックも生じることはない。
なお、例えば、図１１に示す例において、スイッチ＃０がＯＳに対して仮想イメージバス１ｖを認識させ、又、このスイッチ＃０が、スイッチ＃３及びＩ／Ｏデバイス＃６，＃７に代わってＯＳへの応答を行なう。これにより、中間デバイスであるスイッチ＃３とこのスイッチ＃３に接続されているＩ／Ｏデバイス＃６，＃７は、物理的に存在しなくなっても影響はなく、ＯＳパニックも生じることはない。
マネージメント装置３００は、ボード２００の電源がオフになった後に、スイッチ＃０のポートＡ１のステータスレジスタコピーの値を、“スロットにカードが存在しない”旨を表す値に変更する。これにより、例えば、ボード２００の電源がオフの状態でスロットの電源をオンにする誤作動の発生を防止することができる。
ステップＳ３５において、中間デバイス（スイッチ＃３）を取り除く。すなわち、電源オフにしたデバイス（スイッチ＃３，Ｉ／Ｏデバイス＃６，＃７）を全て取り除かれると（ステップＳ３６）、マネージメント装置３００は、Ｉ／Ｏデバイス＃６，＃７が取り除かれたことを、スイッチ＃０のコントローラ１５に通知する（ステップＳ３７）。以下、スイッチ＃０は、仮想イメージバス１ｖ上でオフなデバイス、すなわち、存在しないことになっているデバイス宛のパケットに対して、第１レジスタ１３に格納したステータスレジスタコピー１３１等を用いて応答を行なう（ステップＳ３８）。
ステップＳ３５において、中間デバイス（スイッチ＃３）を取り除く。すなわち、電源オフにしたデバイス（スイッチ＃３，Ｉ／Ｏデバイス＃６，＃７）を全て取り除かれると（ステップＳ３６）、マネージメント装置３００は、Ｉ／Ｏデバイス＃６，＃７が取り除かれたことを、スイッチ＃０のコントローラ１５に通知する（ステップＳ３７）。以下、スイッチ＃０は、仮想イメージバス１ｖ上でオフなデバイス、すなわち、存在しないことになっているデバイス宛のパケットに対して、第１レジスタ１３に格納したステータスレジスタコピー１３１等を用いて応答を行なう（ステップＳ３８）。
これにより、ＯＳ等において、中間デバイスがホットリムーブされたことによるパニックが生じることがない。
次に、実施形態の一例としての情報処理装置５００の通電状態（活性状態）におけるＩ／Ｏデバイス５０の追加時の処理を、図１６に示すフローチャート（ステップＳ４１〜Ｓ５０）に従って説明する。以下、図１に示すＩ／Ｏバスシステム１において、スイッチ＃１にＩ／Ｏデバイス５０を追加する例について示す。
次に、実施形態の一例としての情報処理装置５００の通電状態（活性状態）におけるＩ／Ｏデバイス５０の追加時の処理を、図１６に示すフローチャート（ステップＳ４１〜Ｓ５０）に従って説明する。以下、図１に示すＩ／Ｏバスシステム１において、スイッチ＃１にＩ／Ｏデバイス５０を追加する例について示す。
ステップＳ４１において、Ｉ／Ｏデバイス５０がスイッチ＃１のスロットに取り付けられる。すなわち、オペレータ等が、PCIeカード等のＩ／Ｏデバイス５０をスイッチ＃１のスロットに取り付けると（ステップＳ４２）、マネージメント装置３００等を介して、Ｉ／Ｏデバイス５０が搭載されたことがスイッチ＃０に通知される（ステップＳ４３）。スイッチ＃０においては、搭載されたＩ／Ｏデバイス５０へのアクセスがコントローラ１５により許可される（ステップＳ４４）。
次に、ステップＳ４５において、Ｉ／Ｏデバイス５０の電源がオンされる。すなわち、ＯＳから電源をオンしたいＩ／Ｏデバイス５０、すなわち、新たに搭載されたＩ／Ｏデバイス５０が指示され（ステップＳ４６）、この指示されたＩ／Ｏデバイス５０に対して、ＯＳが電源オンを指示するパケットが発行される（ステップＳ４７）。
スイッチ＃０のポートＡ１において、コントローラ１５は、ルーティング情報１６２を参照して、仮想イメージバス１ｖ上の宛て先を仮想アドレスに変換することで、仮想化領域ＶＡ内を電源投入指示パケットが送信される。
スイッチ＃０のポートＡ１において、コントローラ１５は、ルーティング情報１６２を参照して、仮想イメージバス１ｖ上の宛て先を仮想アドレスに変換することで、仮想化領域ＶＡ内を電源投入指示パケットが送信される。
また、スイッチ＃０のポートＡ１において、パケットのライトデータを第２レジスタ（第５格納部）１４の制御レジスタコピーに格納（複写）する（ステップＳ４８）。このパケットのライトデータの格納先は、スイッチ＃１のポートＡ２に対応する第２レジスタ１４である。すなわち、第２レジスタ１４には、ＣＰＵ３０（ＯＳ）からＩ／Ｏデバイス５０に対する指示情報が格納される。
電源投入指示パケットは、仮想化領域ＶＡを通過して、スイッチ＃１のポートＡ２に到達する。この電源投入指示を示す情報が、スイッチ＃１の制御レジスタ２５に書き込まれる。制御レジスタ２５に電源投入指示が書き込まれると、ホットプラグコントローラ６０経由でスロットに電源投入が行なわれる（ステップＳ４９）。
スイッチ＃１のポートＡ２のステータスレジスタ２４において、スロットの電源状況がオフからオンに更新される。これにより、マネージメント装置３００が、スイッチ＃０の第２レジスタ１４の制御レジスタコピーに“インストール済み”を示す情報を記録する。
スイッチ＃１のポートＡ２のステータスレジスタ２４において、スロットの電源状況がオフからオンに更新される。これにより、マネージメント装置３００が、スイッチ＃０の第２レジスタ１４の制御レジスタコピーに“インストール済み”を示す情報を記録する。
なお、ここで、スイッチ＃１のポートＡ２のスロットの電源がオンされると、スイッチ＃１から新たな独自パケットを発行することで、スイッチ＃０に対して通知を行ない、その第２レジスタ１４の制御レジスタコピー１４１にインストール済みとして記録させてもよい。この独自パケットは、例えば、ステータスレジスタ２４の値が変化すると発行され、パケットはレジスタ値のライト命令として構成される。
ＯＳが新たに追加されたＩ／Ｏデバイス５０を初期化して、このＩ／Ｏデバイス５０の使用が開始される（ステップＳ５０）。
次に、実施形態の一例としての情報処理装置５００の通電状態（活性状態）における中間デバイスの追加時の処理を、図１７に示すフローチャート（ステップＳ５１〜Ｓ５９）に従って説明する。例えば、図１１に示すＩ／Ｏバスシステム１において、中間デバイスとしてスイッチ２０−２（スイッチ＃３）を取り付ける例について示す。
次に、実施形態の一例としての情報処理装置５００の通電状態（活性状態）における中間デバイスの追加時の処理を、図１７に示すフローチャート（ステップＳ５１〜Ｓ５９）に従って説明する。例えば、図１１に示すＩ／Ｏバスシステム１において、中間デバイスとしてスイッチ２０−２（スイッチ＃３）を取り付ける例について示す。
ステップＳ５１において、中間デバイス（スイッチ＃３）を本情報処理装置のボード（例えば、ボードＢ）に搭載する。すなわち、オペレータ等が、中間デバイスをボードＢに取り付けると（ステップＳ５２）、マネージメント装置３００がこの中間デバイスが搭載されたボードＢの電源をオンにする（ステップＳ５３）。
ステップＳ５４において、Ｉ／Ｏデバイス５０（Ｉ／Ｏデバイス＃６、＃７）がスイッチ＃３のスロットに取り付けられる。すなわち、オペレータ等が、Ｉ／Ｏデバイス５０の搭載手順に従って、Ｉ／Ｏデバイス５０をスイッチ＃３のスロットに取り付けると（ステップＳ５５）、マネージメント装置３００等を介して、Ｉ／Ｏデバイス５０が搭載されたことがスイッチ＃０に通知される（ステップＳ５６）。スイッチ＃０においては、搭載されたＩ／Ｏデバイス５０へのアクセスがコントローラ１５により許可される（ステップＳ５７）。
ステップＳ５４において、Ｉ／Ｏデバイス５０（Ｉ／Ｏデバイス＃６、＃７）がスイッチ＃３のスロットに取り付けられる。すなわち、オペレータ等が、Ｉ／Ｏデバイス５０の搭載手順に従って、Ｉ／Ｏデバイス５０をスイッチ＃３のスロットに取り付けると（ステップＳ５５）、マネージメント装置３００等を介して、Ｉ／Ｏデバイス５０が搭載されたことがスイッチ＃０に通知される（ステップＳ５６）。スイッチ＃０においては、搭載されたＩ／Ｏデバイス５０へのアクセスがコントローラ１５により許可される（ステップＳ５７）。
次に、ステップＳ５８において、Ｉ／Ｏデバイス５０の電源がオンされる。すなわち、図１６に示したステップＳ４６〜Ｓ５０と同様の処理が行なわれることで、ＯＳから電源をオンしたいＩ／Ｏデバイス５０、すなわち、新たに搭載されたＩ／Ｏデバイス５０が指示され、この指示されたＩ／Ｏデバイス５０が使用可能になる（ステップＳ５９）。
図１８は実施形態の一例としての情報処理装置５００におけるＩ／Ｏデバイス５０の交換時の処理を示すシーケンス図である。なお、この図１８に示す例においては、Ｉ／Ｏデバイス５０はその位置にPCIeスロットが備えられており、このスロットにPCIeカードを挿入して用いる形態であるものとする。
図１８は実施形態の一例としての情報処理装置５００におけるＩ／Ｏデバイス５０の交換時の処理を示すシーケンス図である。なお、この図１８に示す例においては、Ｉ／Ｏデバイス５０はその位置にPCIeスロットが備えられており、このスロットにPCIeカードを挿入して用いる形態であるものとする。
マネージメント装置３００がホットプラグコントローラ６０を介して、交換対象のＩ／Ｏデバイス５０のスロットの電源をオフにし（矢印Ｐ１１参照）、又、スイッチ＃０において、パケットのライトデータを第２レジスタ１４の制御レジスタコピーに複写する。
対象のＩ／Ｏデバイス５０が取り外され（削除され）、スイッチ＃０の第２レジスタ１４の制御レジスタコピー１４１に未インストールを示す情報が記録される（矢印Ｐ１２参照）。
対象のＩ／Ｏデバイス５０が取り外され（削除され）、スイッチ＃０の第２レジスタ１４の制御レジスタコピー１４１に未インストールを示す情報が記録される（矢印Ｐ１２参照）。
その後、ＯＳから取り除かれたＩ／Ｏデバイス５０へアクセスが行なわれると、スイッチ＃０において、コントローラ１５が、第２レジスタ１４に格納した制御レジスタコピー１４１等を用いて応答する（矢印Ｐ１３，Ｐ１４参照）。
新たなＩ／Ｏデバイス５０がスロットに取り付けられると（追加）、このＩ／Ｏデバイス５０が搭載されたことがスイッチ＃０に通知される（矢印Ｐ１５参照）。スイッチ＃０においては、スイッチ＃０の第２レジスタ１４の制御レジスタコピーに“インストール済み”を示す情報が記録される。
新たなＩ／Ｏデバイス５０がスロットに取り付けられると（追加）、このＩ／Ｏデバイス５０が搭載されたことがスイッチ＃０に通知される（矢印Ｐ１５参照）。スイッチ＃０においては、スイッチ＃０の第２レジスタ１４の制御レジスタコピーに“インストール済み”を示す情報が記録される。
マネージメント装置３００がＩ／Ｏデバイス５０のスロットの電源をオンにし（矢印Ｐ１６参照）、又、スイッチ＃０のポートＡ１において、パケットのライトデータが第２レジスタ１４の制御レジスタコピーに格納（複写）される。
このように、実施形態の一例としての情報処理装置５００によれば、ルートコンプレックス４０に接続された上流側のスイッチ＃０において、仮想イメージバス１ｖをＯＳに認識させることで、仮想化領域ＶＡ内のデバイスをＯＳに認識させない。仮想化領域ＶＡ内の中間デバイスやＩ／Ｏデバイス５０の電源操作を、本情報処理装置５００の活性状態で行なうことができる。
このように、実施形態の一例としての情報処理装置５００によれば、ルートコンプレックス４０に接続された上流側のスイッチ＃０において、仮想イメージバス１ｖをＯＳに認識させることで、仮想化領域ＶＡ内のデバイスをＯＳに認識させない。仮想化領域ＶＡ内の中間デバイスやＩ／Ｏデバイス５０の電源操作を、本情報処理装置５００の活性状態で行なうことができる。
例えば、図１に示すＩ／Ｏバスシステム１において、スイッチ＃１を搭載したボードＢ及びスイッチ＃１の配下の全Ｉ／Ｏデバイス５０の電源をオフにすることで、ボードＡ側が動作中の状態で、ボードＢの交換を行なうことができる。これにより、故障時の保守性が向上する。
また、仮想化領域ＶＡ内のパケットの転送は、各スイッチ１０，２０において、ルーティング情報１６２を参照してパケットのヘッダの書き換えを行なうことで実現することができる。
また、仮想化領域ＶＡ内のパケットの転送は、各スイッチ１０，２０において、ルーティング情報１６２を参照してパケットのヘッダの書き換えを行なうことで実現することができる。
さらに、本情報処理装置５００の活性状態で、すなわち、ＣＰＵ３０やルートコンプレックス４０を備えたボードＡを動作中の状態で、中間デバイスやＩ／Ｏデバイス５０の追加や削除を行なうことができる。これにより、前もって予約する等の予定した装置構成ではない構成も、後から自由に構成することができる。
そして、開示の技術は上述した実施形態に限定されるものではなく、本実施形態の趣旨を逸脱しない範囲で種々変形して実施することができる。本実施形態の各構成及び各処理は、必要に応じて取捨選択することができ、あるいは適宜組み合わせてもよい。
そして、開示の技術は上述した実施形態に限定されるものではなく、本実施形態の趣旨を逸脱しない範囲で種々変形して実施することができる。本実施形態の各構成及び各処理は、必要に応じて取捨選択することができ、あるいは適宜組み合わせてもよい。
例えば、上述した実施形態においては、Ｉ／Ｏバスシステム１がPCIeのプロトコルで接続される例を示しているが、これに限定されるものではない。例えば、Ｉ／Ｏバスシステム１の少なくとも一部をイーサネット（登録商標）等の他のプロトコルで接続してもよい。
図１９は実施形態の一例としての情報処理装置のＩ／Ｏバスシステム１の第１変形例を示す図である。
図１９は実施形態の一例としての情報処理装置のＩ／Ｏバスシステム１の第１変形例を示す図である。
この図１９に示すＩ／Ｏバスシステム１ａは、図１に示したＩ／Ｏバスシステム１のスイッチ＃０のポートＢ１とスイッチ＃１のポートＢ２との間を、PCIe以外のプロトコルで接続している。
この図１９に示すようなＩ／Ｏバスシステム１ａにおいても本手法を適用することができる。
この図１９に示すようなＩ／Ｏバスシステム１ａにおいても本手法を適用することができる。
図２０は実施形態の一例としての情報処理装置のＩ／Ｏバスシステム１の第２変形例を示す図である。
この図２０に示すＩ／Ｏバスシステム１ｂは、図１に示したＩ／Ｏバスシステム１の仮想化領域ＶＡ内にスイッチ＃２を備えている。この図２０に示すようなＩ／Ｏバスシステム１ｂにおいても本手法を適用することができる。なお、この図２０に示すＩ／Ｏバスシステム１ｂの仮想イメージバス１ｖも、図１０に示したものと同様になる。
この図２０に示すＩ／Ｏバスシステム１ｂは、図１に示したＩ／Ｏバスシステム１の仮想化領域ＶＡ内にスイッチ＃２を備えている。この図２０に示すようなＩ／Ｏバスシステム１ｂにおいても本手法を適用することができる。なお、この図２０に示すＩ／Ｏバスシステム１ｂの仮想イメージバス１ｖも、図１０に示したものと同様になる。
また、仮想化領域ＶＡ内においては、スイッチを多段に備えてもよい。
図２１は実施形態の一例としての情報処理装置のＩ／Ｏバスシステム１の第３変形例を示す図であり、図２２は図２１に示すＩ／Ｏバスシステム１ｃの仮想イメージバス１ｖを示す図である。
図２１に例示するＩ／Ｏバスシステム１ｃは、仮想化領域ＶＡ内にスイッチ＃２，＃３，＃５，＃６を多段に備えている。このように多段接続されたスイッチ＃２，＃３，＃５，＃６を仮想化領域ＶＡとして設定することで、スイッチ＃０はＯＳに対して図２２に示すような仮想イメージバス１ｖを認識させる。
図２１は実施形態の一例としての情報処理装置のＩ／Ｏバスシステム１の第３変形例を示す図であり、図２２は図２１に示すＩ／Ｏバスシステム１ｃの仮想イメージバス１ｖを示す図である。
図２１に例示するＩ／Ｏバスシステム１ｃは、仮想化領域ＶＡ内にスイッチ＃２，＃３，＃５，＃６を多段に備えている。このように多段接続されたスイッチ＃２，＃３，＃５，＃６を仮想化領域ＶＡとして設定することで、スイッチ＃０はＯＳに対して図２２に示すような仮想イメージバス１ｖを認識させる。
さらに、仮想化領域ＶＡ内において、Ｉ／Ｏバスシステム１の一部をPCIe以外のプロトコルで接続してもよい。
図２３実施形態の一例としての情報処理装置のＩ／Ｏバスシステム１の第４変形例を示す図である。この図２３に示すＩ／Ｏバスシステム１ｄは、仮想化領域ＶＡ内に備えられたスイッチ＃２内において、ポート間がPCIe以外のプロトコルで接続されている。そして、この図２３に示す第４変形例においても、更に、仮想化領域ＶＡ内に複数のスイッチを多段に接続して備えてもよい。
図２３実施形態の一例としての情報処理装置のＩ／Ｏバスシステム１の第４変形例を示す図である。この図２３に示すＩ／Ｏバスシステム１ｄは、仮想化領域ＶＡ内に備えられたスイッチ＃２内において、ポート間がPCIe以外のプロトコルで接続されている。そして、この図２３に示す第４変形例においても、更に、仮想化領域ＶＡ内に複数のスイッチを多段に接続して備えてもよい。
また、上述した開示により本実施形態及び変形例を当業者によって実施・製造することが可能である。
１，１ａ，１ｂ，１ｃ，１ｄ Ｉ／Ｏバスシステム（入出力バスシステム）
１ｖ 仮想イメージバス
１０，２０ スイッチ（中継装置）
１１，１２，２１，２２，４１，５１ ポート
１３ 第１レジスタ（第３格納部）
１４ 第２レジスタ（第３格納部，第４格納部，第５格納部）
２４ ステータスレジスタ
２５ 制御レジスタ
１５，２７ コントローラ（通知部，応答処理部）
１６ メモリ（第２格納部，第１格納部）
２６ メモリ（第２格納部）
３０ ＣＰＵ（処理装置）
４０ ルートコンプレックス
５０ Ｉ／Ｏデバイス（入出力デバイス）
６０ ホットプラグコントローラ
７０ 電源制御回路
１００，２００ ボード
１３１ ステータスレジスタコピー
１４１ 制御レジスタコピー
１６１ 仮想バス情報
１６２ ルーティング情報
３００ マネージメント装置（仮想バス情報作成部，ルーティング情報作成部）
ＶＡ 仮想化領域
１ｖ 仮想イメージバス
１０，２０ スイッチ（中継装置）
１１，１２，２１，２２，４１，５１ ポート
１３ 第１レジスタ（第３格納部）
１４ 第２レジスタ（第３格納部，第４格納部，第５格納部）
２４ ステータスレジスタ
２５ 制御レジスタ
１５，２７ コントローラ（通知部，応答処理部）
１６ メモリ（第２格納部，第１格納部）
２６ メモリ（第２格納部）
３０ ＣＰＵ（処理装置）
４０ ルートコンプレックス
５０ Ｉ／Ｏデバイス（入出力デバイス）
６０ ホットプラグコントローラ
７０ 電源制御回路
１００，２００ ボード
１３１ ステータスレジスタコピー
１４１ 制御レジスタコピー
１６１ 仮想バス情報
１６２ ルーティング情報
３００ マネージメント装置（仮想バス情報作成部，ルーティング情報作成部）
ＶＡ 仮想化領域
Claims (8)
- 複数の中継装置を階層的に接続したツリー状の入出力バスシステムを備える情報処理装置であって、
前記入出力バスシステムにおける一部の経路を仮想的に短絡した仮想バスツリー構成を示す仮想バス情報を格納する仮想バス情報格納部と、
前記仮想バス情報を上流側の処理装置に通知する仮想バス情報通知部と、
前記入出力バスシステムにおいて入出力デバイスが接続される前記複数の中継装置の各々のレジスタ情報の複写を格納するレジスタ情報格納部と、
前記処理装置に対して、前記レジスタ情報格納部に格納されたレジスタ情報の複写を用いて応答する応答処理部とを備えることを特徴とする、情報処理装置。 - 前記複数の中継装置の各々が、
前記入出力バスシステムにおいてデータ転送を行なうためのルーティング情報を格納するルーティング情報格納部と、
前記ルーティング情報に基づいてデータの転送を行なう転送処理部とを備えることを特徴とする、請求項１記載の情報処理装置。 - 前記ルーティング情報が、データのヘッダの書き換えに用いられる宛先情報と前記データの転送先情報とを備えることを特徴とする、請求項２記載の情報処理装置。
- 前記ルーティング情報を作成するルーティング情報作成部を備えることを特徴とする、請求項２又は３記載の情報処理装置。
- 前記ルーティング情報作成部は、前記入出力バスシステムおける構成変更を検知すると、前記ルーティング情報を再作成することを特徴とする、請求項４記載の情報処理装置。
- 前記仮想バス情報を作成する仮想バス情報作成部を備えることを特徴とする、請求項１〜請求項５のいずれか１項に記載の情報処理装置。
- 複数の中継装置を階層的に接続し入出力デバイスを備えた入出力バスシステムを、当該入出力バスシステムにおける一部の経路を仮想的に短絡した仮想バスツリー構成として処理装置が認識する情報処理装置の制御方法であって、
前記処理装置から、取り外し対象の入出力デバイスに対して電源オフ指示を送信し、
前記入出力バスシステムから前記入出力デバイスが取り外されると、前記入出力バスシステムにおいて仮想的に短絡された領域の上流側の中継装置に備えられた未搭載情報格納部に入出力デバイスが未搭載であることを示す未搭載情報を格納し、
前記処理装置に対して、前記未搭載情報格納部に格納された未搭載情報を用いて応答する
ことを特徴とする制御方法。 - 複数の中継装置を階層的に接続した入出力バスシステムを、当該入出力バスシステムにおける一部の経路を仮想的に短絡した仮想バスツリー構成として処理装置が認識する情報処理装置の制御方法であって、
前記入出力バスシステムに入出力デバイスが取り付けられると、処理装置から、取り付けられた入出力デバイスに対して電源オン指示を送信し、
前記処理装置から取り付けられた入出力デバイスに対する指示情報を、前記入出力バスシステムにおいて仮想的に短絡された領域の上流側の中継装置に備えられた指示情報格納部に格納し、
前記入出力デバイスの電源がオンされた後に、前記入出力バスシステムが取り付けられたことを示すインストール情報を、前記入出力バスシステムにおいて仮想的に短絡された領域の上流側の中継装置に備えられたインストール情報格納部に格納する
ことを特徴とする制御方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013056801A JP6089835B2 (ja) | 2013-03-19 | 2013-03-19 | 情報処理装置及び制御方法 |
| US14/151,977 US20140289444A1 (en) | 2013-03-19 | 2014-01-10 | Information processing apparatus and method of controlling |
| EP14152264.9A EP2782021A1 (en) | 2013-03-19 | 2014-01-23 | Information processing apparatus and method of controlling |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013056801A JP6089835B2 (ja) | 2013-03-19 | 2013-03-19 | 情報処理装置及び制御方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2014182604A JP2014182604A (ja) | 2014-09-29 |
| JP6089835B2 true JP6089835B2 (ja) | 2017-03-08 |
Family
ID=50002534
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013056801A Active JP6089835B2 (ja) | 2013-03-19 | 2013-03-19 | 情報処理装置及び制御方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20140289444A1 (ja) |
| EP (1) | EP2782021A1 (ja) |
| JP (1) | JP6089835B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2017031126A1 (en) * | 2015-08-17 | 2017-02-23 | Brocade Communications Systems, Inc. | Pci express connected network switch |
| US11507157B2 (en) * | 2020-04-30 | 2022-11-22 | Dell Products L.P. | Hot-inserted devices |
| CN114691574B (zh) * | 2021-04-15 | 2023-05-09 | 澜起电子科技(上海)有限公司 | 热插拔控制方法、装置、重定时器、扩展卡及电子设备 |
Family Cites Families (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6708283B1 (en) * | 2000-04-13 | 2004-03-16 | Stratus Technologies, Bermuda Ltd. | System and method for operating a system with redundant peripheral bus controllers |
| US7177971B2 (en) * | 2001-08-24 | 2007-02-13 | Intel Corporation | General input/output architecture, protocol and related methods to provide isochronous channels |
| JP4256693B2 (ja) * | 2003-02-18 | 2009-04-22 | 株式会社日立製作所 | 計算機システム、ｉ／ｏデバイス及びｉ／ｏデバイスの仮想共有方法 |
| US7334071B2 (en) * | 2005-05-25 | 2008-02-19 | Integrated Device Technology, Inc. | Expansion of cross-domain addressing for PCI-express packets passing through non-transparent bridge |
| US7395367B2 (en) * | 2005-10-27 | 2008-07-01 | International Business Machines Corporation | Method using a master node to control I/O fabric configuration in a multi-host environment |
| US20070136458A1 (en) * | 2005-12-12 | 2007-06-14 | Boyd William T | Creation and management of ATPT in switches of multi-host PCI topologies |
| JP4611901B2 (ja) * | 2006-01-16 | 2011-01-12 | 株式会社ソニー・コンピュータエンタテインメント | 信号伝送方法、ブリッジユニット、および情報処理装置 |
| JP4930762B2 (ja) * | 2006-05-24 | 2012-05-16 | 日本電気株式会社 | 情報処理装置、および、装置間接続方法 |
| JP5116497B2 (ja) * | 2008-01-31 | 2013-01-09 | 株式会社日立製作所 | 情報処理システム、ｉ／ｏスイッチ及びｉ／ｏパスの交替処理方法 |
| US8838867B2 (en) * | 2008-12-24 | 2014-09-16 | Nuon, Inc. | Software-based virtual PCI system |
| JP2010026726A (ja) * | 2008-07-17 | 2010-02-04 | Toshiba Corp | 変換装置及び制御システム |
| US8554957B1 (en) * | 2010-02-24 | 2013-10-08 | Open Invention Network, Llc | Method for creation of device drivers and device objects for peripheral devices |
| US8554973B2 (en) * | 2010-04-23 | 2013-10-08 | Hitachi, Ltd. | Storage device and method for managing size of storage device |
| JP5598148B2 (ja) * | 2010-08-05 | 2014-10-01 | 富士通株式会社 | スイッチング装置、情報処理装置、及びスイッチング装置の制御方法 |
| JP5541021B2 (ja) * | 2010-09-09 | 2014-07-09 | 富士通株式会社 | スイッチ装置 |
| US8443126B2 (en) * | 2010-09-22 | 2013-05-14 | Wilocity, Ltd. | Hot plug process in a distributed interconnect bus |
| WO2012086068A1 (ja) * | 2010-12-24 | 2012-06-28 | 株式会社日立製作所 | 計算機システムおよびルーティング制御方法 |
| US20130326097A1 (en) * | 2011-03-17 | 2013-12-05 | Renesas Electronics Corporation | Semiconductor device |
| JP5742387B2 (ja) * | 2011-03-31 | 2015-07-01 | 富士通株式会社 | 情報処理システム、及びｉ／ｏスイッチ装置 |
| EP3156909B1 (en) * | 2011-04-21 | 2018-10-03 | GigaIO Networks, Inc. | Unified system area network and switch |
| JP5928087B2 (ja) * | 2012-03-29 | 2016-06-01 | 富士通株式会社 | スイッチ、情報処理装置および通信制御方法 |
| US9043526B2 (en) * | 2012-06-20 | 2015-05-26 | International Business Machines Corporation | Versatile lane configuration using a PCIe PIe-8 interface |
| US8995302B1 (en) * | 2013-01-16 | 2015-03-31 | Pmc-Sierra Us, Inc. | Method and apparatus for translated routing in an interconnect switch |
| US9025495B1 (en) * | 2013-01-16 | 2015-05-05 | Pmc-Sierra Us, Inc. | Flexible routing engine for a PCI express switch and method of use |
| US9146890B1 (en) * | 2013-01-25 | 2015-09-29 | Pmc—Sierra Us, Inc. | Method and apparatus for mapped I/O routing in an interconnect switch |
| US9256559B2 (en) * | 2013-08-19 | 2016-02-09 | International Business Machines Corporation | Function transfer using virtualized mapping |
| JP6331724B2 (ja) * | 2014-06-05 | 2018-05-30 | 富士通株式会社 | 情報処理装置、情報処理方法およびプログラム |
-
2013
- 2013-03-19 JP JP2013056801A patent/JP6089835B2/ja active Active
-
2014
- 2014-01-10 US US14/151,977 patent/US20140289444A1/en not_active Abandoned
- 2014-01-23 EP EP14152264.9A patent/EP2782021A1/en not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| JP2014182604A (ja) | 2014-09-29 |
| US20140289444A1 (en) | 2014-09-25 |
| EP2782021A1 (en) | 2014-09-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5637873B2 (ja) | 計算機システムおよびｐｃｉカードのｈｂａ識別子引き継ぎ方式 | |
| US9703654B2 (en) | Method, system, and apparatus for cloud application redundancy | |
| US9207929B2 (en) | Integrated system and firmware update method | |
| US10333865B2 (en) | Transformation of peripheral component interconnect express compliant virtual devices in a network environment | |
| JP5069732B2 (ja) | 計算機装置、計算機システム、アダプタ承継方法 | |
| JP4681505B2 (ja) | 計算機システム、管理計算機及びプログラム配布方法 | |
| US7631050B2 (en) | Method for confirming identity of a master node selected to control I/O fabric configuration in a multi-host environment | |
| JP7069672B2 (ja) | アプリケーションの更新方法およびプログラム | |
| JP2011065551A (ja) | 計算機システムの管理方法、計算機システム及びプログラム | |
| JP5413514B2 (ja) | 管理装置、情報処理装置、制御方法及びプログラム | |
| US20140019667A1 (en) | Method for controlling i/o switch, method for controlling virtual computer, and computer system | |
| CN109547233A (zh) | 一种服务器网口配置的方法、装置及服务器 | |
| JP6089835B2 (ja) | 情報処理装置及び制御方法 | |
| CN103167050A (zh) | 服务器的自动安装与设定方法 | |
| JP2020077137A (ja) | ストレージシステム | |
| JP2015146130A (ja) | 情報処理装置、及び情報処理装置の管理方法 | |
| US8929251B2 (en) | Selecting a master processor from an ambiguous peer group | |
| JP6063576B2 (ja) | サーバシステム、計算機システム、サーバシステムの管理方法、及びコンピュータ読み取り可能な記憶媒体 | |
| JP6266484B2 (ja) | 通信装置及び、通信装置の制御方法 | |
| JP7189918B2 (ja) | 通信制御方法、計算機システム、及び計算機 | |
| JP5373020B2 (ja) | 制御サーバ、制御方法およびプログラム | |
| JP2014021540A (ja) | ディジタルシグナルプロセッサシステム、ディジタルシグナルプロセッサシステム起動装置およびディジタルシグナルプロセッサのブート方法 | |
| JP5854130B2 (ja) | 情報処理装置、情報処理方法及びプログラム | |
| JP6758431B2 (ja) | クラウドアプリケーションの冗長化のための方法、システム、および装置 | |
| JP2018073292A (ja) | 情報処理装置、起動方法及び起動プログラム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20151007 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160831 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160913 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161114 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170110 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170123 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6089835 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |