JP6331724B2 - 情報処理装置、情報処理方法およびプログラム - Google Patents
情報処理装置、情報処理方法およびプログラム Download PDFInfo
- Publication number
- JP6331724B2 JP6331724B2 JP2014116731A JP2014116731A JP6331724B2 JP 6331724 B2 JP6331724 B2 JP 6331724B2 JP 2014116731 A JP2014116731 A JP 2014116731A JP 2014116731 A JP2014116731 A JP 2014116731A JP 6331724 B2 JP6331724 B2 JP 6331724B2
- Authority
- JP
- Japan
- Prior art keywords
- unit
- information processing
- bus number
- address information
- processing apparatus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/10—Program control for peripheral devices
- G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
- G06F13/122—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware performs an I/O function other than control of data transfer
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
- G06F12/023—Free address space management
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
- G06F12/0646—Configuration or reconfiguration
- G06F12/0653—Configuration or reconfiguration with centralised address assignment
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/10—Providing a specific technical effect
- G06F2212/1041—Resource optimization
- G06F2212/1044—Space efficiency improvement
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/65—Details of virtual memory and virtual address translation
- G06F2212/657—Virtual address space management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Stored Programmes (AREA)
Description
関係を更新する対応情報管理部を備える。
比較例では、BIOSによって割り当てられるアドレス情報の範囲が、あらかじめIOデバイス毎に定められることで、IOデバイスに割り当てられるアドレス情報の変更を抑制する情報処理装置が例示される。アドレス情報は、各IOデバイスに対して重複しないように割り当てられる。以下の説明では、アドレス情報の一例として、バス番号が例示される。以下、図1〜図4を参照して比較例について説明する。
ユニット820およびPeripheral Component Interconnect(PCI)ユニット830を備える。IOユニット820およびPCIユニット830は、バスB1でCPUユニット810と接続されている。CPUユニット810、IOユニット820およびPCIユニット830等のユニットは、それぞれ1以上のIOデバイスを含むことができる。1以上のIOデバイスを含むユニットは、全体として1つのIOデバイスとみることもできる。情報処理装置800は、CPUユニット810、IOユニット820およびPCIユニット830をそれぞれ複数備えてもよい。また、情報処理装置800は、PCIユニット830の代わりに任意のIOユニットあるいはPCIユニットを接続可能である。IOユニット820およびPCIユニット830は「デバイス」の一例である。また、IOユニット820に含まれるビデオコントローラ、ハードディスクコントローラ等のIOデバイスは、「デバイス」の一例である。また、PCIユニット830のPCIスイッチおよびPCIスロットを介して接続される種々の周辺装置も「デバイス」の一例である。
デバイスに割り当てられたバス番号が変更される虞がある。
比較例では、情報処理装置800が再起動されると、OS823によって割り当てられたバス番号とは異なるバス番号がBIOS828によってIOデバイスに割り当てられる
虞があった。第1実施形態では、IOデバイスに割り当てられたバス番号が不揮発性の記憶部に保存される。BIOSが、その記憶部を参照してIOデバイスにバス番号を割り当てる事で、IOデバイスに割り当てられるバス番号の変更が抑制される。以下、図5〜図12を参照して、第1実施形態について説明する。なお、比較例と共通の構成要素については同一の符号を付し、その説明は省略される。
図6は、情報処理装置100の処理ブロックを例示する図である。図6では、CPU811、メモリ812が例示されている。図6では、さらに、メモリ812に展開された各処理ブロックが例示されている。図6では、処理ブロックとして、第1アドレス割当部161、第2アドレス割当部162、対応情報管理部163、アドレス情報取得部164および対応情報記憶部165が例示されている。例えば、図5のCPU811が図6の各処理ブロックとしてメモリ812に実行可能に展開されたコンピュータプログラムを実行する。ただし、図6のいずれかのブロックの少なくとも一部はハードウェア回路を含んでもよい。
2のアドレス情報割当部」の一例である。
処理はS204に進められる。バス番号12に記憶されているバス番号に0以外の値が含まれている場合(S203でNo)、処理はS205に進められる。ここでは、情報処理装置100の初回起動なので、バス番号12に記憶されているバス番号はすべて0となっている。そのため、処理はS204に進められる。
Interrupts(SMI)割り込みが用いられる。SMI割り込みは、例えば、情報処理装置100のCPU811をシステム管理モードに遷移させる割り込みである。S210の処理は、「第2のアドレス情報割当部によるアドレスの割り当ての完了を通知」する処理の一例である。
、S115でバス番号を読み込んだIOデバイスから情報処理装置100までの接続経路に対応する行(図11のユニット10およびデバイス11の列参照)に書き込む。S212の処理は、「対応情報管理処理」の一例である。
のIO初期化部824のそれぞれによってIOデバイスに割り当てられたバス番号がバス番号テーブル126に保存された。第1実施形態では、情報処理装置100が起動されると、BIOS125のPCIバス番号設定部125aは、IOデバイスに割り当てられたバス番号がバス番号テーブル126に保存されているか否かを判定する。そして、IOデバイスに割り当てられたバス番号がバス番号テーブル126に保存されている場合に、BIOS125のPCIバス番号設定部125aは、バス番号テーブル126を参照してバス番号をIOデバイスに割り当てた。その結果、第1実施形態では、IOデバイスの活性追加あるいは活性交換された後に情報処理装置100が再起動された場合でも、IOデバイスに割り当てられるバス番号の変更が抑制される。すなわち、情報処理装置100が再起動された場合に、情報処理装置100の停止前にBIOS125のPCIバス番号設定部125aおよびOS823のIO初期化部824のそれぞれによってIOデバイスに割り当てられたバス番号が再起動後も継続して停止前と同一のIOデバイスに割当られる。
第1実施形態では、BIOS125が、情報処理装置100に接続されたIOデバイスに割り当てられたバス番号を取得した。取得されたバス番号は、BIOS125によってバス番号テーブル126に保存された。第2実施形態では、デバイスドライバが、情報処理装置に接続されたIOデバイスに割り当てられたバス番号を取得する。また、第2実施形態では、デバイスドライバが、取得したバス番号をBIOSに通知する。通知されたバス番号は、BIOSによってバス番号テーブルに記憶される。以下、図13〜図15を参照して、第2実施形態について説明する。なお、第1実施形態と共通の構成要素については同一の符号を付し、その説明は省略される。
第1実施形態および第2実施形態では、バス番号テーブルはIOユニットのROMに保存された。第3実施形態では、情報処理装置の管理を行うコントローラにバス番号テーブルが保存される形態について説明する。情報処理装置の管理を行うコントローラは、サービスプロセッサあるいはベースボード・マネージメント・コントローラ(BMC)とも称される。以下、本明細書では、情報処理装置の管理を行うコントローラをサービスプロセッサと称する。以下、図16〜図18を参照して、第3実施形態について説明する。なお、第1実施形態と共通の構成要素については同一の符号を付し、その説明は省略される。
ROM344を備える。サービスプロセッサ340は、サーバ管理バスB2によってIOユニット320と接続されている。
えば、IPMIコマンドによってBIOS通信部344bにバス番号を通知すればよい。
以上の第1実施形態〜第3実施形態を含む実施形態に関し、更に以下の態様を開示する。
(付記1)
情報処理装置に接続されるデバイスと前記デバイスに付与されるアドレス情報との関係を記憶するアドレス情報記憶部と、
前記情報処理装置の起動時に前記アドレス情報記憶部に前記関係が記憶されている場合に前記記憶された関係にしたがって前記情報処理装置に接続されているデバイスにアドレス情報を付与し、前記情報処理装置の起動時に前記アドレス情報記憶部に前記関係が記憶されていない場合に所定の手順で前記情報処理装置に接続されているデバイスにアドレス情報を付与する第1のアドレス情報割当部と、
前記情報処理装置の稼働中に接続されたデバイスに対して、前記情報処理装置に接続済みのデバイスに付与されたアドレス情報と重複しないアドレス情報を付与する第2のアドレス情報割当部によってアドレス情報が付与されると、前記アドレス情報記憶部に記憶される、前記情報処理装置に接続されるデバイスと前記デバイスに付与されるアドレス情報との関係を更新する対応情報管理部と、
を備える情報処理装置。
(付記2)
前記対応情報管理部は、前記第2のアドレス情報割当部によるアドレスの割り当ての完了が通知されると、前記情報処理装置に接続されるすべてのデバイスから、それぞれのデバイスに付与されるアドレス情報を取得し、前記アドレス情報記憶部に記憶される前記関係を更新する、
付記1に記載の情報処理装置。
(付記3)
前記対応情報管理部は、前記第2のアドレス情報割当部によって割り当てられた前記アドレス情報が通知されると、前記アドレス情報記憶部に記憶される前記関係を更新する、
付記1に記載の情報処理装置。
(付記4)
情報処理装置に接続されるデバイスと前記デバイスに付与されるアドレス情報との関係を記憶するアドレス情報記憶部を備える情報処理装置が、
前記情報処理装置の起動時に前記アドレス情報記憶部に前記関係が記憶されている場合に前記記憶された関係にしたがって前記情報処理装置に接続されているデバイスにアドレス情報を付与し、前記情報処理装置の起動時に前記アドレス情報記憶部に前記関係が記憶されていない場合に所定の手順で前記情報処理装置に接続されているデバイスにアドレス情報を付与する第1のアドレス情報割当処理と、
前記情報処理装置の稼働中に接続されたデバイスに対して、前記情報処理装置に接続済みのデバイスに付与されたアドレス情報と重複しないアドレス情報を付与する第2のアドレス情報割当処理によってアドレス情報が付与されると、前記アドレス情報記憶部に記憶される、前記情報処理装置に接続されるデバイスと前記デバイスに付与されるアドレス情報との関係を更新する対応情報管理処理と、
を実行する情報処理方法。
(付記5)
前記対応情報管理処理は、前記第2のアドレス情報割当処理によるアドレスの割り当ての完了が通知されると、前記情報処理装置に接続されるすべてのデバイスから、それぞれのデバイスに付与されるアドレス情報を取得する処理と、前記アドレス情報記憶部に記憶される前記関係を更新する処理とを含む、
付記4に記載の情報処理方法。
(付記6)
前記対応情報管理処理は、前記第2のアドレス情報割当処理によって割り当てられた前記アドレス情報が通知されると、前記アドレス情報記憶部に記憶される前記関係を更新する、
付記4に記載の情報処理方法。
(付記7)
情報処理装置に接続されるデバイスと前記デバイスに付与されるアドレス情報との関係を記憶するアドレス情報記憶部を備える情報処理装置に、
前記情報処理装置の起動時に前記アドレス情報記憶部に前記関係が記憶されている場合に前記記憶された関係にしたがって前記情報処理装置に接続されているデバイスにアドレス情報を付与し、前記情報処理装置の起動時に前記アドレス情報記憶部に前記関係が記憶されていない場合に所定の手順で前記情報処理装置に接続されているデバイスにアドレス情報を付与する第1のアドレス情報割当処理と、
前記情報処理装置の稼働中に接続されたデバイスに対して、前記情報処理装置に接続済みのデバイスに付与されたアドレス情報と重複しないアドレス情報を付与する第2のアドレス情報割当処理によってアドレス情報が付与されると、前記アドレス情報記憶部に記憶される、前記情報処理装置に接続されるデバイスと前記デバイスに付与されるアドレス情報との関係を更新する対応情報管理処理と、
を実行させるプログラム。
(付記8)
前記対応情報管理処理は、前記第2のアドレス情報割当処理によるアドレスの割り当ての完了が通知されると、前記情報処理装置に接続されるすべてのデバイスから、それぞれのデバイスに付与されるアドレス情報を取得する処理と、前記アドレス情報記憶部に記憶される前記関係を更新する処理とを含む、
付記7に記載のプログラム。
(付記9)
前記対応情報管理処理は、前記第2のアドレス情報割当処理によって割り当てられた前
記アドレス情報が通知されると、前記アドレス情報記憶部に記憶される前記関係を更新する、
付記7に記載のプログラム。
810・・・CPUユニット
320、820・・・IOユニット
830・・・PCIユニット
824・・・IO初期化部
826・・・IO初期化完了部
125a、829・・・PCIバス番号設定部
125b、223d・・・PCIバス番号取得部
125c、344a・・・IOデバイス番号テーブル管理部
126、343a・・・IOデバイスのバス番号テーブル
161・・・第1アドレス割当部
162・・・第2アドレス割当部
163・・・対応情報管理部
164・・・アドレス情報取得部
165・・・対応情報記憶部
223e・・・PCIバス番号通知部
225b・・・PCIバス番号受信部
325a・・・サービスプロセッサ通信部
340・・・サービスプロセッサ
344b・・・BIOS通信部
Claims (3)
- 情報処理装置に接続されるデバイスと前記デバイスに付与されるアドレス情報との関係を記憶するアドレス情報記憶部と、
前記情報処理装置の起動時に前記アドレス情報記憶部に前記関係が記憶されている場合に前記記憶された関係にしたがって前記情報処理装置に接続されているデバイスにアドレス情報を付与し、前記情報処理装置の起動時に前記アドレス情報記憶部に前記関係が記憶されていない場合に所定の手順で前記情報処理装置に接続されているデバイスにアドレス情報を付与する第1のアドレス情報割当部と、
前記情報処理装置の稼働中に接続されたデバイスに対して、前記情報処理装置に接続済みのデバイスに付与されたアドレス情報と重複しないアドレス情報を付与する第2のアドレス情報割当部によってアドレス情報が付与されると、前記アドレス情報記憶部に記憶される、前記情報処理装置に接続されるデバイスと前記デバイスに付与されるアドレス情報との関係を更新する対応情報管理部と、を備え、
前記対応情報管理部は、前記第2のアドレス情報割当部によるアドレスの割り当ての完了が通知されると、前記情報処理装置に接続されるすべてのデバイスから、それぞれのデバイスに付与されるアドレス情報を取得し、前記アドレス情報記憶部に記憶される前記関係を更新する、
情報処理装置。 - 情報処理装置に接続されるデバイスと前記デバイスに付与されるアドレス情報との関係を記憶するアドレス情報記憶部を備える情報処理装置が、
前記情報処理装置の起動時に前記アドレス情報記憶部に前記関係が記憶されている場合に前記記憶された関係にしたがって前記情報処理装置に接続されているデバイスにアドレス情報を付与し、前記情報処理装置の起動時に前記アドレス情報記憶部に前記関係が記憶されていない場合に所定の手順で前記情報処理装置に接続されているデバイスにアドレス情報を付与する第1のアドレス情報割当処理と、
前記情報処理装置の稼働中に接続されたデバイスに対して、前記情報処理装置に接続済みのデバイスに付与されたアドレス情報と重複しないアドレス情報を付与する第2のアドレス情報割当処理によってアドレス情報が付与されると、前記アドレス情報記憶部に記憶される、前記情報処理装置に接続されるデバイスと前記デバイスに付与されるアドレス情
報との関係を更新する対応情報管理処理と、を実行し、
前記対応情報管理処理は、前記第2のアドレス情報割当処理によるアドレスの割り当ての完了が通知されると、前記情報処理装置に接続されるすべてのデバイスから、それぞれのデバイスに付与されるアドレス情報を取得し、前記アドレス情報記憶部に記憶される前記関係を更新する、
情報処理方法。 - 情報処理装置に接続されるデバイスと前記デバイスに付与されるアドレス情報との関係を記憶するアドレス情報記憶部を備える情報処理装置に、
前記情報処理装置の起動時に前記アドレス情報記憶部に前記関係が記憶されている場合に前記記憶された関係にしたがって前記情報処理装置に接続されているデバイスにアドレス情報を付与し、前記情報処理装置の起動時に前記アドレス情報記憶部に前記関係が記憶されていない場合に所定の手順で前記情報処理装置に接続されているデバイスにアドレス情報を付与する第1のアドレス情報割当処理と、
前記情報処理装置の稼働中に接続されたデバイスに対して、前記情報処理装置に接続済みのデバイスに付与されたアドレス情報と重複しないアドレス情報を付与する第2のアドレス情報割当処理によってアドレス情報が付与されると、前記アドレス情報記憶部に記憶される、前記情報処理装置に接続されるデバイスと前記デバイスに付与されるアドレス情報との関係を更新する対応情報管理処理と、を実行させ、
前記対応情報管理処理は、前記第2のアドレス情報割当処理によるアドレスの割り当ての完了が通知されると、前記情報処理装置に接続されるすべてのデバイスから、それぞれのデバイスに付与されるアドレス情報を取得し、前記アドレス情報記憶部に記憶される前記関係を更新する、
プログラム。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014116731A JP6331724B2 (ja) | 2014-06-05 | 2014-06-05 | 情報処理装置、情報処理方法およびプログラム |
US14/722,204 US9672166B2 (en) | 2014-06-05 | 2015-05-27 | Address information management apparatus and method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014116731A JP6331724B2 (ja) | 2014-06-05 | 2014-06-05 | 情報処理装置、情報処理方法およびプログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015230600A JP2015230600A (ja) | 2015-12-21 |
JP6331724B2 true JP6331724B2 (ja) | 2018-05-30 |
Family
ID=54769679
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014116731A Expired - Fee Related JP6331724B2 (ja) | 2014-06-05 | 2014-06-05 | 情報処理装置、情報処理方法およびプログラム |
Country Status (2)
Country | Link |
---|---|
US (1) | US9672166B2 (ja) |
JP (1) | JP6331724B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6089835B2 (ja) * | 2013-03-19 | 2017-03-08 | 富士通株式会社 | 情報処理装置及び制御方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08106428A (ja) * | 1994-10-04 | 1996-04-23 | Fujitsu Ltd | Cpuシステム |
US5835760A (en) * | 1995-10-13 | 1998-11-10 | Texas Instruments Incorporated | Method and arrangement for providing BIOS to a host computer |
JPH11328088A (ja) * | 1998-05-13 | 1999-11-30 | Nec Eng Ltd | Scsi idアサイン方法、scsiインタフェース、及びscamプログラムを記録した記録媒体 |
US8631221B2 (en) * | 2008-02-22 | 2014-01-14 | Cisco Technology, Inc. | Method and apparatus for allocating host memory for a memory-less add-on devices |
JP5180729B2 (ja) | 2008-08-05 | 2013-04-10 | 株式会社日立製作所 | 計算機システム及びバス割当方法 |
US8738816B2 (en) * | 2010-10-30 | 2014-05-27 | Lsi Corporation | Management of detected devices coupled to a host machine |
-
2014
- 2014-06-05 JP JP2014116731A patent/JP6331724B2/ja not_active Expired - Fee Related
-
2015
- 2015-05-27 US US14/722,204 patent/US9672166B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US9672166B2 (en) | 2017-06-06 |
JP2015230600A (ja) | 2015-12-21 |
US20150356032A1 (en) | 2015-12-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN110083494B (zh) | 在多核心环境中管理硬件错误的方法和装置 | |
US10423425B2 (en) | System and method for runtime update of ESRT table for hot-pluggable disks | |
JP4841632B2 (ja) | ロジカル・パーティションにプロセッサを割り当てるための方法、装置、およびプログラム | |
JP4934642B2 (ja) | 計算機システム | |
US9910664B2 (en) | System and method of online firmware update for baseboard management controller (BMC) devices | |
JP4487920B2 (ja) | ブート制御方法および計算機システム並びにその処理プログラム | |
US10990415B2 (en) | Disk management method and apparatus in ARM device and ARM device | |
TW201610850A (zh) | 用於管理電腦系統中之基本輸入輸出系統組態之方法、管理裝置、及電腦可讀取媒體 | |
JP5216336B2 (ja) | 計算機システム、管理サーバ、および、不一致接続構成検知方法 | |
EP2942712A1 (en) | Server control method and server control device | |
US20120042307A1 (en) | System and method for creating memory interface of computing device | |
US10482049B2 (en) | Configuring NVMe devices for redundancy and scaling | |
JP5195756B2 (ja) | Pciデバイスのi/o空間要求抑止方法 | |
JP6515462B2 (ja) | 情報処理装置、情報処理装置の設定方法及び設定プログラム | |
JP6331724B2 (ja) | 情報処理装置、情報処理方法およびプログラム | |
JP6745405B2 (ja) | ストレージシステム及びマッピング方法 | |
JP2011204077A (ja) | 情報処理装置、リソース割り当て方法、およびリソース割り当てプログラム | |
WO2013136457A1 (ja) | 仮想計算機システム、情報保存処理プログラム及び情報保存処理方法 | |
JP2007323142A (ja) | 情報処理装置およびその制御方法 | |
JP6331505B2 (ja) | 起動制御装置、起動制御方法、及び起動制御プログラム | |
JP7184424B2 (ja) | 更新処理装置、更新処理方法、及びプログラム | |
JP2012103999A (ja) | メモリエラーによるシステム停止を軽減するためのメモリ制御方法 | |
US20120284711A1 (en) | Method and Arrangement for Configuring a Resource for a Virtual Runtime Environment | |
JP2018124618A (ja) | 情報処理装置、制御プログラム、及び制御方法 | |
JP2018116417A (ja) | 情報処理装置および管理プログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170309 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180112 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180123 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180322 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180403 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180416 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6331724 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |