JP2014021540A - ディジタルシグナルプロセッサシステム、ディジタルシグナルプロセッサシステム起動装置およびディジタルシグナルプロセッサのブート方法 - Google Patents

Abstract

【課題】互換性のない複数種のＤＳＰカードを用いると、プログラム更新のコストが高い。
【解決手段】一実施形態によれば、複数のＤＳＰＩＣの各ＤＳＰ種別の情報およびＤＳＰ種別間で実行の互換性のない複数種類の実行プログラムを対応付けしたデータファイルをＤＳＰ種別毎に記憶する記録媒体１３と、記録媒体１３のデータファイルがロードされる記憶装置２０、内部メモリ２１を持つＤＳＰ２３およびバスブリッジ２７を有するＤＳＰカード１１と、このＤＳＰカード１１と同じ構成のＤＳＰカード１２と、ＤＳＰカード１１、１２へ記録媒体１３からのデータファイルを送信するホストＣＰＵ１５と、ホストＣＰＵ１５に、何れかのＤＳＰカード１１、１２上のＤＳＰ２３、３３のＤＳＰ種別に対応するデータファイルおよびＤＳＰ２３、３３への起動開始指令を送信させる遠隔端末１９とを備えるＤＳＰシステム１が提供される。
【選択図】図１

Description

一実施形態はディジタルシグナルプロセッサ（ＤＳＰ）システム、ディジタルシグナルプロセッサシステム起動装置およびディジタルシグナルプロセッサのブート方法に関する。

複数枚のＤＳＰカードを搭載した産業用機器などは、機器の出荷前や出荷後、ＤＳＰカード上のフラッシュＲＯＭのプログラムを更新する場合が存在する。一枚のＤＳＰカードは複数のＤＳＰと、外部メモリと、プログラム格納用のフラッシュＲＯＭとを持つ。複数枚のＤＳＰカード上の各ＤＳＰのプログラムは、各ＤＳＰカードのフラッシュＲＯＭに格納されており、各ＤＳＰは起動時に自身が実行するプログラムを読込み、処理を開始する。従来、ＤＳＰ内部メモリを有効に活用できるＤＳＰシステム及びそのブート方法が知られている（例えば特許文献１参照）。起動時間を短縮させるディジタルシグナルプロセッサ制御装置システムが知られている（例えば特許文献２参照）。

ＤＳＰ実行プログラムを変更するためにはフラッシュＲＯＭの更新が必須である。ＤＳＰの内部メモリのメモリ容量は不足している。ＤＳＰは信号処理プログラムとフラッシュＲＯＭ更新制御プログラムとの両方を同時に内蔵することができない。専用のフラッシュＲＯＭ書込み用装置を用いる必要がある等、容易にプログラム更新ができない。

特開２００７−１０２５４４号公報 特開２００４−８６４１６号公報 特開２０１０−２７７３６１号公報

ＡＮＳＩ／ＶＩＴＡ １．１−１９９７，ＶＭＥ６４ Ｅｘｔｅｎｓｉｏｎｓ

しかし、ＤＳＰはＣＰＵのように基本ソフトウェア（以下、ＯＳと呼ぶ）を利用できないため、ＤＳＰカード毎にＲＯＭブートを実行しなければならない。互いに互換性のないデータファイルをカード種別毎に選択し、千枚以上のＤＳＰカード基板を人が個別にブートすることは到底できないか、あるいは極めて作業効率が悪い。例えば製造時期の異なる２種類のＤＳＰカードにはそれぞれ新旧別個のハードウェアのＤＳＰＩＣが実装されており、これらのＤＳＰカード間ではＤＳＰの実行プログラムの互換性がない。互いに互換性のないＤＳＰカードが混在している場合、各ＤＳＰカードのＲＯＭデータをこれらのＤＳＰカードのカード種別に応じて選択して書替えること、及び複数枚のＤＳＰカードをそれぞれブートすることは容易でない。

このような課題を解決するため、一実施形態によれば、複数のＤＳＰＩＣの各プロセッサ種別の情報およびこれらのプロセッサ種別間で実行の互換性のない複数種類の実行プログラムを対応付けしたデータファイルを前記プロセッサ種別毎に記憶する記録媒体と、この記録媒体の前記データファイルがロードされる記憶装置、この記憶装置の前記実行プログラムを取込む内部メモリを持つＤＳＰ、およびこれらの記憶装置及びＤＳＰにバス接続されたバスブリッジをそれぞれが有する複数枚のＤＳＰカードと、これらのＤＳＰカードへ前記記録媒体からの前記データファイルを送信するホストＣＰＵと、このホストＣＰＵに何れかのＤＳＰカード上の前記ＤＳＰの前記プロセッサ種別に対応する前記データファイルおよび前記ＤＳＰへの起動開始指令を送信させる遠隔端末と、を備えるディジタルシグナルプロセッサシステムが提供される。

また、別の一実施形態によれば、複数のＤＳＰＩＣの各プロセッサ種別の情報およびこれらのプロセッサ種別間で実行の互換性のない複数種類の実行プログラムを対応付けしたデータファイルを前記プロセッサ種別毎に記憶する記録媒体と、この記録媒体の前記データファイルがロードされる記憶装置、この記憶装置の前記実行プログラムを取込む内部メモリを持つＤＳＰ、およびこれらの記憶装置及びＤＳＰにバス接続されたバスブリッジをそれぞれが有する複数枚のＤＳＰカードと、前記ＤＳＰカードに対してこのＤＳＰカード上の前記ＤＳＰの前記プロセッサ種別に対応する前記データファイルおよび前記ＤＳＰへの起動開始指令を送信するホストＣＰＵと、を備えるディジタルシグナルプロセッサ起動装置が提供される。

また、別の一実施形態によれば、複数のＤＳＰＩＣの各プロセッサ種別の情報およびこれらのプロセッサ種別間で実行の互換性のない複数種類の実行プログラムを対応付けしたデータファイルを前記プロセッサ種別毎に記憶する記録媒体を設けるステップと、複数枚のＤＳＰカード上の記憶装置に対して、これらのＤＳＰカード上のＤＳＰの前記プロセッサ種別に対応する前記データファイルを前記記録媒体よりロードするステップと、各ＤＳＰカード上の前記ＤＳＰに対して起動開始指令を送り、前記ＤＳＰを前記データファイルによって起動させるステップと、を備えるディジタルシグナルプロセッサのブート方法が提供される。

一実施形態に係るディジタルシグナルプロセッサシステムの構成図である。 （ａ）、（ｂ）は一実施形態に係るディジタルシグナルプロセッサシステムの複数のＤＳＰが用いるデータファイルのファイル構造例を示す図である。 一実施形態に係るディジタルシグナルプロセッサシステムのＤＳＰカード上のＤＳＰのブート手順を説明するためのフローチャートである。 一実施形態に係るディジタルシグナルプロセッサシステムのＤＳＰカード上の別のＤＳＰのブート手順を説明するためのフローチャートである。 一実施形態に係るディジタルシグナルプロセッサシステムのホストＣＰＵのブート制御手順を説明するためのフローチャートである。 実施形態に係るディジタルシグナルプロセッサシステムの遠隔端末のブート制御手順を説明するためのフローチャートである。

以下、実施の形態に係るディジタルシグナルプロセッサシステム、ディジタルシグナルプロセッサシステム起動装置およびディジタルシグナルプロセッサのブート方法について、図１乃至図６を参照しながら説明する。尚、各図において同一箇所については同一の符号を付すとともに、重複した説明は省略する。

図１は一実施形態に係るディジタルシグナルプロセッサシステムの構成図である。ＤＳＰシステム１はそれぞれＮ個のＤＳＰを搭載したＭ枚のＤＳＰカードによって演算実行される信号処理システムである。これらのＤＳＰカードはカード上のフラッシュＲＯＭから信号処理演算用の実行プログラムを読込み、ディジタルフィルタ処理やＦＦＴ処理などの信号処理演算を行う。同図はＭが２の例を示しており、ＤＳＰシステム１は、それぞれ新バージョンの実行プログラムで動作するＮ個のＤＳＰＩＣを有するＤＳＰカード１１と、それぞれ古いバージョンの実行プログラムで動作するＮ個のＤＳＰＩＣを有するＤＳＰカード１２とを混在させて備えている。ＤＳＰシステム１は、ＤＳＰカード１１、１２上の各ＤＳＰＩＣ用の実行プログラムをこれらの２種類のカード種別に応じて書替えし、これらのＤＳＰカード１１、１２上の全てのＤＳＰＩＣを遠隔的にリブート（再起動）可能になっている。

ＤＳＰシステム１は、２種類のＤＳＰＩＣの各プロセッサ種別の情報（以下、ＤＳＰ種別情報と言う）およびこれらのＤＳＰ種別間で実行の互換性のない２種類の実行プログラムを対応付けしたデータファイルをＤＳＰ種別毎に記憶する記録媒体１３を備えている。ＤＳＰ種別とは、物理的に異なるハードウェアを持つＤＳＰＩＣ（ＤＳＰ＿Ａと表記されたもの）及びＤＳＰＩＣ（ＤＳＰ＿Ｂと表記されたもの）を言い、例えば製造時期の異なる新旧２種類のＤＳＰＩＣを指す。実行プログラムとは信号処理の演算手順を記述したプログラムを言う。互換性のない２種類の実行プログラムは新旧２種類のバージョンの異なる実行プログラムであり、ＤＳＰ＿Ａ用のプログラム及びＤＳＰ＿Ｂ用のプログラムを指す。

更にＤＳＰシステム１は、ＤＳＰカード１１、１２をバス接続するＶＭＥバス１４と、これらのＤＳＰカード１１、１２へ記録媒体１３からのデータファイルを送信するホストＣＰＵ１５と、このホストＣＰＵ１５のデータ領域としてのメモリ１６及びホストＣＰＵ１５を搭載したＣＰＵカード１７と、このＣＰＵカード１７に接続されたネットワーク１８と、ネットワーク１８を介してこのホストＣＰＵ１５にＤＳＰカード１１上のＤＳＰ２３及びＤＳＰカード１２上のＤＳＰ３３の何れかのＤＳＰ種別に対応するデータファイルおよびＤＳＰ２３、３３への起動開始指令を送信させる遠隔端末１９とを備えている。

記録媒体１３はプログラムデータファイル（データファイル）を記録したＣＤ−ＲＯＭあるいはＤＶＤである。図２（ａ）はＤＳＰ＿Ａ（１）〜ＤＳＰ＿Ａ（Ｎ）が用いるプログラムデータファイルのファイル構造例を示す図である。既述の用語はそれらと同じ用語を表す。同図に示すように、ＤＳＰ＿Ａ用のプログラムデータファイル４０は、起動プログラムであるイニシャルプログラムローダ（Ｉｎｉｔｉａｌ Ｐｒｏｇｒａｍ Ｌｏａｄｅｒ［以下、ＩＰＬと言う］）部４１と、Ｎ個のＤＳＰ用の各実行ファイル４２とを有する。このＩＰＬ部４１はある一定のバイト数から構成されるブート用制御プログラムを有する。ブート用制御プログラムはＤＳＰメーカが提供するプログラムを用いる。ＩＰＬ部４１は数バイトの空き領域４３を持つ。その空き領域４３に、プログラムに対応するＤＳＰ種別を示したテキストデータが予め書込まれている。テキストデータとは"ＡＤＳＰ−ＤＳＰ−Ａ"というアスキー文字列を言う。ＤＳＰ種別がＤＳＰ＿Ａであることを示す情報が埋込まれている。

図２（ｂ）はＤＳＰ＿Ｂ（１）〜ＤＳＰ＿Ｂ（Ｎ）が用いるプログラムデータファイルのファイル構造例を示す図である。同様にＤＳＰ＿Ｂ用のプログラムデータファイル４４は、ＩＰＬ部４５と、Ｎ個の他のＤＳＰ用の実行ファイル４６とを有する。ＩＰＬ部４５も一定バイト数のブート用制御プログラムを格納しており、数バイトの空き領域４７を持つ。この空き領域４７に"ＡＤＳＰ−ＤＳＰ−Ｂ"というアスキー文字列が予め書込まれている。これらのＤＳＰ＿Ａ用のＩＰＬ部４１とＤＳＰ＿Ｂ用のＩＰＬ部４５とはそれぞれ互換性を有しておらず、ＤＳＰ＿Ａ用の実行ファイル４６とＤＳＰ＿Ｂ用の実行ファイル４２ともそれぞれ互換性を有していない。ＤＳＰ＿Ａ（１）〜Ａ（Ｎ）と、ＤＳＰ＿Ｂ（１）〜Ｂ（Ｎ）とは与えられた演算を実行する点で同じであるが、ＤＳＰ＿Ａ（１）〜Ａ（Ｎ）及びＤＳＰ＿Ｂ（１）〜Ｂ（Ｎ）のハードウェア構造は異なっているため、ＤＳＰ＿Ａ及びＤＳＰ＿Ｂのうちの何れか一方用のプログラムデータファイルを他方は解釈実行できないものである。

図１の一枚目のＤＳＰカード１１は記録媒体１３のデータファイルがロードされる外部記憶装置２０（記憶装置）と、それぞれ内部メモリ２１及びＤＭＡコントローラ２２を持つＮ個（Ｎは例えば５）のＤＳＰ（ＤＳＰ＿Ａ）２３と、各ＤＭＡコントローラ２２に接続される第１のデータバス２４と、この第１のデータバス２４、外部記憶装置２０に接続される第２のデータバス２５及び第３のデータバス２６にそれぞれ接続されたバスプロトコル変換機能部２７（バスブリッジ）と、このバスプロトコル変換機能部２７に第３のデータバス２６を介して接続されたフラッシュＲＯＭ２８とを備えている。

外部記憶装置２０はＤＲＡＭであり、ページメモリのような大容量の記憶領域を有する。各ＤＳＰ２３の内部メモリ２１は小容量の記憶領域を有する。ＤＭＡコントローラ２２はＤＭＡ転送によって外部記憶装置２０の実行プログラムをこの内部メモリ２１に取込む。ＤＳＰ＿Ａ（１）〜ＤＳＰ＿Ａ（Ｎ）はＮ個のＤＳＰ２３を表す。

バスプロトコル変換機能部２７はバス幅やデータ転送単位が異なるデータバス２４、２５、２６及びＶＭＥバス１４の間で、これらのバスのプロトコルに応じてデータをプロトコル変換して転送するバスブリッジとして機能し、ＶＭＥインターフェース機能も併せ持つ。

バスプロトコル変換機能部２７はＤＳＰカード１１のカード種別を識別するためのレジスタ値を保持するレジスタ２９を有する。ＤＳＰカード１１のカード種別と、ＤＳＰカード１２のカード種別とで異なる固有なレジスタ値をレジスタ２９は保持する。このレジスタ２９には非特許文献１において定義されたＣＲ／ＣＳＲ（Ｃｏｎｆｉｇｕｒａｔｉｏｎ ＲＯＭ ａｎｄ Ｃｏｎｔｒｏｌ Ｓｔａｔｕｓ Ｒｅｇｉｓｔｅｒ）レジスタが用いられる。ＶＭＥバス１４によってホストＣＰＵ１５がＤＳＰカード１１、１２及びこのホストＣＰＵ１５間の共有メモリ空間で一連のアドレスを割付けする。一連のアドレスにホストＣＰＵ１５がアクセス可能にされている。レジスタ２９への値の書込み及びレジスタ２９からの値の読出しはバスプロトコル変換機能部２７、各ＤＳＰ２３、及びホストＣＰＵ１５によって行われる。

フラッシュＲＯＭ２８の本来の機能は、各ＤＳＰ２３の信号処理用の実行プログラムを保持することである。各実行プログラムはＤＳＰカード１１が起動された後、各ＤＭＡコントローラ２２によりそれぞれの内部メモリ２１へ転送されるようにされている。起動後、各ＤＳＰ２３は、内部メモリ２１に記憶された実行プログラムの計算命令に従って割当てられたＤＳＰソフトウェアの演算処理を行うようになっている。ＤＳＰカード１１は、同一種のＤＳＰ２３、及び複数個のＤＳＰＩＣから構成されていることから、ブート対象のＤＳＰ２３は１個又は複数Ｎ個存在する。

二枚目のＤＳＰカード１２は、記録媒体１３のデータファイルがロードされる外部記憶装置３０（記憶装置）と、それぞれ内部メモリ３１及びＤＭＡコントローラ３２を持つＮ個のＤＳＰ（ＤＳＰ＿Ｂ）３３と、各ＤＭＡコントローラ３２に接続されるデータバス３４と、データバス３４、３５、３６にそれぞれ接続されたバスプロトコル変換機能部３７と、このバスプロトコル変換機能部３７にデータバス３６を介して接続されたフラッシュＲＯＭ３８とを備えている。このバスプロトコル変換機能部３７はレジスタ３９を有し、このレジスタ３９はＤＳＰカード１２のカード種別を識別するためのレジスタ値を保持する。レジスタ３９への値の書込み及びレジスタ３９からの値の読出しはバスプロトコル変換機能部３７、各ＤＳＰ３３、及びホストＣＰＵ１５によって行われる。ＤＳＰ＿Ｂ（１）〜ＤＳＰ＿Ｂ（Ｎ）はＮ個のＤＳＰ３３を表す。

ＤＳＰカード１１、１２はともに図示しない同一のＶＭＥバックプレーン上のスロットに別々に挿込まれ、これらのカード間でこのＶＭＥバックプレーンを共有している。ＶＭＥバックブレーンとは、箱形のシャーシの背面側に設けられプレーン面上にＶＭＥバス１４を布線して成る背板を言う。バックプレーンには複数本のピンが設けられている。これらのピンによる論理値をＤＳＰカード１１上のバスプロトコル変換機能部２７とＤＳＰカード１２上のバスプロトコル変換機能部３７が読込み、バスプロトコル変換機能部２７、３７はそれぞれバックプレーン上でのＤＳＰカード１１、１２の物理的なスロット位置情報を取得可能になっている。

ＶＭＥバス１４は複数のスロット間を接続するバスである。ＶＭＥバス１４はＤＳＰカード１１、１２のメモリ資源を用いてこれらのメモリ資源どうしでＶＭＥ共有メモリ空間を構築し、このメモリ空間アドレスを、ＤＳＰカード１１、１２及びホストＣＰＵ１５へ参照可能にしている。

ホストＣＰＵ１５はＶＭＥバス１４からバスプロトコル変換機能部２７が読出したレジスタ２９の値をＤＳＰカード１１に固有なカード種別情報として収集する。ホストＣＰＵ１５はＶＭＥバス１４からバスプロトコル変換機能部３７が読出したレジスタ３９の値をＤＳＰカード１２に固有なカード種別情報として収集する。ホストＣＰＵ１５は収集したカード種別情報を遠隔端末１９へ通知する。また、このホストＣＰＵ１５はＶＭＥバス１４からＤＳＰカード１１のスロット位置情報と、ＤＳＰカード１２のスロット位置情報とを集める。ホストＣＰＵ１５は各スロット位置情報及びレジスタ値によって、ＶＭＥ規格に準拠した重複のないアドレス割付けを行う。ホストＣＰＵ１５はスロット毎に異なる開始アドレスを持つベースアドレス値を割当てる等によって共通のメモリ空間をＤＳＰカード１１、１２に参照可能にさせている。

ＣＰＵカード１７はＤＳＰカード１１、１２が挿込まれた２つのスロットとは異なる別スロットに挿込まれた状態でＶＭＥバス１４にバス接続されている。ホストＣＰＵ１５は記録媒体１３からのデータファイルをＤＳＰカード１１、１２へ送信する。メモリ１６は例えばＲＡＭディスクであり、ホストＣＰＵ１５のデータ領域としてメモリ空間をこのホストＣＰＵ１５に提供している。メモリ１６にはホストＣＰＵ１５用のＯＳ及び遠隔端末１９との通信用のアプリケーションプログラムを記憶している。ネットワーク１８はＬＡＮ（ｌｏｃａｌ ａｒｅａ ｎｅｔｗｏｒｋ）である。

遠隔端末１９は例えばパソコンである。遠隔端末１９は記録媒体１３からファイルを読出すためのメディア再生装置を内蔵し又は外付けしている。遠隔端末１９は各バスプロトコル変換機能部２７、３７およびホストＣＰＵ１５を介して各カード種別情報を収集する。遠隔端末１９は収集したカード種別情報により、ＤＳＰカード１１上のＤＳＰ２３及びＤＳＰカード１２上のＤＳＰ３３のうちの何れかに対応するＤＳＰ種別を持つプログラムデータファイルを記録媒体１３から選択するようにしている。

また、遠隔端末１９はホストＣＰＵ１５から、どのスロットにどのカード種別のＤＳＰカード１１、１２が挿さっているか、及びどのスロットが空いているかという情報を収集する。遠隔端末１９は複数のスロット番号と、カード属性情報とを対応付けした一覧表１０を生成する。カード属性情報とはＤＳＰカード１１、１２及びＣＰＵカード１７のカード種別を表す情報、あるいはカードが挿さっていないカード無しを表す情報を言う。一覧表１０とはパソコンＲＡＭに生成されるテーブルデータである。一覧表１０をＤＳＰシステム１の起動後に遠隔端末１９が作成する。

また、ＤＳＰ起動装置２（実施の形態に係るディジタルシグナルプロセッサ起動装置）は、上記記録媒体１３と、上記ＤＳＰカード１１、１２と、上記ホストＣＰＵ１５とを備えて構成される。

また、本実施形態に係るディジタルシグナルプロセッサのブート方法は、上記記録媒体１３を設けるステップと、ＤＳＰカード１１上の外部記憶装置２０及びＤＳＰカード１２上の外部記憶装置３０に対して、ＤＳＰ２３又はＤＳＰ３３のＤＳＰ種別に対応するプログラムデータファイルをこの記録媒体１３よりロードするステップと、ＤＳＰカード１１上のＤＳＰ２３、ＤＳＰカード１２上のＤＳＰ３３に対して起動開始指令を送り、各ＤＳＰ２３及び各ＤＳＰ３３このプログラムデータファイルによって起動させるステップとをＤＳＰシステム１が実行するものである。プログラムデータファイルをロードするステップでは、各ＤＳＰカード１１、１２のカード種別情報を収集するステップと、カード種別情報に対応するＤＳＰ２３又はＤＳＰ３３のＤＳＰ種別を持つプログラムデータファイルを選択するステップとをＤＳＰシステム１が実行する。

本実施形態に係るブート方法は、プロセッサ内部にプログラム及びデータ格納用内部メモリ２１、３１を持つＤＳＰ２３、３３にあって、予めＤＳＰ２３、３３内で実行される実行プログラムが、遠隔端末１９、もしくはホストＣＰＵ１５によって揮発性の外部記憶装置２０、３０にロードされたプログラムデータファイルを用いて行われる方法である。このブート方法は、遠隔端末１９、もしくはホストＣＰＵ１５から出力された起動開始指令を元に、複数５個のＤＳＰ２３及び５個のＤＳＰ３３を協調的かつ一斉に再起動する。また、このブート方法は、ホストＣＰＵ１５がＤＳＰカード１１、１２上のＤＳＰ種別を、直接ＶＭＥバス１４を介して収集することにより、ＤＳＰ種別に対応したプログラムデータファイルを自動判別することを可能としている。

上述の構成の本実施形態に係るディジタルシグナルプロセッサシステムのＤＳＰカード１１、１２内における再起動の動作例について、図３から図６を参照して詳細に説明する。以下、ＤＳＰカード１１上のＮ個のＤＳＰ２３のうち、先頭のＤＳＰ２３をＤＳＰ＿Ａ（１）と呼び、及び２個目からＮ個目のＤＳＰ２３をそれぞれＤＳＰ＿Ａ（２）からＤＳＰ＿Ａ（Ｎ）と呼ぶことがある。ＤＳＰカード１２上の先頭のＤＳＰ３３をＤＳＰ＿Ｂ（１）と呼び、２個目からＮ個目のＤＳＰ３３をそれぞれＤＳＰ＿Ｂ（２）からＤＳＰ＿Ｂ（Ｎ）と呼ぶことがある。

［１］ＤＳＰ＿Ａ（２）〜ＤＳＰ＿Ａ（Ｎ）及びＤＳＰ＿Ｂ（２）〜ＤＳＰ＿Ｂ（Ｎ）のブート方法
図３は本実施形態に係るＤＳＰシステム１が対象とするＤＳＰカード１１上のＤＳＰ＿Ａ（２）のブート手順を説明するためのフローチャートである。電源が投入された後、ステップＡ１においてＤＳＰ＿Ａ（２）は、図１（１）に示すとおりフラッシュＲＯＭ２８からプログラムをロードして内部メモリ２１に取込みして起動する。ステップＡ２において、ＤＳＰ＿Ａ（２）は起動した後、ＤＳＰ＿Ａ（１）が発行する起動指令の受信を待つ（ＮＯルート参照）。このとき、ＤＳＰ＿Ａ（２）〜ＤＳＰ＿Ａ（Ｎ）は何れもデータバス２４及び外部記憶装置２０へアクセスしない。

ステップＡ２において、図１（６）に示すとおり、ＤＳＰ＿Ａ（１）が出力した起動指令をＤＳＰ＿Ａ（２）が受信した場合、ＹＥＳルートを通り、ステップＡ３において、ＤＭＡコントローラへ転送アドレスとそのサイズを指定する。

更に、ステップＡ４において、ＤＳＰ＿Ａ（２）は読込んだプログラム先頭番地に実行を移すため、内蔵ＤＭＡコントローラ２２の転送完了割込みベクタを内部メモリ２１の先頭番地に設定する。

以上の準備が終わったら、ステップＡ５において、ＤＳＰ＿Ａ（２）はＤＭＡコントローラ２２を起動し、ＤＳＰ＿Ａ（２）を停止状態にする。このステップＡ５においてＤＭＡコントローラ２２は、設定に従って内部メモリ２１へプログラムの転送を行う。最後にステップＡ６において、ＤＳＰ＿Ａ（２）はＤＭＡ転送完了割込みを受けると、内部メモリ２１の先頭アドレスを実行する。プログラムの再起動が実施される。

また、ＤＳＰカード１１上のＤＳＰ＿Ａ（３）〜ＤＳＰ＿Ａ（Ｎ）のブート方法も、図３のＤＳＰ＿Ａ（２）のブート方法と同じである。ＤＳＰカード１２上のＤＳＰ＿Ｂ（２）〜ＤＳＰ＿Ｂ（Ｎ）のブート方法もＤＳＰ＿Ａ（２）のブート方法と同じである。

［２］ＤＳＰ＿Ａ（１）及びＤＳＰ＿Ｂ（１）のブート方法
ＤＳＰカード１１の先頭のＤＳＰ２３、即ちＤＳＰ＿Ａ（１）のブート方法を図４に示す。

図４は本実施形態のＤＳＰシステム１が対象とするＤＳＰ＿Ａ（１）のブート手順を説明するためのフローチャートである。

電源投入後、ステップＢ１において、ＤＳＰ＿Ａ（１）は、図１（１）に示すとおりフラッシュＲＯＭ２８からプログラムをロードしてこのプログラムにより起動する。起動後、ステップＢ２においてＤＳＰ＿Ａ（１）は、ホストＣＰＵ１５を経由した遠隔端末１９が発行する起動指令を待つ（ＮＯルート参照）。このステップＢ２では、ＤＳＰ＿Ａ（１）はデータバス２４及び外部記憶装置２０へアクセスしない。

一方ステップＢ２でのＤＳＰ＿Ａ（１）が待機中、遠隔端末１９は、次の２つの方法により、ＤＳＰ用プログラムをＤＳＰカード１１内の外部記憶装置２０にロードする。

（Ｉ）図１（４）に示すとおり、遠隔端末１９は一旦ホストＣＰＵ１５にプログラムを転送した後、ホストＣＰＵ１５に対して起動指令を出力する。ホストＣＰＵ１５は図１（５）に示すとおり、ＶＭＥバス１４を経由してＤＳＰカード１１内の外部記憶装置２０にプログラムをロードする。次にバスプロトコル変換機能部２７により、ホストＣＰＵ１５は、ＤＳＰカード１１の外部記憶装置２０や、ＤＳＰカード１１の内部バスであるデータバス２４、２５、２６を意識せず、ホストＣＰＵ１５自身が属するＶＭＥバス１４を用いてプログラムの転送を行う。

（ＩＩ）遠隔端末１９は、プログラムのロードが完了した時点で、ホストＣＰＵ１５を経由してＤＳＰ＿Ａ（１）へ起動指令を出力する。図４のステップＢ２においてＤＳＰ＿Ａ（１）が起動指令を受信した場合、ＹＥＳルートを通り、ステップＢ３からステップＢ６の繰返しループ処理を行う。

繰返しループ処理ではＤＳＰ＿Ａ（１）は、ＤＳＰ個数Ｎを最大値とする繰返し変数ｉをＮにセットし（ステップＢ３）、ＤＳＰ＿Ａ（ｉ）が再ブート対象のＤＳＰであるかどうかを判定し（ステップＢ４）、ＤＳＰ＿Ａ（ｉ）が再ブート対象のＤＳＰである場合、ＹＥＳルートを通り、ＤＳＰ＿Ａ（１）はＤＳＰ＿Ａ（ｉ）に対して起動指令を発行する（ステップＢ５）。ＤＳＰ＿Ａ（１）は"１"と付されたルートを通り、繰返し変数ｉを減らして、ステップＢ４の処理を行う。また、ステップＢ４においてＤＳＰ＿Ａ（ｉ）が再ブート対象のＤＳＰでない場合、ＮＯルートを通り、ＤＳＰ＿Ａ（１）は繰返し変数ｉを減らして（ステップＢ６）、ステップＢ４の処理を行う。また、ステップＢ６では、ＤＳＰ＿Ａ（１）は繰返し変数ｉを減らした後の繰返し変数ｉの値を各i値において１に達したかどうかを判定しており、繰返し変数ｉが１になると、繰返しループ処理を抜ける。

ステップＢ３からステップＢ６の繰返しループ処理により図１（７）に示すとおり、ＤＳＰ＿Ａ（１）はＤＳＰカード１１内の他のＤＳＰ＿Ａ（２）〜ＤＳＰ＿Ａ（Ｎ）へ宛ててデータバス２４に起動指令を出力する。このとき、ＤＳＰ＿Ａ（２）〜ＤＳＰ＿Ａ（Ｎ）は何れも、データバス２４及び外部記憶装置２０へアクセスしていないので、ＤＳＰ＿Ａ（１）がＤＳＰ＿Ａ（２）〜ＤＳＰ＿Ａ（Ｎ）のそれぞれに起動指令を出力する際、データバス２４の排他制御を考慮しなくて良い。ＤＳＰ＿Ａ（２）〜ＤＳＰ＿Ａ（Ｎ）は、ＤＳＰ＿Ａ（１）から起動指令を受信した後、図１（６）に示すとおり、外部記憶装置２０に格納されたプログラムをそれぞれの内部メモリ２１へ読込む。ＤＳＰ＿Ａ（２）〜ＤＳＰ＿Ａ（Ｎ）は読込んだ先頭番地にジャンプしてプログラムを実行する。最後に、ＤＳＰ＿Ａ（１）は図１（６）に示すとおり、外部記憶装置２０に格納されたプログラムを内部メモリ２１へ読込み、読込んだ先頭番地にジャンプしてプログラムを実行する。

仮に現在実行中のプログラムをＤＳＰ＿Ａ（１）〜ＤＳＰ＿Ａ（Ｎ）が上書きした場合、これらのＤＳＰ＿Ａ（１）〜ＤＳＰ＿Ａ（Ｎ）はその実行が停止をしてしまう。そのため、ＤＳＰ＿Ａ（１）〜ＤＳＰ＿Ａ（Ｎ）がそれぞれ内蔵するＤＭＡコントローラ２２を用いるとともに、プログラムの読込みに先立って、ＤＳＰ＿Ａ（１）〜ＤＳＰ＿Ａ（Ｎ）は何れも各動作を一旦停止する。

ステップＢ７において、更に読込んだ先頭番地に実行を移すため、ＤＳＰ＿Ａ（１）は内蔵のＤＭＡコントローラ２２のＤＭＡ転送完了割込みベクタを内部メモリ２１の先頭番地に設定する。ＤＭＡ転送完了割込みベクタとは割込み処理プログラムのポインタを言う。以上の準備が終わったら、ＤＳＰ＿Ａ（１）はＤＭＡコントローラ２２を起動し、このＤＳＰ＿Ａ（１）を停止状態にする。ステップＢ８においてＤＭＡコントローラ２２は、設定に従って外部記憶装置２０から内部メモリ２１へプログラムの転送を行う。最後にステップＢ９においてＤＳＰ＿Ａ（１）はＤＭＡ転送完了割込みを受けてプログラムの再起動を実施する。

ＤＳＰ＿Ａ（１）は上書きされたプログラムの先頭に記述されたポインタにより処理を開始する。ＤＳＰ＿Ａ（１）のリブートが完了する。ＤＳＰ＿Ａ（１）は、起動指令を出力するＤＳＰ＿Ａ（２）〜ＤＳＰ＿Ａ（Ｎ）を選択できるため、ＤＳＰカード１１上の任意のＤＳＰ２３のみ再起動をかけることが可能となる。

ＤＳＰ＿Ａ（１）はマスタＤＳＰとして動作し、他のＤＳＰ＿Ａ（２）〜ＤＳＰ＿Ａ（Ｎ）はスレーブＤＳＰとして動作しており、マスタＤＳＰがスレーブＤＳＰへ指令を通知し終わった後、マスタＤＳＰ自身も再ブートする。ホストＣＰＵ１５からＤＳＰカード１１の外部記憶装置２０に実行ファイルを送る段階と、ホストＣＰＵ１５からブート開始指令を受信してＤＳＰ２３側のソフトウェアで再ブートすることとの二段階によりブートが行われる。

ＤＳＰカード１２の先頭のＤＳＰ３３、即ちＤＳＰ＿Ｂ（１）のブート方法は図４の例と同じである。

［３］ホストＣＰＵ１５による制御方法
ホストＣＰＵ１５における、ＤＳＰカードの起動制御方法を図５に示す。図５はホストＣＰＵ１５のブート制御手順を説明するためのフローチャートである。

ステップＣ１において遠隔端末１９は、図１（２）、（３）に示すとおり、ホストＣＰＵ１５を介して、ＶＭＥバス１４上のＤＳＰカード種別を収集する。遠隔端末１９は、図１（４）に示すとおり、ホストＣＰＵ１５上のデータ領域へプログラムを転送し、ステップＣ２においてこのプログラムをホストＣＰＵ１５は受信する。

例えば遠隔端末１９はＦＴＰによりホストＣＰＵ１５に必要な転送プログラムを送る。遠隔端末１９は一覧表１０により全てのＤＳＰカード種別のプログラムデータファイルをｐｕｔしていく。ＦＴＰによりファイルを遠隔端末１９が送り終えると、遠隔端末１９は起動指令を送るタイミングを迎える。ホストＣＰＵ１５が起動指令を遠隔端末１９から受信するときには既にメモリ１６には遠隔端末１９からのＦＴＰにより必要なファイルは全部揃っている状態にされる。ＶＭＥバス１４上でのファイルの転送は１ファイル当たり、１００ｍ秒程度かかる。シャーシ１つ当たり最大２０枚の互いに互換性のないＤＳＰカードが存在したとすると、数秒もかからずに完了する。

ステップＣ３において、ホストＣＰＵ１５は遠隔端末１９から出力される起動指令を受信したかどうかを判定する。ステップＣ３において起動指令を受信しない間、ホストＣＰＵ１５は待機する（ＮＯルート参照）。ステップＣ３において起動指令をホストＣＰＵ１５が受信すると、ＹＥＳルートを通り、ステップＣ４において、ホストＣＰＵ１５はメモリ１６のデータ領域からプログラムデータファイルを読込む。

引き続きホストＣＰＵ１５はステップＣ５からステップＣ７の繰返しループ処理を行う。繰返しループ処理ではホストＣＰＵ１５はＤＳＰカードのカード枚数Ｍを最大値とする繰返し変数ｉ（ｉは図４の例とは異なる）をＭにセットし（ステップＣ５）、ホストＣＰＵ１５は図１（５）に示すとおり、データバス２５を経由してＤＳＰカード１２の外部記憶装置３０と、ＤＳＰカード１１の外部記憶装置２０とにそれぞれプログラムをロードする（ステップＣ６、ステップＣ７）。このとき、ＤＳＰカード１２上の全てのＤＳＰ３３は外部記憶装置３０に対するアクセスを行わないため、外部記憶装置３０の排他処理が不要となる。ＤＳＰカード１１上の全てのＤＳＰ３２は外部記憶装置２０に対するアクセスを行わないため、外部記憶装置２０の排他処理も不要となる。ＤＳＰカード１１、１２内のバスプロトコル変換機能部２７、３７により、ホストＣＰＵ１５は、ＤＳＰカード１１の外部記憶装置２０、ＤＳＰカード１２の外部記憶装置３０、これらのＤＳＰカード１１内のデータバス２４、２５、２６及びＤＳＰカード１２内のデータバス３４、３５、３６を意識せず、ホストＣＰＵ１５自身が属するＶＭＥバス１４を用いてプログラムの転送を行う。

更に、ホストＣＰＵ１５は、プログラムのロードが完了した時点で、対象ＤＳＰカード１１内のＤＳＰ＿Ａ（１）及びＤＳＰカード１２のＤＳＰ＿Ｂ（１）へ起動指令を出力する（ステップＣ８、ステップＣ９、ステップＣ１０）。

［４］遠隔端末１９によるホストＣＰＵ１５の制御方法
遠隔端末１９による、ホストＣＰＵ１５の制御方法を図６に示す。図６は本実施形態が対象とする遠隔端末１９のブート制御手順を説明するためのフローチャートである。

ステップＤ１において遠隔端末１９は、ホストＣＰＵ１５が収集した全てのカード種別情報を受信する。このステップＤ１の後、遠隔端末１９は一覧表１０を生成しておく。ステップＤ２において、遠隔端末は受信したカード種別情報に従って、対応するプログラムファイルをホストＣＰＵ１５へ転送する。転送が完了次第、遠隔端末１９はステップＤ３からステップＤ５の繰返しループ処理を行う。繰返しループ処理では遠隔端末１９はＤＳＰカードのカード枚数Ｍを最大値とする繰返し変数ｉ（ｉは図４及び図５の何れの例とも異なる）をＭにセットし（ステップＤ３）、対象となるＤＳＰカード一枚毎に、再起動命令を送信し、処理を終了する（ステップＤ４、ステップＤ５）。

以上のように、ＤＳＰシステム１では、プロセッサ種別を含むＩＰＬ４１、４５をプログラムデータファイルに組込んで、ＤＳＰカード１１、１２側でブートするようにするため、互換性のないＤＳＰカード１１、１２間でプログラム再起動の自動化ができるようになる。

一般にＤＳＰは信号処理に特化した様々な機能を有しているため、従来ハードウェアで構成されていた多くの信号処理機能をソフトウェア化してきている。通常、ＤＳＰが使用可能なメモリ資源はＣＰＵのメモリ資源と比べて乏しいため、ＤＳＰはＣＰＵのように基本ソフトウェア（ＯＳ）を利用することや、複雑な処理を実行することができない。このため、ＤＳＰが行う信号処理は、ディジタルフィルタ処理やＦＦＴ処理などの固定した信号処理を各ＤＳＰに割付けし、ＤＳＰ間は専用の高速通信バスを用いて接続する分散方式のＤＳＰ構成や、あるいは巡回的並列処理又はラウンドロビン方式のＤＳＰ構成を取って行われている。ＤＳＰ構成は例えば複数個のＤＳＰと、外部記憶装置と、プログラム格納用のフラッシュＲＯＭとを持つＤＳＰカードを複数枚備える（例えば特許文献３の図７、図８参照）。複数個のＤＳＰのプログラムは、フラッシュＲＯＭに格納されており、各ＤＳＰは起動時に自身が実行するプログラムを読込み、処理を開始するようにしている。

このため、ＤＳＰ実行プログラムを変更するためにはフラッシュＲＯＭの更新が必須である。しかしＤＳＰが使用できる内部メモリの容量が小さいことから、ＤＳＰシステムは、ＤＳＰ単体に単純で固定的な処理を割当てておき、ＤＳＰを複数個まとめたＤＳＰカード単位で必要な処理を実現させている。各フラッシュＲＯＭに保存されるプログラムは、問題が発生しない限り固定され続けることから、更新する必要性がなかった。

現在は更に半導体技術の進歩によってＤＳＰが使用できるメモリの容量が増えてきている。ＤＳＰがより複雑な処理を実行できるようになったことから、従来ＣＰＵが行ってきた処理をＤＳＰで置き換えて実行する機器も出てきた。それに伴い、実行するプログラムを目的に応じて選択するという要望が出てきている。例えば複数のＤＳＰマイクロプログラム部品を内部メモリにロードし必要な機能を任意に選択して実行するＤＳＰ装置等が知られている。しかし、プログラムの保存にフラッシュＲＯＭを用いているため、内部メモリの容量の制限から保存可能なプログラムの数に限りがある。また、ＤＳＰが使用できるメモリの容量が十分に大きくはないことから、フラッシュＲＯＭの更新制御プログラムを内蔵できず、そのためフラッシュＲＯＭの更新も自由にできなかった。

複数枚のＤＳＰカードを搭載した産業用機器などは、この機器の出荷前や出荷後、ＤＳＰカード上のフラッシュＲＯＭのプログラムを更新する必要が生じる場合がある。ＤＳＰ実行プログラムを変更するためにはフラッシュＲＯＭの更新が必須である。しかし、ＤＳＰの内部メモリのメモリ容量不足のため、ＤＳＰは信号処理プログラムとフラッシュＲＯＭ更新制御プログラムとの両方を同時に内蔵することができない。プログラム更新のためには、ＤＳＰメーカが提供する専用のフラッシュＲＯＭ書込み専用装置をＤＳＰカードに接続し、この専用装置から対象ＤＳＰへフラッシュＲＯＭ書込みプログラムをロードし、このＤＳＰがフラッシュＲＯＭを更新するという手法が使われることもある。もっともこの更新手法では、ＤＳＰカードと専用のフラッシュＲＯＭ書込み用装置とを直接接続して作業を行う必要があるため、作業効率を高めるには、高額な専用機材を多数保有しておく必要がある。更新対象のフラッシュＲＯＭの個数と専用機材を購入する費用とを考慮すると、多数の専用機材を導入することは現実的ではない。一方、専用機材の導入台数が少数台であると、ＤＳＰカードの枚数が数十枚から数百枚である場合、作業効率が悪くなる。数千枚では技術者はもはや手に負えない状況に直面する。専用のフラッシュＲＯＭ書込み用装置を用いる等、容易にプログラム更新ができなかった。

あるいはプログラム更新の別の手法としては、ＤＳＰカード上のＤＳＰの起動プログラムの読出しアドレスを選択するためのＤＩＰスイッチを、人が切替えることによってフラッシュＲＯＭ書込みプログラムを強制的に起動する手法が存在する。ＤＩＰスイッチの切替えを用いた更新手法では、ＤＩＰスイッチの切替えの再設定や、電源の投入及び切断などの各操作を行う必要がある。機器に組込まれたＤＳＰカードの枚数が数百枚にも上る場合、作業効率が悪くなる。千枚を越えると、到底手作業は行えない。機器の運用が一旦開始されると、ＤＳＰカードを機器から抜いてＤＩＰスイッチを切替えることができない。

これに対して本実施形態に係るディジタルシグナルプロセッサシステムおよびディジタルシグナルプロセッサのブート方法によれば、リセットを伴わないブート機能を実現できるため、プログラムを順次再起動することで、必要な処理を行うことができる。また、外部記憶装置２０を用いることでＤＳＰ＿Ａ（１）〜ＤＳＰ＿Ａ（Ｎ）間のプログラムのインターフェースを取ることもできる。外部記憶装置３０によりＤＳＰ＿Ｂ（１）〜ＤＳＰ＿Ｂ（Ｎ）間のプログラムのインターフェースを取ることができる。更にシャーシ内にプログラム互換性がない複数種のＤＳＰカード１１、１２が混在する場合でも、ホストＣＰＵ１５がＤＳＰカード種別の収集及び、それに対応した書込みデータファイルを自動選別することができるようになる。

また、ＤＳＰ起動装置２は遠隔端末１９の機能をＣＰＵカード１７に実装した装置であり、ＤＳＰ起動装置２によってもブート機能を実現できる。数千枚よりも少ない数枚から数十枚のＤＳＰカードを同時に一括ブートする場合、ＤＳＰ起動装置２は遠隔端末１９を設けずに上記例と同等の一括自動ブートを実行することができる。ＤＳＰ起動装置２によっても個別にＤＳＰカードをブートする作業に比べて大幅に作業効率を改善することができる。

以上のように、本実施形態に係るディジタルシグナルプロセッサシステム、ディジタルシグナルプロセッサシステム起動装置およびディジタルシグナルプロセッサのブート方法によれば、互いに互換性のない複数種のＤＳＰカード１１、１２間でプログラム再起動を自動化できる。

（変形例）
また、図１の一枚づつ２種別（図１のＤＳＰカード１１、１２により構成）の例と異なり、ＤＳＰシステム１はＤＳＰカード１１の枚数と、ＤＳＰカード１２の枚数とは何れも複数枚であってもよい。

ＤＳＰカード１０はＶＭＥバス１４に属する複数枚のＤＳＰカード群が一種類（図１のＤＳＰカード１１のみで構成）だけの場合、あるいは３種類以上が混在している場合にも対応しており、ＲＯＭブートの自動化を行える。３種類以上のＤＳＰカードが混在とは、一枚づつ複数種別のＤＳＰカードが挿さっていること、又は複数枚づつ複数種別のＤＳＰカードが挿さっていることを言う。３種類以上のＤＳＰカードが混在し及び各ソフトウェアの互換性がない場合でも、遠隔端末１９は上記一枚づつ２種類の例と実質同じようにして各ＤＳＰカードからカード種別情報を収集することにより、ブートを自動化できる。

上記実施形態では、１台のラック内のシャーシにＤＳＰカード１１、１２及びＣＰＵカード１７が設けられた例であり、ホストＣＰＵ１５は１つのシャーシについての一覧表１０を生成するようにしていた。ＤＳＰシステム１はそれぞれが複数枚のＤＳＰカードが挿さったシャーシを持つ複数台のラックを接続して成る構成であってもよい。この場合、遠隔端末１９は各ラックに予めＩＰアドレスを割当てしておく。遠隔端末１９はラック番号を表すＩＰアドレスと、ラック内のスロット位置情報と、スロット番号毎のカード属性情報とを収集し、これらを対応付けて一覧表１０を起動後作成するようにする。例えばカード総枚数Ｍが１０００以上でありカード種別が２であり且つ複数のシャーシを接続してこれらの千枚のＤＳＰカードからＤＳＰシステム１が構成されているとする。ＤＳＰ＿Ａ用のプログラムで動作するＤＳＰカードと、ＤＳＰ＿Ｂ用のプログラムで動作するＤＳＰカードと、これらのＤＳＰ＿Ａ、ＤＳＰ＿Ｂとは全く無関係のカードとがそれぞれ何枚づつシャーシのスロットに挿さっているかを示す情報を１台の遠隔端末１９が収集し一覧表１０を生成する。これによっても、上記例と実質同じようにしてＤＳＰシステム１は任意のラックの所望するＤＳＰカードのフラッシュＲＯＭを自動で書替え起動することが可能になる。

上記実施形態では、記録媒体１３はホストＣＰＵ１５に接続されていたが、この記録媒体１３はネットワークの何れかのノードに接続されてもよく、このホストＣＰＵ１５が参照するようにしてもよい。記録媒体１３は例えばＵＳＢメモリのように可搬型の媒体としてホストＣＰＵ１５が参照可能に構成されてもよい。あるいは記録媒体１３は例えば拡張ボード等によりホストＣＰＵ１５とバス接続されてもよく、このホストＣＰＵ１５が拡張ボードを介してこの記録媒体１３を参照してもよい。

いくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。

１…ＤＳＰシステム（ディジタルシグナルプロセッサシステム）、２…ＤＳＰ起動装置（ディジタルシグナルプロセッサ起動装置）、１０…一覧表、１１，１２…ＤＳＰカード、１３…記録媒体、１４…ＶＭＥバス、１５…ホストＣＰＵ、１６…メモリ、１７…ＣＰＵカード、１８…ネットワーク、１９…遠隔端末（遠隔操作端末）、２０，３０…外部記憶装置（記憶装置）、２１，３１…内部メモリ、２２，３２…ＤＭＡコントローラ、２３，３３…ＤＳＰ、２４，２５，２６，３４，３５，３６…データバス、２７，３７…バスプロトコル変換機能部（バスブリッジ）、２８，３８…フラッシュＲＯＭ、２９，３９…レジスタ、４０，４４…プログラムデータファイル（データファイル）、４１，４５…ＩＰＬ部、４２，４６…実行ファイル、４３，４７…空き領域。

Claims (6)

1. 複数のＤＳＰＩＣの各プロセッサ種別の情報およびこれらのプロセッサ種別間で実行の互換性のない複数種類の実行プログラムを対応付けしたデータファイルを前記プロセッサ種別毎に記憶する記録媒体と、
   この記録媒体の前記データファイルがロードされる記憶装置、この記憶装置の前記実行プログラムを取込む内部メモリを持つＤＳＰ、およびこれらの記憶装置及びＤＳＰにバス接続されたバスブリッジをそれぞれが有する複数枚のＤＳＰカードと、
   これらのＤＳＰカードへ前記記録媒体からの前記データファイルを送信するホストＣＰＵと、
   このホストＣＰＵに何れかのＤＳＰカード上の前記ＤＳＰの前記プロセッサ種別に対応する前記データファイルおよび前記ＤＳＰへの起動開始指令を送信させる遠隔端末と、
   を備えるディジタルシグナルプロセッサシステム。
2. 前記複数枚のＤＳＰカードの前記バスブリッジはそれぞれ各ＤＳＰカードのカード種別情報を保持し、
   前記遠隔端末は、各バスブリッジおよび前記ホストＣＰＵを介して各カード種別情報を収集し、収集した前記カード種別情報に対応する前記プロセッサ種別を持つ前記データファイルを選択する請求項１記載のディジタルシグナルプロセッサシステム。
3. 複数のＤＳＰＩＣの各プロセッサ種別の情報およびこれらのプロセッサ種別間で実行の互換性のない複数種類の実行プログラムを対応付けしたデータファイルを前記プロセッサ種別毎に記憶する記録媒体と、
   この記録媒体の前記データファイルがロードされる記憶装置、この記憶装置の前記実行プログラムを取込む内部メモリを持つＤＳＰ、およびこれらの記憶装置及びＤＳＰにバス接続されたバスブリッジをそれぞれが有する複数枚のＤＳＰカードと、
   前記ＤＳＰカードに対してこのＤＳＰカード上の前記ＤＳＰの前記プロセッサ種別に対応する前記データファイルおよび前記ＤＳＰへの起動開始指令を送信するホストＣＰＵと、
   を備えるディジタルシグナルプロセッサ起動装置。
4. 前記複数枚のＤＳＰカードの前記バスブリッジはそれぞれ各ＤＳＰカードのカード種別情報を保持し、
   前記ホストＣＰＵは、各バスブリッジを介して各カード種別情報を収集し、収集した前記カード種別情報に対応する前記プロセッサ種別を持つ前記データファイルを選択する請求項３記載のディジタルシグナルプロセッサ起動装置。
5. 複数のＤＳＰＩＣの各プロセッサ種別の情報およびこれらのプロセッサ種別間で実行の互換性のない複数種類の実行プログラムを対応付けしたデータファイルを前記プロセッサ種別毎に記憶する記録媒体を設けるステップと、
   複数枚のＤＳＰカード上の記憶装置に対して、これらのＤＳＰカード上のＤＳＰの前記プロセッサ種別に対応する前記データファイルを前記記録媒体よりロードするステップと、
   各ＤＳＰカード上の前記ＤＳＰに対して起動開始指令を送り、前記ＤＳＰを前記データファイルによって起動させるステップと、を備えるディジタルシグナルプロセッサのブート方法。
6. 前記データファイルをロードするステップでは、
   各ＤＳＰカードのカード種別情報を収集するステップと、
   前記カード種別情報に対応する前記プロセッサ種別を持つ前記データファイルを選択するステップと、を備える請求項５記載のディジタルシグナルプロセッサのブート方法。

Images