JP2008071107A - Dspカードのフラッシュrom更新方法及びdspカードのフラッシュrom更新装置 - Google Patents
Dspカードのフラッシュrom更新方法及びdspカードのフラッシュrom更新装置 Download PDFInfo
- Publication number
- JP2008071107A JP2008071107A JP2006249052A JP2006249052A JP2008071107A JP 2008071107 A JP2008071107 A JP 2008071107A JP 2006249052 A JP2006249052 A JP 2006249052A JP 2006249052 A JP2006249052 A JP 2006249052A JP 2008071107 A JP2008071107 A JP 2008071107A
- Authority
- JP
- Japan
- Prior art keywords
- flash rom
- dsp
- card
- cpu
- dsp card
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Stored Programmes (AREA)
Abstract
【課題】複数のDSPカード上のフラッシュROMを効率よく更新する更新方法及び更新装置を提供する。
【解決手段】複数のDSPカードとVMEバスを介して接続するCPUカードのCPUが、CPUと接続する遠隔端末から受信した更新するフラッシュROMを有するDSPカードの情報に基づいてDSPカードを選択するステップと;CPUが選択されたDSPカードのフラッシュROMを更新するステップと;を有する。CPUが、DSPカードが有するプロトコル変換部のレジスタからカード種別を収集するステップと;このカード種別を遠隔端末に送信するステップと;遠隔端末から更新すべきフラッシュROMを有するDSPカードの情報を受信するステップと;をCPUがDSPカードを選択するステップの前にさらに有してもよい。
【選択図】図3
【解決手段】複数のDSPカードとVMEバスを介して接続するCPUカードのCPUが、CPUと接続する遠隔端末から受信した更新するフラッシュROMを有するDSPカードの情報に基づいてDSPカードを選択するステップと;CPUが選択されたDSPカードのフラッシュROMを更新するステップと;を有する。CPUが、DSPカードが有するプロトコル変換部のレジスタからカード種別を収集するステップと;このカード種別を遠隔端末に送信するステップと;遠隔端末から更新すべきフラッシュROMを有するDSPカードの情報を受信するステップと;をCPUがDSPカードを選択するステップの前にさらに有してもよい。
【選択図】図3
Description
本発明は、ディジタルシグナルプロセッサ(以下、DSPと呼ぶ。)カードの起動用フラッシュROMの更新方法及び更新装置に関する。
DSPは信号処理に特化した機能を有しており、通常起動用フラッシュROMなどとともに信号処理装置などの装置が構成される。DSPは使用可能なメモリ資源が乏しいためCPU(中央演算装置)のようにOSのような基本ソフトウエアを利用して処理を実行することができない。
図1は従来のDSPカードの構成例を表した概要図である。第1のDSPカード11は複数のDSP12,13と、外部メモリ17と、フラッシュROM18と、これらを接続する通信回路であるデータバス16を備える。第2のDSPカード19は第1のDSPカードの構成と同様である。第1のDSPカード11のDSP12,13,と第2のDSPカード19のDSP20,21は高速通信回路であるデータバス15により接続されている。入力装置10とDPS12は高速通信回路であるデータバス14により接続されている。DPS21と出力装置25は高速通信回路であるデータバス26により接続されている。
図2は従来のDSPカードの他の構成例を表した概要図である。DSPカード31は入力信号を受け付ける入力部32と、複数のDSP34乃至37と、外部メモリ33と、フラッシュROM39と、信号を出力する出力部38と、これらを接続する高速通信回路であるデータバス41とを有する。入力装置30と入力部32は高速通信回路であるデータバス40により接続されている。出力装置38と出力部43は高速通信回路であるデータバス42により接続されている。この場合、巡回並列処理が用いられる。
図1及び図2に示したいずれの構成例においても、起動用プログラムはフラッシュROMに格納されており、各DSPは起動時にこのプログラムを読み込み、処理を開始する。
従来、これらの装置の出荷前又は出荷後においてこの起動用フラッシュROMに格納された起動用プログラムの更新が必要になった場合には、DSPが装着されている基板であるDSPカードごと交換したり、DSPメーカーが製造する専用のフラッシュROM書込み装置を用いてフラッシュROMを書き換えたり、DSPを有する装置の電源を切断した上でDIPスイッチの変更などにより起動プログラムを強制的に切り替えたりしなければならず、容易に起動用プログラムの更新ができなかった。
この問題点に関し、特許文献1にはDSPを有する装置にシリアルインターフェースを介してパソコンを接続し、このパソコンからファイル転送プログラムを用いて更新プログラムをフラッシュROMに転送することにより、フラッシュROMのプログラムを更新する技術が開示されている。
また、特許文献2にはDSPカードにこのDSPカードのフラッシュROMを書き換える書換プログラムを有するコントローラを設け、ホストコンピュータが更新するプログラムをコントローラに転送し、この書換プログラムを起動させることによりフラッシュROMを更新する技術が開示されている。
特開2000−122884号公報
特開2006−120082号公報
現在ではDSPを有する電子機器においては、一台に数十から100を超えるDSPカードを有するものが多数開発されている。このような機器においては複数のDSPカード上のフラッシュROMを効率よく更新する方法及び装置が求められている。
しかし、いずれの特許文献に記載の技術も複数のDSPカードを更新する場合には一つのDSPカードを更新するたびに電子機器の電源を切断し再投入する必要があり、工数がかかるという問題点があった。
本発明は上記のような問題点に鑑みてなされたものであり、複数のDSPカード上のフラッシュROMを効率よく更新する更新方法及び更新装置を提供することを目的とする。
この目的を達成するために、請求項1に記載のDSPカードのフラッシュROM更新方法は、CPUカードに設けられ、遠隔端末と接続するCPUが、CPUカードとVMEバスを介して接続し、ディジタルシグナルプロセッサと起動用プログラムが格納されるフラッシュROMとを有する複数のDSPカードから、遠隔端末から受信した更新するフラッシュROMを有するDSPカードの情報に基づいてDSPカードを選択するDSPカード選択ステップと;CPUが選択されたDSPカードのフラッシュROMを更新するフラッシュROM更新ステップと、を有することを特徴とする。
また、請求項2に記載のDSPカードのフラッシュROM更新方法は、請求項1に記載のDSPカードのフラッシュROM更新方法において、DSPカード選択ステップによりDSPカードを選択する前に;CPUが複数のDSPカードが有するプロトコル変換部のレジスタからカード種別を収集するステップと;CPUが収集したカード種別の情報を遠隔端末に送信するステップと;CPUが遠隔端末から更新すべきフラッシュROMを有するDSPカードの情報を受信するステップと;を更に有することを特徴とする。
また、請求項5に記載のDSPカードのフラッシュROM更新装置は、CPUカードに設けられ、遠隔端末と接続するCPUが、CPUカードとVMEバスを介して接続し、ディジタルシグナルプロセッサと起動用プログラムが格納されるフラッシュROMとを有する複数のDSPカードから、遠隔端末から受信した更新するフラッシュROMを有するDSPカードの情報に基づいてDSPカードを選択するDSPカード選択手順と;前記CPUが選択されたDSPカードのフラッシュROMを更新するフラッシュROM更新手順と;を実行することを特徴とする。
また、請求項6に記載のDSPカードのフラッシュROM更新装置は、請求項5に記載のDSPカードのフラッシュROM更新装置において、CPUがDSPカード選択手順によりDSPカードを選択する前に、;CPUが、複数のDSPカードが有するプロトコル変換部のレジスタからカード種別を収集する手順と;CPUが収集したカード種別の情報を遠隔端末に送信する手順と;CPUが遠隔端末から更新すべきフラッシュROMを有するDSPカードの情報を受信する手順と;を更に実行することを特徴とする。
本発明によれば、CPUがVMEバスを介してCPUカードに接続された複数のDSPカードの中から、遠隔端末から受信した更新すべきフラッシュROMを有するDSPカードの情報に基づきDSPカードを選択してフラッシュROM更新するため、フラッシュROM書込み装置を用いることなく、またDSPを有する装置のDIPスイッチを変更することなく、複数のフラッシュROMを効率よく更新することが可能となる。
以下、本発明の実施形態について図面を用いて説明する。図3は本発明におけるDSPカードのフラッシュROM更新装置の一実施形態を表した概要図である。本実施形態のDSPカードのフラッシュROM更新装置は、CPUカード52と、複数のDSPカード53乃至54と、これらを接続する汎用高速通信回路であるVMEバス66とを有する。CPUカード52と複数のDSPカード53乃至54は同一バックプレーンを共有している。CPUカード52はCPU55と、メモリを備える記憶部56とを備え、遠隔端末51に接続している。
DSPカード53はデータを格納する外部記憶装置57と、データバス67とDSPカード53内のデータバスのプロトコルを変換するバスブリッジであるプロトコル変換部60と、起動用プログラムが格納されているフラッシュROM61と、複数のDSP58,59とを備える。データバス67はプロトコル変換部60と複数のDSP58,59を接続する。各DSPは内部メモリとDMAC(ダイレクトメモリアクセスコントローラ)を備える。各DSPカードの構成は同じであっても、DSPの数が異なっていてもよい。
図4は本実施形態における各DSPの起動方法を示したフローチャートである。ステップS100において各DSPはその内部メモリ62,64にフラッシュROM61からプログラムをロードする。
次にステップS101において、各DSPはロードしたプログラムを実行する。次にステップS102において、各DSPは動作ステータスをプロトコル変換部60のVMEブリッジへ設定する。この動作ステータスには各DSPがフラッシュROM61にアクセスしているかどうかの情報が含まれる。
次にステップS103において、各DSPはCPU55から終了指令を受けたか判定する。終了指令を受けていなければステップS101に戻る。終了指令を受けた場合にはステップS104に進む。ステップ104において、各DSPは終了処理を実行し、処理を終了する。
図5は本実施形態におけるCPU55によるフラッシュROMの更新処理のフローチャートである。ステップS201において、CPU55は同一のVMEバックプレーンに属する全カードの、プロトコル変換部が有する例えばANSI/VITA1−1994 VME64によって定義されたCR/CSRレジスタからカード種別を収集する。ここで、カード種別には例えばCPUカード、DSPカード、I/Oカードなどが含まれる。
次にステップS202において、CPU55は取得したカード種別を遠隔端末51に送信する。遠隔端末51はカード種別とスロットナンバーのテーブルを作成し、ディスプレイに表示する。操作者は更新すべきフラッシュROMを有するDSPカードを選択し、遠隔端末51に入力する。遠隔端末51は選択されたDSPカードの情報をそのDSPカードのフラッシュROMを更新する旨の指令とともにCPU55に送信する。ここで、更新すべきフラッシュROMを有するDSPカードのリストをあらかじめ遠隔端末51が備え、順次更新指示をCPU55に送信するように構成してもよい。
次にステップS203からステップS216までを、更新するフラッシュROMを有するDSPカードの数だけ繰り返す。すなわちi番目のDSPカードにつきステップS203からステップS216の実行を終了した場合は、次にi+1番目のDSPカードにつきステップS203からステップS216の実行を行い、以下順に更新するフラッシュROMを有するDSPカードの数だけ繰り返す。更新するフラッシュROMをすべて行進し終わった場合には処理を終了する。
ステップS204において、CPU55は遠隔端末51から更新すべきフラッシュROMを有するDSPカードの情報とフラッシュROMを更新する旨の指令を受信したか、ループして監視する。受信しない場合はステップS204に戻る。受信した場合はステップS205に進む。
ステップS205において、CPU55は更新指示のあったi番目のDSPカードの動作ステータスをVMEバス66経由にて取得する。具体的には、DSP58,59がフラッシュROM61にアクセスしているかどうかのステータスを取得する。
次にステップS206において、CPU55はステップS205において取得したステータスがフラッシュROM61にアクセスしているDSPがないかどうか判定する。アクセスしているDSPがない場合にはフラッシュROM61は更新可能であり、ステップS207に進む。アクセスしているDSPがある場合には、ステップS205に戻る。
次にステップS207において、CPU55は記憶部56からフラッシュROM61に書き込むデータを読み込む。このデータは、フラッシュROMの更新処理を開始する以前に遠隔端末51から記憶部56に格納しておく。
次にステップS208において、CPU55はVMEメモリのアドレスPにDSPカード53のフラッシュROM61を割り当て、ステップS209において、DSPカード53のフラッシュROM61をVMEバスへ開放する。次にステップS210において、DSPカード53のフラッシュROM61をステップS207において読み込んだデータにより更新する。
次にステップS211において、CPU55は更新後のフラッシュROM61から格納されているデータを読み出す。次にステップS212において、CPU55は記憶部56に格納されているデータとステップS211においてフラッシュROM61から読み込んだデータとを比較し、フラッシュROM61の更新が正常に行われたか判定する。正常に行われたと判定した場合にはステップS214に進む。正常に行われなかったと判定した場合にはステップS213においてエラー処理を行った後、ステップS214に進む。
ステップS214において、CPU55はVMEバスの開放を解除し、ステップS215に進む。ステップS215において、CPU55はDSPカード53のフラッシュROM61をVMEメモリのアドレスPから解除し、ステップS216に進み、ステップS203に戻る。
以上のように、本実施形態のDSPカードのフラッシュROM更新方法においては、CPU55がVMEバス66を介してCPUカード52に接続された複数のDSPカードの中から、遠隔端末から受信した更新すべきフラッシュROM61を有するDSPカードの情報に基づきDSPカードを選択してフラッシュROM61を更新する。このため、高価なフラッシュROM書込み装置を用いる必要がなくコストを低減させることができる。また、DIPスイッチを変更する作業も必要がないためDSPを有する装置の電源を一つのフラッシュROMを更新するたびに切断する必要がなく、作業効率が向上する。
なお、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
51:遠隔端末、
52:CPUカード、
55:CPU、
53:DSPカード、
57:外部記憶装置、
58,59:DSP、
60:プロトコル変換部、
61:フラッシュROM、
66:VMEバス。
52:CPUカード、
55:CPU、
53:DSPカード、
57:外部記憶装置、
58,59:DSP、
60:プロトコル変換部、
61:フラッシュROM、
66:VMEバス。
Claims (8)
- CPUカードに設けられ、遠隔端末と接続するCPUが、前記CPUカードとVMEバスを介して接続し、ディジタルシグナルプロセッサと起動用プログラムが格納されるフラッシュROMとを有する複数のDSPカードから、前記遠隔端末から受信した更新するフラッシュROMを有するDSPカードの情報に基づいてDSPカードを選択するDSPカード選択ステップと、
前記CPUが選択されたDSPカードのフラッシュROMを更新するフラッシュROM更新ステップと、
を有することを特徴とするDSPカードのフラッシュROM更新方法。 - 前記DSPカード選択ステップによりDSPカードを選択する前に、
前記CPUが前記複数のDSPカードが有するプロトコル変換部のレジスタからカード種別を収集するステップと、
前記CPUが前記収集したカード種別の情報を前記遠隔端末に送信するステップと、
前記CPUが前記遠隔端末から更新すべきフラッシュROMを有するDSPカードの情報を受信する情報受信ステップと、
を更に有することを特徴とする請求項1に記載のDSPカードのフラッシュROM更新方法。 - 前記フラッシュROM更新ステップによりフラッシュROMを更新した後に、
更新終了の情報を前記遠隔端末に送信するステップと、
前記CPUが、前記遠隔端末が前記更新終了の情報を受信したとき、更新すべきフラッシュROMを有するDSPカードがある場合、更新すべきフラッシュROMを有するDSPカードの情報を前記遠隔端末から受信するステップと、
を更に有することを特徴とする請求項2に記載のDSPカードのフラッシュROM更新方法。 - 前記情報受信ステップによりDSPカードの情報を受信した後に、
前記CPUが前記更新すべきフラッシュROMをVMEメモリ空間上に重複なく割り当てるステップを更に有することを特徴とする請求項3に記載のDSPカードのフラッシュROM更新方法。 - CPUカードに設けられ、遠隔端末と接続するCPUが、前記CPUカードとVMEバスを介して接続し、ディジタルシグナルプロセッサと起動用プログラムが格納されるフラッシュROMとを有する複数のDSPカードから、前記遠隔端末から受信した更新するフラッシュROMを有するDSPカードの情報に基づいてDSPカードを選択するDSPカード選択手順と、
前記CPUが選択されたDSPカードのフラッシュROMを更新するフラッシュROM更新手順と、
を実行することを特徴とするDSPカードのフラッシュROM更新装置。 - 前記DSPカード選択手順によりDSPカードを選択する前に、
前記CPUが、前記複数のDSPカードが有するプロトコル変換部のレジスタからカード種別を収集する手順と、
前記CPUが前記収集したカード種別の情報を前記遠隔端末に送信する手順と、
前記CPUが前記遠隔端末から更新すべきフラッシュROMを有するDSPカードの情報を受信する情報受信手順と、
を更に実行することを特徴とする請求項5に記載のDSPカードのフラッシュROM更新装置。 - 前記フラッシュROM更新手順によりフラッシュROMを更新した後に
更新終了の情報を前記遠隔端末に送信する手順と、
前記遠隔端末が前記更新終了の情報を受信したとき、更新すべきフラッシュROMを有するDSPカードがある場合、更新すべきフラッシュROMを有するDSPカードの情報を前記CPUに送信する手順と、
を更に実行することを特徴とする請求項6に記載のDSPカードのフラッシュROM更新装置。 - 前記情報受信手順によりDSPカードの情報を受信した後に、
前記CPUが前記更新すべきフラッシュROMをVMEメモリ空間上に重複なく割り当てる手順を更に実行することを特徴とする請求項7に記載のDSPカードのフラッシュROM更新装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006249052A JP2008071107A (ja) | 2006-09-14 | 2006-09-14 | Dspカードのフラッシュrom更新方法及びdspカードのフラッシュrom更新装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006249052A JP2008071107A (ja) | 2006-09-14 | 2006-09-14 | Dspカードのフラッシュrom更新方法及びdspカードのフラッシュrom更新装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008071107A true JP2008071107A (ja) | 2008-03-27 |
Family
ID=39292636
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006249052A Pending JP2008071107A (ja) | 2006-09-14 | 2006-09-14 | Dspカードのフラッシュrom更新方法及びdspカードのフラッシュrom更新装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008071107A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009020573A (ja) * | 2007-07-10 | 2009-01-29 | Toshiba Corp | Dspカード試験装置 |
CN110659056A (zh) * | 2019-09-28 | 2020-01-07 | 西南电子技术研究所(中国电子科技集团公司第十研究所) | Dsp程序在线更新电路 |
-
2006
- 2006-09-14 JP JP2006249052A patent/JP2008071107A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009020573A (ja) * | 2007-07-10 | 2009-01-29 | Toshiba Corp | Dspカード試験装置 |
CN110659056A (zh) * | 2019-09-28 | 2020-01-07 | 西南电子技术研究所(中国电子科技集团公司第十研究所) | Dsp程序在线更新电路 |
CN110659056B (zh) * | 2019-09-28 | 2022-12-13 | 西南电子技术研究所(中国电子科技集团公司第十研究所) | Dsp程序在线更新电路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8301818B2 (en) | Virtual hot plugging of devices and virtual devices | |
US9043806B2 (en) | Information processing device and task switching method | |
US8001296B2 (en) | USB controller and buffer memory control method | |
JPWO2008117520A1 (ja) | メモリコントローラ、不揮発性メモリシステムおよびホスト装置 | |
JP2007241526A (ja) | 情報処理装置、情報処理システムおよび初期化方法 | |
US7827343B2 (en) | Method and apparatus for providing accelerator support in a bus protocol | |
CN101788946B (zh) | Cpld上连接有e2prom设备的固件烧结方法及装置 | |
JP2008071107A (ja) | Dspカードのフラッシュrom更新方法及びdspカードのフラッシュrom更新装置 | |
JP2008158991A (ja) | Nand型フラッシュメモリの制御システム | |
EP2194458A2 (en) | Request processing device, request processing system, and access testing method | |
CN112860595B (zh) | Pci设备或pcie设备、数据存取方法及相关组件 | |
CN113704177B (zh) | 一种服务器固件升级文件的存储方法、系统及相关组件 | |
JP2011059787A (ja) | ディジタルシグナルプロセッサシステムおよびディジタルシグナルプロセッサの立ち上げ方法 | |
JP2005258509A (ja) | ストレージ装置 | |
JP4762207B2 (ja) | Dspカード試験装置 | |
JP2014021540A (ja) | ディジタルシグナルプロセッサシステム、ディジタルシグナルプロセッサシステム起動装置およびディジタルシグナルプロセッサのブート方法 | |
JP2021086506A (ja) | システム、及びプログラマブルシーケンサ | |
JP2013114483A (ja) | ディジタルシグナルプロセッサシステムおよびディジタルシグナルプロセッサシステムにおける割込み処理方法 | |
JP2007299036A (ja) | 情報処理装置および情報処理方法 | |
JP2003167843A (ja) | 信号入出力装置 | |
CN114647420A (zh) | 文件处理方法及设备 | |
CN114968296A (zh) | 业务板卡及其升级方法、设备和系统、存储介质 | |
JP5002238B2 (ja) | ディジタルシグナルプロセッサシステム及びディジタルシグナルプロセッサの起動方法 | |
JP2010277361A (ja) | フラッシュメモリ書込装置およびフラッシュメモリ書込方法 | |
CN117707579A (zh) | 程序升级的方法、系统、终端设备及存储介质 |