JP2009020573A - Dspカード試験装置 - Google Patents
Dspカード試験装置 Download PDFInfo
- Publication number
- JP2009020573A JP2009020573A JP2007180873A JP2007180873A JP2009020573A JP 2009020573 A JP2009020573 A JP 2009020573A JP 2007180873 A JP2007180873 A JP 2007180873A JP 2007180873 A JP2007180873 A JP 2007180873A JP 2009020573 A JP2009020573 A JP 2009020573A
- Authority
- JP
- Japan
- Prior art keywords
- dsp
- message
- output
- cards
- host cpu
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
【解決手段】複数のDSP11、データバス12、メッセージ出力デバイス16、及びバスプロトコル変換部13をそれぞれが有する複数のDSPカード2と、メッセージを表示する表示装置7に接続されて、この表示装置7がこれらのDSPカード2の各DSP11から出力されるメッセージを表示するためのデータを生成するホストCPU8と、複数のDSPカード2のバスプロトコル変換部13及びホストCPU8の間を接続するVMEバス4を有するバックプレーンと、を備え、ホストCPU8が、複数のDSPカード2の各DSP11から出力されるメッセージをメッセージ出力デバイス16に出力させるか、又はVMEバス4経由で表示装置7へ転送するかのいずれかに切り替え可能である。
【選択図】図1
Description
本発明の実施の形態に係るDSPカード試験装置は、前面が開口した箱形を有するシャーシの内部に収納される。このシャーシの背面側にはVMEバスを面上に布線したバックプレーンが設けられている。このバックプレーン上には、DIN41612/IEC603−2などの規格を有する複数個のコネクタが取り付けられており、これらのコネクタはバックプレーン上に等間隔に配置されている。複数個のコネクタのうちの最端側にある1個のコネクタにはCPUボードが差し込まれており、他のコネクタにはそれぞれ試験対象である複数枚のDSPカードが差し込まれている。シャーシの内側には、複数本のガイドが設けられている。1つのコネクタ部と、天井面に取り付けられた隣接する2本のガイドと、底面に取り付けられた隣接する2本のガイドとによってスロットと呼ばれる空間が形成されている。CPUボード及び各DSPカードの外縁部には電極端子が形成されており、シャーシには給電回路が設けられている。CPUボードと各DSPカードとがそれぞれのスロットに装着されることによって、給電回路からこれらのボード及びカードに対して電源が供給されて、DSPカード試験装置は、複数枚のDSPカードを試験可能になっている。
図2(a)はメモリ10のアドレス空間の一例を示す図である。メモリ10のアドレスバスのバス幅が32である場合には、図2(a)に示すように、メモリ10は4Gバイトのアドレス空間を有する。メモリ10の領域のうちのOSが管理する領域とは別の領域にはDSP用メッセージバッファとして使用される領域がOSによってVMEメモリ領域19として割り当てられる。このVMEメモリ領域19には、M枚のDSPカード2に設けられるN個のすべてのDSP11毎に例えば80文字分のメッセージがDSP11によって書き込まれる。OSがDSP用メッセージバッファを割り当てる旨の宣言を行うと、この宣言は各DSPカード2のすべてのDSP11へ通知される。この宣言が通知された後は、これらのDSP11とホストCPU8との双方向からのメモリ10のデータへのアクセスが可能にされる。VMEメモリ領域19はM×N個のすべてのDSP11によって共用される。
本実施形態に係るDSPカード試験装置1では、起動時において、DSP11からのメッセージをUART16から出力させること、及びDSP11からのメッセージをVMEバス4に出力させることのどちらか一方を選択する処理をホストCPU8がそれぞれのDSP11に対して行う。DSP11がメッセージをUART16又はVMEバス4に出力する場合、メッセージを出力するための処理の手順がこれらのメッセージの出力先のデバイスの間で異なるため、DSPカード試験装置1はこれらのデバイスに適合したメッセージの出力処理をDSP11に試験の開始前に登録しておく。DSPカード試験装置1の起動後においては、これらのメッセージ出力用デバイスのうちの一方を選択して切り替えるデバイス切り替えを、ホストCPU8がそれぞれのDSP11に対して行う。
(4−1)各DSP11の初期設定方法
図4はN個のDSP11のうちの第1のDSP11の初期設定手順を説明するためのフローチャートである。ステップA1において、第1のDSP11は、図1のaに示すように、フラッシュROM14から試験用のプログラムを内部メモリ17にロードしてこのプログラムを起動する。ステップA2において、メッセージ出力制御処理29を含むアプリケーションは、デバイス別のスタートアップ処理の登録処理を行う。アプリケーションは、図3のaに示すように、UART16用スタートアップ処理の先頭アドレスをスタートアップ管理テーブル33に登録する。ステップA3において、アプリケーションは、このスタートアップ管理テーブル33にVMEバス用スタートアップ処理の先頭アドレスをも登録する。引き続き、アプリケーションはデバイス別の割り込みハンドラの登録処理を行う。ステップA4において、アプリケーションは、図3のbに示すように、UART16用の送信完了割り込みハンドラの先頭アドレスをハンドラ管理テーブル34に登録する。ステップA5において、アプリケーションは、このハンドラ管理テーブル34に、VMEバス4用の送信完了割り込みハンドラの先頭アドレスをも登録する。
図5から図9を参照してDSPカード2上の各DSP11のUART16へのメッセージ出力手順について述べる。図5は第1のDSP11のメッセージ出力を実行するメインプログラムの手順を説明するためのフローチャートである。このDSP11は、フラッシュROM14から試験用のプログラムを読み込み、決められた試験項目に沿った処理を行う(ステップB1)。DSP11がこのプログラムを実行することによってメッセージ出力制御処理29を含むアプリケーションが起動する。このアプリケーションはprintf処理を実行する(ステップB2)。1つの試験項目についてのステップB2の処理が行われた後、別の試験項目についての試験とその結果出力とが行われる。
ホストCPU8は、各DSPカード2のすべてのDSP11に対して、メッセージを出力するデバイスをUART16からVMEバス4、すなわち遠隔端末7側に切り替えるように変更指令することもできる。試験を行う者が、遠隔端末7を操作することによって、遠隔端末7は、メッセージの出力先のデバイスを含む指令を、ホストCPU8に対して通知する。ホストCPU8はDSP11に対して、個別にメッセージの出力デバイスを切り替えるように指令する。
図13は第1のDSP11のVMEバス4へのメッセージ出力の手順を説明するためのフローチャートである。メッセージ出力制御処理29を含むアプリケーションがprintf処理を用いたメッセージの出力要求を実行すると、このprintf処理を実行するプログラムは出力対象のメッセージを作成する。printf処理は、図7のbに示したUARTスタートアップが起動される直前までの処理と同一である。
Claims (3)
- 複数のDSP(ディジタルシグナルプロセッサ)、データバス、これらのDSPから出力されるメッセージをこのデータバスを介して受信してそれぞれのメッセージのシリアルデータを出力するメッセージ出力デバイス、及び前記データバスに接続されたバスプロトコル変換部をそれぞれが有する複数のDSPカードと、
メッセージを表示する表示装置に接続されて、この表示装置がこれらのDSPカードの各DSPから出力されるメッセージを表示するためのデータを生成するホストCPUと、
前記複数のDSPカードのバスプロトコル変換部及び前記ホストCPUの間を接続するVME(Versa Modular Eurocard)バスを有するバックプレーンと、を備え、
前記ホストCPUが、前記複数のDSPカードの各DSPから出力されるメッセージを、前記メッセージ出力デバイスに出力させるか、又は前記VMEバス経由で前記表示装置へ転送するかのいずれかに切り替え可能であることを特徴とするDSPカード試験装置。 - 前記ホストCPUは、前記複数のDSPカードの各DSPから出力されるメッセージを、これらのDSPカードのDSP毎に記憶するバッファを有し、前記表示装置は、このバッファのデータから、各DSPの動作又は状態を表す情報を含むメッセージを表示することを特徴とする請求項1記載のDSPカード試験装置。
- 前記ホストCPUは、当該DSPカード試験装置の起動後においては前記メッセージ出力デバイスによるメッセージの出力処理と前記表示装置によるメッセージの出力処理との切り替えをすべてのDSP毎に行うことを特徴とする請求項1記載のDSPカード試験装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007180873A JP4762207B2 (ja) | 2007-07-10 | 2007-07-10 | Dspカード試験装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007180873A JP4762207B2 (ja) | 2007-07-10 | 2007-07-10 | Dspカード試験装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009020573A true JP2009020573A (ja) | 2009-01-29 |
JP4762207B2 JP4762207B2 (ja) | 2011-08-31 |
Family
ID=40360186
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007180873A Expired - Fee Related JP4762207B2 (ja) | 2007-07-10 | 2007-07-10 | Dspカード試験装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4762207B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104750101A (zh) * | 2015-04-07 | 2015-07-01 | 四川九洲空管科技有限责任公司 | 一种机载询问机数字信号处理模块检测仪及其检测方法 |
JP2017004329A (ja) * | 2015-06-12 | 2017-01-05 | 株式会社東芝 | 処理装置、dsp基板、及び動作エラー原因特定方法 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106227194A (zh) * | 2016-08-26 | 2016-12-14 | 天津市英贝特航天科技有限公司 | 一种dsp主控模块测试机箱 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0553885A (ja) * | 1991-08-29 | 1993-03-05 | Fujitsu Ltd | 出力関数方式 |
JP2000259446A (ja) * | 1999-03-11 | 2000-09-22 | Toshiba Corp | デバック支援環境付オペレーティング・システムの実装されたコンピュータ・システム |
JP2002296315A (ja) * | 2001-03-30 | 2002-10-09 | Nec Corp | 回路基板検査装置及び回路基板製造方法 |
JP2007017190A (ja) * | 2005-07-05 | 2007-01-25 | Toshiba Corp | 回路基板試験装置、回路基板試験方法、及び回路基板試験プログラム |
JP2008071107A (ja) * | 2006-09-14 | 2008-03-27 | Toshiba Corp | Dspカードのフラッシュrom更新方法及びdspカードのフラッシュrom更新装置 |
JP2008258763A (ja) * | 2007-04-02 | 2008-10-23 | Toshiba Corp | シリアル通信装置、その試験装置及びシリアル通信装置の試験方法 |
-
2007
- 2007-07-10 JP JP2007180873A patent/JP4762207B2/ja not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0553885A (ja) * | 1991-08-29 | 1993-03-05 | Fujitsu Ltd | 出力関数方式 |
JP2000259446A (ja) * | 1999-03-11 | 2000-09-22 | Toshiba Corp | デバック支援環境付オペレーティング・システムの実装されたコンピュータ・システム |
JP2002296315A (ja) * | 2001-03-30 | 2002-10-09 | Nec Corp | 回路基板検査装置及び回路基板製造方法 |
JP2007017190A (ja) * | 2005-07-05 | 2007-01-25 | Toshiba Corp | 回路基板試験装置、回路基板試験方法、及び回路基板試験プログラム |
JP2008071107A (ja) * | 2006-09-14 | 2008-03-27 | Toshiba Corp | Dspカードのフラッシュrom更新方法及びdspカードのフラッシュrom更新装置 |
JP2008258763A (ja) * | 2007-04-02 | 2008-10-23 | Toshiba Corp | シリアル通信装置、その試験装置及びシリアル通信装置の試験方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104750101A (zh) * | 2015-04-07 | 2015-07-01 | 四川九洲空管科技有限责任公司 | 一种机载询问机数字信号处理模块检测仪及其检测方法 |
JP2017004329A (ja) * | 2015-06-12 | 2017-01-05 | 株式会社東芝 | 処理装置、dsp基板、及び動作エラー原因特定方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4762207B2 (ja) | 2011-08-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8914673B2 (en) | Distributed testing within a serial testing infrastructure | |
US7548828B2 (en) | Automatic test equipment platform architecture using parallel user computers | |
US5251150A (en) | Sub-modular development system for modular computer-based instruments | |
JP4762207B2 (ja) | Dspカード試験装置 | |
EP1179775B1 (en) | Multiprocessor emulation support using dynamic linking | |
EP1367490A2 (en) | Debugging apparatus and method | |
JPH03229352A (ja) | プログラム変更方法 | |
JP2011059787A (ja) | ディジタルシグナルプロセッサシステムおよびディジタルシグナルプロセッサの立ち上げ方法 | |
US20030101394A1 (en) | Method and apparatus for testing electronic components | |
EP0107263A2 (en) | Man-machine interface | |
JP6726136B2 (ja) | データアクセス装置及びアクセスエラーの通知方法 | |
CN105740007B (zh) | 一种pci-e设备的插件装载方法及装置 | |
US11797421B2 (en) | Semiconductor apparatus and debug system | |
JP3107308B2 (ja) | 異種言語混在形プログラム処理コントローラ | |
JP4479131B2 (ja) | 制御装置 | |
JP2013114483A (ja) | ディジタルシグナルプロセッサシステムおよびディジタルシグナルプロセッサシステムにおける割込み処理方法 | |
CN113568858B (zh) | 设备管理方法、装置及存储介质 | |
JPH1083318A (ja) | 電子回路解析装置 | |
JP2008071107A (ja) | Dspカードのフラッシュrom更新方法及びdspカードのフラッシュrom更新装置 | |
JP2014109938A (ja) | プログラム起動装置、プログラム起動方法、及びプログラム起動プログラム | |
JP6278300B2 (ja) | リモート操作システム、無線通信ユニット、及びリモートデバッグシステム | |
JP3177131B2 (ja) | 電子回路解析装置 | |
JP2010160718A (ja) | ディジタルシグナルプロセッサカードの自動試験装置 | |
US9342359B2 (en) | Information processing system and information processing method | |
Wootton et al. | Hardware I/O Connections |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091201 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110413 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110510 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110607 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140617 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140617 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |