JP2017004329A - 処理装置、dsp基板、及び動作エラー原因特定方法 - Google Patents
処理装置、dsp基板、及び動作エラー原因特定方法 Download PDFInfo
- Publication number
- JP2017004329A JP2017004329A JP2015118873A JP2015118873A JP2017004329A JP 2017004329 A JP2017004329 A JP 2017004329A JP 2015118873 A JP2015118873 A JP 2015118873A JP 2015118873 A JP2015118873 A JP 2015118873A JP 2017004329 A JP2017004329 A JP 2017004329A
- Authority
- JP
- Japan
- Prior art keywords
- dsp
- dsps
- unit
- data bus
- monitoring unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Retry When Errors Occur (AREA)
- Debugging And Monitoring (AREA)
Abstract
Description
110…通信インタフェース
120…制御部
130、130−1〜130−M…DSP基板
131…中継部
132、133…記憶部
134、134−1〜134−n…DSP
135…監視部
135a…メモリ
136…通信部
137…温度計測部
D1〜D4…データバス
L、L1〜Ln…信号線
Claims (10)
- 協働して1つのタスクを実行する複数の処理ユニットを備える処理装置であって、
前記複数の処理ユニットは、それぞれ、
前記複数の処理ユニットがそれぞれ内部に有する内部データバスに接続された複数のプロセッサと、
前記複数のプロセッサそれぞれと異なる信号線で接続され、前記複数のプロセッサが接続された前記内部データバスには接続されておらず、前記複数のプロセッサそれぞれから前記信号線を介して情報を取得する監視部と、を備える、
処理装置。 - 外部データバスで制御部と接続され、前記制御部の制御に基づいて処理を実行する複数のDSP基板を備える処理装置であって、
前記複数のDSP基板は、それぞれ、
前記複数のDSP基板がそれぞれ内部に有する内部データバスに接続された複数のDSP(Digital Signal Processor)と、
前記外部データバス及び前記内部データバスと直接的或いは間接的に接続され、前記制御部と前記DSPとの通信を中継する中継部と、
前記複数のDSPそれぞれと異なる信号線で接続され、前記中継部と前記複数のDSPとを接続する前記内部データバスには接続されておらず、前記複数のDSPそれぞれから前記信号線を介して情報を取得する監視部と、を備える、
処理装置。 - 前記監視部は、前記DSP基板の起動時に前記複数のDSPそれぞれから、前記信号線を介して、起動が成功したか否かを示す起動情報を取得する、
請求項2に記載の処理装置。 - 前記中継部は、前記複数のDSPが接続された前記内部データバスをバスリセットすることが可能であり、
前記監視部は、
前記起動情報に基づいて、前記信号線で接続された前記複数のDSPの中に起動が失敗した前記DSPがあるか否か判別し、
起動が失敗した前記DSPがある場合に、前記中継部に対して、前記複数のDSPが接続された前記内部データバスのバスリセットを命令し、
前記複数のDSPは、前記内部データバスがバスリセットされた場合には、起動を最初から実行し直す、
請求項3に記載の処理装置。 - 前記複数のDSP基板は、それぞれ、
前記複数のDSPと直接的或いは間接的に接続された記憶部を備え、
前記複数のDSPは、それぞれ、前記記憶部に正常にアクセスできるか否か判別し、その判別結果を前記信号線に出力し、
前記監視部は、前記複数のDSPから前記判別結果を取得する、
請求項2乃至4のいずれか1項に記載の処理装置。 - 前記複数のDSP基板は、それぞれ、
前記監視部に温度情報を出力する温度計測部、を備え、
前記監視部は、前記温度計測部から前記温度情報を取得する、
請求項2乃至5のいずれか1項に記載の処理装置。 - 前記複数のDSP基板は、それぞれ、
前記監視部と接続され、前記監視部から受信した情報を前記DSP基板の外部に出力する通信部、を備え、
前記監視部は、前記複数のDSPそれぞれから前記信号線を介して取得した情報を、前記通信部を介して、前記DSP基板の外部に出力する、
請求項2乃至6のいずれか1項に記載の処理装置。 - 前記複数のDSP基板は、それぞれ、
前記監視部と接続され、前記監視部から受信した情報を記憶する不揮発性メモリ、を備え、
前記監視部は、前記複数のDSPそれぞれから前記信号線を介して取得した情報を、前記不揮発性メモリに出力する、
請求項2乃至7のいずれか1項に記載の処理装置。 - 外部データバスで制御部と接続され、前記制御部の制御に基づいて処理を実行する複数のDSP基板を備える処理装置に搭載されるDSP基板であって、
前記DSP基板の内部にある内部データバスに接続された複数のDSP(Digital Signal Processor)と、
前記外部データバス及び前記内部データバスと直接的或いは間接的に接続され、前記制御部と前記DSPとの通信を中継する中継部と、
前記複数のDSPそれぞれと異なる信号線で接続され、前記中継部と前記複数のDSPとを接続する前記内部データバスには接続されておらず、前記複数のDSPそれぞれから前記信号線を介して情報を取得する監視部と、を備える、
DSP基板。 - 外部データバスで制御部と接続され、前記制御部の制御に基づいて処理を実行する複数のDSP基板を備える処理装置であって、前記複数のDSP基板は、それぞれ、前記複数のDSP基板がそれぞれ内部に有する内部データバスに接続された複数のDSP(Digital Signal Processor)と、前記外部データバス及び前記内部データバスと直接的或いは間接的に接続され、前記制御部と前記DSPとの通信を中継する中継部と、前記複数のDSPそれぞれと異なる信号線で接続され、前記中継部と前記複数のDSPとを接続する前記内部データバスには接続されておらず、前記複数のDSPそれぞれから前記信号線を介して情報を取得する監視部と、を備える処理装置の動作エラーの原因を特定する方法であって、
前記監視部から前記複数のDSPそれぞれの情報を取得し、
前記監視部から取得した情報に基づいて、前記複数のDSPの中から前記動作エラーを起こした前記DSPを特定する、
動作エラー原因特定方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015118873A JP2017004329A (ja) | 2015-06-12 | 2015-06-12 | 処理装置、dsp基板、及び動作エラー原因特定方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015118873A JP2017004329A (ja) | 2015-06-12 | 2015-06-12 | 処理装置、dsp基板、及び動作エラー原因特定方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2017004329A true JP2017004329A (ja) | 2017-01-05 |
Family
ID=57752775
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015118873A Pending JP2017004329A (ja) | 2015-06-12 | 2015-06-12 | 処理装置、dsp基板、及び動作エラー原因特定方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2017004329A (ja) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0271336A (ja) * | 1988-09-06 | 1990-03-09 | Nec Corp | プロセッサの障害状態監視方式 |
JP2002312333A (ja) * | 2001-04-12 | 2002-10-25 | Mitsubishi Electric Corp | マルチプロセッサ初期化/並行診断方法 |
JP2009020573A (ja) * | 2007-07-10 | 2009-01-29 | Toshiba Corp | Dspカード試験装置 |
JP2010244174A (ja) * | 2009-04-02 | 2010-10-28 | Toshiba Corp | Dspカード試験装置およびdspカード試験装置における故障異常情報のモニタ方法 |
WO2012046293A1 (ja) * | 2010-10-04 | 2012-04-12 | 富士通株式会社 | 障害監視装置、障害監視方法及びプログラム |
JP2013025440A (ja) * | 2011-07-19 | 2013-02-04 | Hitachi Ltd | 情報処理装置および障害処理方法 |
-
2015
- 2015-06-12 JP JP2015118873A patent/JP2017004329A/ja active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0271336A (ja) * | 1988-09-06 | 1990-03-09 | Nec Corp | プロセッサの障害状態監視方式 |
JP2002312333A (ja) * | 2001-04-12 | 2002-10-25 | Mitsubishi Electric Corp | マルチプロセッサ初期化/並行診断方法 |
JP2009020573A (ja) * | 2007-07-10 | 2009-01-29 | Toshiba Corp | Dspカード試験装置 |
JP2010244174A (ja) * | 2009-04-02 | 2010-10-28 | Toshiba Corp | Dspカード試験装置およびdspカード試験装置における故障異常情報のモニタ方法 |
WO2012046293A1 (ja) * | 2010-10-04 | 2012-04-12 | 富士通株式会社 | 障害監視装置、障害監視方法及びプログラム |
JP2013025440A (ja) * | 2011-07-19 | 2013-02-04 | Hitachi Ltd | 情報処理装置および障害処理方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9367446B2 (en) | Computer system and data recovery method for a computer system having an embedded controller | |
US9514846B2 (en) | Memory module status indication | |
US20150220411A1 (en) | System and method for operating system agnostic hardware validation | |
US20080046706A1 (en) | Remote Monitor Module for Computer Initialization | |
US20100251022A1 (en) | Integrated circuit, debugging circuit, and debugging command control method | |
EP3167371B1 (en) | A method for diagnosing power supply failure in a wireless communication device | |
US10691562B2 (en) | Management node failover for high reliability systems | |
US10762029B2 (en) | Electronic apparatus and detection method using the same | |
US7725806B2 (en) | Method and infrastructure for recognition of the resources of a defective hardware unit | |
US20200264924A1 (en) | Electronic device and control method thereof | |
US11003778B2 (en) | System and method for storing operating life history on a non-volatile dual inline memory module | |
JP6352627B2 (ja) | コンピュータシステム及びその動作方法 | |
JP2017004329A (ja) | 処理装置、dsp基板、及び動作エラー原因特定方法 | |
CN104182290A (zh) | 除错装置及除错方法 | |
US20170192917A1 (en) | Systems and methods for hardware arbitration of a communications bus | |
JP2004302731A (ja) | 情報処理装置および障害診断方法 | |
JP4558376B2 (ja) | コントローラ | |
US10289467B2 (en) | Error coordination message for a blade device having a logical processor in another system firmware domain | |
CN107301037B (zh) | 操作系统内核的加载方法和装置 | |
CN111061603B (zh) | 可记录自检数据的主板和计算机、自检数据的记录方法 | |
JP7324637B2 (ja) | コンピュータ装置及び再起動方法 | |
US9405629B2 (en) | Information processing system, method for controlling information processing system, and storage medium | |
CN113010303A (zh) | 一种处理器间的数据交互方法、装置以及服务器 | |
JP2019191942A (ja) | 制御装置および機能検査方法 | |
JP2014182676A (ja) | ログ採取装置、演算装置、およびログ採取方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20170907 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20170908 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180314 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20181225 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190108 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20190709 |