JP3107308B2 - 異種言語混在形プログラム処理コントローラ - Google Patents

異種言語混在形プログラム処理コントローラ

Info

Publication number
JP3107308B2
JP3107308B2 JP63040870A JP4087088A JP3107308B2 JP 3107308 B2 JP3107308 B2 JP 3107308B2 JP 63040870 A JP63040870 A JP 63040870A JP 4087088 A JP4087088 A JP 4087088A JP 3107308 B2 JP3107308 B2 JP 3107308B2
Authority
JP
Japan
Prior art keywords
processor
program
language
processing
controller
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP63040870A
Other languages
English (en)
Other versions
JPH01217536A (ja
Inventor
章宏 大橋
弘昌 山岡
満郎 高倉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP63040870A priority Critical patent/JP3107308B2/ja
Publication of JPH01217536A publication Critical patent/JPH01217536A/ja
Application granted granted Critical
Publication of JP3107308B2 publication Critical patent/JP3107308B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Multi Processors (AREA)
  • Devices For Executing Special Programs (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、プロセス制御用コントローラに係り、特に
異なる言語により記述された処理が混在するプログラム
を処理する異種言語混在形プログラム処理コントローラ
に関する。
〔従来の技術〕
従来のプロセス制御用コントローラのプログラム言語
動向については、電気学会誌昭56−10、第957頁から第9
64頁の「PCにおける言語の動向」において論じられてい
るように、ハード面では、トランジスタによる専用回路
形から汎用マイクロプロセツサ形、ビツトスライス形へ
と発展してきた。また、ソフト面では、この間、ラダー
シーケンスからブロツク図等のグラフイツク言語、さら
には、FORTRAN、C言語等の汎用言語により数式演算へ
と発展してきた。
現在では、プロセス制御用コントローラの世界におい
て、多数のプロセツサと多数のプログラミング言語形態
が存在する。
このため、第2図(イ)に示すようにラダ、ブロツク
夫々で作成したプログラム15,17を各言語用のコントロ
ーラ16,18で実行する場合は問題ない。即ち、コントロ
ーラaはラダー表現によるプログラム処理を高速に実行
し、コントローラbはブロツク図表現によるプログラム
処理を高速に実行する。このため、コンパイラ11,12は
既存のものである。しかし第2図(ロ)に示すようにラ
ダーで記述されたプログラムをブロツク図用のコントロ
ーラ18で実行する場合、専用のコンパイラ14を作成する
必要がある。ブロツクからラダーへも同様なコンパイラ
13を必要とする。仮に、プロセツサの種類がm、プログ
ラミング言語の数がn存在したとすると、m×n個のコ
ンパイラを作成する必要が出てくる。これを避ける方法
として、「オートメーシヨン」(33巻第1号,P11〜15)
中に記載されている中間言語を用いる方法がある。中間
言語の個数をl個(l≦m)とすると、コンパイラはl
×mですむことになる。
〔発明が解決しようとする課題〕
しかし、現在の技術では、すべてのプログラミング信
号を包含するような中間言語を開発することは困難であ
り、用途別にいくつかの中間言語の形態を持つのが通常
である。
ところが、上記「オートメーシヨン」中の従来技術で
は、中間言語間の変換が依然として残つており、特にそ
の第14頁記載の第3図に示すような異なる言語で記述さ
れた処理が混在するプログラムの処理については配慮さ
れておらず、従来開発されたソフトウエア財産をフアン
クシヨンモジユールという形で組み合わせて利用するこ
とができず、各言語で記述された処理を共通の中間言語
に変換し、さらに使用するプロセツサの言語形態に合わ
せた変換が必要となるという問題があつた。
本発明の目的は、既存のソフトウエア財産を変更する
ことなく、第3図に示すようにメモリ上に作成された異
種言語混在形プログラムを実行可能な異種言語混在形プ
ログラム処理コントローラを提供することにある。
〔課題を解決するための手段〕
上記目的は、言語種別の異なる複数種類のプログラム
を処理言語の異なる複数種類のプロセッサのうち最適な
プロセッサに分配し実行する異種言語混在形プログラム
処理コントローラにおいて、処理言語の異なる複数種類
のプロセッサと、各プロセッサとバスを介して接続され
た制御手段とを備え、前記制御手段は、内部に各処理対
象プログラムの言語種別及び処理テーブル配列番号を格
納した言語種別テーブルと前記複数種類のプロセッサの
言語毎のプロセッサ処理性能大小関係を規定した言語処
理性テーブルと前記プロセッサの実装状態を登録したプ
ロセッサ登録テーブルとを具備し、更に、前記制御装置
は、上位装置から複数の処理対象プログラムと各処理対
象プログラムの言語種別テーブルのデータとが送信され
てきたとき前記言語種別テーブルと前記言語処理性テー
ブルと前記プロセッサ登録テーブルとを参照する手段
と、前記送信された各処理対象プログラムの処理プロセ
ッサを決定する手段と、前記決定する手段により決めら
れたプロセッサに各処理対象プログラムの処理を分配す
る手段とを備え、前記各プロセッサは分配されたプログ
ラムを実行するものであることで、達成される。
〔作用〕
上位装置が下位のコントローラに処理対象プログラム
を送信して実行させる場合に、言語種別テーブルのデー
タ(内容)を一緒に送信するため、下位コントローラは
言語種別テーブルと処理性テーブルとプロセッサ登録テ
ーブルとを参照することで、処理対象プログラムの言語
種別を判断することが可能となり、この言語種別に最適
なプロセッサを決めることができる。このため、過去か
らの資産として蓄えられている膨大なプログラムを言語
種別に係わり無くそのまま使用することができる。
〔実施例〕
本発明の実施例を図面を用い説明する、 第4図は、本発明のプロセス制御用コントローラを用
いたシステム構成の一実施例である。
プロセス監視装置20と本発明のプロセス制御用コント
ローラ100,200が、ネツトワーク10を介して接続され
る。また、PI/O30,31がプロセス制御用コントローラ100
へ、PI/O32,33,34がプロセス制御用コントローラ200へ
それぞれ接続される。
プロセス監視装置20は、プロセス制御用コントローラ
100,200に実行させるプログラムをネツトワーク10を介
して当該プロセス制御用コントローラ100,200のメモリ
へそれぞれ書き込む。一般にプロセス監視装置は、プロ
セスの各種状態量や条件の表示部及びプロセス制御用の
各種操作を行う操作部より成る。しかし、昨今は、この
監視・操作機能の他にプログラム作成支援能力を持たせ
る例が多い。本実施例では、プロセス監視装置20に、こ
のプログラム作成支援機能を持たせた。これによつて、
オペレータは、プロセス監視装置20でプログラムを作成
する。
更に、監視装置20は、この作成したプログラムをコン
パイルし、オプジエクトプログラムを作成する。
ここで、作成プログラムは、PC(プログラマブル コ
ントローラ)の場合、異種言語混在のプログラムである
ことが多い。例えば、異種言語にはラダー形式、ブロツ
ク形式等種々存在する。各言語形式のもとでコンパイル
されたオブジエクトプログラムは、それぞれ独自のマシ
ンコード形式となる。複数の制御用プロセツサ104〜106
は、それぞれ、ラダー形式用言語処理用とか、ブロツク
形式用言語処理用とかとされ、1つのプロセツサは1つ
の言語処理用に機能化されている。従つて、1つのプロ
セツサが、ラダー形式用言語処理用であつて、ブロツク
形式言語処理用の機能処理を行わせたい場合には、ブロ
ツク形式言語処理用の機能を付加することが必要とす
る。この機能付加は、ブロツク形式言語処理用のインタ
プリタを当該プロセツサに付加することによつて可能で
ある。
尚、異種言語混在プログラムとは、1つのプログラム
中に、一部はラダー形式、他の一部がブロツク形式とか
で記述されている場合、全体がラダー形式で記述される
かそのサブルーチンがブロツク形式で記述されている場
合、更には、複数のプログラムが存在し、1つはラダー
形式、他の1つはブロツク形式とかとなつている場合、
のいずれをも指すものとする。
プロセス監視装置によるプログラム作成の有力な方法
を以下で述べる。プロセス監視装置にデータベースを接
続する。このデータベースには過去に作成されたプログ
ラム(ラダーとかブロツク図等)がコンパイルされたオ
ブジエクト化された状態(即ちマシンコード化)で格納
しておく。オペレータ(プログラマ)は、このプログラ
ムのメニユーが表示されている画面をみて、プログラム
として必要なメニユーを選択する。この選択したメニユ
ーを組合せてプログラムができ上る。この結果、形成さ
れたプログラムは、既存の異種言語組合せ形プログラム
となる。このわかりやすい一例を第14図に示す。第14図
で、表示メニユーとして,,が表示され、実際の
プログラムは,のみとすると、メニユー,を選
択し、これを組合せる。この組合せ結果をAとして示し
た。結果Aは画面に示すようにしてもよく、オペレータ
の頭の中に存在するものであつてもよい。かくして、プ
ログラムとしてととのリンクしたプログラムが得ら
れる。Bに示す如く、このととの組合せプログラム
はラダー,ブロツクなる異種言語組合せ形プログラムに
なる。このプログラムは、データベースからマシン言語
化された形で取り出され、ジヨブコントローラ101のメ
モリ102へ送出されラツチされる。
この他に、データベースを利用しないで監視装置で1
つ1つプログラムを作成するやり方もある。この方法も
本発明に含まれる。
第1図は、第4図に用いられている本発明のプロセス
制御用コントローラ100(コントローラ200も考え方は同
じ)の構成を示す。
プロセツサ(A)104は、ラダー図によるプログラム
の処理能力が高いプロセツサ、プロセツサ(B)105はB
ASIC言語等の汎用言語によるプログラムの処理能力が高
いプロセツサ、プロセツサ(C)106は、ブロツク図に
よるプログラムの処理能力が高いプロセツサである。こ
れらのプロセツサ104,105,106は、内部バス108を介し
て、ジヨブコントローラ101,メモリ102,ネツトワークイ
ンタフエース103,PI/Oインタフエース107と接続され
る。
第4図のプロセス監視装置20から送信されたプログラ
ムは、ネツトワークインタフエース103、内部バス108を
通つて、メモリ102へ書き込まれる。このプログラムは
例えばPC処理のプログラムであり、種々の言語形式で記
述されたプログラムより成る。
ジヨブコントローラ101に第5図のジヨブ言語種別テ
ーブル、第6図の言語処理性テーブル、第7図のプロセ
ツサ登録テーブルを具備させる。
第4図のプロセス監視装置20では、プログラムをプロ
セス制御用コントローラ100へ送信する際、プログラム
と共に、第5図のジヨブ言語種別テーブルの内容を同時
にプロセス制御用コントローラ100へ送信し、メモリ102
内にプログラムと共に格納する。ここで、第5図のジヨ
ブ言語種別テーブルは、プログラムアドレスの順序に従
つて、ローデイングするジヨブ言語種別、及び処理性テ
ーブル配列番号を登録してある。
第6図の言語処理性テーブルは、配列番号0〜3対応
に言語処理のためのプロセツサ相互の優先関係を規律す
る。
第7図のプロセツサ登録テーブルは、バス108への各
予想プロセツサA,B,Cの接続の有無を規律する。第7図
のテーブルでは、プロセツサA,B,Cのすべてが接続有り
とされている。接続されていなければ、その未接続のプ
ロセツサ対応に「有」の代りに「無」の表示を行う。
尚、第1図で、PI/Oインターフエース107より取り込
まれ各プロセツサA,B,Cにて処理される際に、内部バス1
08を伝送するデータの形式は同一とする。
尚、第6図の言語処理性テーブルは、言語形式の処理
速度の大小の順で優先関係を規定した。例えば、配列0
にあつては、プロセツサAが一番処理速度が速く、次い
でプロセツサB、プロセツサCとなる。ここで、各プロ
セツサは、先に述べたように単一の言語形式処理機能を
持ち、その他の形式の言語処理のためにはインタプリタ
を付加させることとした。従つて、配列0の事例では、
プロセツサBとCとは、それぞれラダー形式処理可能な
インタプリタを取りつけているとみるべきである。同様
に、配列1では、プロセツサCがブロツク図形式を処理
する機能を持ち、プロセツサAとBとは、ブロツク図処
理用のインタプリタを取りつけているべきとみるべきで
ある。他の同様である。
従つて、他言語処理用のインタプリタを取りつけてい
ない場合には、各配列内の優先関係はなく、配列0はプ
ロセツサA指定、配列1はプロセツサC指定といつた具
合いになる。本発明にとつては、両者共に適用可能であ
る。
次に、第8図のフローに従いジヨブコントローラ101
の処理を説明する。
ジヨブコントローラ101は、まず、第5図のジヨブ言
語種別テーブルを読み出すことにより、第1番目のジヨ
ブがメモリ102のアドレス0000〜0100に存在し、ジヨブ
言語がラダーであることを認識し、さらに、ラダー言語
に対する各プロセツサの処理能力を示す言語処理性テー
ブルの配列番号が0であることを認識する(ステツプ5
0)。
次に、当該配列番号0に基づき、第6図の言語処理性
テーブルを読み出すことにより、プロセツサ(A)104
がラダー言語の処理能力が最も高いことを認識する(ス
テツプ51)。
さらに、第7図のプロセツサ登録テーブルを読み出し
(ステツプ52)、プロセツサAが実装されていることを
確認する(ステツプ53)。
確認後、当該プログラムをメモリ102からプロセツサ
(A)104へロードする(ステツプ54)。プロセツサA
では、このプログラムを内部メモリ(又はレジスタ)に
ラツチする。
以下同様に、アドレス0100の「ブロツク」につき同様
の処理を行う。次いでアドレス0200の「ラダー」、アド
レス0300の「FA−BASIC」の処理を行い、終了する。
次に、第9図に示すように制御用コントローラ100に
プロセツサ(C)106が実装されていない場合のジヨブ
コントローラ101の処理動作を第8図のフローに従い説
明する。この場合、第7図のプロセツサ登録テーブル
は、第10図のように変更しておく。
先ず当該ジヨブコントローラ101は、第5図のテーブ
ルに従つて第1番目のジヨブ(ラダー形式)を第8図の
フローに従いプロセツサAへ前述したようにロードした
後、第2番目のジヨブを第5図のジヨブ言語種別テーブ
ルから読み出し、プログラムがメモリのアドレス0100〜
0200に存在し、ジヨブ言語はブロツク図、処理性テーブ
ル配列番号が1であることを認識する(ステツプ50)。
次に、第6図の言語処理性テーブルの配列番号1の内
容より、プロセツサ(C)106が、ブロツク図によるプ
ログラムの処理能力の最も高いプロセツサであることを
確認する(ステツプ51)。
次に、第10図のプロセツサ登録を読み出し(ステツプ
52)、プロセツサ(C)106が実装されているか否かが
点検され、この場合プロセツサCが実装されていないた
め、再び処理を戻し(ステツプ53)、第6図の言語処理
性テーブルを読み出し、2番目に処理能力が高いプロセ
ツサは、プロセツサ(B)105であることを認識する
(ステツプ51)。
次に再び第10図のプロセツサ登録テーブルを読み出し
(ステツプ52)、プロセツサ(B)105が実装されてい
ることを確認し、(ステツプ53)、プロセツサ(B)10
5へ当該プログラムをロードする(ステツプ54)。
本実施例では異種言語の組み合せとして、ラダー図、
ブロツク図、FA−BASICを示したが、他の言語(例え
ば、C言語、デイシジヨンテーブル等)の組み合せにお
いても、同様の効果が得られることは言うまでもない。
以上、本実施例によれば、異なる言語によつて書かれ
たジヨブプログラムを同一のプロセス制御用コントロー
ラ上で実行することが可能となり、従来各プロセス制御
用プロセツサ上で開発されてきたプログラムを変更する
ことなく利用することができるため、ソフトウエアの再
利用性が良い。
また、プロセツサの実装、未実装に対しても、第7図
のプロセツサ登録テーブルを変更するのみでよいため、
システム変更に対する柔軟性に豊む。
さらに、他の実施例として、第11図に示すようなPI/O
インタフエース107が実装されていない場合も、第4図
のネツトワーク10上を転送されるデータを第11図のネツ
トワークインターフエース103を介してプロセス制御用
コントローラ100内に取り込み、以後、第1図の場合と
同様の処理を行う。この際、プロセス制御用コントロー
ラ100で処理された結果のデータは、ネツトワークイン
タフエース103を介して再びネツトワーク10上へ送出さ
れる。
また、さらに他の実施例としては、第12図に示すよう
に、ネツトワークインタフエース103が実装されていな
い場合が考えられるが、この場合は、プログラムのロー
デイングをネツトワークを介さず、各コントローラ毎に
行うことで、スタンドアロンのコントローラとして、第
1図の場合と同様の処理を行う。
次に、本実施例での全体像をつかむための、処理系統
図を第13図に示す。先ず、プロセス監視装置を利用して
プログラム作成し、併せてこの作成プログラムをコンパ
イルし、オブジエクトプログラムを得、且つ相互のリン
クをはかる。次に、メモリ102へ、このプログラム(実
行モジユール)をロードする。併せて各種テーブルもメ
モリ102へ格納する。ロードが終了すると、コントロー
ラ100を起動する。この起動によりジヨブコントローラ1
01は、プロセツサA,B,Cへ実行モジユールの最適配分を
行う。図では、プログラムの処理の順序に従つて、ラダ
ーオブジエクトプログラムをプロセツサAのメモリへ、
次にブロツク図オブジエクトプログラムをプロセツサC
へ、最後にFA−BASICのオプジエクトプログラムをプロ
セツサBへ、ロードし、分配を終了する。
以上の各プロセツサのロード後、ジヨブコントローラ
は、各プロセツサの起動をかける。この起動順序は、プ
ロセツサA→C→Bの順である。
種々の適用、変形例を述べる。
(1)本実施例では、ジヨブコントローラが、判断分配
の役割を果したが、分散して実現することもできる。ま
た、制御用CPUの1つにその役割を持たせてもよい。
(2)制御用コントローラ以外にも、異種言語を取扱う
ことのできる情報処理用計算機システムについても、適
用できる。
(3)プログラム作成支援のもとで作成したプログラム
をメモリ102に送出することとしたが、テープ等で入力
させるようにしてもよい。この場合、コンパイル機能
は、ジヨブコントローラに持たせてもよい。
〔発明の効果〕
本発明によれば、従来各プロセス制御用プログラム言
語対応のプロセツサ上で開発されたソフトウエアを1つ
のプロセス制御用コントローラで実行することが可能で
あるため、既存のソフトウエア財産をフアンクシヨンモ
ジユールとして組み合わせて新しいプログラムを作成
し、プログラムがどのような言語形能で記述されている
か、ユーザは意識することなく実行することができる。
また、プロセス制御用コントローラ内のプロセツサの
種類、規模の変更時は、ジヨブコントローラの各テーブ
ルを変更するのみで対応でき、拡張性、柔軟性に豊んだ
プロセス制御用コントローラを得ることができる。
【図面の簡単な説明】
第1図は、本発明のプロセス制御用コントローラの一実
施例図、第2図は、従来技術によるプロセス制御用コン
トローラでのプログラム処理を示す図、第3図は、異種
言語混在形プログラムの一例を示す図、第4図は、本発
明のプロセス制御用コントローラを使用する際のシステ
ム構成の一実施例図、第5図は、本発明のプロセス制御
用コントローラ内にあるジヨブコントローラが所有する
ジヨブ言語種別テーブルの一実施例図、第6図は、当該
ジヨブコントローラが所有する各プロセツサの言語処理
性テーブルの一実施例図、第7図は当該プロセス制御コ
ントローラが第4図の構成を採つた場合に当該ジヨブコ
ントローラが所有するプロセツサ登録テーブルの一実施
例図、第8図は、当該ジヨブコントローラが、最適なプ
ロセツサへ各処理のプログラムを分配するときの処理フ
ロー、第9図は、本発明のプロセス制御コントローラの
一実施例図、第10図は、当該プロセス制御コントローラ
が、第9図の構成を採つた場合のプロセツサ登録テーブ
ルを示す図、第11図はPI/Oインターフエースを実装して
いない場合の系統図、第12図はネツトワークインタフエ
ースを実装していない場合の系統図、第13図は全体処理
系統図、第14図は有効なプログラム作成説明図である。 100……制御用コントローラ、101……ジヨブコントロー
ラ、104,105,106……プロセツサ。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭51−33944(JP,A) 特開 昭55−112666(JP,A) 特開 昭60−69769(JP,A) 特開 昭60−142744(JP,A) 特開 昭61−39656(JP,A) 特開 昭62−251867(JP,A) 特開 平1−291358(JP,A) (58)調査した分野(Int.Cl.7,DB名) G06F 15/16 - 15/177

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】言語種別の異なる複数種類のプログラムを
    処理言語の異なる複数種類のプロセッサのうち最適なプ
    ロセッサに分配し実行する異種言語混在型プログラム処
    理コントローラにおいて、処理言語の異なる複数種類の
    プロセッサと、各プロセッサとバスを介して接続された
    制御手段とを備え、前記制御手段は、内部に各処理対象
    プログラムの言語種別及び処理テーブル配列番号を格納
    した言語種別テーブルと前記複数種類のプロセッサの言
    語毎のプロセッサ処理性能大小関係を規定した言語処理
    性テーブルと前記プロセッサの実装状態を登録したプロ
    セッサ登録テーブルとを具備し、更に、前記制御装置
    は、上位装置から複数の処理対象プログラムと各処理対
    象プログラムの言語種別テーブルのデータとが送信され
    てきたとき前記言語種別テーブルと前記言語処理性テー
    ブルと前記プロセッサ登録テーブルとを参照する手段
    と、前記送信された各処理対象プログラムの処理プロセ
    ッサを決定する手段と、前記決定する手段により決めら
    れたプロセッサに各処理対象プログラムの処理を分配す
    る手段とを備え、前記各プロセッサは分配されたプログ
    ラムを実行するものであることを特徴とする異種言語混
    在形プログラム処理コントローラ。
JP63040870A 1988-02-25 1988-02-25 異種言語混在形プログラム処理コントローラ Expired - Fee Related JP3107308B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63040870A JP3107308B2 (ja) 1988-02-25 1988-02-25 異種言語混在形プログラム処理コントローラ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63040870A JP3107308B2 (ja) 1988-02-25 1988-02-25 異種言語混在形プログラム処理コントローラ

Publications (2)

Publication Number Publication Date
JPH01217536A JPH01217536A (ja) 1989-08-31
JP3107308B2 true JP3107308B2 (ja) 2000-11-06

Family

ID=12592555

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63040870A Expired - Fee Related JP3107308B2 (ja) 1988-02-25 1988-02-25 異種言語混在形プログラム処理コントローラ

Country Status (1)

Country Link
JP (1) JP3107308B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3595564B2 (ja) * 1993-10-27 2004-12-02 キヤノン株式会社 文書処理装置及びその方法
US7418703B2 (en) 2002-03-20 2008-08-26 Nec Corporation Parallel processing system by OS for single processor
JP4051703B2 (ja) 2003-03-31 2008-02-27 日本電気株式会社 シングルプロセッサ向けosによる並列処理システム、並列処理プログラム

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6069769A (ja) * 1983-09-26 1985-04-20 Fujitsu Ltd コンピユ−タ
JPS60142744A (ja) * 1983-12-29 1985-07-27 Fujitsu Ltd 多重言語処理システム

Also Published As

Publication number Publication date
JPH01217536A (ja) 1989-08-31

Similar Documents

Publication Publication Date Title
US5121498A (en) Translator for translating source code for selective unrolling of loops in the source code
US5295059A (en) Programmable controller with ladder diagram macro instructions
JP2644780B2 (ja) 処理依頼機能を持つ並列計算機
US4715013A (en) Coprocessor instruction format
US4729094A (en) Method and apparatus for coordinating execution of an instruction by a coprocessor
US7793075B2 (en) Active memory command engine and method
JPH0283601A (ja) プログラマブル・コントローラ
JP2000305809A (ja) メモリアクセス解析方法、メモリアクセス追跡装置、コンピュータ読取可能な記録媒体
JPH087739B2 (ja) マイクロコンピュータおよびそのネットワークならびに複数のマイクロコンピュータにおけるプロセス間のデータ通信を行う方法
US4731736A (en) Method and apparatus for coordinating execution of an instruction by a selected coprocessor
US4750110A (en) Method and apparatus for executing an instruction contingent upon a condition present in another data processor
JP2669816B2 (ja) プロセス間通信を行うマイクロコンピュータ及びマイクロコンピュータシステムにおける複数の同時プロセスを動作させる方法
US5021991A (en) Coprocessor instruction format
EP0526911B1 (en) A method and apparatus for coordinating execution of an instruction by a coprocessor
US4758950A (en) Method and apparatus for selectively delaying an interrupt of a coprocessor
US4821231A (en) Method and apparatus for selectively evaluating an effective address for a coprocessor
US5530889A (en) Hierarchical structure processor having at least one sub-sequencer for executing basic instructions of a macro instruction
US4914578A (en) Method and apparatus for interrupting a coprocessor
JP3107308B2 (ja) 異種言語混在形プログラム処理コントローラ
JP2991242B2 (ja) マルチプロセッサコンピュータシステム使用方法
Boari et al. Multiple-microprocessor programming techniques: MML, a new set of tools
US4994961A (en) Coprocessor instruction format
EP0480657B1 (en) Information processing apparatus
Lycklama et al. unix Time‐Sharing System: A Minicomputer Satellite Processor System
US4758978A (en) Method and apparatus for selectively evaluating an effective address for a coprocessor

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees