JP2002296315A - 回路基板検査装置及び回路基板製造方法 - Google Patents

回路基板検査装置及び回路基板製造方法

Info

Publication number
JP2002296315A
JP2002296315A JP2001098309A JP2001098309A JP2002296315A JP 2002296315 A JP2002296315 A JP 2002296315A JP 2001098309 A JP2001098309 A JP 2001098309A JP 2001098309 A JP2001098309 A JP 2001098309A JP 2002296315 A JP2002296315 A JP 2002296315A
Authority
JP
Japan
Prior art keywords
signal
circuit board
output
circuit
inspection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001098309A
Other languages
English (en)
Other versions
JP3928366B2 (ja
Inventor
Isamu Yamazaki
山崎  勇
Yukihiro Ito
幸広 伊藤
Yoshikazu Utashiro
吉和 歌代
Kazuya Wakatsuki
一弥 若月
Masato Masuda
正登 増田
Tokiyasu Ibe
時康 伊部
Kazufumi Nagai
一史 永井
Masafumi Tamura
政文 田村
Takayuki Hori
隆幸 堀
Yoshihide Yamada
山田  佳秀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2001098309A priority Critical patent/JP3928366B2/ja
Publication of JP2002296315A publication Critical patent/JP2002296315A/ja
Application granted granted Critical
Publication of JP3928366B2 publication Critical patent/JP3928366B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Supply And Installment Of Electrical Components (AREA)

Abstract

(57)【要約】 【課題】 CPUボードの検査の効率を向上させ、生産性
を向上することが可能な回路基板検査装置及び回路基板
検査方法並びに回路基板製造方法を提供する。 【解決手段】 CPUボードの検査工程において、模擬信
号回路37が使用時にCPUボード10に接続されるキーボー
ドの出力するキー信号を、シミュレーションすることに
より模擬信号として出力し、また、信号入出力回路35が
CPUボード10上に設けられた通信ポートを介して、CPUボ
ード10上の電子回路(CPU11,メモリ12,DSP,画像処理
LSI等から構成されている)の検査を行う制御信号を生
成/供給する。これにより、機能検査工程においては、
回路基板検査装置30が上記制御信号及び上記模擬信号に
基づき、CPUボード10上の電子回路が出力する応答信号
を入力し、検査部36が予め設定された値と、この応答信
号との比較を行いCPUボード10の良否を判定することに
より、このCPUボード10の電子回路の機能検査を行う。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、基板上に搭載され
た電子回路の検査を行う回路基板検査装置及び回路基板
検査方法と、基板上に電子回路を構成する回路基板製造
方法に係わるものである。
【0002】
【従来の技術】近年、パーソナルコンピュータやワーク
ステーション等が多用されるようになり、これらに用い
られるマイクロプロセッサやメモリ等の搭載されたCP
U(中央処理装置)ボード(またはマザーボードとも言
われる)が大量に製造されるようになってきた。このと
き、製造される被検査ボードとしてのCPUボードの基
本的な機能の動作を確認する機能検査を行う必要があ
る。
【0003】また、CPUボードは、通常の電子回路と
異なり、CPUがメモリやハードディスクに格納された
プログラムにより動作するため、外部からキーボードを
介して処理の指令を与えつつ、各処理項目毎にCPUを
動作させて、この項目毎に機能検査を行わなければなら
ない。ここで、処理項目とは、起動処理,CRT(カソ
ード・レイ・チューブ)に対する画像表示機能,HDD
(ハードディスク)やFDD(フロッピー(登録商標)
ディスク)とのI/O処理,各通信ポート(シリアルポ
ート,プリンタポート)におけるI/O処理,キーボー
ドからのデータ入力処理,音声処理などの個別の機能を
言う。
【0004】したがって、従来においては、図3に示す
ように、作業者が、順次、キーボード21から検査の命
令を試験装置に与えて、この命令に従い試験装置17に
おける試験シーケンスにより検査を行わせる。すなわ
ち、外部コントローラは、上記命令に対応して、図示し
ないCPU19が検査プログラムに従い、また、このC
PU19が搭載されていない場合にはシーケンサの試験
シーケンスにより、CPUボード10に所定の信号を与
え、この信号に対するCPUボード10からの応答信号
を入力し、検査部18がこの応答信号に基づきCPUボ
ード10が正常に動作しているか否かの判定を行う。以
下の説明では、CPU19により試験装置17が制御さ
れて、CPUボード10の試験動作しているとする。
【0005】例えば、作業者は,CPUボード10のテ
ストを行う前に、CPUボードを起動して、キーボード
13からBIOS(ベーシックI/Oシステム)の初期
設定(工場出荷時のディフォルトの設定)を行う。この
とき、作業者はこのCPUボード10の設定が終了する
まで、CRTの初期設定画面を見ながらBIOSの設定
を確認する必要がある。そして、作業者は、BIOSの
設定が終了したのを確認した後、HDD16に格納され
ているOSにより、CPUボード10を再起動する。
【0006】次に、作業者は、OSによりCPUボード
10が再起動されるまで、このCPUボード10の動作
を確認し、再起動されたCRT14の表示画面により、
グラフィックLSIの画像表示機能の確認を行う。そし
て、作業者は、キーボード13からHDD16に入って
いるテストプログラムの起動を行う。このテストプログ
ラムは、インターフェース部20,CPUボード10の
通信ポートを介して、検査部18から送信される制御信
号に基づき、CPUボード10の動作、すなわちCPU
11の制御を行う。
【0007】そして、作業者は、CPUボード10の通
信ポートの確認を行うため、キーボード21から検査部
18に上記通信ポートの試験を行う制御信号を入力し、
この制御信号をCPUボード10へ送信する。これによ
り、CPU11は、入力された制御信号に対して、応答
信号をインターフェース部20を介して検査部18へ送
信する。この結果、検査部18は、出力した制御信号に
対応した応答信号が帰ってきたか否かにより、CPUボ
ード10の通信ポートが正常に動作しているか否かの判
定を行う。そして、作業者は、上述した通信ポートの試
験を、各通信ポート毎(シリアルポート、パラレルポー
ト)に対応して行う。
【0008】また、作業者は、キーボード13のキーを
実際に押すことにより、CRT14に表示される文字を
確認することにより、キーボード13のキー入力が正常
に行われるか否かの試験を行う。さらに、作業者は、キ
ーボード13からの命令により、インターフェース部2
0を介して接続されるスピーカ,イヤフォンジャック等
の音声を出力する端子毎に、実際の音声の出力を確認す
ることにより、音声処理における動作の確認を行ってい
る。加えて、作業者のキーボード13からの命令によ
り、検査部18は、各回路の出力に対応して配置された
テストパッドに接触させたテストプローブにより検出し
た、通信ポートや発光LED等の電圧レベルを、予め設
定された電圧レベルと比較して、電気的な試験を行う。
【0009】
【発明が解決しようとする課題】しかしながら、上述し
た従来の検査装置は、作業者が上記処理項目の試験を行
う毎に、キーボード13及びキーボード21から制御信
号または命令を、順次入力する必要があり、検査の処理
が煩雑であるという問題がある。また、従来の検査装置
は、処理を行っている間、作業者がCPUボード10に
ついて作業を行う必要があり、検査の効率が非常に悪
く、CPUボード10の製造の生産性を向上を阻害する
一因となっている。本発明はこのような背景の下になさ
れたもので、回路基板(CPUボード)の検査の効率を
向上させ、回路基板の生産性を向上することが可能な回
路基板の検査装置及び回路基板の検査方法並びに回路基
板製造方法を提供する事にある。
【0010】
【課題を解決するための手段】本発明の回路基板検査装
置は、電子回路が搭載された回路基板(例えば、CPU
ボード10)の検査を行う回路基板検査装置(例えば、
回路基板検査装置30)において、使用時に前記回路基
板に接続される外部入出力機器の出力する外部信号を、
シミュレーションすることにより模擬信号として出力す
る模擬信号出力部(例えば、模擬信号回路やCPU1
1)と、前記回路基板上に設けられた通信ポートを介し
て、前記電子回路の検査を行う制御信号を生成/供給
し、また、この制御信号及び前記模擬信号に基づき前記
電子回路が出力する出力信号を入力する信号入出力部
(例えば、信号入出力回路35)と、前記出力信号に基
づき前記回路基板の良否を判定する検査部(例えば、検
査部36)とを具備することを特徴とする。
【0011】本発明の回路基板検査装置は、前記模擬信
号出力部,前記信号入出力部及び前記検査部が、前記電
子回路におけるCPUにより制御されることを特徴とす
る。本発明の回路基板検査装置は、前記CPUが前記模
擬信号を、電子回路の記憶部に予め設定された期待値デ
ータと照合して検査を行うことを特徴とする。本発明の
回路基板検査装置は、前記模擬信号出力部が、キーボー
ドのいずれのキーが押されたのかを検出するXマトリク
ス制御信号とYマトリクス制御信号とをショートさせる
ことにより、キーボードの出力する外部信号を模擬的に
生成して模擬信号として出力することを特徴とする。
【0012】本発明の回路基板検査装置は、前記模擬信
号出力部が、一方の端子がXマトリクス制御信号の信号
線各々に接続された第1のスイッチ群のスイッチの他方
の端子と、一方の端子がYマトリクス制御信号の信号線
各々に接続された第2のスイッチ群のスイッチの他方の
端子とが接続されたスイッチ群構成を有し、このスイッ
チ群構成によりキーボードの模擬信号を生成することを
特徴とする。
【0013】本発明の回路基板検査装置は、前記信号入
出力部が、前記CPUの出力するステータス信号に基づ
き、前記回路基板におけるBIOSの設定を行う制御信
号を出力することを特徴とする。本発明の回路基板検査
装置は、前記信号入出力部が、前記模擬信号出力部の出
力するキーボードの模擬信号を、BIOSの設定を行う
制御信号として用いることを特徴とする。
【0014】本発明の回路基板製造方法は、電子回路が
搭載された回路基板の製造を行う回路基板製造方法にお
いて、回路基板の基板両面に配線層を形成する配線層形
成工程と、回路基板に電子部品及び出力端子を実装する
電子部品実装工程と、前記電子部品と前記出力端子とが
前記配線により配線されているか否か,及び前記配線に
おける配線不良の有無を検出する配線検査工程と、使用
時に前記回路基板に接続される外部入出力機器の出力す
る外部信号を、シミュレーションすることにより模擬信
号として出力し、また、前記回路基板上に設けられた通
信ポートを介して、前記電子回路の検査を行う制御信号
を生成/供給し、この制御信号及び前記模擬信号に基づ
き前記電子回路が出力する出力信号を入力し、この出力
信号に基づき前記回路基板の良否を判定することによ
り、前記電子回路の機能検査を行う機能検査工程とを有
することを特徴とする。
【0015】本発明の回路基板製造方法は、前記機能検
査工程における機能検査が、前記電子回路に設けられた
CPUにより制御されることを特徴とする。本発明の回
路基板製造方法は、前記CPUが前記模擬信号を、電子
回路の記憶部に予め設定された期待値データと照合して
検査を行うことを特徴とする。本発明の回路基板製造方
法は、前記機能検査工程において、キーボードのいずれ
のキーが押されたのかを検出するXマトリクス制御信号
とYマトリクス制御信号とをショートさせることによ
り、キーボードの出力する外部信号を模擬的に生成して
模擬信号として用いられていることを特徴とする。
【0016】本発明の回路基板製造方法は、前記キーボ
ードの模擬信号の生成が、一方の端子がXマトリクス制
御信号の信号線各々に接続された第1のスイッチ群のス
イッチの他方の端子と、一方の端子がYマトリクス制御
信号の信号線各々に接続された第2のスイッチ群のスイ
ッチの他方の端子とが接続されたスイッチ群構成により
行われることを特徴とする。
【0017】本発明の回路基板製造方法は、前記機能検
査工程において、前記CPUの出力するステータス信号
に基づき、キーボードの前記模擬信号を用いて、順次、
BIOSの設定の処理を行うことを特徴とする。本発明
の回路基板製造方法は、前記機能検査工程において、前
記電子回路の音声処理部の出力する音声信号を、この音
声処理部が入力することにより、音声信号の出力及び入
力の音声処理機能の検査を行うことを特徴とする。
【0018】本発明の回路基板検査装置を動作させるプ
ログラムは、電子回路が搭載された回路基板の製造を行
う請求項1から請求項7のいずれかに記載の回路基板試
験装置を操作させるプログラムであって、使用時に前記
回路基板に接続される外部入出力機器の出力する外部信
号を、シミュレーションすることにより模擬信号として
出力する模擬信号出力処理と、前記回路基板上に設けら
れた通信ポートを介して、前記電子回路の検査を行う制
御信号を生成/供給し、この制御信号及び前記模擬信号
に基づき前記電子回路が出力する出力信号を入力する信
号入出力処理と、前記出力信号に基づき前記回路基板の
良否を判定することにより、前記電子回路の機能検査を
行う機能検査処理とを有することを特徴とする。
【0019】本発明の回路基板検査装置を動作させるプ
ログラムは、前記機能検査処理における機能検査が、前
記電子回路に設けられたCPUにより制御されることを
特徴とする。本発明の回路基板検査装置を動作させるプ
ログラムは、前記CPUが前記模擬信号を、電子回路の
記憶部に予め設定された期待値データと照合して検査を
行うことを特徴とする。本発明の回製造方法路基板検査
装置を動作させるプログラムは、前記機能検査処理にお
いて、キーボードのいずれのキーが押されたのかを検出
するXマトリクス制御信号とYマトリクス制御信号とを
ショートさせることにより、キーボードの出力する外部
信号を模擬的に生成して模擬信号として用いられている
ことを特徴とする。
【0020】
【発明の実施の形態】以下、図面を参照して本発明の実
施形態について説明する。図1は本発明の一実施形態に
よる検査装置30の構成を示すブロック図である。この
図において、CPUボード10には、CPU11とメモ
リ12とが搭載され、HDD16に格納されているOS
及び検査プログラムにより、自身の検査、ずなわち、セ
ルフチェックを行う。
【0021】本発明の回路基板検査装置と、従来の回路
基板検査装置との違いの一つは、検査装置30がHDD
16に格納されたテストプログラムに従い動作するCP
U11により制御されることである。また、本発明で
は、従来例の回路基板検査装置に比較して、完成した回
路基板の検査を大幅に自動化するとともに、テストされ
るCPUボード10上のCPU11からの指令信号によ
り、CPUボード10の検査を制御する構成とした。こ
の自動化,及び被試験のCPUボード10上のCPU1
1の利用に対しては、CPUボード10の製造時のイー
ルドの高さ(完全に動作する割合が、例えば95パーセ
ント以上である場合)が反映している。
【0022】ここで、本発明におけるCPUボード10
の製造工程は、大きく分けると、以下に示す配線層形成
工程,電子部品実装工程,配線検査工程,機能検査工程
の各工程から構成される。すなわち、配線層形成工程に
おいては、CPUボード10の回路基板の基板両面に、
回路基板に搭載されるCPU11,メモリ12,信号処
理用LSIなどの半導体素子や、抵抗,コネクタを相互
に配線する配線層を形成する。次に、電子部品実装工程
においては、回路基板に電子部品(CPU11やメモリ
12等のLSIや、抵抗,コンデンサなど)及び出力端
子となるコネクタ(例えば、パラレルポートのコネクタ
40)などを実装する。
【0023】そして、配線検査工程においては、上記電
子部品と上記コネクタとが配線により配線されているか
否か(必要な接続がオープンとなっているか否か),及
び前記配線における欠陥であるショートなどの配線不
良,電子部品の欠陥による配線不良の有無を検出する。
最後に、機能検査工程においては、模擬信号回路37が
使用時にCPUボード10に接続される外部入出力機器
(例えば、キーボード、プリンタ、スキャナなど)の出
力する外部信号(例えば、キーボードの出力するキー信
号,プリンタとのデータの送受信におけるステータス信
号,スキャナとのデータの送受信など)を、シミュレー
ションすることにより模擬信号として出力し、また、信
号入出力回路35がCPUボード10上に設けられた通
信ポートを介して、CPUボード10上の電子回路(C
PU11,メモリ12,DSP,画像処理LSI(大規
模集積回路)等から構成されている)の検査を行う制御
信号を生成/供給する。
【0024】これにより、機能検査工程においては、回
路基板検査装置30が上記制御信号及び上記模擬信号に
基づき、CPUボード10上の電子回路が出力する応答
信号を入力し、検査部36が予め設定された値と、この
応答信号との比較を行いCPUボード10の良否を判定
することにより、このCPUボード10の電子回路の機
能検査を行う。以下、回路基板検査装置30の動作にお
いて、HDD16に格納されたOSとテストプログラム
に従い、CPU11が回路基板検査装置30における各
回路のの動作制御を行うという説明を省略し、回路基板
検査装置30の各回路の説明を行う。
【0025】ここで、上述した回路基板(CPUボード
10)の製造工程において、各電子部品の品質の向上に
より、配線検査工程において良品とされたCPUボード
10の機能検査工程における良品率は、向上しており、
例えば95%以上程度になっている。このため、機能検
査工程において、CPUボード10上のCPU11を用
いて、回路基板検査装置30の制御を行うことが十分可
能である。したがって、HDD16に検査プログラムを
格納して、CPU11により回路基板検査装置30にお
ける機能検査の制御を行う。また、CRT14,FDD
15,HDD16は、CPU11からの命令に基づき、
信号入出力回路32により、FET(電界効果トランジ
スタ)等のスイッチ素子により、CPUボード10に対
して、機能検査工程を行うときに接続され、機能検査工
程が終了すると切り離される。また、信号入出力部35
は、CPU11からの命令(指令)に基づき、上記スイ
ッチ素子のオン/オフ制御を行い、CPUボード10に
対する必要に応じてCRT14,FDD15,HDD1
6などの電気的な接続及び切り離しを行う。例えば、H
DD16が2つのHDD16A及びHDDBから構成さ
れているとすると、CPUボード10に対するいずれか
一方のみの接続,双方の接続あるいは双方の切り離しの
制御を行うことができる。
【0026】インターフェース部31は、CPUボード
10を駆動するための電力を、商用電源AC100及び
バッテリ22のいずれから、CPUボード10へ供給す
るかの制御を行う。このCPUボード10に対する電力
供給の制御も、上述したCRT14,FDD15,HD
D16をCPUボード10に対して電気的に接続及び切
り離しを、FET等のスイッチ素子により同様に行う。
【0027】このとき、信号入出力部35は、CPU1
1からの命令(指令)に基づき、インターフェース部3
1における上記スイッチ素子のオン/オフ制御を行い、
必要に応じて、CPUボード10に対する電源AC10
0Vとバッテリ22の電気的な接続及び切り離しを行
う。例えば、信号入出力部35は、バッテリ22を充電
する場合には、CPUボード10に対して、電源AC1
00Vと、バッテリ22とを接続させ、電源AC100
Vによりバッテリ22の充電を行う。そして、バッテリ
22に充電されたか否か,及びバッテリ22の電源系統
が正常か否かの試験(テスト)を行うときには、CPU
ボード10に対してバッテリ22を接続したまま、電源
AC100Vを切り離す。さらに、バッテリ22がバッ
テリ22A及びバッテリ22Bの2つのバッテリから構
成されている場合に対応している。
【0028】すなわち、インターフェース部31には、
バッテリ用としてスイッチ素子が、上記バッテリ22A
及びバッテリ22BのCPUボード10への電気的な接
続及び切り離しに対応して2系統準備されている。そし
て、信号入出力部35は、バッテリ22Aを充電する場
合には、CPUボード10に対して、バッテリ22Bを
切り離し、電源AC100Vと、バッテリ22Aとを接
続させ、電源AC100Vによりバッテリ22Aの充電
を行う。また、バッテリ22Aに充電されたか否か,及
びバッテリ22Aの電源系統が正常か否かの試験(テス
ト)を行うときには、CPUボード10に対して、バッ
テリ22Bを切り離した状態で、バッテリ22Aを接続
したまま、電源AC100Vを切り離す。
【0029】一方、信号入出力部35は、バッテリ22
Bを充電する場合には、CPUボード10に対して、バ
ッテリ22Aを切り離し、電源AC100Vと、バッテ
リ22Bとを接続させ、電源AC100Vによりバッテ
リ22Bの充電を行う。また、バッテリ22Bに充電さ
れたか否か,及びバッテリ22Bの電源系統が正常か否
かの試験(テスト)を行うときには、CPUボード10
に対して、バッテリ22Aを切り離した状態で、バッテ
リ22Bを接続したまま、電源AC100Vを切り離
す。
【0030】模擬信号回路37は、外部入出力機器、例
えばキーボードのキーが押されたときのキー信号(外部
信号)をシミュレーションして、模擬的にこのキー信号
を生成して、この生成されたキー信号を、CPUボード
10へ図示しないキーボードコネクタを介して出力す
る。この模擬信号回路37について、図2を用いて詳細
に説明する。図2は模擬信号回路37の構成を示す概念
図である。キーボードコントローラ50は、Xマトリク
ス信号端子(キースキャンインプット端子)に、複数の
スイッチS1から構成されている第1のスイッチ群のス
イッチS1各々の一方の端子が接続され、このスイッチ
S1の一方の端子の各々に対して、Xマトリクス信号X
1〜X16を出力する。また、キーボードコントローラ
50は、Yマトリクス信号端子(キースキャンアウトプ
ット端子)に、複数のスイッチS2から構成されている
第2のスイッチ群のスイッチS2各々の一方の端子が接
続され、このスイッチS2の一方の端子の各々に対し
て、Yマトリクス信号Y1〜Y8を出力する。
【0031】さらに、スイッチS1各々の他方の端子が
全て接続され、同様にスイッチS2各々の他方の端子が
全て接続され、加えて、このスイッチS1の上記他方の
端子と、スイッチS2の上記他方の端子とが接続されて
いる。そして、信号入出力回路35(図1参照)が第1
のスイッチ群におけるいずれかのスイッチS1をオンと
し、他のスイッチS1をオフ状態とし、また、第2のス
イッチ群におけるいずれかのスイッチS2をオンとし、
他のスイッチS2をオフ状態とすることで、キーボード
のキースイッチの入力,すなわちキー信号(模擬信号の
一例)を模擬的に(シミュレーションして)生成する。
【0032】通常、キーボードは、Xマトリクス信号と
Yマトリクス信号との交点にキーボードのキースイッチ
を対応させて配置しており、Xマトリクス信号X1〜X
16のいずれかの1本と、Yマトリクス信号Y1〜Y8
のいずれかの1本とが、キースイッチにより接触された
かにより、いずれのキースイッチが押されたかを示す上
記キー信号を出力する。一方、一実施形態の模擬信号回
路37は、上述した接続により、Xマトリクス信号及び
Yマトリクス信号の交点に各々スイッチを置くとする
と、スイッチ数が128個必要となるが、図2の構成に
よると、スイッチ数を24個に削減することができる。
【0033】図1に戻り、信号入出力部35は、CPU
11からの指令信号により、CPUボード10の検査を
行う制御信号を生成し、CPUボード10上に設けられ
た通信ポートを介して供給し、この制御信号及び上記キ
ー信号に基づいてCPUボード10のCPU11が出力
する出力信号を、上記通信ポートを介して入力する。L
EDレベル検出部38は、上記制御信号によりCPUボ
ード10上の電子回路が出力する、各回路の動作状況を
点灯/非点灯により示すLEDに供給する電圧レベルを
検出して、検査部36に出力する。
【0034】検査部36は、機能検査工程の各検査(テ
スト)において、各CPUボード10が制御信号に対応
して出力する応答信号を、制御信号の種類毎に対応して
予め設定されている値と、比較することにより、CPU
ボード10の良否の判定を行う。切換回路32は、信号
入力回路35を介したCPU11の制御により、音声出
力であるスピーカ,ライン(外部装置へのライン出
力),イヤホン等の音声出力の端子のいずれを、音声入
力の端子に接続するかを切り替える。
【0035】次に、図1および図2を参照し、一実施形
態の動作例を説明する。ここで、CPUボード10の製
造工程は、配線層形成工程,電子部品実装工程,配線検
査工程まで終了して、機能検査工程における回路基板検
査装置30によるCPUボード10の機能検査の処理の
説明を行う。また、以下、回路基板検査装置30の動作
において、HDD16に格納されたOSとテストプログ
ラムに従い、CPU11が回路基板検査装置30におけ
る各回路の動作制御を行うことに対する説明を省略し、
回路基板検査装置30の各回路の動作の説明を行う。
【0036】CPUボード10が回路基板検査装置30
の治具にセットされた後、CPUボード10上の各LS
Iの動作の設定を行う、BIOSの設定(工場出荷時の
ディフォルト値の設定)が行われる。電源が投入される
と、CPU11は、ボード上の不揮発性メモリに記憶さ
れている起動プログラムにより動作を開始すると共に、
動作状態を示すステータス信号を所定の端子から出力す
る。信号入出力部35は、各回路の出力に対応して配置
されたテストパッドに接触させたテストプローブにより
CPUボード10の基板上から上記ステータス信号を検
出し、逐次入力されるステータス信号に基づき、BIO
Sの設定を行う文字列のデータに対応するキー信号を、
スイッチS1及びスイッチS2のオン/オフ制御を行う
ことにより、模擬信号回路37に順次出力させて、CP
U11にBIOSの設定を行わせる。
【0037】そして、信号入出力部35は、BIOSの
設定が終了したことをステータス信号により検出する
と、再起動を指令する文字列をCPUボード10へ出力
し、CPUボード10の再起動を行う。この時点で、メ
モリ12のチェックは、CPUボード10の起動時にお
けるセルフチェックにより終了している。これにより、
CPUボード10の各I/Oポート(すなわち、通信ポ
ート)の設定が行われ、CPUボード10の通信ポート
の使用が可能となる。OS(オペレーションシステム)
の再起動が終了すると、HDD16におけるテストプロ
グラムが起動され、各通信ポート40(シリアルポー
ト,パラレルポート、USB(Universal Serial Bu
s),マウスポート)のテストが開始される。
【0038】すなわち、CPU11が信号入出力部35
に対して、各々の通信ポートのテストの開始を指令し、
これらの通信ポートに対して信号線の全てが「0」と
「1」とに変化する組み合わせのデータ、すなわちシミ
ュレートされた模擬信号を順次出力する。そして、信号
入出力部35は、上記指令の出力された通信ポートにお
いて、順次入力される模擬信号と同一のデータ(あるい
は反転されたデータ)を、応答信号としてCPUボード
10に返送する(外部入出力機器が出力する外部信号の
シミュレートを行う)。これにより、CPU11は、通
信ポートに出力した模擬信号のデータと、通信ポートか
ら入力される応答信号のデータとが一致するか否か(ま
たは反転された値と一致するか否か)を、上記各々のデ
ータの送受信毎に判定し、判定結果を信号入出力部35
を介して、検査部36へ出力する。
【0039】検査部36は、上記判定結果に基づき、通
信ポートの全信号線の良否の判定を行う。そして、上述
した通信ポートのテストを、全てのシリアルポート及び
パラレルポートに対して順次行う。また、通信ポート系
の不良のため、通信ポートにおける送受信が行われず、
CPUボード10からの指令自体が信号入出力部35に
送信不可能であり、CPU11の送信したデータに対す
る応答が無い場合のため、CPU11はデータ送信から
タイマを動作させ、所定の時間内(例えば、10mse
c内)に信号入出力部35からの応答が無い場合にスピ
ーカ33から通信ポートの不良を通知するビープ音を出
力する。
【0040】ここで、通信ポートの試験が行われる状態
のとき、切換回路32は音声出力をスピーカ33に出力
されるように初期設定されている(回路基板検査装置3
0の回路により検査開始時に設定される)。そして、C
PU11は、各通信ポートの試験が終了すると、いずれ
かの通信ポートを用いて、例えばパラレルポートを用い
て、回路基板検査装置30の制御を開始する。
【0041】次に、検査部36は、シミュレートされた
キー信号の確認を行う。信号入出力回路35は、CPU
11の制御により、模擬信号回路37内のスイッチS1
及びスイッチS2を制御して、所定のキー信号をCPU
ボード10へ出力する。そして、CPUボード10のC
PU11は、テストプログラムに従い、入力されたキー
信号と同様のデータを応答信号として、通信ポートを介
して、検査部36へ出力する。さらに、検査部36は、
入力される上記応答信号(CPUボード10が応答する
出力信号)と、第1のスイッチ群のスイッチS1及び第
2のスイッチ群のスイッチS2を制御して模擬信号回路
37に出力させた、メモリ12またはHDD16に記憶
されているキー信号のデータとが一致しているか否かの
判定を行う。
【0042】次に、CPU11は、画像処理機能のテス
トを行うとき、スピーカ33から画像処理機能のテスト
の開始を通知するビープ音を出力する。CPUボード1
0を回路基板検査装置30の治具にセットしてから、作
業者の関与するテストは、この画像処理機能のテストが
最初である。画像処理機能のテストの開始を通知するビ
ープ音により、作業者は複数台の経路基板検査装置30
において、画像処理機能のテストを行う回路基板検査装
置30の前に来て、この回路基板検査装置30の図示し
ないパネルにある確認スイッチを押す。
【0043】この確認スイッチが押されたことを信号入
出力部35が検知し、上記パラレルポートを介して、C
PU11に画像処理機能のテストを開始させる制御信号
を出力する。CPU11は、この制御信号が入力される
ことにより、画像処理機能のテストを開始する。すなわ
ち、CPU11は、画面操作に必要なキー信号を得るた
めのデータを、信号入出力部35に対して送信する。こ
れにより、信号入出力部35は、模擬信号回路37に対
して、画面操作に必要なキー信号を出力するための、ス
イッチS1及びスイッチS2のオン/オフ制御するため
の信号を出力する。
【0044】そして、模擬信号回路37は、画像処理機
能を検査するためのキー信号を、順次CPUボード10
へ出力する。ここで言う画像処理機能とは、CRT14
における画像の各分解能のテストと、画面の色の設定
と、水平同期及び垂直同期の設定とがある。この画像処
理機能のテストは、微妙な色合いや画面の状態を検査す
るため、自動化する場合に非常に複雑で面倒なテストと
なり、試験装置も非常に高価なものとなり、かつ、正確
にテストすることが不可能であるので、人間の目による
検査で行う必要がある。
【0045】作業者は、上記の画像処理機能のテストが
終了すると、テストの結果に応じて、画像処理機能が満
足されている場合、パスの図示しないパススイッチを押
し、画像処理機能が満足されていない場合、フェイルの
図示しないフェイルスイッチを押す。これにより、信号
入出力部35は、パススイッチが押された場合、次のテ
ストに移行する制御信号をCPUボード10へ出力し、
フェイルスイッチが押された場合、テストを終了する制
御信号をCPUボード10へ出力する。そして、CPU
11は、テストを継続するか否かを上記制御信号に基づ
き判定する。すなわち、CPU11は、次のテストに移
行する制御信号が入力された場合、CPUボード10の
テストを続行し、テストを終了する制御信号が入力され
た場合、CPUボード10のテストを終了する。
【0046】次に、CPU11は、音声処理機能のテス
トを行う。この音声処理機能は、メモリ12に等に記憶
された音声データ(シミュレートされた模擬信号として
の音声データ)をスピーカ33や図示しない音声出力端
子から出力(D/A変換)し、これをマイク端子34か
ら入力させて、またメモリ12に格納する(A/D変
換)音声処理機能をテストする。このとき、音声処理機
能のテストにおいては、いずれかのパスで作業員が実際
に音声を聞く必要がある。すなわち、CPUボード10
に搭載されているDSP(デジタルシグナルプロセッ
サ)におけるD/A及びA/D変換が動作しているとし
ても、人間の耳で聞いて判定しないと、正しく音声が記
録/再生されているか否かが判定できない。
【0047】このため、CPU11は、記録/再生にお
いて、音声処理機能のフェイル状態を検出し易い音声デ
ータをHDD16に格納しておき、この音声データを上
記DSPにより、D/A変換することで再生し、スピー
カ33から出力させるとともに、この再生された音声を
マイク34により入力し、A/D変換した後、メモリ1
2に格納する。そして、上記処理が終了した後、CPU
11は、作業者が聞いて判定する音声処理機能のテスト
を開始するビープ音をスピーカ33から出力する。
【0048】音声処理機能のテストの開始を通知するビ
ープ音により、作業者は複数台の経路基板検査装置30
において、音声処理機能のテストを行う回路基板検査装
置30の前に来て、この回路基板検査装置30の図示し
ないパネルにある確認スイッチを押す。この確認スイッ
チが押されたことを信号入出力部35が検知し、上記パ
ラレルポートを介して、CPU11に音声処理機能のテ
ストを開始させる制御信号を出力する。
【0049】次に、CPU11は、この制御信号が入力
されることにより、音声処理機能のテストを開始する。
すなわち、CPU11は、メモリ12またはHDD16
に格納されているマイク34により入力され、A/D変
換された音声データを、再度D/A変換してスピーカ3
3から出力する。そして、作業者は、このスピーカ33
から出力される音声を聞くことにより、上記DSPによ
るA/D変換,D/A変換によって、正しく音声処理が
行われているか否かの判定を行う。
【0050】作業者は、上記の音声処理機能のテストが
終了すると、テストの結果に応じて、音声処理機能が満
足されている場合、パスの図示しないパススイッチを押
し、音声処理機能が満足されていない場合、フェイルの
図示しないフェイルスイッチを押す。これにより、信号
入出力部35は、パススイッチが押された場合、次のテ
ストに移行する制御信号をCPUボード10へ出力し、
フェイルスイッチが押された場合、テストを終了する制
御信号をCPUボード10へ出力する。そして、CPU
11は、テストを継続するか否かを上記制御信号に基づ
き判定する。すなわち、CPU11は、次のテストに移
行する制御信号が入力された場合、CPUボード10の
テストを続行し、テストを終了する制御信号が入力され
た場合、CPUボード10のテストを終了する。
【0051】次に、人間の耳で直接聞くことによる音声
処理機能のテストが終了した後、CPU11は、信号入
出力部35に指令を送信し、切換回路32の音声処理機
能のテストの経路の切換を行う。すなわち、CPU11
は、音声出力端子と音声入力端子との経路を切り換えつ
つ、全ての経路の組み合わせにおいて、メモリ12にお
ける音声データをD/A変換して音声信号として音声出
力端子から出力し、音声入力端子から入力される音声信
号を再度A/D変換して音声データとする処理が行われ
るか否か、例えば入力された音声データがメモリに格納
されるか否かの判定を行う。そして、CPU11は、音
声処理機能のテストにおいて、上述した全ての組み合わ
せにおいて音声処理機能がパスした場合、CPUボード
10のテストを続行し、上述した組み合わせのいずれか
がフェイルである場合、CPUボード10のテストを終
了する。
【0052】次に、CPU11は、各回路の機能の検査
として、CPUボード10における各回路の出力する電
圧レベルのテストを行う。例えば、テストプローブを、
配線に形成されたテストバッドに接触させて、HDD1
6を駆動している場合等の各回路の駆動状態を示す各々
のLEDを点灯するための電圧、RS232Cの電圧レ
ベルなどのテストを行う。このとき、CPU11は、い
ずれの回路を駆動させるかの情報を信号入出力部35を
介して検査部36に出力する。
【0053】そして、CPU11は、CPUボード10
上の検査部6に出力した情報に対応する回路を動作させ
る。ここで、LEDレベル検出部38は、上記回路の出
力する電圧、例えば、HDD16の駆動状態を示すLE
Dに印加する印加電圧をサンプリングし、このサンプリ
ングした印加電圧をA/D変換した後、検査部36に出
力する。このとき、検査部36は、予め内部に記憶され
た、テストを行う回路の出力電圧と、サンプリングされ
た印加電圧とを比較して、回路毎に設定された電圧範囲
(スペック)内にあるか否かの判定を行う。そして、C
PU11は、上述した電圧レベルのテストにおいて、上
述した全ての回路の出力する電圧レベルが全てパスした
場合、CPUボード10のテストを続行し、上述した回
路の出力する電圧レベルのいずれかがフェイルである場
合、CPUボード10のテストを終了する。
【0054】次に、CPU11は、CPUボード10に
おけるバッテリ22からの電力供給によるCPUボード
10の動作の確認を行う。このとき、CPU11は、バ
ッテリ22が十分にチャージされているとして、信号入
出力部35に対して、AC電源の経路を切断する指令を
出力する。これにより、信号入出力回路35は、インタ
ーフェース部31に対して、AC電源の経路を切断する
制御信号を出力する。そして、インターフェース部31
は、CPUボード10に対するAC電源の経路を切断す
る。
【0055】ここで、LEDレベル検出部38は、バッ
テリ22の供給する電力により、CPUボード10上の
電源回路の発生する内部電源の電圧を、テストパッド接
触しているテストプローブから検出し、A/D変換した
のち電圧データとして、検査部36に出力する。そし
て、検査部36は、上記電圧データが内部に設定されて
いる電圧レベルの範囲内に入っているか否かの判定を行
い、この判定結果を信号入出力部35を介して、CPU
11へ出力する。次に、CPU11は、FDD15に対
してデータの書き込み及び読み出しのテストを行う。
【0056】上述してきた各テストにおいて、CPU1
1は、CPUボード10が全てのテストにおいてパスと
なった場合、上述した全テストでパスとなったことを示
すビープ音をスピーカ33から出力するとともに、CR
T14にパスであることを示す表示を行う。一方、CP
U11は、CPUボード10が上述したテストのいずれ
かにおいてフェイルとなった場合、テストでフェイルと
なったことを示すビープ音をスピーカ33から出力する
とともに、CRT14にいずれのテストでフェイルとな
ったかを示す表示を行う。
【0057】上述してきたように、本願発明の一実施形
態による回路基板検査装置30によれば、信号入出力部
35,模擬信号回路37におけるキーボードのシミュレ
ーションにより生成されるキー信号による文字列を用い
て、CPUボード10に対する各指令(命令)の入力処
理を行うため、従来のCPUボード10の検査のよう
に、BIOSの初期設定を作業者が行うことが無く、機
能検査工程における人間の工数を減少させることがで
き、1つのCPUボード10のテストでの作業者の工数
を削減できるため、1人の作業員により複数のCPUボ
ード10の検査が並列して行えることとなり、機能検査
工程の効率を向上させることが可能となる。
【0058】また、一実施形態による回路基板検査装置
30によれば、画像処理機能のテストの場合も、人間が
キーボードにより文字列を入力することなく、模擬信号
回路37が画面操作のキー信号を生成して出力するた
め、作業員がCRT14の画像を確認することで試験が
行え、作業員によるキー信号の入力間違いが無くなり、
機能検査工程の効率を向上させることが可能となる。
【0059】さらに、一実施形態による回路基板検査装
置30によれば、音声処理機能のテストにおいて、音声
入力端子と音声出力端子との接続の組み合わせの1系統
のみ人間の耳で、メモリ12に対する音声データの格
納、及びメモリ12に格納(記憶)された音声データの
再生が正常か否かを判定した後、CPU11が他の音声
入力端子と音声出力端子との組み合わせを、切り替え回
路32により変更しつつ、音声データの再生及び音声デ
ータの記憶をテストするため、従来の全て人間が出力さ
れる音声を聞いて行っていた場合に比較して、機能検査
工程における人間の工数を減少させることができ、1つ
のCPUボード10のテストでの作業者の工数を削減で
きるため、1人の作業員により複数のCPUボード10
の検査が並列して行えることとなり、機能検査工程の効
率を向上させることが可能となる。
【0060】上述したように、一実施形態による回路基
板検査装置30によれば、機能検査工程の効率を大幅に
向上することが可能となり、配線層形成工程,電子部品
実装工程,配線検査工程,機能検査工程の各工程からな
るCPUボード10(回路基板)の製造を大幅に効率化
し、かつ作業員の工数を大幅に減少させることができる
ので、CPUボード10の製造コストを削減することが
できる。
【0061】次に、本発明の実施の形態によるコンピュ
ータが実行するためのプログラムについて説明する。図
1における回路基板検査装置におけるコンピュータシス
テムのCPUが実行するためのプログラムは、本発明に
よるプログラムを構成する。このプログラムを格納する
ための記録媒体としては、光磁気ディスク、光ディス
ク、半導体メモリ、磁気記録媒体等を用いることがで
き、これらをROM、RAM、CD−ROM、フロッピ
ーディスク、メモリカード等に構成して用いてよい。
【0062】また上記記録媒体は、インターネット等の
ネットワークや電話回線等の通信回線を介してプログラ
ムが送信された場合のサーバやクライアントとなるコン
ピュータシステム内部のRAM等の揮発性メモリのよう
に、一定時間プログラムを保持するものも含まれる。
【0063】また上記プログラムは、このプログラムを
記憶装置等に格納したコンピュータシステムから伝送媒
体を介して、あるいは伝送媒体中の伝送波により他のコ
ンピュータシステムに伝送されるものであってもよい。
上記伝送媒体とは、インターネット等のネットワーク
(通信網)や電話回線等の通信回線(通信線)のように
情報を伝送する機能を有する媒体をいうものとする。
【0064】また、上記プログラムは、前述した機能の
一部を実現するためであってもよい。さらに、前述した
機能をコンピュータシステムに既に記録されているプロ
グラムとの組み合わせで実現できるもの、いわゆる差分
ファイル(差分プログラム)であってもよい。
【0065】従って、このプログラムを図1のシステム
又は装置とは異なるシステム又は装置において用い、そ
のシステム又は装置のコンピュータがこのプログラムを
実行することによっても、上記実施の形態で説明した機
能及び効果と同等の機能及び効果を得ることができ、本
発明の目的を達成することができる。
【0066】以上、本発明の一実施形態を図面を参照し
て詳述してきたが、具体的な構成はこの実施形態に限ら
れるものではなく、本発明の要旨を逸脱しない範囲の設
計変更等があっても本発明に含まれる。
【0067】
【発明の効果】本願発明の一実施形態による回路基板検
査装置(例えば、回路基板検査装置30)によれば、信
号入出力部(例えば、信号入出力部35),模擬信号出
力部(例えば、模擬信号回路37)におけるキーボード
のシミュレーションにより生成されるキー信号による文
字列を用いて行うため、従来の回路基板(例えば、CP
Uボード10)の検査のように、BIOSの初期設定を
作業者が行うことが無く、機能検査工程における人間の
工数を減少させることができ、1つの回路基板のテスト
での作業者の工数を削減できるため、1人の作業員によ
り複数の回路基板の検査が並列して行えることとなり、
回路基板の製造の効率を向上させることが可能となる。
【0068】また、一実施形態による回路基板検査装置
によれば、画像処理機能のテストの場合も、人間がキー
ボードにより文字列を入力することなく、模擬信号出力
部が画面操作のキー信号を生成して出力するため、作業
員が逐一CRTの画像を確認しつつ操作を行うことなく
回路基板の試験を行うことができ、かつ、作業員による
キーボードからのキー入力を行わないので、キー信号の
入力間違いを防止することにより、回路基板の製造の効
率を向上させることが可能となる。
【0069】さらに、一実施形態による回路基板検査装
置によれば、音声処理機能のテストにおいて、音声入力
端子と音声出力端子との接続の組み合わせの1系統のみ
人間の耳で、電子回路におけるメモリに対する音声デー
タの格納、及びメモリに格納(記憶)された音声データ
の再生が正常か否かを判定した後、CPU(例えば、C
PU11)が他の音声入力端子と音声出力端子との組み
合わせを、切り替え回路32により変更しつつ、音声デ
ータの再生及び音声データの記憶をテストするため、従
来の全て人間が出力される音声を聞いて行っていた場合
に比較して、機能検査工程における人間の工数を減少さ
せることができ、1つの回路基板のテストでの作業者の
工数を削減できるため、1人の作業員により複数の回路
基板の検査が並列して行えることとなり、回路基板の製
造の効率を向上させることが可能となる。
【図面の簡単な説明】
【図1】 本発明の一実施形態による回路基板検査装置
の構成を示すブロック図である。
【図2】 図1におけう模擬信号回路37のキーボード
シミュレータの構成を示すブロック図である。
【図3】 従来例による回路基板検査装置の構成を示す
ブロック図である。
【符号の説明】
10 CPUボード 11 CPU 13 キーボード 14 CRT 15 FDD 16 HDD 22 バッテリ 30 回路基板検査装置 31 インターフェース部 32 切り替え回路 33 スピーカ 34 イヤホンジャック 35 信号入出力回路 36 検査部 37 模擬信号回路 38 LEDレベル検出部
───────────────────────────────────────────────────── フロントページの続き (72)発明者 歌代 吉和 新潟県柏崎市大字安田7546番地 新潟日本 電気株式会社内 (72)発明者 若月 一弥 新潟県柏崎市大字安田7546番地 新潟日本 電気株式会社内 (72)発明者 増田 正登 新潟県柏崎市大字安田7546番地 新潟日本 電気株式会社内 (72)発明者 伊部 時康 新潟県柏崎市大字安田7546番地 新潟日本 電気株式会社内 (72)発明者 永井 一史 新潟県柏崎市大字安田7546番地 新潟日本 電気株式会社内 (72)発明者 田村 政文 新潟県柏崎市大字安田7546番地 新潟日本 電気株式会社内 (72)発明者 堀 隆幸 新潟県柏崎市大字安田7546番地 新潟日本 電気株式会社内 (72)発明者 山田 佳秀 新潟県柏崎市大字安田7546番地 新潟日本 電気株式会社内 Fターム(参考) 2G014 AA12 AB59 AC09 AC18 2G132 AA03 AA20 AB01 AC03 AG01 AL09

Claims (18)

    【特許請求の範囲】
  1. 【請求項1】 電子回路が搭載された回路基板の検査を
    行う回路基板検査装置において、 使用時に前記回路基板に接続される外部入出力機器の出
    力する外部信号を、シミュレーションすることにより模
    擬信号として出力する模擬信号出力部と、 前記回路基板上に設けられた通信ポートを介して、前記
    電子回路の検査を行う制御信号を生成/供給し、また、
    この制御信号及び前記模擬信号に基づき前記電子回路が
    出力する出力信号を入力する信号入出力部と、 前記出力信号に基づき前記回路基板の良否を判定する検
    査部とを具備することを特徴とする回路基板検査装置。
  2. 【請求項2】 前記模擬信号出力部,前記信号入出力部
    及び前記検査部が、前記電子回路におけるCPUにより
    制御されることを特徴とする請求項1記載の回路基板検
    査装置。
  3. 【請求項3】 前記CPUが前記模擬信号を、電子回路
    の記憶部に予め設定された期待値データと照合して検査
    を行うことを特徴とする請求項1または請求項2のいず
    れかに記載の回路基板検査装置。
  4. 【請求項4】 前記模擬信号出力部が、キーボードのい
    ずれのキーが押されたのかを検出するXマトリクス制御
    信号とYマトリクス制御信号とをショートさせることに
    より、キーボードの出力する外部信号を模擬的に生成し
    て模擬信号として出力することを特徴とする請求項1か
    ら請求項3のいずれかに記載の回路基板検査装置。
  5. 【請求項5】 前記模擬信号出力部が、一方の端子がX
    マトリクス制御信号の信号線各々に接続された第1のス
    イッチ群のスイッチの他方の端子と、一方の端子がYマ
    トリクス制御信号の信号線各々に接続された第2のスイ
    ッチ群のスイッチの他方の端子とが接続されたスイッチ
    群構成を有し、このスイッチ群構成によりキーボードの
    模擬信号を生成することを特徴とする請求項4に記載の
    回路基板検査装置。
  6. 【請求項6】 前記信号入出力部が、前記CPUの出力
    するステータス信号に基づき、前記回路基板におけるB
    IOSの設定を行う制御信号を出力することを特徴とす
    る請求項1から請求項5のいずれかに記載の回路基板検
    査装置。
  7. 【請求項7】 前記信号入出力部が、前記模擬信号出力
    部の出力するキーボードの模擬信号を、BIOSの設定
    を行う制御信号として用いることを特徴とする請求項6
    記載の回路基板検査装置。
  8. 【請求項8】 電子回路が搭載された回路基板の製造を
    行う回路基板製造方法において、 回路基板の基板両面に配線層を形成する配線層形成工程
    と、 回路基板に電子部品及び出力端子を実装する電子部品実
    装工程と、 前記電子部品と前記出力端子とが前記配線により配線さ
    れているか否か,及び前記配線における配線不良の有無
    を検出する配線検査工程と、 使用時に前記回路基板に接続される外部入出力機器の出
    力する外部信号を、シミュレーションすることにより模
    擬信号として出力し、また、前記回路基板上に設けられ
    た通信ポートを介して、前記電子回路の検査を行う制御
    信号を生成/供給し、この制御信号及び前記模擬信号に
    基づき前記電子回路が出力する出力信号を入力し、この
    出力信号に基づき前記回路基板の良否を判定することに
    より、前記電子回路の機能検査を行う機能検査工程とを
    有することを特徴とする回路基板製造方法。
  9. 【請求項9】 前記機能検査工程における機能検査が、
    前記電子回路に設けられたCPUにより制御されること
    を特徴とする請求項10記載の回路基板製造方法。
  10. 【請求項10】 前記CPUが前記模擬信号を、電子回
    路の記憶部に予め設定された期待値データと照合して検
    査を行うことを特徴とする請求項1または請求項2のい
    ずれかに記載の回路基板製造方法。
  11. 【請求項11】 前記機能検査工程において、キーボー
    ドのいずれのキーが押されたのかを検出するXマトリク
    ス制御信号とYマトリクス制御信号とをショートさせる
    ことにより、キーボードの出力する外部信号を模擬的に
    生成して模擬信号として用いられていることを特徴とす
    る請求項8から請求項10に記載の回路基板製造方法。
  12. 【請求項12】 前記キーボードの模擬信号の生成が、
    一方の端子がXマトリクス制御信号の信号線各々に接続
    された第1のスイッチ群のスイッチの他方の端子と、一
    方の端子がYマトリクス制御信号の信号線各々に接続さ
    れた第2のスイッチ群のスイッチの他方の端子とが接続
    されたスイッチ群構成により行われることを特徴とする
    請求項11に記載の回路基板製造方法。
  13. 【請求項13】 前記機能検査工程において、前記CP
    Uの出力するステータス信号に基づき、キーボードの前
    記模擬信号を用いて、順次、BIOSの設定の処理を行
    うことを特徴とする請求項9から請求項12のいずれか
    に記載の回路基板製造方法。
  14. 【請求項14】 前記機能検査工程において、前記電子
    回路の音声処理部の出力する音声信号を、この音声処理
    部が入力することにより、音声信号の出力及び入力の音
    声処理機能の検査を行うことを特徴とする請求項7から
    請求項11のいずれかに記載の回路基板製造方法。
  15. 【請求項15】 電子回路が搭載された回路基板の製
    造を行う請求項1から請求項7のいずれかに記載の回路
    基板試験装置を操作させるプログラムであって、 使用時に前記回路基板に接続される外部入出力機器の出
    力する外部信号を、シミュレーションすることにより模
    擬信号として出力する模擬信号出力処理と、 前記回路基板上に設けられた通信ポートを介して、前記
    電子回路の検査を行う制御信号を生成/供給し、この制
    御信号及び前記模擬信号に基づき前記電子回路が出力す
    る出力信号を入力する信号入出力処理と、 前記出力信号に基づき前記回路基板の良否を判定するこ
    とにより、前記電子回路の機能検査を行う機能検査処理
    とを有することを特徴とする回路基板検査装置を動作さ
    せるプログラム。
  16. 【請求項16】 前記機能検査処理における機能検査
    が、前記電子回路に設けられたCPUにより制御される
    ことを特徴とする請求項13記載の回路基板製造装置を
    動作させるプログラム。
  17. 【請求項17】 前記CPUが前記模擬信号を、電子回
    路の記憶部に予め設定された期待値データと照合して検
    査を行うことを特徴とする請求項15または請求項16
    のいずれかに記載の回路基板製造方法。
  18. 【請求項18】 前記機能検査処理において、キーボー
    ドのいずれのキーが押されたのかを検出するXマトリク
    ス制御信号とYマトリクス制御信号とをショートさせる
    ことにより、キーボードの出力する外部信号を模擬的に
    生成して模擬信号として用いられていることを特徴とす
    る請求項15から請求項17に記載の回路基板製造装置
    を動作させるプログラム。
JP2001098309A 2001-03-30 2001-03-30 回路基板検査装置及び回路基板製造方法 Expired - Fee Related JP3928366B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001098309A JP3928366B2 (ja) 2001-03-30 2001-03-30 回路基板検査装置及び回路基板製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001098309A JP3928366B2 (ja) 2001-03-30 2001-03-30 回路基板検査装置及び回路基板製造方法

Publications (2)

Publication Number Publication Date
JP2002296315A true JP2002296315A (ja) 2002-10-09
JP3928366B2 JP3928366B2 (ja) 2007-06-13

Family

ID=18951968

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001098309A Expired - Fee Related JP3928366B2 (ja) 2001-03-30 2001-03-30 回路基板検査装置及び回路基板製造方法

Country Status (1)

Country Link
JP (1) JP3928366B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009020573A (ja) * 2007-07-10 2009-01-29 Toshiba Corp Dspカード試験装置
US7870428B2 (en) 2006-06-20 2011-01-11 Hitachi, Ltd. Method of diagnosing circuit board, circuit board, and CPU unit
JP2013205406A (ja) * 2012-03-29 2013-10-07 Keihin Corp セル電圧測定基板の検査装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5229568B2 (ja) * 2009-01-21 2013-07-03 株式会社リコー 情報処理装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7870428B2 (en) 2006-06-20 2011-01-11 Hitachi, Ltd. Method of diagnosing circuit board, circuit board, and CPU unit
JP2009020573A (ja) * 2007-07-10 2009-01-29 Toshiba Corp Dspカード試験装置
JP2013205406A (ja) * 2012-03-29 2013-10-07 Keihin Corp セル電圧測定基板の検査装置

Also Published As

Publication number Publication date
JP3928366B2 (ja) 2007-06-13

Similar Documents

Publication Publication Date Title
US8041437B2 (en) System and method for virtual control of laboratory equipment
TW567329B (en) Auto system-level test apparatus and method
US8879744B2 (en) Audio testing system and audio testing method for device under test
TW201305814A (zh) 電子設備測試系統及其測試方法
CN101373589A (zh) 在显示装置中使用的显示控制方法和显示装置
US20110087452A1 (en) Test device
US20070018653A1 (en) Apparatus and method for testing system board
CN114578790B (zh) 一种无人机飞控自动测试方法、系统、设备和介质
CN112905403B (zh) 一种用于多台计算机的批量同步测试方法及系统
JP2002296315A (ja) 回路基板検査装置及び回路基板製造方法
CN113450865B (zh) 存储器测试系统及其测试方法
CN100523856C (zh) 电子元件的模拟治具以及供电异常检测方法
JP2007218598A (ja) 回路基板の試験装置
TWI384235B (zh) 測試裝置
TWI491898B (zh) 薄膜開關電路之測試系統
CN112596983A (zh) 一种服务器内连接器的监测方法
JPH08161476A (ja) インターフェース用検査装置
CN115188093A (zh) 用于车辆的内置视频记录装置的自动评估装置、具有该装置的系统及其方法
CN112416678A (zh) 一种风扇在位检测装置和方法
CN111260982A (zh) 一种胆机组装跨平台虚拟仿真实训系统
JP2003069572A (ja) Ieee1394シリアルバステスタ
TWI837980B (zh) 具擴展性的傳輸線檢測系統及其方法
CN114064373B (zh) Usb小板的测试系统、测试方法、测试装置及测试设备
CN216622550U (zh) 上下电测试装置
TW201409464A (zh) 光碟播放裝置及通信控制方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040302

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040423

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050628

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050825

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060404

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060605

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070213

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070226

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees