JP2007218598A - 回路基板の試験装置 - Google Patents
回路基板の試験装置 Download PDFInfo
- Publication number
- JP2007218598A JP2007218598A JP2006036276A JP2006036276A JP2007218598A JP 2007218598 A JP2007218598 A JP 2007218598A JP 2006036276 A JP2006036276 A JP 2006036276A JP 2006036276 A JP2006036276 A JP 2006036276A JP 2007218598 A JP2007218598 A JP 2007218598A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- test
- personal computer
- board
- test pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
Images
Abstract
【課題】過去に行った基板の試験結果や、異常発生時の状況などを調査したい場合、その試験結果の確認や調査が簡単にできる回路基板の試験装置を提供すること。
【解決手段】バックプレーン8に、バスアダプタ9、テストパターン送信基板10、テストパターン受信基板11、さらには、機能試験対象の回路基板7などが電気的に接続されている回路基板試験用ラック3と、ハードディスクが内蔵されているパソコン2とからなる回路基板試験装置1において、前記パソコン2と前記回路基板試験用ラック3とを、前記バスアダプタ9を介して接続し、前記パソコン2からの制御信号に基づき、前記回路基板7の機能試験ごとの試験結果を前記ハードディスクに記憶保存させる。
【選択図】 図1
【解決手段】バックプレーン8に、バスアダプタ9、テストパターン送信基板10、テストパターン受信基板11、さらには、機能試験対象の回路基板7などが電気的に接続されている回路基板試験用ラック3と、ハードディスクが内蔵されているパソコン2とからなる回路基板試験装置1において、前記パソコン2と前記回路基板試験用ラック3とを、前記バスアダプタ9を介して接続し、前記パソコン2からの制御信号に基づき、前記回路基板7の機能試験ごとの試験結果を前記ハードディスクに記憶保存させる。
【選択図】 図1
Description
本発明は、回路基板、例えば、DSP(Digital Signal Processor)回路基板の機能確認試験を行う試験装置に関する。
従来、この種の試験装置で回路基板の機能確認試験を行った場合、下記特許文献1に記載されているように、回路基板に対してキーボードから出力する信号をシミュレートした模擬信号を入力し、さらに、電子回路の検査を行う制御信号を供給して、正常に動作するか否かの試験を行っていた。
その際、試験装置の表示画面上に試験結果を表示したり、ビープ音によって合否を示したりするが、試験結果をハードディスクやフロッピー(登録商標)ディスクなどの記録媒体に保存することがなかった。
特開2002−296315公報
したがって、過去に行った基板の試験結果や、異常発生時の状況などを調査したい場合、そのことを簡単には知ることができないという問題があった。
そこで、本発明の目的は、過去に行った基板の試験結果や、異常発生時の状況などを調査したい場合、その試験結果の確認や調査が簡単にできる回路基板の試験装置を提供することにある。
本発明の回路基板の試験装置は、バックプレーンとバスアダプタ、テストパターンを送信するテストパターン送信基板、テストパターンを受信するテストパターン受信基板および試験対象回路基板が電気的に接続された回路基板試験用ラックと、この回路基板試験用ラックに前記バスアダプタを介して接続され、ハードディスク駆動装置を内蔵し、入出力装置及び表示ディスプレーが接続されたパソコンとを備え、前記ハードディスク駆動装置には、前記パソコンのオペレーティングシステム、前記回路基板の機能試験プログラムが記憶され、前記パソコンに入力された試験対象回路基板の情報により、前記回路基板に対して前記ハードディスク駆動装置に記憶された機能試験プログラムを選択して実行するとともに、実行された機能試験ごとの試験結果を前記ハードディスクに記憶保存させることを特徴とするものである。
また、本発明の回路基板の試験装置においては、前記バスアダプタは、前記パソコンから送出する制御信号を受信して、前記回路基板に対応した信号形式に変換し、その変換後に、制御信号を前記テストパターン送信基板、前記テストパターン受信基板あるいは前記回路基板に送出することを特徴とするものである。
さらに、本発明の回路基板の試験装置においては、前記機能試験ごとの試験結果は、一時的に、前記テストパターン受信基板、または前記回路基板のいずれかに保存されることを特徴とするものである。
さらに、本発明の回路基板の試験装置においては、前記パソコンと前記回路基板試験用ラックとの電源は、別個に設定されていることを特徴とするものである。
本発明によれば、回路基板の機能確認試験ごとに、その試験結果を残すことができるため、過去に実施した試験結果を容易に確認することができ、さらに、試験結果が異常となった場合にも、小試験ごと、すなわち、試験した機能項目ごとに記録したログが残るので、このログを表計算ソフトなどで解析することにより、異常の発生傾向を分析することができ、さらに、その解析結果から異常の発生原因を究明することが可能となる。
また、本発明によれば、回路基板試験装置とパソコンとが、それぞれ個別の電源で動作するように構成されているので、パソコンに関係なく回路基板試験用ラックのみの電源を切ることができ、したがって、試験作業の効率を著しく向上させることができる。
以下、本発明の実施形態を図1乃至図3について説明する。
図1は、本発明による回路基板試験装置の実施形態を示した構成ブロック図で、この回路基板試験装置1は、パソコン2と回路基板試験用ラック3とからなっている。
このうち、パソコン2には、ハードディスク駆動装置(以下単にHDDという。)4が内蔵されており、このHDD4にはパソコン2のオペレーティングシステム、試験プログラムおよび試験結果などが格納されている。
また、このHDD4にはCRTや液晶などからなる表示ディスプレー5と、キーボードやマウスなどからなる入力装置6とが接続されており、このうち、表示ディスプレー5には、試験プログラムのユーザインターフェース、および試験の設定や試験結果などが表示され、入力装置6からは、試験対象となる回路基板7の情報入力や試験プログラムの実行指示、およびパソコン2の制御などが行われる。
一方、回路基板試験用ラック3は、後記する各基板を電気的に接続するバックプレーン8を有し、このバックプレーン8にはバスアダプタ9と、前記各基板、すなわち、機能試験の際、テストパターンを送信するテストパターン送信基板10およびテストパターンを受信するテストパターン受信基板11とが電気的に挿抜可能に接続されている。
さらに、前記バックプレーン8には、機能確認試験を行う回路基板7が、同じく、挿抜可能に接続されるようになっている。
回路基板試験用ラック3は、図示しないが、正面側が開放されたシェルフと、このシェルフの上下の板に形成された複数のスロットにより構成されており、このシェルフの最奥面にバックプレーン8が設置されている。この回路基板試験用ラック3における各スロットには、バスアダプタ9、テストパターン送信基板10、テストパターン受信基板11、および回路基板7が挿抜可能に挿入されるとともに、バックプレーン8に接続される構成になっている。
これら構成要素のうち、バスアダプタ9は、パソコン2から送出する制御信号を受信して、回路基板7に対応した信号形式に変換し、その変換後に、制御信号をテストパターン送信基板10、テストパターン受信基板11あるいは回路基板7に送出する機能を有している。バスアダプタ9は、また、テストパターン受信基板11または回路基板7のいずれかに保存された試験結果を読み取り、パソコン2に内蔵されているHDD4に格納される。
なお、パソコン2とバスアダプタ9との間は、光ケーブルで接続されており、電気的に絶縁されている。
また、回路基板試験装置1において、パソコン2と回路基板試験用ラック7とは、それぞれ個別の電源で動作する接続構成になっている。
その理由は、試験の中で、テストパターン送信基板10およびテストパターン受信基板11と回路基板7との接続を変更する際に、回路基板試験装置1の電源を切る必要があり、パソコン2と回路基板試験用ラック3との電源が共通の場合、パソコン2で動作するオペレーティングシステムの起動および終了に時間がかかって、作業効率が悪くなる。
そこで、パソコン2と回路基板試験用ラック3とが、それぞれ個別の電源で動作するようにすれば、パソコン2に関係なく回路基板試験用ラック3の電源のみを切ることができる。
このように構成された回路基板試験装置の動作を、図2乃至図3について説明する。
図2は、本発明による回路基板試験装置の動作手順を示したフローチャート、図3は、図2に示した動作の一部の動作手順を示したフローチャートである。
まず、パソコン2を起動して(ステップS21)、回路基板7を回路基板試験用ラック3に接続装着し、後述するように、HDD4に格納されている各種の試験プログラムを選択して実行する(ステップS22)。
前記した試験プログラムの起動後、回路基板7の型番号および製造番号の情報を入力する(図3ステップS31)。
そして、回路基板7に合わせて回路基板試験装置1の設定を行い(ステップS32)、試験を開始する。
この時、ステップS32で入力した回路基板7の型番号および製造番号から名前を付けたログファイルを作成する。
この場合、試験内容は、回路基板7ごとに実施する項目が異なるが、ステップS31で入力した複数種類ある回路基板7の情報から、この回路基板7に適用する試験プログラムを、予めHDD4内に保存された試験プログラムから自動的に選択して、順次実行する(ステップS33〜S36)。
すなわち、n項目の試験数が設定されたら(ステップS33)、1項目ずつn回の小試験が実施され(ステップS34)、1項目の試験が終了するごとに、その終了した試験結果をログファイルに追記する(ステップS35)、そして、この動作が必要数のn回繰り返される。(ステップS36)。
そして、全項目の機能確認試験が終了すると、回路基板7の機能確認試験結果をログファイルに追記して(ステップS37)、機能確認試験を終了する。
ここで、実施される試験内容の一例を説明すると、まず、テストパターン送信基板10から試験信号を送出し、その試験信号を回路基板7で受信する。
受信した試験信号はバックプレーン8およびバスアダプタ9を通じて、パソコン2内のHDD4に保存される。
この時、試験プログラムでは、新たに保存された試験信号と、HDD4内に予め用意された期待値データとを照合することで、回路基板7が正しく機能しているかを判定し、その判定結果は表示ディスプレー5に表示される。
次いで、他の例について述べると、この例では、回路基板7から試験信号を送出し、その試験信号をテストパターン受信基板11で受信する、その受信した試験信号はバックプレーン8およびバスアダプタ9を通じて、パソコン2(図1)内のHDD4に保存される。
そして、試験プログラムでは、前記例の場合と同様に、新たに保存された試験信号と、HDD4内に予め用意された期待値データとを照合することで、回路基板7が正しく機能しているかを判定し、その判定結果は表示ディスプレー5に表示される。
なお、上記実施形態の試験手法は、機能試験プログラムを、パソコン2に内蔵されているHDD4以外の記録媒体、例えば、フレキシブルディスクやハードディスクなどの磁気ディスク、CD−ROMやDVD−ROMおよびMOなどの光ディスク、さらには、ROMやRAMおよびフラッシュメモリーなどの半導体メモリーなどに格納することにより、或いは、通信媒体などで伝送することによって、頒布することができる。
このように、本発明によれば、回路基板の機能確認試験ごとに、その試験結果を残すことができるため、過去に実施した試験結果を容易に確認することができ、また、試験結果が異常となった場合にも、小試験ごと、すなわち、機能項目ごとに記録したログが残るので、このログを表計算ソフトなどで解析することにより、異常の発生傾向を分析することができ、さらに、その解析結果から異常の発生原因も究明するができる。
また、本発明によれば、パソコンと回路基板試験用ラックとが、それぞれ個別の電源で動作するように構成されているので、パソコンに関係なく回路基板試験用ラックのみの電源を切ることができ、したがって、試験作業の効率を向上させることができる。
1 回路基板試験装置
2 パソコン
3 回路基板試験用ラック
4 ハードディスク駆動装置(HDD)
5 表示ディスプレー
6 入力装置
7 回路基板
8 バックプレーン
9 バスアダプタ
10 テストパターン送信基板
11 テストパターン受信基板
2 パソコン
3 回路基板試験用ラック
4 ハードディスク駆動装置(HDD)
5 表示ディスプレー
6 入力装置
7 回路基板
8 バックプレーン
9 バスアダプタ
10 テストパターン送信基板
11 テストパターン受信基板
Claims (4)
- バスアダプタおよびバックプレーンを備え、このバックプレーンには、テストパターンを送信するテストパターン送信基板、テストパターンを受信するテストパターン受信基板および試験対象回路基板が電気的に接続される回路基板試験用ラックと、この回路基板試験用ラックに前記バスアダプタを介して接続された、ハードディスク駆動装置を内蔵するパソコンと、このパソコンに接続された入出力装置とを備え、前記ハードディスク駆動装置には、前記パソコンのオペレーティングシステム、前記回路基板の機能試験プログラムが記憶され、前記パソコンに入力された試験対象回路基板の情報により、前記回路基板に対して前記ハードディスク駆動装置に記憶された機能試験プログラムを選択して実行するとともに、実行された機能試験ごとの試験結果を前記ハードディスクに記憶保存させることを特徴とする回路基板の試験装置。
- 前記バスアダプタは、前記パソコンから送出する制御信号を受信して、前記回路基板に対応した信号形式に変換し、その変換後に、制御信号を前記テストパターン送信基板、前記テストパターン受信基板あるいは前記回路基板に送出することを特徴とする請求項1記載の回路基板の試験装置。
- 前記機能試験ごとの試験結果は、一時的に、前記テストパターン受信基板、または前記回路基板のいずれかに保存されることを特徴とする請求項2記載の回路基板の試験装置。
- 前記パソコンと前記回路基板試験用ラックとの電源は、別個に設定されていることを特徴とする請求項3記載の回路基板の試験装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006036276A JP2007218598A (ja) | 2006-02-14 | 2006-02-14 | 回路基板の試験装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006036276A JP2007218598A (ja) | 2006-02-14 | 2006-02-14 | 回路基板の試験装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007218598A true JP2007218598A (ja) | 2007-08-30 |
Family
ID=38496092
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006036276A Abandoned JP2007218598A (ja) | 2006-02-14 | 2006-02-14 | 回路基板の試験装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007218598A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100890174B1 (ko) | 2007-10-02 | 2009-03-25 | 주식회사 이노와이어리스 | 슬라이드 이합형 전면 패널을 갖는 계측기 |
CN102830343A (zh) * | 2012-09-06 | 2012-12-19 | 苏州工业园区世纪福科技有限公司 | 一种电路板测试系统 |
CN103542866A (zh) * | 2013-10-21 | 2014-01-29 | 李国栋 | 一种惯性定位定向系统电路检测设备 |
CN104730446A (zh) * | 2013-12-19 | 2015-06-24 | 致伸科技股份有限公司 | 电路板的测试系统 |
CN105314392A (zh) * | 2015-10-27 | 2016-02-10 | 苏州和瑞科自动化科技有限公司 | 一种用于多工位电路板并行测试的系统 |
-
2006
- 2006-02-14 JP JP2006036276A patent/JP2007218598A/ja not_active Abandoned
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100890174B1 (ko) | 2007-10-02 | 2009-03-25 | 주식회사 이노와이어리스 | 슬라이드 이합형 전면 패널을 갖는 계측기 |
CN102830343A (zh) * | 2012-09-06 | 2012-12-19 | 苏州工业园区世纪福科技有限公司 | 一种电路板测试系统 |
CN103542866A (zh) * | 2013-10-21 | 2014-01-29 | 李国栋 | 一种惯性定位定向系统电路检测设备 |
CN104730446A (zh) * | 2013-12-19 | 2015-06-24 | 致伸科技股份有限公司 | 电路板的测试系统 |
CN105314392A (zh) * | 2015-10-27 | 2016-02-10 | 苏州和瑞科自动化科技有限公司 | 一种用于多工位电路板并行测试的系统 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20120095718A1 (en) | Automatic testing system and method | |
US20130106454A1 (en) | Printed circuit board testing device | |
CN101738550B (zh) | 电子装置测试装置及测试方法 | |
US7992046B2 (en) | Test system with simulation control device for testing functions of electronic devices | |
JP2007218598A (ja) | 回路基板の試験装置 | |
KR101110241B1 (ko) | 프로그램 테스트 장치 및 프로그램 | |
CN101364174B (zh) | 印刷电路板测试文件生成系统及方法 | |
CN110795353B (zh) | 快应用的调试方法、装置、设备及存储介质 | |
TW201219804A (en) | Automatic test system and test process | |
CN110297735B (zh) | 基于固态硬盘的通用复判测试系统 | |
WO2019080003A1 (zh) | 用于测试芯片的方法、测试平台和测试系统 | |
JP5327019B2 (ja) | ソフトウェア自動試験方式 | |
JP2007017190A (ja) | 回路基板試験装置、回路基板試験方法、及び回路基板試験プログラム | |
JP2006172427A (ja) | 検査指示書生成システム、検査指示書生成装置、検査指示書生成方法、検査指示書生成プログラム、および記録媒体 | |
TWI381176B (zh) | 電子裝置測試裝置及測試方法 | |
JP5438417B2 (ja) | 装置試験システム | |
JP2004192158A (ja) | 生産管理システム、作業履歴ファイル作成プログラム、作業再現プログラム及びトラブル診断方法 | |
JP2009063567A (ja) | 半導体試験システム | |
CN114327013B (zh) | 一种psu供电故障的检测方法、装置及服务器 | |
JP5194384B2 (ja) | デジタル信号処理装置 | |
JP2002296315A (ja) | 回路基板検査装置及び回路基板製造方法 | |
JP2011243818A (ja) | 基板検査システム | |
CN114625109A (zh) | 测试装置、方法及存储介质 | |
JP2008090394A (ja) | シミュレータ、シミュレーションシステムおよびプログラム | |
CN117724910A (zh) | 一种智能测试系统及方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080131 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090213 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090303 |
|
A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20090423 |