JP4602912B2 - ゲインセル・メモリ回路及びその駆動方法 - Google Patents
ゲインセル・メモリ回路及びその駆動方法 Download PDFInfo
- Publication number
- JP4602912B2 JP4602912B2 JP2006006205A JP2006006205A JP4602912B2 JP 4602912 B2 JP4602912 B2 JP 4602912B2 JP 2006006205 A JP2006006205 A JP 2006006205A JP 2006006205 A JP2006006205 A JP 2006006205A JP 4602912 B2 JP4602912 B2 JP 4602912B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- word line
- gain
- bit line
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Description
以上のように、メモリ回路の大容量化を実現するゲインセル・メモリでは、主要素子の縮小化と同時にメモリ情報の増幅率増加が求められ、また、メモリ情報が、より長い時間保持されるようにする必要がある。
Claims (6)
- 第1導電型の半導体基板の上に第1絶縁層を介して形成され、第1領域から第2領域にかけて第1方向に延在し、第1導電型の半導体からなる線状の書き込みビットラインと、
この書き込みビットラインの上に第2絶縁層を介して形成され、前記第1領域と第2領域の境界部において第2方向に延在する線状の書き込みワードラインと、
前記書き込みビットラインと前記書き込みワードラインとが交差する箇所を含む前記第1領域から第2領域にわたる前記書き込みビットラインより短い範囲の所定の領域に配置され、前記書き込みワードラインを跨ぎ、かつ前記第1方向に前記書き込みワードラインの線幅よりも広い幅を備えることで、前記書き込みワードラインの両端部で前記書き込みワードラインからはみ出て前記書き込みビットラインに面する領域を有するように形成された読み出しワードラインと、
前記第1領域において、前記読み出しワードラインの両脇の前記半導体基板に形成され、第2導電型とされた第1の第2導電型領域と、
前記第2領域において、前記読み出しワードラインの配置領域より延在している前記書き込みビットラインに形成され、第2導電型とされた第2の第2導電型領域と、
前記第1領域における前記書き込みビットラインに配置されたメモリノードと、
前記第1領域における前記読み出しワードラインの配置領域の前記書き込みビットラインの領域及び前記第2の第2導電型領域をソース・ドレインとし、前記書き込みビットラインと交差する部分の前記書き込みワードラインをゲートとする電界効果型トランジスタから構成されたアクセス・トランジスタと、
前記第1の第2導電型領域をソース・ドレインとし、これらの形成領域の前記読み出しワードラインをゲートとする電界効果型トランジスタから構成されたゲイン・トランジスタと、
一方の前記第1の第2導電型領域より構成された読み出しビットラインと、
前記メモリノードと前記読み出しワードラインとこれらの間の前記第2絶縁層とより構成されたコントロールキャパシタと、
前記メモリノードと前記半導体基板とこれらの間の前記第1絶縁層とより構成されたゲインキャパシタと
を少なくとも備え、
前記メモリノードは、前記アクセス・トランジスタの前記読み出しワードラインの配置領域に形成されるソース・ドレインに接続され、
前記メモリノードは、前記コントロールキャパシタを介して前記読み出しワードラインに接続され、
前記メモリノードは、前記ゲインキャパシタを介して前記ゲイン・トランジスタのゲートに接続され、
前記アクセス・トランジスタのゲート電圧制御により前記メモリノードに蓄積される電荷の量が制御され、
前記ゲイン・トランジスタにより前記メモリノードに蓄積されている電荷の量が検出される
ことを特徴とするゲインセル・メモリ回路。 - 請求項1記載のゲインセル・メモリ回路において、
前記メモリノードの幅と長さと厚みは、クーロンブロッケード現象が発現する範囲の寸法とされている
ことを特徴とするゲインセル・メモリ回路。 - 請求項1又は2記載のゲインセル・メモリ回路において、
前記書き込みビットラインの上に前記第2絶縁層を介して形成され、前記書き込みワードラインと前記メモリノードとの間の前記第1領域において前記第2方向に延在する線状の追加書き込みワードラインと、
前記第2領域における前記読み出しワードラインの配置領域の前記書き込みビットラインの領域をソース・ドレインとし、前記書き込みビットラインと交差する部分の前記追加書き込みワードラインをゲートとする電界効果型トランジスタから構成された追加アクセス・トランジスタと、
前記書き込みビットラインの前記アクセス・トランジスタと前記追加アクセス・トランジスタとの間に形成されたノードと
を備え、
前記メモリノードは、前記追加アクセス・トランジスタを介して前記アクセス・トランジスタに接続され、
前記アクセス・トランジスタのゲート電圧制御と前記追加アクセス・トランジスタのゲート電圧制御とを交互に行うことで前記メモリノードに蓄積される電荷の量が制御される
ことを特徴とするゲインセル・メモリ回路。 - 請求項3記載のゲインセル・メモリ回路において、
前記ノードの幅と長さと厚みは、クーロンブロッケード現象が発現する範囲の寸法とされている
ことを特徴とするゲインセル・メモリ回路。 - 請求項1又は2記載のゲインセル・メモリ回路の駆動方法であって、
所定回数のクロック信号の印加により前記アクセス・トランジスタ及び前記ゲイン・トランジスタを制御する
ことを特徴とするゲインセル・メモリ回路の駆動方法。 - 請求項3又は4記載のゲインセル・メモリ回路の駆動方法であって、
所定回数のクロック信号の印加により前記アクセス・トランジスタ,追加アクセス・トランジスタ,及び前記ゲイン・トランジスタを制御する
ことを特徴とするゲインセル・メモリ回路の駆動方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006006205A JP4602912B2 (ja) | 2006-01-13 | 2006-01-13 | ゲインセル・メモリ回路及びその駆動方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006006205A JP4602912B2 (ja) | 2006-01-13 | 2006-01-13 | ゲインセル・メモリ回路及びその駆動方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007189076A JP2007189076A (ja) | 2007-07-26 |
JP4602912B2 true JP4602912B2 (ja) | 2010-12-22 |
Family
ID=38344026
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006006205A Active JP4602912B2 (ja) | 2006-01-13 | 2006-01-13 | ゲインセル・メモリ回路及びその駆動方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4602912B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5128355B2 (ja) * | 2008-04-18 | 2013-01-23 | 日本電信電話株式会社 | 乱数発生素子 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000269457A (ja) * | 1999-03-17 | 2000-09-29 | Hitachi Ltd | 半導体素子及び半導体装置 |
JP2001230329A (ja) * | 2000-02-16 | 2001-08-24 | Sony Corp | 半導体記憶装置 |
JP2005175224A (ja) * | 2003-12-11 | 2005-06-30 | Nippon Telegr & Teleph Corp <Ntt> | 電界型単電子箱多値メモリ回路およびその制御方法 |
-
2006
- 2006-01-13 JP JP2006006205A patent/JP4602912B2/ja active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000269457A (ja) * | 1999-03-17 | 2000-09-29 | Hitachi Ltd | 半導体素子及び半導体装置 |
JP2001230329A (ja) * | 2000-02-16 | 2001-08-24 | Sony Corp | 半導体記憶装置 |
JP2005175224A (ja) * | 2003-12-11 | 2005-06-30 | Nippon Telegr & Teleph Corp <Ntt> | 電界型単電子箱多値メモリ回路およびその制御方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2007189076A (ja) | 2007-07-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101855060B1 (ko) | 반도체 메모리 장치 및 그 구동 방법 | |
JP4937444B2 (ja) | 半導体デバイスを動作させる方法 | |
US8605477B2 (en) | Semiconductor memory device | |
KR100817657B1 (ko) | 반도체 기억 장치, 데이터 처리 장치 및 반도체 장치 | |
JP6105197B2 (ja) | 半導体メモリ装置 | |
US8593857B2 (en) | Semiconductor memory device, driving method thereof, and method for manufacturing semiconductor device | |
US20070267688A1 (en) | SONOS memory device having nano-sized trap elements | |
EP1575055A1 (en) | Cmis semiconductor nonvolatile storage circuit | |
JP5677254B2 (ja) | 半導体装置 | |
JP2000269457A (ja) | 半導体素子及び半導体装置 | |
US4388704A (en) | Non-volatile RAM cell with enhanced conduction insulators | |
JP5038599B2 (ja) | チャージトラップインシュレータメモリ装置 | |
US7170789B2 (en) | Semiconductor storage device and electronic equipment | |
US4446535A (en) | Non-inverting non-volatile dynamic RAM cell | |
JPH0548115A (ja) | 半導体不揮発性記憶装置 | |
JP4602912B2 (ja) | ゲインセル・メモリ回路及びその駆動方法 | |
CN114171080A (zh) | 嵌入式半导体随机存取存储器结构及其控制方法 | |
JP3363038B2 (ja) | 半導体記憶装置 | |
KR100340880B1 (ko) | 이중막 실리콘 소자를 이용한 반도체 메모리 장치 | |
KR100431482B1 (ko) | 반도체 기판 상에 형성된 웰 영역 내에 mos 구조의불휘발성 메모리 셀어레이를 포함하는 반도체 기억 장치 | |
CN115719600B (zh) | 存储单元、存储的方法、存储阵列、存储器及其制备方法 | |
KR100696768B1 (ko) | 차지 트랩 인슐레이터 메모리 장치 | |
KR100636927B1 (ko) | 플로우트 게이트 메모리 장치 | |
JPH0555600A (ja) | 半導体不揮発性記憶装置 | |
JPS5820148B2 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080129 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100614 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100629 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100826 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100928 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100930 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131008 Year of fee payment: 3 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4602912 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131008 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |