JP4594088B2 - 容量的または光学的結合チップパッドを電気的にアラインメントするための方法、装置及びシステム - Google Patents

容量的または光学的結合チップパッドを電気的にアラインメントするための方法、装置及びシステム Download PDF

Info

Publication number
JP4594088B2
JP4594088B2 JP2004524596A JP2004524596A JP4594088B2 JP 4594088 B2 JP4594088 B2 JP 4594088B2 JP 2004524596 A JP2004524596 A JP 2004524596A JP 2004524596 A JP2004524596 A JP 2004524596A JP 4594088 B2 JP4594088 B2 JP 4594088B2
Authority
JP
Japan
Prior art keywords
chip
pad
transmitter
receiver
pads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2004524596A
Other languages
English (en)
Other versions
JP2005535116A (ja
Inventor
ロバート ドロスト,
イヴァン サザーランド,
グレゴリー パパドパウロス,
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sun Microsystems Inc
Original Assignee
Sun Microsystems Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sun Microsystems Inc filed Critical Sun Microsystems Inc
Publication of JP2005535116A publication Critical patent/JP2005535116A/ja
Application granted granted Critical
Publication of JP4594088B2 publication Critical patent/JP4594088B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H04B5/22
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/39Circuit design at the physical level
    • G06F30/394Routing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/544Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54473Marks applied to semiconductor devices or parts for use after dicing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503Stacked arrangements of devices
    • H01L2225/06527Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H01L2225/06531Non-galvanic coupling, e.g. capacitive coupling
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Description

背景
技術分野
本発明は、集積回路間でデータを転送するプロセスに関する。さらに詳細には、本発明は、第1チップと第2チップ間のアラインメントの変化に耐えられるような方法で、第1チップ上の容量型送信機パッドを第2チップ上の容量型受信機パッドに整合させるための方法および装置に関する。
背景技術
半導体技術の進化により、今では数千万個のトランジスタを含む大規模システムを1つの半導体チップに集積することが可能になった。このような大規模システムを1つの半導体チップに集積することにより、このシステムの作動速度が向上する。理由は、システム構成要素間の信号がチップ境界を越える必要がなく、距離的なチップ間伝播の遅延が起こりにくいためである。さらに、大規模システムを1つの半導体チップに集積することにより生産費用が低下できる。理由は、所定の計算タスクを実行するための半導体チップが少なくてすむからである。
残念なことに、半導体技術におけるこれらの進化は、チップ間通信技術の進化に対応するには至っていない。半導体チップは、典型的には、チップ間通信のための複数層の信号線を含むプリント基板上に集積される。しかし、半導体チップ上の信号線は、プリント基板上の信号線よりも約100倍の密度で実装されている。したがって、半導体チップ上の信号線のごく一部だけがプリント基板を超えて他のチップにつながることができる。この問題は、半導体集積密度が上昇するにつれて、ボトルネックとして大きくなり始めている。
研究者は、半導体チップ間の通信のための代替技術の調査を始めている。ある有望な技術は、容量型送信機と受信機のアレイを半導体チップ上に集積してチップ間通信を容易にするというものである。第1のチップを第2のチップと相対させ、第1チップ上の送信機パッドを第2チップ上の受信機パッドと容量的に結合させるようにすれば、プリント基板内の信号線を介装して信号送信することなく第1チップから第2チップに直接信号を送信することが可能になる。
しかし、チップを適切に整合させることは容易ではない。1つの整合技術としては、組立プロセス中にチップを機械的に整合させ、その後、接着剤でチップを結合させるというものがある。残念ながら、不十分な試験しか行わなかった恒久的結合チップにより、マルチシップモジュール(MCM)問題が発生し、これにより5ドルの不良チップが1000ドルものMCM損傷をもたらしうる。チップを交換できるようにするためには、チップをそれぞれ堅固にくっつけはならない。
必要とされるものは、第1チップと第2チップ間のアラインメントの変化に耐えられるような方法で、第1チップ上の容量型送信機パッドを第2チップ上の容量型受信機パッドに整合させるための方法および装置である。
非アラインメントに耐えるための最も簡単な方法は、送信機パッドおよび/または受信機パッドを大きくすることであるが、これにより所定の半導体チップに集積可能なパッド数が少なくなり、その結果、チップ間通信帯域幅が小さくなるということに注意すること。
概要
本発明の1つの実施例は、容量型結合を通して半導体チップ間通信を容易にするため、異なる半導体チップ上でパッドを電子的に整合させるシステムを提供する。このシステムは、第1チップと第2チップとの間のアラインメントを測定することにより作動するが、ここで第1チップ上の発信機パッドが第2チップ上の受信機パッドと容量結合するよう、第1チップが第2チップと相対する。次に、第1チップ上の送信機を第2チップ上の隣接受信機パッドと関連付けるため、本システムは測定されたアラインメントを用いる。その後、送信機パッドに隣接する第2チップの対象受信機パッドに対してデータ信号が容量結合を通して通信するよう、本システムはデータ信号を第1チップ上の送信機パッドに対して選択的に発送する。
本実施例の変形例において、受信機パッドよりもはるかに多い小型送信機パッドをもつようにして、複数の送信機パッドにより1つの受信機パッドを作動できるようにする。本変形例では、1つの受信機パッドの下にある複数送信機パッドが同一の信号で作動される。
本実施例の変形例において、同一の信号で複数の送信機パッドを作動させるステップは、さらに戻り電流を発生させるよう逆信号を用いて隣接送信機パッドを作動させるステップを含む。
本実施例の変形例において、送信機パッドは全体として受信機パッドよりも広い面積を覆い、これにより第1チップと第2チップ間のアラインメントの変動にかかわらず受信機パッドが送信機パッドの近辺にとどまるようになる。
本実施例の変形例において、送信機パッドが第1チップの最上部の金属層内にあり、受信機パッドが第2チップの最上部の金属層内にある。
本実施例の変形例において、送信機パッドが第1チップ上のオーバーグラス層で覆われ、受信機パッドが第2チップ上のオーバーグラス層で覆われる。
本実施例の変形例において、送信機パッドに対してデータ信号を選択的に発送するステップが、データ信号を選択的に発送するための多重アレイを用いるステップを含む。
本実施例の変形例において、整合プロセスが定期的あるいは連続的に行われる。
本実施例の変形例において、送信機パッドが第1チップ上の二次元アレイ内に配設され、受信機パッドが第2チップ上の二次元アレイ内に配設される。
本実施例の変形例において、受信機パッドと送信機パッドとが四角形である。本実施例の変形例において、受信機パッドと送信機パッドとが四角形でない。
上述の技術により正確な機械的アラインメントに対する必要性が緩和され、作動中に2つのチップがそれぞれに対して動くことが許容されるようになる。このように、相対するチップは接着を必要としない。したがって、この技術により、不良チップの除去取替えが簡単になり、そのため既知の良品チップに対する要求事項が減少するとともに全体的な組立歩留りが改善される。
詳細な説明
以下の説明は当業者が本発明の実施・利用を可能にするよう提示するものであり、特定の応用例とその要求事項で示す。開示された実施例においてさまざまな改造例は当業者であればすぐに明らかになるものであり、ここで定義された一般的な原理は、本発明の考え方や適用範囲から逸脱することなく他の実施例や応用例でも適用可能である。これにより、本発明は、示した実施例だけに限定されるものではなく、ここで開示された原理や特性と両立する最大限の適用範囲についてのものである。
この詳細な説明で示したデータ構造とコードは、典型的にはコンピュータ読み込み可能保存媒体で保存されるものであるが、コンピュータシステムで利用するためのコードおよび/またはデータを保存可能な装置あるいは媒体であればよい。これには、ディスクドライブ、磁気テープ、CD(コンパクト・ディスク)、DVD(デジタル・ビデオ・ディスク)といった磁気・光学保存装置や、通信媒体で具現化される(信号が変調される搬送波のある、あるいは搬送波のない)コンピュータ指令信号が含まれるが、これらに限定されるものではない。例えば、送信媒体は、インターネットといった通信ネットワークを含む。
送信機パッドと重なる整合受信機パッド
図1は、送信機パッドと重なる整合受信機パッドを含む送信機・受信機構成の断面を図示したものである。この例では、各受信機パッドに対して1つの送信機パッドがある。
図2は、本発明の1つの実施例による送信機高空間周波数の追加構成を図示する。この送信機高周波数は、各受信機パッド間に追加の小型送信機パッドを挿入することで達成される。この追加送信機パッドは、送信機チップと受信機チップ間のアラインメント変化を補償するよう選択的に利用可能である。細かい粒子の送信機パッド内で選択することにより、図1で図示する固定パッドよりも大きな非アラインメントが許容される。さらに、高空間周波数を用いることにより、受信機パッドエリアが正しいデータで完全に覆われるようにでき、受信機パッド間のパッドの一部をオフにして戻り電流を発生させるよう逆電流を送ることが可能になる。
図3は、送信機パッド上に整合させた4×10アレイの受信機パッドの概略図であるが、ここで送信機パッドは受信機パッドよりも4倍高い空間周波数をもつ。図3において、アクティブな送信機パッドをハッチングで強調している。
図4は、同一の受信機・送信機パッドの概略であるが、ここでは受信機パッドが若干の横方向・回転方向の誤差で非アラインメントになっている点が異なっている。図3と同様に、アクティブな送信機パッドを強調している。図3は、かなりの横方向・回転方向の誤差があるにもかかわらず受信機パッドが適切に覆われるよう、送信機パッドがどのように活性化できるかを示す。
ずれに対する感受性のモデル
ここで、ずれに対する感受性を解析する数学的モデルを示す。モデル提示において、本モデルではx方向とy方向の両方の平行移動を個別に考え、パッドが四角形であると仮定する。本モデルにおける重要なパラメータは、チップ間でどの程度の電荷が移動するかというものである。電荷移動はキャパシタンスの重なりに関係する。パッドのピッチは、送信機から受信機までのパッド間隔よりも大きいことが想定できる(例えば、25:mパッドピッチに対して2:m間隔)ということに注意すること。したがって、パッドのエッジにおける縁取り部は一次解析では無視できる。これにより、受信機パッドと送信機パッド間のキャパシタンスは、送信機パッドと受信機パッド間の重なり面積にほぼ比例する。
固定送信機・受信機パッドに対する最大ずれ
図5は、電子的に調節できない固定送信機・受信機パッドに対する簡単なモデルを図示したものである。これらのパッドは特定の充填率をもつ。例えば、図1は、送信機パッドに対してほぼ100%の面積充填率、受信機パッドに対して25%(長さ寸法では50%)の面積充填率で構成した断面を図示したものである。ピッチpは、連続する受信機パッド間の中心間距離であることに注意すること。さらに、「充填率」という用語は、送信機パッドあるいは受信機パッドで覆われたチップ面積の比率ということに注意すること。
受信機パッドが送信機パッドの中心に水平方向で整合されていない場合の容量信号結合を検討する。送信機パッド上の電圧の振れがVtxであるとすると、受信機パッド上の受信電圧の振れVrxは次の式でモデル化できる:
Figure 0004594088
ここで
Csは信号送信する結合キャパシタンスである;
Ciは、受信機パッドが送信機パッドに対して非アラインメントになっている場合の隣接作動送信機パッドへの結合キャパシタンスである;
Cppは受信機パッドから周囲金属構造への金属対金属寄生キャパシタンスである;
Cpeは受信機感度増幅器の寄生入力キャパシタンスである;
pは隣接受信機パッド間のピッチである。
最悪ケースにおいて、受信機パッド2における信号遷移が送信機パッド1の信号遷移の逆になる。この場合、寄生結合キャパシタンスCiは分子側に現れ、信号結合キャパシタンスから引かれる。
CppとCpeは受信機非整合に関して一定であるということに注意すること。さらに、送信機パッドが約100%の充填率であり、縁取り部が無視される場合、CsとCiの合計値は受信機非アラインメントに対して一定になる。したがって、受信機パッドが送信機パッドに対して整合しない場合、Csは小さくなり、Ciは増加する。非アラインメントがp/2になった場合、CiがCsと一致し、信号が完全に破壊される。
受信機および送信機の充填率
受信機が送信機に対して完全に整合する場合、受信機と送信機の両方に対する充填率が理想的には100%になり、受信信号振幅が最大になる。しかし、受信機が非整合の場合、受信機の面積充填率は100%より小さくなるはずである。送信信号に容量結合されていない受信機パッド部分は2つの方式で受信信号を減少させる。1つ目は、受信機パッドが、信号を寄生的にロードする裏板面積キャパシタンスをもつことである。2つ目は、受信機と隣接送信機パッドとの重なりで、さらに雑音を発生させることである。
受信機パッドが、上部の送信機パッドと下部の遮蔽金属層間の垂直方向の中心周りにある場合を検討する。解析を単純化するため、受信機感度増幅器には寄生キャパシタンスがなく、Cpeがゼロであると仮定する。この仮定の下、図6は、受信信号に対する固定送信機パッドアレイの線形非アラインメントを図示する。
図6からわかるとおり、送信機と受信機の充填率に関わらず、送信機パッドと受信機パッドがx方向とy方向いずれかにおけるパッドピッチの半分だけ非アラインメントになっている場合、容量的に移送される信号がゼロまで低下する。p/2の非整合の場合、受信機パッドが、送信機パッドあるいは同量のアクティブに作動されたパッドと隣接パッド間のブランクのいずれかと重なる。第1のケースでは、信号は結合されない。第2のケースでは、2つの信号は等しく結合される。データパターンの一部については、信号が逆の振れになり、作動された信号からの結合信号と隣接パッドからの結合信号がお互いに打ち消しあう。
Cpeがゼロでない場合、25%充填率の場合の信号移送は100%の充填率の場合の信号移送よりも低下する。しかし、25%の充填率の場合の信号転送では、p/4までの線形ずれに対して最大値のままである。
100%の送信機充填率では信号転送がさらに大きくなるが、容量結合電流に対する受動的戻り経路がなくなる。そのため、固定送信機パッドと受信機パッドに対しては、非移動金属線で送信機パッドを囲む必要がある。これらの非移動線は電力と接地電流とを運搬することができ、信号電流に対する戻り経路になる。
電子的調節のために送信機パッドを用いることの利点
本発明の1つの実施例において、受信機側で信号発送が行われる。この実施例は、受信機入力における寄生キャパシタンスに対して感受性が高い。受信機が、入力信号を検出するために感度増幅器を必要とし、これにより受信ノードが寄生キャパシタンスに対してさらに感受性が高くなるということに注意すること。これは問題になりうる。理由は、受信機入力で行う多重分離操作によりこれらの高感受性ノードに寄生キャパシタンスが加わるためである。感度増幅器の後で多重分離操作が別に行われる場合、データのリタイミングがさらに難しくなるという問題が起こりうる。
対照的に、送信機ノードは、受信機ノードよりも寄生キャパシタンスに対して感受性が低いため、送信機側の多重化回路で発生する遅延は送信機潜伏期で簡単に吸収できる。
送信機回路に対する高レベルモデル
図7は送信機用多重化回路を図示する。図7で示されている通り、多数のデータビットが多重化回路を通してさらに多くの送信機パッドに発送される。図7の最上部における制御入力により、データ入力を適当な送信場所に導く。反対側のチップ上の対応受信機パッドに対して送信機パッドが整合されるよう、この多重化回路は構成される。
電子的調節可能な送信機パッドアレイの4倍指定
長方形の電子的調節可能送信機アレイは4つのパラメータで記述できる:
k−受信機パッドの空間周波数と送信機パッドの空間周波数の比;
m−信号送信で用いる列にある送信機パッド数
n−信号の逆送信で用いられる送信機パッド群サラウンドの幅(信号電流に対する戻り経路として用いられる);
r−特定の送信機ビットをシフトできる送信機パッド位置の数。
したがって、各送信機アレイは4組<k,m,n,r>で特定できる。以下にアレイの例を示す:
<1,1,0,0>−送信機パッドの空間周波数が受信機パッドの空間周波数と同じになる固定送信機アレイ;
<2,2,0,1>−2倍の送信機パッド空間周波数に増加するものであり、<1,1,0,0>と比較して非整合許容度がp/2追加に対して1つのパッド位置追加限界;
<3,2,0,3>−3倍の送信機パッド空間周波数に増加するものであり、<1,1,0,0>と比較して非整合許容度が1つの受信機パッドピッチpの追加に対して3つのパッド位置追加限界;
<4,3,1,4>−4倍の送信機パッド空間周波数に増加するものであり、4つのパッド位置追加限界があり、送信機パッド群が信号を送信する3×3のパッドと、信号電流を打ち消す逆信号を送信する7つの追加周囲パッドとを含むもの。
これら4つの送信機配列の概略を、4×2アレイの受信機パッドについて図8で示す。
図9は、<2,2,0,1>送信機パッド配列に対する4つの可能な送信機パッド電気的割り当てを図示する。1〜8の値は、それぞれ送信機パッドが送信する信号を特定する。図9では図示されていないが、1〜8の受信機パッドはそれに対応する送信機パッドと重なる。
図10は、<4,*,*,4>アレイに対する送信機パッド位置に対する電気的割り当てを図示する。<4,4,0,4>アレイは、各受信機に対して4×4の四角形のパッドを作動させる。受信機パッドが、例えば25%充填率といった十分小さい値の場合、1つの受信機パッドを作動させるためには3×3の四角形で十分である。<4,3,0,4>アレイがこれを行う。
さらなる置換を<4,3,1,4>アレイで示す。このアレイでは、どこで逆信号が送信機パッド上で作動されているかを太文字で示している。逆信号を作動させることにより送信機パッドで作動される信号に対して戻り電流が得られることに注意すること。
<4,*,*,4>アレイ中の電気的割り当ては、図10に示す割り当てから左または左、上または下にシフトできる。<4,4,0,4>と<4,3,1,4>アレイは5つの水平位置と5つの垂直位置をもつ、すなわち全体として25の位置をもつ。<4,3,0,4>アレイは6つの水平位置と6つの垂直位置をもつ、すなわち全体として36の位置をもつ。
角度誤差が小さい場合、単純な行列アドレスを用いることが可能である。角度誤差が大きい場合、アレイを超えて1つ以上の場所で行列アドレスを「シフト」する機能を含める必要がある。
図11は、<4,3,1,4>送信機パッドアレイによる追加横向き割り当て限界を図示する。図11でプロットされた公式は、図6で用いられるものと同一のキャパシタンスモデルを用いる。ここで受信機パッドは25%充填率をもつと仮定される。
一般に、増幅特性曲線の水平部は、固定アレイに対してp/4から次の値まで延伸し
Figure 0004594088
この増幅特性曲線のゼロ交差は、固定アレイに対してp/2から
Figure 0004594088
まで延伸する。
多重化回路
電子的調節を行う上で必要な多重化アレイは、第1アレイが第2アレイ内にフィードし、第2アレイが送信機パッドを作動させる行アレイと列アレイとで構成することができる。
図12は、<2,2,0,1>送信機パッドアレイを作動させるために用いることの可能な多重化アレイを図示する。図12において、Hは全水平方向マルチプレクサへの左または右入力を選択し;Vは全垂直方向マルチプレクサへの最上部または最下部入力を選択し;Txdata1−4は2×2受信機アレイに対する4つのデータ値を示す。
図12において、多重化アレイには若干の冗長性があり、そのため単純化が可能である。単純化のため、図12の回路は、全回路要素と入力が接続された状態が図示されている。全垂直方向マルチプレクサは同一のV制御信号を見て、全水平方向マルチプレクサは同一のH制御信号を見るということに注意すること。
次に、送信機パッドアレイにおける非作動パッドとともに正と逆の両方の信号を含むさらに複雑な例を検討する。図13は、余分なシフト位置の3つのパッドをもつ送信機パッドの3倍の空間周波数に対して、パッドへの3つの電気的割り当てで考えうるものを図示する。図14は<3,2,1,3>送信機パッドアレイに対する多重化回路を図示する。この多重化アレイは、各水平方向、垂直方向選択制御線におけるさまざまなシフト値をとる。これには、水平方向マルチプレクサで逆転信号あるいはアイドル信号を選択するため、逆選択信号を用いることが含まれる。4つの送信機パッド群内の角部において送信機パッドをアイドリングさせるため、水平方向マルチプレクサで両行列逆転信号が用いられる。
図14において、3×3アレイもしくは受信機パッドに対する9つの送信機データ値それぞれは6個の多重化入力でロードされる。同様に、多重化の第2段階では、再び6個の多重化入力でマルチプレクサの第1段階をロードする。さらに、送信機パッド間で5つの水平方向有線発送チャネルが必要である。平均すると、送信機パッド間で3つの垂直方向有線発送チャネルが必要である。
垂直方向・水平方向選択マルチプレクサに対する真理表を図15に示す。垂直方向マルチプレクサは、マルチプレクサより大きな送信値もしくは小さな送信値を単純に選択するだけである。水平方向マルチプレクサは、垂直方向と水平方向の両インバータ選択信号VinvとHinvをそれぞれ受信する。真理表は、2つの逆転選択の1つが真であれば、水平方向マルチプレクサはその出力を逆転させるということを示している。しかし、HinvとVinvの両方が真である場合、出力は接地点で一定に保持される。この論理式により、図13の<3,2,1,3>アレイに対して示される電気的割り当てパターンが創生される。この割り当てパターンは同一数の信号と逆転信号パッドをもち、このチップ内における雑音を減少させるよう各信号に対する戻り電流経路をもたらすことに注意すること。
他の変形例
本発明では多くの変形例が考えうるが、そのうちの一部を以下で簡単に説明する。
1つの変形例において、送信機パッドではなく受信機パッドで電子的調節を行う。この変形例において、各受信機パッドがあるデータを受信し、その後、アラインメントの変化に対する補償を行うためこのデータを逆多重化する。最も一般的な場合、受信機パッドと送信機パッドの両方が電子的に調節可能ということに注意すること。
1つの変形例において、送信機パッドと受信機パッドが四角形以外の形状をとることもできる。考えうる形状には長方形、六角形、八角形、三角形がある。こういった別の形状により送信機パッドと受信機パッドの最小重なり面積が大きくなり、どの送信機パッドを利用可能にするかを決定する上で複雑さが増す可能性があるということに注意すること。
1つの変形例において、アレイは非長方形でも可能である。例えば、アレイは楕円形、台形、L字型形であってもよい。
1つの変形例において、x方向とy方向は異なる空間周波数、整合許容値、アクティブに作動されるエクステントであってもよい。1つの方向が他の方向よりも非常に精度よく機械的整合できるのであれば、有用な最適化の例となる。
1つの変形例において、送信機パッドと受信機パッド間の結合が容量的ではなく光学的である。
本発明の実施例の上記記述は例証および説明の目的のためだけに提示したものである。こういった記述は排他的であることを意図したものではなく、本発明を開示した形式だけに限定することを意図したものでもない。したがって、当業者にとって、多数の改造例や変形例の実行は明らかである。さらに、上記の開示は本発明を限定することを意図したものではない。本発明の適用範囲は添付の請求項で定義される。
図1は、本発明の1つの実施例による受信機パッドを位置合わせされた送信機パッドを図示する。 図2は、本発明の1つの実施例による送信機パッドに対する複数の異なる空間周波数を図示する。 図3は、本発明の1つの実施例による受信機パッドと重なる、位置合わせされた受信機パッドを図示する。 図4は、本発明の1つの実施例による受信機パッドと重なる、誤って位置合わせされた受信機パッドを図示する。 図5は、本発明の1つの実施例によるキャパシタンスの断面を図示する。 図6は、本発明の1つの実施例による誤アラインメントの関数となる受信信号のグラフを示す。 図7は、本発明の1つの実施例によるマルチプレクサ回路を図示する。 図8は、本発明の1つの実施例による異なる送信機アレイを図示する。 図9は、本発明の1つの実施例による異なる送信機アレイの電気的割り当てを図示する。 図10は、本発明の1つの実施例による他の送信機アレイに対する異なる電気的割り当てを図示する。 図11は、本発明の1つの実施例による誤アラインメントの関数となる受信信号を図示する。 図12は、本発明の1つの実施例によるマルチプレクサアレイを図示する。 図13は、本発明の1つの実施例による3×3型送信機アレイに対する送信機アレイの電気的割り当てを図示する。 図14は、本発明の1つの実施例による他のマルチプレクスアレイを図示する。 図15は、本発明の1つの実施例による、図14のマルチプレクスアレイからの垂直方向と水平方向のマルチプレクサに対する真理値表を図示する。

Claims (25)

  1. 容量結合を介した異なる半導体チップ間の通信を容易にするために該異なる半導体チップ上のパッドを電子的にアラインさせる方法であって、
    該方法は、
    第1チップと第2チップとの間のアライメントを測定することであって、該第1チップは、該第1チップ上の送信機パッドが該第2チップ上の受信機パッドと容量結合されるように該第2チップと対面するように配置され、該第1チップと該第2チップとの間のアライメントは、該第1チップ上の該送信機パッドと該第2チップ上の該受信機パッドとの間の位置関係を用いて測定される、ことと、
    該測定されたアライメントを用いることにより、該第2チップ上の各1つの受信機パッドについて、該1つの受信機パッドに隣接する該第1チップ上の複数の送信機パッドを該1つの受信機パッドと関連付けることと、
    該第2チップ上の各1つの受信機パッドについて、該1つの受信機パッドに関連付けられた該複数の送信機パッドが同一のデータ信号によって駆動されるように、データ信号を該第1チップ上の送信機パッドに対して選択的にルーティングすることと
    を含む、方法。
  2. 前記データ信号を送信機パッドに対して選択的にルーティングすることは、前記第2チップ上の各1つの受信機パッドについて、前記関連付けられた複数の送信機パッドを駆動するために用いられる同一のデータ信号の逆である逆信号を用いて、該1つの受信機パッドに関連付けられた複数の送信機パッドに隣接する送信機パッドを駆動することをさらに含む、請求項1に記載の方法。
  3. 前記送信機パッドは、前記第1チップと前記第2チップとの間のアライメントの変動にかかわらず前記受信機パッドが該送信機パッドの近辺にとどまるように、全体として該受信機パッドよりも広い面積を覆う、請求項1に記載の方法。
  4. 前記送信機パッドは、前記第1チップの最上部金属層にあり、
    前記受信機パッドは、前記第2チップの最上部金属層にある、請求項1に記載の方法。
  5. 前記送信機パッドは、前記第1チップのオーバーグラス層によって覆われ、
    前記受信機パッドは、前記第2チップのオーバーグラス層によって覆われる、請求項4に記載の方法。
  6. 前記データ信号を送信機パッドに対して選択的にルーティングすることは、多重化アレイを用いることにより、該データ信号を選択的にルーティングすることを含む、請求項1に記載の方法。
  7. 前記方法は、定期的または連続的に実行される、請求項1に記載の方法。
  8. 前記送信機パッドは、前記第1チップ上で二次元アレイ状に配置され、
    前記受信機パッドは、前記第2チップ上で二次元アレイ状に配置される、請求項1に記載の方法。
  9. 前記受信機パッドおよび前記送信機パッドは、四角形である、請求項1に記載の方法。
  10. 前記受信機パッドおよび前記送信機パッドは、四角形でない、請求項1に記載の方法。
  11. 容量結合を介した第1半導体チップと第2半導体チップとの間の通信を容易にするために該第1半導体チップおよび該第2半導体チップ上のパッドを電子的にアラインさせる装置であって、
    該第1チップは、該第1チップ上の送信機パッドが該第2チップ上の受信機パッドと容量結合されるように該第2チップと対面するように配置され、
    該装置は、
    該第1チップと該第2チップとの間のアライメントを測定するように構成された測定機構と、
    該測定されたアライメントを用いることにより、該第2チップ上の各1つの受信機パッドについて、該1つの受信機パッドに隣接する該第1チップ上の複数の送信機パッドを該1つの受信機パッドと関連付けるように構成された関連付け機構と、
    該第2チップ上の各1つの受信機パッドについて、該1つの受信機パッドに関連付けられた該複数の送信機パッドが同一のデータ信号によって駆動されるように、データ信号を該第1チップ上の送信機パッドに対して選択的にルーティングするように構成されたルーティング機構と
    を備える、装置。
  12. 前記ルーティング機構は、前記第2チップ上の各1つの受信機パッドについて、前記関連付けられた複数の送信機パッドを駆動するために用いられる同一データ信号の逆である逆信号を用いて、該1つの受信機パッドに関連付けられた複数の送信機パッドに隣接する送信機パッドを駆動するように構成される、請求項11に記載の装置。
  13. 前記送信機パッドは、前記第1チップと前記第2チップとの間のアライメントの変動にかかわらず前記受信機パッドが該送信機パッドの近辺にとどまるように、全体として該受信機パッドよりも広い面積を覆う、請求項11に記載の装置。
  14. 前記送信機パッドは、前記第1チップの最上部金属層にあり、
    前記受信機パッドは、前記第2チップの最上部金属層にある、請求項11に記載の装置。
  15. 前記送信機パッドは、前記第1チップのオーバーグラス層によって覆われ、
    前記受信機パッドは、前記第2チップのオーバーグラス層によって覆われる、請求項14に記載の装置。
  16. 前記データ信号を送信機パッドに対して選択的にルーティングすることは、多重化アレイを用いることにより該データ信号を選択的にルーティングすることを含む、請求項11に記載の装置。
  17. 前記装置は、定期的または連続的に作動する、請求項11に記載の装置。
  18. 前記送信機パッドは、前記第1チップ上で二次元アレイ状に配置され、
    前記受信機パッドは、前記第2チップ上で二次元アレイ状に配置される、請求項11に記載の装置。
  19. 前記受信機パッドおよび前記送信機パッドは、四角形である、請求項11に記載の装置。
  20. 前記受信機パッドおよび前記送信機パッドは、四角形でない、請求項11に記載の装置。
  21. 容量結合を介した第1半導体チップと第2半導体チップとの間の通信を容易にするために該第1半導体チップおよび該第2半導体チップ上のパッドを電子的にアラインさせるコンピュータシステムであって、
    該第1チップは、該第1チップ上の送信機パッドが該第2チップ上の受信機パッドと容量結合されるように該第2チップと対面するように配置され、該第2チップ上の受信機パッドよりも、該第1チップのより小さな送信機パッドの方が多くあり、
    該システムは、
    該第1チップと該第2チップとの間のアライメントを測定するように構成された測定機構と、
    該測定されたアライメントを用いることにより、該第2チップ上の各1つの受信機パッドについて、該1つの受信機パッドに隣接する該第1チップ上の複数の送信機パッドを該1つの受信機パッドと関連付けるように構成された関連付け機構と、
    該第2チップ上の各1つの受信機パッドについて、該1つの受信機パッドに関連付けられた該複数の送信機パッドが同一のデータ信号によって駆動されるように、データ信号を該第1チップ上の送信機パッドに対して選択的にルーティングするように構成されたルーティング機構と
    を備える、システム。
  22. 容量結合を介した第1半導体チップと第2半導体チップとの間の通信を容易にするために該第1半導体チップおよび該第2半導体チップ上のパッドを電子的にアラインさせる装置であって、
    該第1チップは、該第1チップ上の送信機パッドが該第2チップ上の受信機パッドと容量結合されるように該第2チップと対面するように配置され、該第2チップ上の受信機パッドよりも、該第1チップのより小さな送信機パッドの方が多くあり、
    該装置は、
    該第1チップと該第2チップとの間のアライメントを測定するように構成された測定機構と、
    該測定されたアライメントを用いることにより、該第2チップ上の各1つの受信機パッドについて、該1つの受信機パッドに隣接する該第1チップ上の複数の送信機パッドを該1つの受信機パッドと関連付けるように構成された関連付け機構と、
    該第2チップ上の各1つの受信機パッドについて、該1つの受信機パッドに関連付けられた該複数の送信機パッドが同一のデータ信号によって駆動されるように、該第2チップ上の受信機パッドからデータ信号を選択的にルーティングするように構成されたルーティング機構と
    を備える、装置。
  23. 前記受信機パッドは、前記第1チップと前記第2チップとの間のアライメントの変動にかかわらず前記送信機パッドが該受信機パッドの近辺にとどまるように、全体として該送信機パッドよりも広い面積を覆う、請求項22に記載の装置。
  24. 前記受信機パッドからデータ信号を選択的にルーティングすることは、多重化アレイを用いることにより、該データ信号を選択的にルーティングすることを含む、請求項22に記載の装置。
  25. 光学的結合を介した異なる半導体チップ間の通信を容易にするために該異なる半導体チップ上のパッドを電子的にアラインさせる方法であって、
    該方法は、
    第1チップと第2チップとの間のアライメントを測定することであって、該第1チップは、該第1チップ上の送信機パッドが該第2チップ上の受信機パッドと光学的に結合されるように該第2チップと対面するように配置され、該第2チップ上の受信機パッドよりも、該第1チップのより小さな送信機パッドの方が多くあり、該第1チップと該第2チップとの間のアライメントは、該第1チップ上の該送信機パッドと該第2チップ上の該受信機パッドとの間の位置関係を用いて測定される、ことと、
    該測定されたアライメントを用いることにより、該第2チップ上の各1つの受信機パッドについて、該1つの受信機パッドに隣接する該第1チップ上の複数の送信機パッドを該1つの受信機パッドと関連付けることと、
    該第2チップ上の各1つの受信機パッドについて、該1つの受信機パッドに関連付けられた該複数の送信機パッドが同一のデータ信号によって駆動されるように、データ信号を該第1チップ上の送信機パッドに対して選択的にルーティングすることと
    を含む、方法。
JP2004524596A 2002-07-29 2003-07-10 容量的または光学的結合チップパッドを電気的にアラインメントするための方法、装置及びシステム Expired - Lifetime JP4594088B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/207,671 US6812046B2 (en) 2002-07-29 2002-07-29 Method and apparatus for electronically aligning capacitively coupled chip pads
PCT/US2003/021853 WO2004012265A1 (en) 2002-07-29 2003-07-10 Method and apparatus for electronically aligning capacitively coupled chip pads

Publications (2)

Publication Number Publication Date
JP2005535116A JP2005535116A (ja) 2005-11-17
JP4594088B2 true JP4594088B2 (ja) 2010-12-08

Family

ID=30770503

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004524596A Expired - Lifetime JP4594088B2 (ja) 2002-07-29 2003-07-10 容量的または光学的結合チップパッドを電気的にアラインメントするための方法、装置及びシステム

Country Status (6)

Country Link
US (1) US6812046B2 (ja)
EP (1) EP1535327B1 (ja)
JP (1) JP4594088B2 (ja)
CN (1) CN100349287C (ja)
AU (1) AU2003261156A1 (ja)
WO (1) WO2004012265A1 (ja)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1136960A1 (de) * 2000-03-24 2001-09-26 Infineon Technologies AG Individualanordnung
US7869974B2 (en) 2003-01-15 2011-01-11 Plishner Paul J Connector or other circuit element having an indirectly coupled integrated circuit
US7200830B2 (en) * 2003-09-05 2007-04-03 Sun Microsystems, Inc. Enhanced electrically-aligned proximity communication
US7218094B2 (en) 2003-10-21 2007-05-15 Formfactor, Inc. Wireless test system
DE10351719B4 (de) * 2003-10-31 2012-05-24 Ihp Gmbh - Innovations For High Performance Microelectronics / Leibniz-Institut Für Innovative Mikroelektronik Prozessorbaustein
US8107245B1 (en) * 2004-04-02 2012-01-31 Oracle America, Inc. Proximity active connector and cable
US7693424B1 (en) * 2004-04-02 2010-04-06 Sun Microsystems, Inc. Integrated proximity-to-optical transceiver chip
EP1701384A1 (en) * 2005-03-08 2006-09-13 Sun Microsystems France S.A. Network chip design for grid communication
US20060234405A1 (en) * 2005-04-13 2006-10-19 Best Scott C Semiconductor device with self-aligning contactless interface
US7384804B2 (en) * 2005-05-09 2008-06-10 Sun Microsystems, Inc. Method and apparatus for electronically aligning capacitively coupled mini-bars
US7450535B2 (en) 2005-12-01 2008-11-11 Rambus Inc. Pulsed signaling multiplexer
US7949436B2 (en) * 2006-05-19 2011-05-24 Oracle America, Inc. Method and apparatus for automatically detecting and correcting misalignment of a semiconductor chip
WO2008102814A1 (ja) * 2007-02-23 2008-08-28 Nec Corporation インダクタ結合を用いて信号伝送を行う半導体装置
US8975752B2 (en) * 2008-01-09 2015-03-10 Oracle America, Inc. Multiple access over proximity communication
US8358155B2 (en) * 2008-01-29 2013-01-22 Oracle America, Inc. Circuit that facilitates proximity communication
US8363989B2 (en) 2008-03-24 2013-01-29 Nec Corporation Semiconductor optical interconnection device and semiconductor optical interconnection method
US8569899B2 (en) 2009-12-30 2013-10-29 Stmicroelectronics, Inc. Device and method for alignment of vertically stacked wafers and die
FR2967815A1 (fr) * 2010-11-22 2012-05-25 St Microelectronics Sa Procede de fabrication d'un dispositif a empilement de puces semiconductrices
KR101232287B1 (ko) * 2011-07-07 2013-02-12 성균관대학교산학협력단 정렬장치
JP2013038578A (ja) * 2011-08-08 2013-02-21 Fujitsu Ltd 光ネットワーク装置
US9076663B2 (en) * 2011-10-05 2015-07-07 Oracle International Corporation Determining spacing using a spatially varying charge distribution
CN104637922B (zh) * 2013-11-14 2018-04-27 中芯国际集成电路制造(上海)有限公司 用于栅介质完整性的测试结构及其测试方法
CN104716123B (zh) * 2013-12-17 2018-06-08 中芯国际集成电路制造(上海)有限公司 一种测试方法和测试结构
KR102464814B1 (ko) * 2015-10-15 2022-11-09 삼성디스플레이 주식회사 터치 감지부, 이를 포함하는 터치 스크린 패널 및 터치 스크린 패널의 구동 방법
JP6524986B2 (ja) * 2016-09-16 2019-06-05 株式会社村田製作所 高周波モジュール、アンテナ付き基板、及び高周波回路基板
US11152707B1 (en) * 2020-07-02 2021-10-19 International Business Machines Corporation Fast radio frequency package

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS562662A (en) * 1979-06-22 1981-01-12 Hitachi Ltd Laminated electric circuit
JPH05190770A (ja) * 1992-01-09 1993-07-30 Fujitsu Ltd 半導体装置
US6728113B1 (en) * 1993-06-24 2004-04-27 Polychip, Inc. Method and apparatus for non-conductively interconnecting integrated circuits
US6551844B1 (en) * 1997-01-15 2003-04-22 Formfactor, Inc. Test assembly including a test die for testing a semiconductor product die
US6396712B1 (en) * 1998-02-12 2002-05-28 Rose Research, L.L.C. Method and apparatus for coupling circuit components
WO2000016107A1 (fr) * 1998-09-16 2000-03-23 Hitachi, Ltd. Procede de fabrication d'un substrat d'inspection d'un dispositif a semi-conducteurs
US6559531B1 (en) 1999-10-14 2003-05-06 Sun Microsystems, Inc. Face to face chips
JP2002214306A (ja) * 2001-01-15 2002-07-31 Hitachi Ltd 半導体集積回路
US6600325B2 (en) * 2001-02-06 2003-07-29 Sun Microsystems, Inc. Method and apparatus for probing an integrated circuit through capacitive coupling
US6856788B2 (en) 2001-04-20 2005-02-15 Mastek International Wireless IC interconnection method and system
US6621294B2 (en) * 2002-01-03 2003-09-16 Ibm Corporation Pad system for an integrated circuit or device
US6630685B1 (en) * 2002-06-24 2003-10-07 Micron Technology, Inc. Probe look ahead: testing parts not currently under a probehead

Also Published As

Publication number Publication date
CN1672259A (zh) 2005-09-21
EP1535327B1 (en) 2017-06-28
CN100349287C (zh) 2007-11-14
JP2005535116A (ja) 2005-11-17
US6812046B2 (en) 2004-11-02
EP1535327A1 (en) 2005-06-01
AU2003261156A1 (en) 2004-02-16
US20040018654A1 (en) 2004-01-29
WO2004012265A1 (en) 2004-02-05

Similar Documents

Publication Publication Date Title
JP4594088B2 (ja) 容量的または光学的結合チップパッドを電気的にアラインメントするための方法、装置及びシステム
US20240039539A1 (en) Systems and methods for implementing a scalable system
JP4237160B2 (ja) 積層型半導体装置
US7539376B2 (en) Optically connectable circuit board with optical component(s) mounted thereon
US6438014B2 (en) High speed access compatible memory module
JP5149554B2 (ja) 半導体装置
US7200830B2 (en) Enhanced electrically-aligned proximity communication
US7425836B2 (en) Measuring chip-to-chip capacitance differentials by demodulating signals over a capacitance bridge
US8735184B2 (en) Equalization in proximity communication
JP2018032141A (ja) 半導体装置
US11949455B2 (en) Bit-wise inverse multiplexing for optical channels utilizing microLEDs
US7280380B2 (en) Semiconductor memory device and method of making design change to semiconductor chip
CN108984010A (zh) 触摸显示装置
US5365406A (en) Master-slice type semiconductor integrated circuit device
JP2008021779A (ja) 積層型半導体パッケージおよび光信号伝送装置
CN116884985A (zh) 一种像素探测器的读出像素芯片
KR20240050033A (ko) 메모리 패키지 및 메모리 패키지를 포함하는 메모리 모듈
US20030222355A1 (en) Flip-chip semiconductor device having I/O modules in an internal circuit area
JP2016012646A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060525

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090306

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090310

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090609

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091106

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100112

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100909

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100916

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130924

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4594088

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term