CN116884985A - 一种像素探测器的读出像素芯片 - Google Patents

一种像素探测器的读出像素芯片 Download PDF

Info

Publication number
CN116884985A
CN116884985A CN202311152866.XA CN202311152866A CN116884985A CN 116884985 A CN116884985 A CN 116884985A CN 202311152866 A CN202311152866 A CN 202311152866A CN 116884985 A CN116884985 A CN 116884985A
Authority
CN
China
Prior art keywords
pixel
area
readout
chip
peripheral circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311152866.XA
Other languages
English (en)
Inventor
周鸣昊
钟华强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuxi Jianwei Huaxin Technology Co ltd
Original Assignee
Wuxi Jianwei Huaxin Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuxi Jianwei Huaxin Technology Co ltd filed Critical Wuxi Jianwei Huaxin Technology Co ltd
Priority to CN202311152866.XA priority Critical patent/CN116884985A/zh
Publication of CN116884985A publication Critical patent/CN116884985A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/49—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions wire-like arrangements or pins or rods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14605—Structural or functional details relating to the position of the pixel elements, e.g. smaller pixel elements in the center of the imager compared to pixel elements at the periphery

Abstract

本申请涉及像素探测器领域，具体公开了一种像素探测器的读出像素芯片。所述读出像素芯片包括读出像素阵列区、外围电路区和IO引脚区；所述读出像素阵列区为矩形区域；所述外围电路区包含分布式布设于所述读出像素阵列区的多个边沿的分区；所述IO引脚区包含分布式布设于所述读出像素阵列区的多个边沿的分区。采用本方法可以显著缩小由读出像素芯片所导致的多块像素探测器拼接时的探测死区。

Description

一种像素探测器的读出像素芯片
技术领域
本申请涉及像素探测器领域，特别是涉及一种像素探测器的读出像素芯片。
背景技术
像素探测器是指一种能够测量粒子物能、位置和其他特征的探测器。像素探测器通常由大量的同构像素组成，每个像素能够测量入射粒子的位置、能量、电荷等信息，同时在探测器内部产生电荷与电压信号。这些信号通过前置放大器、数据转换器和数字处理器等电路进行采集、放大、转换和分析，最终形成完整的粒子图像或能谱图。
像素探测器通常由感光像素芯片和读出像素芯片构成，感光像素芯片和读出像素芯片通过倒装焊技术实现点阵封装。其中，感光像素芯片通常主要包括感光像素阵列，用于接收光信号并将其转换为电信号；读出像素芯片通常主要包括读出像素阵列、外围电路和IO引脚，用于将感光像素中的电压信号转换为数字信号，并进行信号处理。通过感光像素和读出像素的结合，像素探测器可以将光信号转换为数字图像，进而进行图像处理和分析。
现有技术中，感光像素阵列和读出像素阵列一一对应，形状大小基本相等。而如图1所示，由于读出像素芯片上除了读出像素阵列外，还包含外围电路和IO引脚，而感光像素芯片上没有对应外围电路和IO引脚所在区域的感光像素。因此，外围电路和IO引脚所在区域将成为像素探测器的探测死区，尤其当需要多块像素探测器进行拼接时，像素探测器之间的探测死区将影响有效成像面积和成像效率。
发明内容
基于此，有必要针对上述技术问题，提供一种像素探测器的读出像素芯片，以缩小由像素读出芯片所导致的多块像素探测器拼接时的探测死区。
第一方面，本申请提供了一种像素探测器的读出像素芯片，所述读出像素芯片包括读出像素阵列区、外围电路区和IO引脚区；
所述读出像素阵列区为矩形区域；
所述外围电路区包含分布式布设于所述读出像素阵列区的多个边沿的分区；
所述IO引脚区包含分布式布设于所述读出像素阵列区的多个边沿的分区。
在其中一个实施例中，所述外围电路区分布式均匀布设于所述读出像素阵列区的四个边沿，所述外围电路区包围所述读出像素阵列区。
在其中一个实施例中，所述IO引脚区分布式均匀布设于所述外围电路区的四个边沿，所述IO引脚区包围所述外围电路区。
在其中一个实施例中，所述外围电路区和所述IO引脚区，在所述读出像素阵列区的一个边沿侧的宽度总和，由所述像素探测器的感光像素芯片的保护环的宽度确定。
在其中一个实施例中，所述外围电路区内的数据接口采用基于CMOS电平的并行接口。
在其中一个实施例中，所述外围电路区内的偏置产生电路采用基于分布式的偏置产生方式。
在其中一个实施例中，所述外围电路区内的偏置产生电路采用不依赖DAC的局部偏置产生电路。
在其中一个实施例中，基于软件标定对偏置电路失配产生的电路不一致性误差进行补偿。
在其中一个实施例中，所述IO引脚区内采用全定制IO接口。
在其中一个实施例中，所述IO引脚区内采用TSV工艺实现所述读出像素芯片的信号的垂直引出。
采用本实施例公开的像素探测器的读出像素芯片，将读出像素芯片的外围电路和IO引脚分布式布设在读出像素阵列的多个边沿侧，可以显著缩小由读出像素芯片所导致的多块像素探测器拼接时的探测死区。在设计合理的情况下，可以使得像素读出芯片的拼接死区和像素传感器芯片保护环所导致的死区大小完全相当。这样，相比于传统的像素探测器中，读出像素芯片的外围电路区、IO引脚区会导致不可避免的探测死区的情况，采用本实施例公开的像素探测器的读出像素芯片，有利于大面积、多块像素探测器拼接的像素探测器系统实现低死区占比和高图像有效面积。
附图说明
图1为现有技术中的一种像素探测器的读出像素芯片的结构示意图；
图2为一个实施例中的一种像素探测器的读出像素芯片的结构示意图；
图3为一个实施例中的一种像素探测器的读出像素芯片的结构示意图；
图4为一个实施例中的一种像素探测器的读出像素芯片的结构示意图；
图5为一个实施例中的一种像素探测器的读出像素芯片的结构示意图；
图6为一个实施例中的一种像素探测器的读出像素芯片的结构示意图。
具体实施方式
为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。
现有技术的像素探测器中，感光像素阵列和读出像素阵列一一对应，形状大小基本相等。而如图1所示，由于读出像素芯片上除了读出像素阵列区外，还包含外围电路区和IO引脚区，而感光像素芯片上没有对应外围电路和IO引脚所在区域的感光像素。因此，外围电路和IO引脚所在区域将成为像素探测器的探测死区，尤其当需要多块像素探测器进行拼接时，像素探测器之间的探测死区将影响有效成像面积和成像效率。
本发明通过提出一种像素探测器的读出像素芯片，可以使多块像素探测器拼接时的探测死区被有效减小，从而可以显著提升成像有效面积占比。如图2所示，像素探测器的读出像素芯片包括读出像素阵列区、外围电路区和IO引脚区，其中，读出像素阵列区可以包含读出像素阵列，可以用于将光信号转换为电信号，并将每个读出像素的电荷读出；外围电路区可以包含用于放大、滤波、处理和转换来自读出像素阵列的信号的外围电路，具体可以包括模拟信号放大器、采样电路、数字转换器、控制逻辑电路等；IO引脚区可以包含用于数据传输、控制信号和电源/地连接的引脚，引脚可以包括数据线、时钟线、复位线、使能线、电源引脚、地线等引脚。读出像素阵列可以为多个矩阵像素构成的矩形区域，外围电路区可以包含分布式布设于读出像素阵列区的多个边沿的分区，同理，IO引脚区可以包含分布式布设于读出像素阵列区的多个边沿的分区。这样，与传统的像素探测器中的读出像素芯片相比，采用分布式的方式分散设置外围电路区和IO引脚区，可以有效降低外围电路区和IO引脚区的占用宽度，从而可以减小在多块像素探测器拼接时，由读出像素芯片所导致的探测死区。
进一步的，读出像素阵列区的一个边沿可以同时布设有外围电路区的分区和IO引脚区的分区，也可以仅布设外围电路区的分区或者仅布设IO引脚区的分区。外围电路区的一个分区或者IO引脚区的一个分区可以完全覆盖读出像素阵列区的一个边沿，也可以局部覆盖读出像素阵列区的一个边沿。
需要说明的是，通过将外围电路区和IO引脚区分布式布设在读出像素阵列区的多个边沿侧，是为了降低在多块像素探测器拼接时，外围电路区和IO引脚区的所占用的面积。因此，本实施例中不具体限定外围电路区和IO引脚区的每个分区的具体大小和布设位置，且不具体限定外围电路区和IO引脚区相对读出像素阵列区的位置关系，只要满足上述条件即可。
在一个实施例中，如图3所示，外围电路区可以分布式均匀布设于读出像素阵列区的四个边沿，外围电路区包围读出像素阵列区。
进一步地，如图4所示，IO引脚区分布式均匀布设于外围电路区的四个边沿，IO引脚区包围外围电路区。
在一个实施例中，外围电路区和IO引脚区，在读出像素阵列区的一个边沿侧的宽度总和，由像素探测器的感光像素芯片的保护环的宽度确定。
其中，感光像素芯片的保护环可以是位于感光像素芯片外围的一层保护材料或结构，用于保护感光像素芯片免受外部环境的损害，保护环可以防止灰尘、杂质等进入感光像素芯片，保持感光像素芯片的清洁和光学性能，减少外部物理力对感光像素层的影响，提高感光像素层的整体耐久性和使用寿命。
因此，考虑到感光像素芯片中的感光像素阵列区和读出像素芯片中的读出像素阵列区的大小相同，可以基于感光像素芯片的保护环的宽度，来确定外围电路区和IO引脚区在读出像素阵列区的一个边沿侧的宽度总和，以使该宽度总和小于或等于保护环的宽度，或者不远大于保护环的宽度，这样，可以尽可能地减小在多块像素探测器拼接时，由读出像素芯片所导致的探测死区。
具体来说，参考图5所示，外围电路区可以包括多个数据缓存单元和多个偏置电路。在一种情况下，在读出像素阵列的四个侧边可以分别设置有数据缓存单元，用于分别存储读出像素阵列中不同读出像素的数据。偏置电路可以分别设置在读出像素阵列的两侧，用于为不同读出像素提供电流或电压偏置。IO引脚区中可以至少包括两个分区，每个分区包括高速串行数据输出IO和/或其他IO，两个分区可以设置在读出像素阵列的不同侧边。
在一个实施例中，可以根据分布式的特点，将对整个读出像素阵列进行数据汇总的接口电路，调整为对局部读出像素阵列进行数据汇总的接口，相应的，读出像素芯片的外围电路区内的数据接口可以采用基于CMOS电平的并行接口。
具体地，将外围电路区分布式布设在读出像素阵列区的多个边沿，可以同步将传统的基于串行器的数据接口调整为基于CMOS电平的并行接口，即根据读出像素芯片的规格和要求，使用CMOS电平的并行接口来传输数据。细节而言，可以根据读出像素芯片定义的最大数据传输速率，确定并行数据线的数量以及并行接口的带宽，还可以根据读出像素芯片规定的每个数据位的位宽，确定每个时钟周期需要传输的数量，再可以根据读出像素芯片指定的数据格式，设置数据解析和处理方式，又可以根据读出像素芯片指定的数据传输的时序要求，设计并行接口的时钟频率和延迟等。由于外围电路区分散在多个区域，可以保证充分的数据接口，从而无需设置面积相对较大的集中式串行器，使得外围电路所占用的区域大小可以被大大降低，并且采用CMOS电平的并行接口，可以同时发送多个数据位，从而可以有效保证数据传输速率。
值得一提的是，考虑到并行数据传输的需求，可以对外围电路进行优化和调整，以确保外围电路和引脚能够支持高速并行数据传输，同时保持信号完整性和数据准确性。其一，可以选用适当的电源滤波器和终端电容器来降低电源噪声和纹波对电路的影响，并通过合理的地线规划和布局，减少信号之间的互相干扰，以及使用屏蔽和隔离技术来抑制电磁干扰的影响；其二，可以选择合适的信号传输线路和阻抗匹配技术，以确保信号传输的质量和稳定性，或者可以使用差分信号传输来提高抗干扰能力和抑制共模干扰；其三，设计时钟信号的分配和时序控制，以确保同时接收和传输的数据的同步和正确性；其四，选用低功耗设计和散热技术来控制电路的温度，以提高系统的稳定性和可靠性；其五，将信号源、传输线和接收器的阻抗进行匹配，以最大限度地减少信号的反射和功率损耗。
在一个实施例中，读出像素芯片的外围电路区内的偏置产生电路采用基于分布式的偏置产生方式。
其中，偏置产生电路是一种用于产生稳定的电流或电压偏置的电路；通常用于集成电路的模拟电路和射频电路中，以确保器件在工作过程中的稳定性和线性性能。
传统的像素探测器的读出像素芯片中，一般选用集中分布的基于数模变换器（DAC）的偏置产生电路，其是使用多通道的DAC模块来产生所需的偏置电压或偏置电流，在工作过程中，DAC接收一个数字信号输入，并将其转换为相应的模拟信号输出，通过调整DAC的输入值，可以实现所需的偏置电平。而在本实施例公开的读出像素芯片的外围电路区中，可以将集中式的多通道DAC拆分为多个独立的DAC，即采用分布式的偏置产生方式来替代基于DAC的偏置产生电路。具体来说，可以将偏置产生电路分布在外围电路区的多个分区中，即可以在读出像素阵列周围的多处，添加小型的偏置产生电路，以在附近产生所需的偏置电流和电压，还可以使用电流镜、压控电流源等基本元件，为每个读出像素提供独立的偏置电流和电压。
此外，在对偏置产生电路进行电路布线时，对于需要同时传输的信号线，如差分信号对或时钟信号，应尽量保持它们的线长匹配，以减少信号到达时间的差异，避免引起不必要的相移和对称失调：由于相邻的信号线可能会发生耦合现象，导致相互干扰和信号失真，可以通过增加信号线间的间距、使用屏蔽层或地层、使用差分信号传输、采用电磁屏蔽等方法减少交叉耦合；同时尽量避免信号线出现频繁的折弯或来回走线，以减少信号传输延迟和信号路径的不稳定性；为了提供足够的电流传输能力和减少功率或地线的电阻，选取使用合适的线宽，以确保良好的电源供应和地引线，减少电压下降和电流噪声；还可以采用多层布线方式，规划不同层的用途和布线层次，以避免干扰和电路之间的相互影响，例如，可以将高速信号和噪声敏感区域放在内层，将功率线和地线放在底层；可以采用如单点接地、星形接地或分区接地等接地策略，以降低地电势差、减少环路电流和共模噪声。
在一个实施例中，读出像素芯片的外围电路区内的偏置产生电路采用不依赖DAC的局部偏置产生电路。
传统的像素探测器的读出像素芯片中，一般选用集中分布的基于数模变换器（DAC）的偏置产生电路，其是使用多通道的DAC模块来产生所需的偏置电压或偏置电流，在工作过程中，DAC接收一个数字信号输入，并将其转换为相应的模拟信号输出，通过调整DAC的输入值，可以实现所需的偏置电平。而在本实施例公开的读出像素芯片的外围电路区中，可以将集中式的多通道DAC拆分为多个独立的DAC，即考虑将传统的基于数模转换器（DAC）的集中式偏置产生电路修改为简单的局部偏置产生电路，其可以独立地为每个像素提供偏置。具体地，在每个读出像素附近，可以布设简单的偏置电流源，如采用差分对结构，或采用CMOS电流镜电；或者，可以布设简单的偏置电压源，如采用电压分压电路、带有负反馈电路的放大器电路。
通过使用这样的简单局部偏置产生电路，每个读出像素都可以独立地获得所需的偏置，而不依赖集中式的数模转换器。这种设计可以减少布线的复杂性和对大面积DAC的需求，进而可以简化外围电路区的布局和连接。
在一个实施例中，在选用了分布式的偏置产生方式或者不依赖DAC的局部偏置产生电路后，可以基于软件标定对偏置电路失配产生的电路不一致性固定误差进行补偿。
其中，偏置电路失配指的是在偏置电路中，由于制造工艺变化、温度变化、器件参数变化或者其他因素的影响，导致在同一芯片上的不同电路单元（如像素或子电路）中的偏置电路的关键参数存在差异或不一致性，可能导致像素之间产生输出差异，影响图像质量和传感器性能，或者可能导致功耗在不同的像素或电路单元之间不均衡，影响整个芯片的功耗分布，同时可能使得芯片在不同温度下的工作性能发生变化，导致存在温度相关的不稳定性。
由于在分布式或局部偏置产生电路中存在上述偏置电路失配问题，可能导致读出像素之间存在一定的偏差或不一致性。为了解决这个问题，可以通过软件标定和数字逻辑处理来对这些固定误差进行补偿。具体地，首先可以通过传感器采集一系列已知输入的样本数据，并记录其对应的输出结果。样本数据涵盖了可能出现的偏置失配情况。之后，可以根据采集的样本数据，建立数学模型或表格，对已知输入与输出之间的关系进行描述。接下来，可以利用建立的数学模型，计算每个读出像素的补偿值，以纠正由偏置失配产生的固定误差。最后，可以将计算得到的补偿值应用于实际的像素数据，以消除固定误差并获得更准确的输出结果。这样，通过软件标定对偏置电路失配产生的电路不一致性固定误差进行补偿，可以提高像素传感器的精度和稳定性，从而获得更准确的输出数据。
需要注意的是，软件标定需要在读出像素芯片投入使用的初始校准期间进行，或者在投入使用后定期进行以补偿由于偏置失配引起的固定误差。此外，对偏置失配进行补偿的精度和效果将取决于标定方法的准确性和所采用的补偿算法的性能。
在一个实施例中，读出像素芯片的IO引脚区内采用全定制IO接口。
现有技术中，在设计集成电路时经常使用IP库中现有的、经过验证和封装的可重用IP模块来构建电路。IP库通常包含了不同标准的电路模块，例如时钟模块、存储器模块、通信接口模块等。其中，一些IP模块可能需要与外部环境进行交互，如与外部设备或系统进行通信、接收输入信号或输出结果等，也就需要使用IO引脚来实现与外界的连接。
IO引脚是芯片的电路引脚，用于将电信号输入或输出到芯片和外部环境之间。通过IO引脚，芯片可以与外部器件、系统或其他芯片进行数据交换和通信。IO引脚通常包括输入引脚、输出引脚、电源引脚、接地引脚等。在基于IP库的设计集成电路时，可以根据IP模块的需求和功能，合理地规划和分配IO引脚。
而在本实施例中，将IO引脚区设置在读出像素阵列区的多个边沿，可以采用全定制IO的设计方式，根据需要自定义IO电路的功能和特性，以实现更高度的灵活性和性能。具体可以包括设计IO接口电路、驱动器、输入/输出引脚保护电路等，以满足芯片的电气特性和通信要求。同时可以保留读出像素芯片的钝化层开窗结构，提供局部钝化层以减少互电容和串扰。进一步的，可以将ESD电路调整到由钝化层开窗结构所占用的高度内，以满足芯片对静电放电保护的要求，并在规定的高度内调整位置，以兼容钝化层开窗结构。
在一个实施例中，如图6所示，读出像素芯片的IO引脚区内采用TSV工艺实现读出像素芯片的信号的垂直引出。
其中，TSV工艺是一种用于芯片封装和连接的垂直互连技术，通过在芯片的硅基质中钻孔、填充导电材料并进行电镀，形成垂直通孔，垂直通孔的作用是在芯片内部不同层之间或与外界进行电信号和电源的垂直引出和连接。
由于传统的引线键合方式受到引线数量和封装布局的限制，导致芯片信号的扇出能力有限。而TSV工艺可以在垂直方向上引出信号，显著提高芯片信号的扇出能力。此外，TSV工艺可以在芯片内部不同层之间提供更短、更直接的信号传输路径，减小信号延迟和损耗，提升芯片的电性能和工作速度。同时，由于TSV工艺采用垂直连接通道引出信号，不需要使用传统的引线键合方式，因此可以减小封装体积和封装高度，实现更紧凑的芯片设计。再者TSV工艺可以提供更可靠的芯片内部互连方式，避免了传统引线键合中容易出现的引线断开、疲劳以及扇出路径的问题，可以提高芯片的可靠性和长期稳定性。
采用本实施例公开的像素探测器的读出像素芯片，将读出像素芯片的外围电路和IO引脚分布式布设在读出像素阵列的多个边沿侧，可以显著缩小由读出像素芯片所导致的多块像素探测器拼接时的探测死区。在设计合理的情况下，可以使得像素读出芯片的拼接死区和像素传感器芯片保护环所导致的死区大小完全相当。这样，相比于传统的像素探测器中，读出像素芯片的外围电路区、IO引脚区会导致不可避免的探测死区的情况，采用本实施例公开的像素探测器的读出像素芯片，有利于大面积、多块像素探测器拼接的像素探测器系统实现低死区占比和高图像有效面积。
以上实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本申请专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请的保护范围应以所附权利要求为准。

Claims (10)

1.一种像素探测器的读出像素芯片，其特征在于，所述读出像素芯片包括读出像素阵列区、外围电路区和IO引脚区；
所述读出像素阵列区为矩形区域；
所述外围电路区包含分布式布设于所述读出像素阵列区的多个边沿的分区；
所述IO引脚区包含分布式布设于所述读出像素阵列区的多个边沿的分区。
2.根据权利要求1所述的读出像素芯片，其特征在于，所述外围电路区分布式均匀布设于所述读出像素阵列区的四个边沿，所述外围电路区包围所述读出像素阵列区。
3.根据权利要求2所述的读出像素芯片，其特征在于，所述IO引脚区分布式均匀布设于所述外围电路区的四个边沿，所述IO引脚区包围所述外围电路区。
4.根据权利要求1所述的读出像素芯片，其特征在于，所述外围电路区和所述IO引脚区，在所述读出像素阵列区的一个边沿侧的宽度总和，由所述像素探测器的感光像素芯片的保护环的宽度确定。
5.根据权利要求1所述的读出像素芯片，其特征在于，所述外围电路区内的数据接口采用基于CMOS电平的并行接口。
6.根据权利要求1所述的读出像素芯片，其特征在于，所述外围电路区内的偏置产生电路采用基于分布式的偏置产生方式。
7.根据权利要求1所述的读出像素芯片，其特征在于，所述外围电路区内的偏置产生电路采用不依赖DAC的局部偏置产生电路。
8.根据权利要求6或7所述的读出像素芯片，其特征在于，基于软件标定对偏置电路失配产生的电路不一致性误差进行补偿。
9.根据权利要求1所述的读出像素芯片，其特征在于，所述IO引脚区内采用全定制IO接口。
10.根据权利要求1所述的读出像素芯片，其特征在于，所述IO引脚区内采用TSV工艺实现所述读出像素芯片的信号的垂直引出。
CN202311152866.XA 2023-09-08 2023-09-08 一种像素探测器的读出像素芯片 Pending CN116884985A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311152866.XA CN116884985A (zh) 2023-09-08 2023-09-08 一种像素探测器的读出像素芯片

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311152866.XA CN116884985A (zh) 2023-09-08 2023-09-08 一种像素探测器的读出像素芯片

Publications (1)

Publication Number Publication Date
CN116884985A true CN116884985A (zh) 2023-10-13

Family

ID=88257243

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311152866.XA Pending CN116884985A (zh) 2023-09-08 2023-09-08 一种像素探测器的读出像素芯片

Country Status (1)

Country Link
CN (1) CN116884985A (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06120346A (ja) * 1992-10-08 1994-04-28 Toshiba Corp 半導体集積回路チップの自動設計方法
CN102246058A (zh) * 2008-12-15 2011-11-16 皇家飞利浦电子股份有限公司 用于硅光电倍增管和其他单光子计数器的温度补偿电路
CN102544032A (zh) * 2010-12-10 2012-07-04 三星电子株式会社 晶片规模x射线检测器及其制造方法
CN102629667A (zh) * 2012-04-25 2012-08-08 上海大学 硅基顶发射有机发光微显示器及其制备方法
CN103761935A (zh) * 2014-01-21 2014-04-30 深圳市华星光电技术有限公司 显示面板
CN206388705U (zh) * 2016-02-09 2017-08-08 半导体元件工业有限责任公司 成像像素和具有成像像素阵列的图像传感器
CN112928108A (zh) * 2019-12-05 2021-06-08 同方威视技术股份有限公司 用于探测器的读出芯片
US20220392408A1 (en) * 2020-08-04 2022-12-08 Chengdu Boe Optoelectronics Technology Co., Ltd. Display panel and display device

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06120346A (ja) * 1992-10-08 1994-04-28 Toshiba Corp 半導体集積回路チップの自動設計方法
CN102246058A (zh) * 2008-12-15 2011-11-16 皇家飞利浦电子股份有限公司 用于硅光电倍增管和其他单光子计数器的温度补偿电路
CN102544032A (zh) * 2010-12-10 2012-07-04 三星电子株式会社 晶片规模x射线检测器及其制造方法
CN102629667A (zh) * 2012-04-25 2012-08-08 上海大学 硅基顶发射有机发光微显示器及其制备方法
CN103761935A (zh) * 2014-01-21 2014-04-30 深圳市华星光电技术有限公司 显示面板
CN206388705U (zh) * 2016-02-09 2017-08-08 半导体元件工业有限责任公司 成像像素和具有成像像素阵列的图像传感器
CN112928108A (zh) * 2019-12-05 2021-06-08 同方威视技术股份有限公司 用于探测器的读出芯片
US20220392408A1 (en) * 2020-08-04 2022-12-08 Chengdu Boe Optoelectronics Technology Co., Ltd. Display panel and display device

Similar Documents

Publication Publication Date Title
US6812046B2 (en) Method and apparatus for electronically aligning capacitively coupled chip pads
CN102386195B (zh) 半导体集成电路、电子设备、固态摄像装置和摄像装置
US5642262A (en) High-density programmable logic device in a multi-chip module package with improved interconnect scheme
EP2758994B1 (en) Interposer based imaging sensor for high-speed image acquisition and inspection systems
US7538804B2 (en) Solid state image pick-up device and image pick-up system
CN107314821B (zh) 一种线列型红外焦平面读出电路及其设计方法
US7200830B2 (en) Enhanced electrically-aligned proximity communication
CN116884985A (zh) 一种像素探测器的读出像素芯片
US20220148957A1 (en) High density low power interconnect using 3d die stacking
US20230236999A1 (en) Chip-to-chip interface of a multi-chip module (mcm)
US6287482B1 (en) Semiconductor device
US11824009B2 (en) Semiconductor device and data transferring method for semiconductor device
KR102005681B1 (ko) 다중 칩 검출기 장치
US6624643B2 (en) Apparatus and method to read output information from a backside of a silicon device
CN111146222A (zh) 一种基于多晶圆堆叠技术的多区块像元阵列
Fahim et al. Design methodology: edgeless 3D ASICs with complex in-pixel processing for pixel detectors
US20240128220A1 (en) Semiconductor device
US11869846B1 (en) Interposer routing structure and semiconductor package
US11451696B2 (en) Image sensor for camera device and for electronic device
US20230144129A1 (en) Semiconductor chiplet device
Fahim Farah et al. Design methodology: edgeless 3D ASICs with complex in-pixel processing for pixel detectors
US11735502B2 (en) Integrated circuit chip, package substrate and electronic assembly
CN101908514B (zh) 半导体装置
US6858924B2 (en) Flip-chip semiconductor device having I/O modules in an internal circuit area
CN117042694A (zh) 放射线拍摄装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination