JP4592739B2 - 表示装置、携帯機器 - Google Patents
表示装置、携帯機器 Download PDFInfo
- Publication number
- JP4592739B2 JP4592739B2 JP2007297047A JP2007297047A JP4592739B2 JP 4592739 B2 JP4592739 B2 JP 4592739B2 JP 2007297047 A JP2007297047 A JP 2007297047A JP 2007297047 A JP2007297047 A JP 2007297047A JP 4592739 B2 JP4592739 B2 JP 4592739B2
- Authority
- JP
- Japan
- Prior art keywords
- light
- memory
- light shielding
- shielding body
- insulating substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
- H10D30/6723—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device having light shields
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Nanotechnology (AREA)
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Liquid Crystal (AREA)
Description
TFTメモリ90は、基板91上に形成したソース92a、チャンネル92b、及びドレイン92cの各領域を有するポリシリコン層92と、このポリシリコン層92上に形成したゲート酸化膜(絶縁膜)93、95とを備え、このゲート酸化膜93、95内に、注入されたキャリアの電荷を捕獲する粒状の複数のシリコン粒子94を内在させるとされている。
以下、本発明の種々の実施形態等を例示する。
ここで示した種々の実施形態等は、互いに組み合わせることができる。
図1を用いて本発明の第1実施形態の半導体装置1について説明する。図1は、本実施形態の半導体装置1の構成を示す断面図である。
本実施形態では、遮光体は、記憶保持部4の上側及び下側にそれぞれ設けられている。以下、記憶保持部4の上側の遮光体を上側遮光体7と呼び、記憶保持部4の下側の遮光体を下側遮光体9と呼ぶ。なお、上側遮光体7と下側遮光体9の一方は、省略可能である。
本実施形態では、遮光体7、9は、どちらも、はみ出し度が0.1以上となるように設けられているが、遮光体7、9のどちらか一方は、はみ出し度が0.1より小さくてもよい。
以下、各構成について説明する。
絶縁基板3は、絶縁性を有する基板であり、透明であることが好ましい。絶縁基板3が透明である場合、絶縁基板を表示ディスプレイを構成する基板とする場合に、光を透過させることが可能でその透過した光を用いて画像を表示することが出来るからである。しかしながら、絶縁基板3が透明である場合は、光を透過させたくない領域を遮光する必要性も大きくなる。また、液晶パネルモジュールでは、バックライトモジュールからの光を透過させることができるからである。絶縁基板3は、例えば、ガラス基板や、アクリルやポリカーボネート樹脂、ポリスルフォン樹脂、ポリメチルペンテン樹脂、ポリアリレート樹脂、ポリイミド樹脂、フェノール樹脂等のプラスティック基板からなる。また、所望の領域の絶縁基板3を不透明にして、絶縁基板3を下側遮光体としてもよい。
絶縁基板3上に不揮発性メモリ5が形成されている。メモリ5は、記憶保持部4を有している。メモリ5は、図1の例では、絶縁基板3上に半導体層6と、記憶保持部4及びゲート電極12をこの順に備える。半導体層6には、ゲート電極12の直下にチャネル領域と、その両側にソース・ドレイン領域が形成されている。メモリ5は、MONOS型メモリであり記憶保持部4がシリコン窒化膜をシリコン酸化膜で挟持された3層からなる構造になっている。
上側遮光体7及び下側遮光体9は、それぞれ、記憶保持部4の上側及び下側をそれぞれ覆う。上側遮光体7は、例えば、室内証明灯や太陽光等を遮り、下側遮光体9は、例えば、バックライトモジュールからの光を遮る。これは、メモリ5を部品として用いた時の一例であり、製品設計段階で部品の取り付け向きが裏表逆(逆さま)になることもある。このため、太陽光がメモリ5の下から照射されることも、バックライトが上から照射されることもある。
また、遮光体7,9は、表示パネルモジュールに形成してもよく、表示パネルモジュールの外側に形成してもよい。
表示パネルモジュールとは、記憶保持部4が形成されている絶縁基板、絶縁基板に貼り合せる対向基板、バックライトモジュール、絶縁基板を保護する枠、電子部品、配線ケーブルにより構成されるモジュールのことを示す。
表示パネルモジュールに形成された遮光体とは、例えば、表示パネルモジュールを構成する部品に接触して形成された遮光体、表示パネルモジュールを構成する部品の何れか2つの間に(例えば、バックライトモジュールと絶縁基板の間や、絶縁基板と対向基板の間に)挟まれるように形成された遮光体、表示パネルモジュールを構成する部品自体からなる遮光体を意味する。表示パネルモジュールに遮光体を形成した場合、記憶保持部4に比較的近い位置で記憶保持部4の遮光ができる為、光の回り込みを少なく出来る効果があり効率的な遮光が出来る。
表示パネルモジュールの外側に形成された遮光体とは、例えば、表示パネルモジュールを固定する部品や機器の外装からなる遮光体を意味する。この場合、新たな部品を別途追加することなく部品や外装そのもので遮光できるため製造コストを抑えることが出来る。
また、表示パネルモジュールに形成された遮光体と、表示パネルモジュールの外側に形成された遮光体の両方を設けることも可能である。この場合、より効果的な遮光効果を得ることが出来る。
ここで、遮光体7,9がテープ等からなる場合について詳しく説明する。
遮光体7,9がテープ等からなる場合、高価な真空装置や露光装置を必要とせずに遮光体7,9を形成することができ、形成が安価で容易である。遮光体を形成する方法としては、CVD装置やスパッタ装置の真空装置やステッパー等の露光装置を用いて形成する方法が有る。しかしこれらの方法では、装置が高価であるため遮光体を形成する為にコストが高くなりすぎる。しかし、粘着テープ等を貼ることで遮光体を形成する場合には高価な装置を必要としないため安価で且つ容易に遮光体を形成することができる。
図3(b)の構成では、黒色着色層18aと第1粘着層18bの間に白色着色層18dが設けられている。このような構成のテープ等は、バックライトモジュールと絶縁基板3との間に配置される下側遮光体9として好適に用いられる。このようなテープ等を黒色着色層18aが絶縁基板3側になり、白色着色層18dがバックライトモジュール側になるように配置することによって、バックライトモジュールの光は白色着色層18dで跳ね返り余分な光吸収が減り輝度が向上する。メモリ5側には黒色着色層18aが設けられることで回折光が回りこんできた際に不要な回折光を吸収しメモリ5の記憶保持部4に光が当ることを抑制できる。
図3(c)の構成では、黒色着色層18aと白色着色層18dの間に金属層18eを有する。金属層18eは、例えば、アルミニウムからなる。金属層18eは、一般に遮光性が高いので、全体の厚さを薄くすることができる。
図3(d)の構成は、図3(a)の構成から第2粘着層18cを除いたものであり、図3(e)の構成は、図3(c)の構成から第2粘着層18cと白色着色層18dを除いたものである。
遮光体7,9は、例えば、遮光材料を含む塗料又は樹脂を塗布する方法で形成してもよい。
以上、遮光体の材料や製造方法については、様々であるが材料や製造方法に特に限定はなく、目的の遮光効果を得る物であれはよい。
図4(a)〜(c)を用いて本発明の一実施形態の表示装置(液晶パネルモジュール)について説明する。図4(a)及び(b)は、それぞれ、平面図及び裏面図であり、図4(c)は、図4(a)中のI−I断面図である。図4(b)では、図示の便宜上、バックライトモジュール11を省略している。
以下、各構成要素について説明する。
絶縁基板3上にはTFT(図示せず)がアレイ状に形成されている。絶縁基板3上のTFTには、画素の表示信号を送受信するための配線ケーブル(例:フレキシブルプリント基板(FPC)・フレキシブルフラットケーブル(FFC)等)15が電気的に接続されている。本実施形態では、絶縁基板3上にメモリ(MONOS)5とTFTが形成されている。どちらも絶縁基板3上の薄い半導体層を利用して形成されている。メモリ5は、記憶保持部4を有する点でTFTと異なっている。メモリ5は、一般に、通常TFTと同じ工場で製造可能である。従って、絶縁基板3上にTFTを形成した後にメモリを後付けする必要がなく、コストダウン及びコンパクト化が容易になる。
バックライトモジュール11は、絶縁基板3の下側に配置されている。バックライトモジュール11は、一例では、光を放出する光源(冷陰極管などの線光源や,発光ダイオード(LED)など点光源)と、前記光源からの光を面光源へと変換する導光板とを備える。
対向基板13は、絶縁基板3と対向基板13との間に挟持された液晶全体に電圧を印加するための基板である。また、対向基板13にRGBカラーフィルターを形成しカラーフィルター基板としてもよい。本実施形態では、対向基板13は、メモリ5の上方に位置しないように配置されている。
一例では、上側遮光体7は、図3(d)又は(e)のような片面接着テープ等である。上側遮光体7は、メモリ5の記憶保持部4を覆うように絶縁基板3に貼り付けられる。この際、上側遮光体7は、配線ケーブル15の上からメモリ5の上まで連続的に延びるように貼り付けることが好ましい。これによって、配線ケーブル15の剥がれを抑制することができる。なお、遮光材料を含む塗料又は樹脂を塗布して上側遮光体7を形成する場合でも上側遮光体7がメモリ5の記憶保持部4の上方の領域から配線ケーブル15の領域にまで連続的に延びるように上側遮光体7を形成してもよい。この場合でも配線ケーブル15の剥がれを抑制することができる。
図6及び図7を用いて本発明の第3実施形態の表示装置について説明する。図6及び図7は、それぞれ、図4(a)に対応する平面図である。
図8(a)、(b)を用いて本発明の第4実施形態の表示装置について説明する。図8(a)は、図4(a)に対応する平面図であり、図8(b)は、図8(a)中のI−I断面図である。また、図8(a)について、遮光体7は対向基板13の下面に設置しているが、平面図での位置関係を示す上で透かして下の遮光体も図示している。
図9を用いて本発明の第5実施形態の表示装置について説明する。図9は、図4(a)に対応する平面図である。
上記の枠は、例えば、絶縁基板3と対向基板13から形成された表示パネルを保護する枠であり、一般に、ベゼルと呼ばれる。ベゼルからなる上側遮光体7を記憶保持部4の上方に配置することにより、上側からの光が記憶保持部4に直接照射されることを防ぐことができる。
図10を用いて本発明の第6実施形態の表示装置について説明する。図10は、図4(a)に対応する平面図である。図10では、図示の便宜上、メモリ5とバックライトモジュール11のみを示した。
図11を用いて本発明の第7実施形態の携帯電話について説明する。図11では、上記実施形態で示した表示装置の表示部45以外の部分が携帯電話の外装で覆われている。メモリ5は、外装で覆われた部分に配置されているので,携帯電話の外装が遮光体7,9の少なくとも一方として機能する。
本発明の第8実施形態は、第1実施形態で示したような半導体装置1を液晶表示装置に用いたものである。
本発明の第9実施形態は、上記第1実施形態で示したような半導体装置1を備えた表示装置である。表示装置としては、液晶パネルや有機ELパネルなどが挙げられる。
本発明の第10実施形態は、上記第1実施形態で示したような半導体装置1を備えた表示装置を備えた受像機であり、表示装置と、該表示装置のパネル基板上に、画像信号を受信する受信回路と、該受信回路によって受信された画像信号を表示装置に供給する画像信号回路と、該画像新信号を生成するために必要なデータを記憶するため、上記半導体装置1を形成したことを特徴とする。
上記記載の通り様々な遮光方法が実施可能である。しかしながら、一つの遮光体では透過率の面から又は、光の回り込みの面から、メモリの性能を維持するための遮光が困難であるばあいに複数の遮光体を形成することもできる。このことにより、目的の遮光効果を示す遮光体を作ることができる。たとえば、樹脂で形成した遮光体のうえにシート又はテープの遮光体を設置するなどがあげられる。組み合わせは、製品化のときの設計上の制約などを配慮して自由に選択することができる。このように、複数の遮光体が重なった構造とすることで、遮光効果を大きくすることができる。
次に、下側遮光体9を設けたことによる効果、下側遮光体9のはみ出し度を0.1以上にしたことによる効果、及び上側遮光体7を設けたことによる効果を実証するための実験について説明する。
下側遮光体9を設けたことによる効果について調べる実験を行った。実験には、図15に示す半導体装置1を用いた。メモリ5は、MONOS構造を持つ不揮発性メモリとした。下側遮光体9の透過率は、17%と50%にした。また、下側遮光体9を設けないで実験を行い、このときに得られたデータを下側遮光体9の透過率が100%の場合のデータとした。下側遮光体9の透過率は、下側遮光体9中の遮光材料の含有量を変化させることによって変化させた。
測定装置:日立分光光度計 U−4100
開始波長:700nm
終了波長:300nm
スキャンスピード:300nm/min.
サンプリング間隔:0.50nm
スリット:5.00nm
実験1で用いたバックライトは、LEDの光源を用いるタイプのもので、そのLEDの光が導光板によって誘導されて面状に広げられる。その広げられた光が、拡散シートによって面状でムラの少ない均一な光に調整される。この拡散シートが導光板の上部に位置している。さらにその上に、レンズフィルムと呼ばれるプリズム状のシートを設置して、光が無駄に周囲に広がらずに、光の向きを正面側へ整えることで正面に光が照射されるシートが設置されている。このことによって、面状でムラが少なく垂直方向の光が多く取り出せる仕組みになっている。これらは、液晶ディスプレイでもちいられる通常のバックライトの仕組みと同じである。
評価に使用したメモリは、通常のMONOSメモリと同じように電圧を印加することで閾値を変化させて記憶状態を識別している。このため、メモリに光が当ることで記憶状態に値する閾値が変化する。「規格化閾値変化量」とは、電圧印加によって閾値シフトした量を「1」として規格化した値から、光によってどれだけの閾値の戻り(変化)がみられたかを示すものである。例えば、P型のメモリ素子において、電圧印加前に閾値が−1Vで電圧印加後に+9Vになった場合に閾値変化量が10Vになる。この変化量はメモリ素子の特性バラツキにより多少の誤差を生じるため閾値変化量が9.5Vであっても10.5Vであっても全て1と規格化する。その規格化された値「1」から、光によって割合で閾値がいくら戻ったかを示すのが、規格化閾値変化量である。
次に、下側遮光体9のはみ出し度を0.1以上にしたことによる効果について調べる実験を行った。実験には、図17に示す半導体装置1を用いた。メモリ5は、MONOS構造を持つ不揮発性メモリとした。下側遮光体9の透過率は、0.1%以下である。
遮光体9と記憶保持部4との距離Hは、0.7mmに固定した。はみ出し度は、はみ出し長L/距離Hによって求めた。
その他の点については、実験1と同じ方法で規格化閾値変化量の評価を行った。その結果を図18に示す。
また、このことは、上側遮光体7についても同様に当てはまると考えられる。
しかしながら、はみ出し度が0.1以上でも規格化閾値変化量の値は、はみ出し度とともに変化はある。さらに遮光効果を必要とする場合には、はみ出し度を0.5以上にすることで規格化閾値変化量を1/10程度に抑えることが出来て更に良い遮光効果を得ることが出来る。さらにはみ出し度を1.0以上にすると規格化閾値変化量を1/20程度に抑えることが出来て更に良い遮光効果を得ることが出来る。また、非常に大きな遮光効果が必要になる場合には、はみ出し度が3.0以上にすると規格化閾値変化量をより0に近い状態にすることが出来て最も良い。
上側遮光体7を設けたことによる効果について調べる実験を行った。実験には、図19に示す半導体装置1を用いた。
その他の点については、実験1と同じ方法で規格化閾値変化量の評価を行った。その結果を図20に示す。
このため、バックライトの反対側からの光によってもメモリの記憶保持特性に影響を与えることが分かった。今回は、太陽光により、実験を行ったが強い光が照射される場合にはこのような影響が起こる。
511:画素電極 512:走査線 513:信号線 514:画素電極 515:対向電極 521:メモリ部 522:電圧発生回路 61:表示装置 611:メモリ部 612:DAコンバータ 613: 表示データ発生装置 614:出力回路 615:表示部 71:受像機 711:表示装置(液晶表示パネル) 712:チューナー 713:スピーカー 714:制御部 715:アンテナ端子
Claims (7)
- 絶縁基板と、前記絶縁基板上に直接形成されたTFTと、前記絶縁基板上に直接形成され且つ記憶保持部を有する不揮発性メモリと、前記記憶保持部の上側及び下側の少なくとも一方に前記記憶保持部を覆う遮光体とを備え、
前記遮光体は、前記不揮発性メモリの前記遮光体が設けられた側を部分的に覆い、かつ、前記遮光体に遮られなかった光が前記記憶保持部以外の前記不揮発性メモリの一部に照射されるように設けられ、
前記遮光体は、(前記記憶保持部からの前記遮光体のはみ出し長L)/(前記遮光体と前記記憶保持部の間の距離H)で定義されるはみ出し度が0.1以上3以下となるように設けられることを特徴とする表示装置。 - 前記遮光体は、前記記憶保持部の上側及び下側にそれぞれ設けられる請求項1に記載の装置。
- 前記遮光体の少なくとも1つは、厚さが3nm〜1mmである請求項1または2に記載の装置。
- 前記不揮発性メモリは、電荷保持型である請求項1〜3の何れか1つに記載の装置。
- 前記遮光体の少なくとも1つは、テープ又はシートからなる請求項1〜4の何れか1つに記載の装置。
- ガンマ補正値又は対向基板の電極の電圧補正値を前記不揮発性メモリに記憶させる請求項1〜5の何れか1つに記載の装置。
- 請求項6に記載の表示装置を備える携帯機器。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007297047A JP4592739B2 (ja) | 2007-11-15 | 2007-11-15 | 表示装置、携帯機器 |
US12/259,418 US8040483B2 (en) | 2007-11-15 | 2008-10-28 | Semiconductor device, display device and mobile device |
CN2008101760798A CN101436596B (zh) | 2007-11-15 | 2008-11-11 | 半导体装置、显示装置和移动装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007297047A JP4592739B2 (ja) | 2007-11-15 | 2007-11-15 | 表示装置、携帯機器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009122456A JP2009122456A (ja) | 2009-06-04 |
JP4592739B2 true JP4592739B2 (ja) | 2010-12-08 |
Family
ID=40640951
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007297047A Expired - Fee Related JP4592739B2 (ja) | 2007-11-15 | 2007-11-15 | 表示装置、携帯機器 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8040483B2 (ja) |
JP (1) | JP4592739B2 (ja) |
CN (1) | CN101436596B (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9432491B2 (en) * | 2009-04-15 | 2016-08-30 | Nec Corporation | Waterproof structure |
JP5833411B2 (ja) * | 2011-11-11 | 2015-12-16 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法ならびに液晶表示装置 |
JP5927039B2 (ja) * | 2012-05-28 | 2016-05-25 | 富士フイルム株式会社 | 電子内視鏡装置及びその撮像モジュール |
JP2015216072A (ja) * | 2014-05-13 | 2015-12-03 | 株式会社ジャパンディスプレイ | 有機el装置及びその製造方法 |
KR102158811B1 (ko) * | 2018-07-03 | 2020-09-22 | 주식회사 엘엠에스 | 지문인식센서용 광학원판 및 이를 포함하는 광학필터 |
JP7415638B2 (ja) * | 2020-02-13 | 2024-01-17 | Toppanホールディングス株式会社 | 給電機構および調光体 |
CN112909554B (zh) * | 2021-02-22 | 2022-09-13 | 成都天马微电子有限公司 | 一种天线及其制作方法 |
Family Cites Families (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4294118B2 (ja) * | 1997-08-19 | 2009-07-08 | 株式会社半導体エネルギー研究所 | 表示装置および表示装置の作製方法 |
JPH1172611A (ja) * | 1997-08-28 | 1999-03-16 | Fuji Photo Film Co Ltd | ブラックマトリックスを有する画素シートの製造方法及びその方法に用いられる感光性転写シート |
JP3159171B2 (ja) * | 1998-06-05 | 2001-04-23 | 日本電気株式会社 | 固体撮像装置 |
JP4531194B2 (ja) * | 1999-04-15 | 2010-08-25 | 株式会社半導体エネルギー研究所 | 電気光学装置及び電子機器 |
JP2000155313A (ja) * | 2000-01-01 | 2000-06-06 | Semiconductor Energy Lab Co Ltd | アクティブマトリクス型液晶表示装置 |
JP3515724B2 (ja) | 2000-01-13 | 2004-04-05 | Necエレクトロニクス株式会社 | 製品の製造管理方法及び製造管理システム |
JP4666783B2 (ja) * | 2000-02-01 | 2011-04-06 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
JP3823678B2 (ja) * | 2000-04-05 | 2006-09-20 | セイコーエプソン株式会社 | 電気光学装置 |
GB2364823A (en) | 2000-07-12 | 2002-02-06 | Seiko Epson Corp | TFT memory device having gate insulator with charge-trapping granules |
JP2002175056A (ja) * | 2000-12-07 | 2002-06-21 | Hitachi Ltd | 液晶表示装置 |
JP4776801B2 (ja) * | 2001-04-24 | 2011-09-21 | 株式会社半導体エネルギー研究所 | メモリ回路 |
JP4374812B2 (ja) * | 2001-08-30 | 2009-12-02 | セイコーエプソン株式会社 | 電気光学装置用基板の製造方法、電気光学装置用基板、電気光学装置及び電子機器 |
JP4479156B2 (ja) * | 2003-02-21 | 2010-06-09 | セイコーエプソン株式会社 | 投射型表示装置 |
JP4265757B2 (ja) * | 2003-07-25 | 2009-05-20 | シャープ株式会社 | 表示モジュールおよびその製造方法 |
JP2005223102A (ja) * | 2004-02-04 | 2005-08-18 | Nec Corp | 不揮発性記憶装置及びその製造方法 |
JP2006072060A (ja) * | 2004-09-03 | 2006-03-16 | Seiko Epson Corp | 電気光学装置、及び電子機器 |
JP2006154317A (ja) * | 2004-11-30 | 2006-06-15 | Sanyo Electric Co Ltd | 表示装置 |
JP2007078776A (ja) * | 2005-09-12 | 2007-03-29 | Sanyo Epson Imaging Devices Corp | 電気光学装置、電気光学装置の製造方法、及び電子機器 |
JP2007158289A (ja) * | 2005-11-11 | 2007-06-21 | Matsushita Electric Ind Co Ltd | 半導体記憶装置およびその製造方法 |
JP5084134B2 (ja) * | 2005-11-21 | 2012-11-28 | 日本電気株式会社 | 表示装置及びこれらを用いた機器 |
JP5121559B2 (ja) * | 2008-05-12 | 2013-01-16 | シャープ株式会社 | 半導体装置、表示装置、及び携帯機器 |
-
2007
- 2007-11-15 JP JP2007297047A patent/JP4592739B2/ja not_active Expired - Fee Related
-
2008
- 2008-10-28 US US12/259,418 patent/US8040483B2/en not_active Expired - Fee Related
- 2008-11-11 CN CN2008101760798A patent/CN101436596B/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN101436596A (zh) | 2009-05-20 |
JP2009122456A (ja) | 2009-06-04 |
US8040483B2 (en) | 2011-10-18 |
CN101436596B (zh) | 2011-04-06 |
US20090127561A1 (en) | 2009-05-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7128334B2 (ja) | 表示装置、表示モジュール、電子機器 | |
CN106255999B (zh) | 显示面板、数据处理器及显示面板的制造方法 | |
JP4592739B2 (ja) | 表示装置、携帯機器 | |
JP6700079B2 (ja) | 表示パネル | |
US10591783B2 (en) | Display device, display module, electronic device, and manufacturing method of display device | |
US10693097B2 (en) | Display device including two display elements, display module, electronic device, and method for manufacturing display device | |
US20170186824A1 (en) | Display panel and display device comprising the same | |
JP6728152B2 (ja) | タッチパネル | |
CN112074894B (zh) | 显示装置、显示模块及电子设备 | |
US20170373036A1 (en) | Display device and driving method of display device | |
US10084022B2 (en) | Display device | |
JP7583146B2 (ja) | 発光装置 | |
CN113140600B (zh) | 显示装置 | |
US20090033852A1 (en) | Liquid Crystal Display Device | |
CN112445369A (zh) | 感测电路和显示装置 | |
JP2018180436A (ja) | 表示装置 | |
KR102776092B1 (ko) | 표시 장치 및 전자 기기 | |
US10528198B2 (en) | Display panel, display device, input/output device, data processing device, and method for manufacturing the display panel | |
JP5121559B2 (ja) | 半導体装置、表示装置、及び携帯機器 | |
JP6725226B2 (ja) | 表示パネル | |
JP2018072462A (ja) | 表示装置 | |
KR20250045772A (ko) | 표시 장치 | |
JP2018049208A (ja) | 表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091021 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091027 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091225 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100202 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100331 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100427 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100723 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20100803 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100831 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100914 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130924 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4592739 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |