JP4592739B2 - 表示装置、携帯機器 - Google Patents

表示装置、携帯機器 Download PDF

Info

Publication number
JP4592739B2
JP4592739B2 JP2007297047A JP2007297047A JP4592739B2 JP 4592739 B2 JP4592739 B2 JP 4592739B2 JP 2007297047 A JP2007297047 A JP 2007297047A JP 2007297047 A JP2007297047 A JP 2007297047A JP 4592739 B2 JP4592739 B2 JP 4592739B2
Authority
JP
Japan
Prior art keywords
light
memory
light shielding
shielding body
insulating substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007297047A
Other languages
English (en)
Other versions
JP2009122456A (ja
Inventor
竹史 塩見
浩 岩田
周治 若生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2007297047A priority Critical patent/JP4592739B2/ja
Priority to US12/259,418 priority patent/US8040483B2/en
Priority to CN2008101760798A priority patent/CN101436596B/zh
Publication of JP2009122456A publication Critical patent/JP2009122456A/ja
Application granted granted Critical
Publication of JP4592739B2 publication Critical patent/JP4592739B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Ceramic Engineering (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)

Description

本発明は、不揮発性メモリを有する半導体装置、これを用いた表示装置（液晶ディスプレイ、有機ＥＬディスプレイ等）及び携帯機器（ノート型パソコン、携帯電話、携帯情報端末等）に関する。
絶縁基板上に形成されたＴＦＴ素子に不揮発性のメモリ機能を持たせることにより高機能化させる方法が注目されている。
上記、高機能化させる方法として、特許文献１では、以下のような方法が開示されている。それらを、図２２を用いて説明する。
ＴＦＴメモリ９０は、基板９１上に形成したソース９２ａ、チャンネル９２ｂ、及びドレイン９２ｃの各領域を有するポリシリコン層９２と、このポリシリコン層９２上に形成したゲート酸化膜（絶縁膜）９３、９５とを備え、このゲート酸化膜９３、９５内に、注入されたキャリアの電荷を捕獲する粒状の複数のシリコン粒子９４を内在させるとされている。
特開２００２−１１０８２９号公報
しかしながら、上記の複数のシリコン粒子に電荷を捕獲する方法では、表示装置としての利用に耐えることが困難であることが分かった。
詳しくは、表示装置として用いる場合には、バックライト等の照明が必要である。この照明光は、シリコン粒子に当たると捕獲されている電荷が活性化することでシリコン粒子外部へ逃げることが分かった。すなわち、照明光を用いる表示装置の場合において、シリコン粒子に電荷を捕獲する方法では、電荷が保持出来ないことが分かった。
そこで、シリコン粒子でなく他の電化保持膜、さらには電荷保持膜にとらわれず様々な記憶保持膜を用いて実験を行ったが上記課題に対して解決に至らなかった。
本発明はこのような事情に鑑みてなされたものであり、光が照射されたときに記憶情報が失われることを防止することができる不揮発性メモリを有する半導体装置を提供するものである。
課題を解決するための手段及び発明の効果
本発明の半導体装置は、絶縁基板と、前記絶縁基板上に形成され且つ記憶保持部を有する不揮発性メモリと、前記記憶保持部の上側及び下側の少なくとも一方に前記記憶保持部を覆う遮光体を備え、前記遮光体の少なくとも１つは、（前記記憶保持部からの前記遮光体のはみ出し長）／（前記遮光体と前記記憶保持部の間の距離）で定義されるはみ出し度が０．１以上となるように設けられることを特徴とする。
本発明者らは、まず、不揮発性メモリの記憶保持部の上側及び下側の少なくとも一方に遮光体を設けることによって光が照射されたときに記憶情報が失われることを防止できることを見出した。さらに、はみ出し度が０．１以上となるように遮光体を設けることによって、遮光体を設けることの効果が格段に向上することを実験的に見出し、本発明の完成に到った。
以下、本発明の種々の実施形態等を例示する。
前記遮光体は、前記記憶保持部の上側及び下側にそれぞれ設けられてもよい。この場合、上側と下側のどちらから光が照射されても記憶情報が失われることを防止できる。
前記記憶保持部の上側及び下側の前記遮光体は、どちらも、はみ出し度が０．１以上となるように設けられてもよい。この場合、記憶情報が失われることがさらに確実に防止される。
前記遮光体の少なくとも１つは、厚さが３ｎｍ〜１ｍｍであってもよい。この場合、遮光性を確保することができ且つ製品化したときに全体の厚みが増すことを抑制することができる。
前記不揮発性メモリは、電荷保持型であってもよい。電荷保持型のメモリは、光が照射される状況において記憶情報を保持することが困難である。このようなメモリにおいても、上記遮光体を用いて遮光することで記憶情報を保持することが可能となる。
前記遮光体の少なくとも１つは、テープ又はシートからなってもよい。このテープまたはシートは、高価な真空装置や露光装置を必要としない為、形成が安価で、容易となる。
前記絶縁基板の上側又は下側にバックライトモジュールをさらに備え、前記遮光体の少なくとも１つは、テープ又はシートからなり、テープ又はシートからなる前記遮光体は、前記絶縁基板と前記バックライトモジュールとの間に配置されていてもよい。これにより、絶縁基板とバックライトモジュールを接着している両面テープをメモリの遮光体としても用いることが可能となり、別途遮光体を設ける必要が無くなる。
前記絶縁基板の上側及び下側の少なくとも一方の領域のうち前記記憶保持部が形成されている領域を覆う枠をさらに備え、前記遮光体の少なくとも１つは、テープ又はシートからなり、テープ又はシートからなる前記遮光体は、前記絶縁基板と前記枠との間に配置されていてもよい。この場合、絶縁基板と枠を接着している両面テープをメモリの遮光体としても用いることが可能となり、別途遮光体を設ける必要が無くなる。
前記絶縁基板上に電子部品と配線ケーブルの少なくとも一方をさらに備え、前記遮光体の少なくとも１つは、テープ又はシートからなり、テープ又はシートからなる前記遮光体は、前記記憶保持部の上方の領域から前記電子部品と配線ケーブルの少なくとも一方の領域にまで連続的に延びて配置されていてもよい。これにより、電子部品上、または、配線ケーブル上に接着される粘着テープまたはシートを、メモリ上にも延長して同一テープまたはシートを貼り付けることで、テープまたはシートをメモリの遮光体としても用いることが可能となり、別途遮光体を設ける必要が無くなる。
前記絶縁基板の上側又は下側に配置され且つ前記絶縁基板に対向する対向基板をさらに備え、前記遮光体の少なくとも１つは、前記対向基板上に配置されていてもよい。これにより、貼り合わせを行う対向基板に遮光体を事前に形成しておくことで対向基板と絶縁基板が張り合わせされる時に必然的に張り合わせが行われるため別途張り合わせ行う必要が無くなる。
前記遮光体の少なくとも１つは、ブラックマトリクスからなってもよい。この場合、遮光体を別途形成する必要が無くなる。
前記遮光体の少なくとも１つは、感光性樹脂からなってもよい。これにより、金属膜を用いる遮光体と比較してエッチング工程が不要となり、フォトリソグラフィー又はインクジェット方式等を用いることで容易に形成が可能となる。
前記遮光体の少なくとも１つは、塗料又は樹脂を用いて形成されていてもよい。これにより、凹凸部の凹部の底にも遮光体が容易に形成できる。
前記塗料又は樹脂は、シリコン樹脂を含んでもよい。これにより、水分の浸透を抑制することができる。
前記遮光体の少なくとも１つは、黒色顔料を含み、前記黒色顔料は、カーボンブラック、グラファイト、酸化銅、二酸化マンガン、アニリンブラック、ペリレンブラック、チタンブラック、シアニンブラック、活性炭、フェライト、マグネタイト、酸化クロム、酸化鉄、二硫化モリブデン、クロム錯体、複合酸化物系黒色色素、アントラキノン系有機黒色色素からなる群から選ばれる少なくとも１つを含んでもよい。これにより、遮光体の透過率を低下させることが可能となる。
前記遮光体の少なくとも１つは、電子部品、配線ケーブル又は電子部品搭載基板からなってもよい。この場合、従来から必要であった構成要素を遮光体として利用することができる。
前記遮光体の少なくとも１つは、前記絶縁基板の上側及び下側の少なくとも一方の領域のうち前記記憶保持部が形成されている領域を覆う枠からなってもよい。前記遮光体の少なくとも１つは、バックライトモジュールの発光部品又は導光部品を囲む枠からなってもよい。このように、枠をメモリの上または下に配置できるように装着することにより、枠をメモリに対する遮光体とすることができる。
前記不揮発性メモリは、外装内に収容され、前記遮光体の少なくとも１つは、前記外装からなってもよい。このように、外装をメモリの上または下に位置できるように装着することにより、外装をメモリに対する遮光体とすることができる。
前記遮光体の少なくとも１つは、複数の遮光体が重なった構造を有してもよい。このように、複数の遮光体が重なった構造とすることで、遮光効果を大きくすることができる。
前記絶縁基板上にＴＦＴをさらに備えてもよい。これにより、半導体装置を構成するメモリと、表示装置を構成するＴＦＴを同時に形成することが可能となりコストダウンできる。
本発明は、上記記載の半導体装置を備える表示装置（液晶ディスプレイ、有機ＥＬディスプレイ等）も提供する。
上記表示装置は、ガンマ補正値又は対向基板の電極の電圧補正値を前記不揮発性メモリに記憶させてもよい。これにより、外付けの記憶装置に記憶していたデータを表示装置を構成する基板内で記憶することが可能となる。このため、外付けの記憶装置の部品点数を減らすこと可能となる。
本発明は、上記記載の表示装置を備える携帯機器（ノート型パソコン、携帯電話、携帯情報端末等）も提供する。これにより、外付けの記憶装置の部品点数を減らした表示装置を用いてノート型パソコンまたは携帯電話または携帯情報端末を構成することで薄型や軽量化することが可能となる。
ここで示した種々の実施形態等は、互いに組み合わせることができる。
以下，本発明の一実施形態を図面を用いて説明する。図面や以下の記述中で示す内容は，例示であって，本発明の範囲は，図面や以下の記述中で示すものに限定されない。
１．第１実施形態
図１を用いて本発明の第１実施形態の半導体装置１について説明する。図１は、本実施形態の半導体装置１の構成を示す断面図である。
本実施形態の半導体装置１は、絶縁基板３と、絶縁基板３上に形成され且つ記憶保持部４を有する不揮発性メモリ５と、記憶保持部４の上側及び下側の少なくとも一方に記憶保持部４を覆う遮光体を備え、前記遮光体の少なくとも１つは、（前記記憶保持部からの前記遮光体のはみ出し長）／（前記遮光体と前記記憶保持部の間の距離）で定義されるはみ出し度が０．１以上となるように設けられる。
本実施形態では、遮光体は、記憶保持部４の上側及び下側にそれぞれ設けられている。以下、記憶保持部４の上側の遮光体を上側遮光体７と呼び、記憶保持部４の下側の遮光体を下側遮光体９と呼ぶ。なお、上側遮光体７と下側遮光体９の一方は、省略可能である。
本実施形態では、遮光体７、９は、どちらも、はみ出し度が０．１以上となるように設けられているが、遮光体７、９のどちらか一方は、はみ出し度が０．１より小さくてもよい。
以下、各構成について説明する。
１−１．絶縁基板
絶縁基板３は、絶縁性を有する基板であり、透明であることが好ましい。絶縁基板３が透明である場合、絶縁基板を表示ディスプレイを構成する基板とする場合に、光を透過させることが可能でその透過した光を用いて画像を表示することが出来るからである。しかしながら、絶縁基板３が透明である場合は、光を透過させたくない領域を遮光する必要性も大きくなる。また、液晶パネルモジュールでは、バックライトモジュールからの光を透過させることができるからである。絶縁基板３は、例えば、ガラス基板や、アクリルやポリカーボネート樹脂、ポリスルフォン樹脂、ポリメチルペンテン樹脂、ポリアリレート樹脂、ポリイミド樹脂、フェノール樹脂等のプラスティック基板からなる。また、所望の領域の絶縁基板３を不透明にして、絶縁基板３を下側遮光体としてもよい。
１−２．不揮発性メモリ
絶縁基板３上に不揮発性メモリ５が形成されている。メモリ５は、記憶保持部４を有している。メモリ５は、図１の例では、絶縁基板３上に半導体層６と、記憶保持部４及びゲート電極１２をこの順に備える。半導体層６には、ゲート電極１２の直下にチャネル領域と、その両側にソース・ドレイン領域が形成されている。メモリ５は、ＭＯＮＯＳ型メモリであり記憶保持部４がシリコン窒化膜をシリコン酸化膜で挟持された３層からなる構造になっている。
メモリ５は、記憶保持部４を有するものであれば、その構成は特に限定されず、図２に示すようにゲート電極１２と記憶保持部４とが空間的に分離された構成のものであってもよい。図２の構成では、メモリ５は、絶縁基板３上に半導体層６、ゲート絶縁膜１４、ゲート電極１２、配線部または下部電極部１６、記憶保持部４、配線部または上部電極部１７を有する。半導体層６には、ゲート電極１２の直下にチャネル領域と、その両側にソース・ドレイン領域が形成されており、ソース又はドレイン領域が配線部１６に電気的に接続されている。後述するＦｅＲＡＭ，ＰＲＡＭ，ＲＲＡＭ及びＭＲＡＭは、一般に、図２の構造になる。何れの構造の場合であっても、記憶保持部４に光が照射されると記憶情報喪失等の問題が起こる場合があるので、遮光体７，９で覆う必要がある。また、遮光体７と配線部または上部電極部１７の間には、図示していないが、絶縁膜を形成するのが良い。この絶縁膜を形成することで、絶縁膜上に配線を形成することが可能となり、設計の自由度が増す。さらに、その配線上にさらに絶縁膜を形成し保護膜とすることでメモリやその他絶縁基板上に形成された物を保護することが可能となる。
本発明において、不揮発性メモリ５とは、ＤＲＡＭより記憶情報の保持時間が長いものであり、記憶情報を１時間以上保持できるものを意味する。記憶情報の保持時間は、好ましくは、１日以上、１週間以上、１ヶ月以上、１年以上、又は１０年以上である。記憶情報の保持時間は、１０年以上が理想的であるが、用途によって１年未満でも問題がない場合もあり、更には、１日や１時間程度の保持能力であっても、追加書込みなどのリフレッシュ動作を必要に応じておこなうことで長期の保持が可能となる。
メモリ５の種類は、特に限定されず、電荷保持型のメモリ、強誘電体を利用したメモリ（例：ＦｅＲＡＭ）、磁性体を利用したメモリ（例：ＭＲＡＭ）、抵抗値を保持情報として扱うメモリ（例：ＰＲＡＭ，ＲＲＡＭ）、カーボンナノチューブを用いたメモリ等の何れであってもよい。何れの種類のメモリであっても、光が照射されることによって記憶情報が失われたり、ノイズ電流などにより記憶情報の正常な読み出しができなかったりする等の問題が起こる場合があるからである。
メモリ５は、電荷保持型のメモリであることが好ましい。電荷保持型のメモリは、光の照射によって記憶情報が失われたり、ノイズ電流などにより記憶情報の正常な読み出しができなかったりする等の問題が特に起きやすいので、遮光体７，９によって光を遮ることのメリットが特に大きいからである。電荷保持型の不揮発性メモリとしては、フローティングゲートを電荷蓄積層とするＥＰＲＯＭ又はＥＥＰＲＯＭ又はフラッシュメモリ、シリコン窒化膜を電化保持膜とするＭＯＮＯＳ又はＳＯＮＯＳ、シリコン又は金属等の粒子に電荷を保持するナノドットメモリ等が挙げられる。
１−３．上側遮光体及び下側遮光体
上側遮光体７及び下側遮光体９は、それぞれ、記憶保持部４の上側及び下側をそれぞれ覆う。上側遮光体７は、例えば、室内証明灯や太陽光等を遮り、下側遮光体９は、例えば、バックライトモジュールからの光を遮る。これは、メモリ５を部品として用いた時の一例であり、製品設計段階で部品の取り付け向きが裏表逆（逆さま）になることもある。このため、太陽光がメモリ５の下から照射されることも、バックライトが上から照射されることもある。
遮光体７，９の少なくとも一方は、（記憶保持部４からの遮光体７，９のはみ出し長Ｌ）／（遮光体７，９と記憶保持部４の間の距離Ｈ）で定義されるはみ出し度が０．１以上となるように設けられている。遮光体７，９の少なくとも一方をこのように設けることによって遮光体７，９を設けることの効果が格段に向上することが実験的に確認された。はみ出し度は、基本的に大きい方が好ましく制限は無いが、コンパクト化、軽量化、侠額縁化等を考慮すると、１００以下が好ましい。はみ出し度は、例えば、０．１〜１００００であり、具体的には、例えば、０．１，０．５，１，２，３，４，５，１０，５０，１００、１０００，１００００である。はみ出し度は、ここで例示した数値の何れか２つの間の範囲内であってもよい。なお、図１の下側遮光体９や図２の上側遮光体７のように記憶保持部４の右側と左側で遮光体７，９のはみ出し度が異なる場合は、小さい方の値が本発明の「はみ出し度」に相当する。
遮光体７，９は、記憶保持部４に照射される光の強度を減衰させることができるものであればその構成は特に限定されない。遮光体７，９は、波長が３００〜７００ｎｍの光の透過率の平均値は、５０％以下のものが好ましく、さらに好ましくは、４０％以下、３０％以下、２０％以下、１０％以下、５％以下、１％以下又は０．１％以下である。最も好ましいのは、０．０１％以下の透過率である。強い光が照射される環境において、より効率的に遮光できるためである。
遮光体７，９は、好ましくは、遮光材料を含む。遮光材料は、例えば黒色顔料であり、黒色顔料は、例えば、カーボンブラック（ファーネスブラック、チャンネルブラック、アセチレンブラック、サーマルブラック、ランプブラックなど）、グラファイト、酸化銅、二酸化マンガン、アニリンブラック、ペリレンブラック、チタンブラック、シアニンブラック、活性炭、フェライト（非磁性フェライト、磁性フェライトなど）、マグネタイト、酸化クロム、酸化鉄、二硫化モリブデン、クロム錯体、複合酸化物系黒色色素、アントラキノン系有機黒色色素から選ばれる群の少なくとも１つからなる。
また、遮光材料は、金属粒子または金属膜であってもよい。金属粒子または金属膜は、例えば、例えば、リチウム、ナトリウム、カリウム、ルビジウム、セシウム等の周期表１族元素；マグネシウム、カルシウム、ストロンチウム、バリウム等の周期表２族元素；スカンジウム、イットリウム、ランタノイド元素（ランタン、セリウムなど）、アクチノイド元素（アクチニウムなど）等の周期表３族元素；チタン、ジルコニウム、ハフニウム等の周期表４族元素；バナジウム、ニオブ、タンタル等の周期表５族元素；クロム、モリブデン、タングステン等の周期表６族元素；マンガン、テクネチウム、レニウム等の周期表７族元素；鉄、ルテニウム、オスミウム等の周期表８族元素；コバルト、ロジウム、イリジウム等の周期表９族元素；ニッケル、パラジウム、白金等の周期表１０族元素；銅、銀、金等の周期表１１族元素；亜鉛、カドミウム、水銀等の周期表１２族元素；アルミニウム、ガリウム、インジウム、タリウム等の周期表１３族元素；スズ、鉛等の周期表１４族元素；アンチモン、ビスマス等の周期表１５族元素などが挙げられる。一方、合金としては、例えば、ステンレス、銅−ニッケル合金、真ちゅう、ニッケル−クロム合金、鉄−ニッケル合金、亜鉛−ニッケル合金、金−銅合金、スズ−鉛合金、銀−スズ−鉛合金、ニッケル−クロム−鉄合金、銅−マンガン−ニッケル合金、ニッケル−マンガン−鉄合金などからなる。
遮光体７，９の厚さは、特に限定されないが、３ｎｍ〜１ｍｍ以下が好ましい。この場合、十分な遮光性を確保しつつ半導体装置の厚さの増大を抑えることができるからである。遮光体７，９の厚さは、例えば、３ｎｍ、５ｎｍ、１０ｎｍ、２０ｎｍ、５０ｎｍ、１００ｎｍ、１μｍ、５μｍ、１０μｍ、５０μｍ、０．１ｍｍ、０．２ｍｍ、０．３ｍｍ、０．４ｍｍ、０．５ｍｍ、０．６ｍｍ、０．７ｍｍ、０．８ｍｍ、０．９ｍｍ、１ｍｍである。遮光体７，９の厚さは、ここで例示した数値の何れか２つの間の範囲内であってもよい。遮光体７，９の厚さは、互いに同じであっても異なっていてもよい。
遮光体７，９の形成方法は、特に限定されず、テープ又はシート（以下、「テープ等」と呼ぶ。）を貼る方法、遮光材料を含む塗料又は樹脂を塗布する方法等種々のものが挙げられる。遮光体７，９の形成方法は、互いに同じであっても異なっていてもよい。例えば、遮光体７，９の一方をテープ等を貼る方法で形成し、他方を別の方法で形成してもよい。
また、遮光体７，９は、表示パネルモジュールに形成してもよく、表示パネルモジュールの外側に形成してもよい。
表示パネルモジュールとは、記憶保持部４が形成されている絶縁基板、絶縁基板に貼り合せる対向基板、バックライトモジュール、絶縁基板を保護する枠、電子部品、配線ケーブルにより構成されるモジュールのことを示す。
表示パネルモジュールに形成された遮光体とは、例えば、表示パネルモジュールを構成する部品に接触して形成された遮光体、表示パネルモジュールを構成する部品の何れか２つの間に（例えば、バックライトモジュールと絶縁基板の間や、絶縁基板と対向基板の間に）挟まれるように形成された遮光体、表示パネルモジュールを構成する部品自体からなる遮光体を意味する。表示パネルモジュールに遮光体を形成した場合、記憶保持部４に比較的近い位置で記憶保持部４の遮光ができる為、光の回り込みを少なく出来る効果があり効率的な遮光が出来る。
表示パネルモジュールの外側に形成された遮光体とは、例えば、表示パネルモジュールを固定する部品や機器の外装からなる遮光体を意味する。この場合、新たな部品を別途追加することなく部品や外装そのもので遮光できるため製造コストを抑えることが出来る。
また、表示パネルモジュールに形成された遮光体と、表示パネルモジュールの外側に形成された遮光体の両方を設けることも可能である。この場合、より効果的な遮光効果を得ることが出来る。
（１）遮光体がテープ等からなる場合
ここで、遮光体７，９がテープ等からなる場合について詳しく説明する。
遮光体７，９がテープ等からなる場合、高価な真空装置や露光装置を必要とせずに遮光体７，９を形成することができ、形成が安価で容易である。遮光体を形成する方法としては、ＣＶＤ装置やスパッタ装置の真空装置やステッパー等の露光装置を用いて形成する方法が有る。しかしこれらの方法では、装置が高価であるため遮光体を形成する為にコストが高くなりすぎる。しかし、粘着テープ等を貼ることで遮光体を形成する場合には高価な装置を必要としないため安価で且つ容易に遮光体を形成することができる。
ここで、図３（ａ）〜（ｅ）を用いて、テープ等からなる遮光体７，９の構成について説明する。遮光体７，９は、それぞれ、図３（ａ）〜（ｅ）の何れの構成のものであってもよい。また、遮光体７，９の構成は、互いに同じであっても異なっていてもよい。図３（ａ）〜（ｃ）は、両面接着タイプであり、図３（ｄ）〜（ｅ）は、片面接着タイプである。
図３（ａ）の構成では、遮光体７，９は、黒色着色層１８ａとその両面に設けられた第１粘着層１８ｂと第２粘着層１８ｃとで構成される。
図３（ｂ）の構成では、黒色着色層１８ａと第１粘着層１８ｂの間に白色着色層１８ｄが設けられている。このような構成のテープ等は、バックライトモジュールと絶縁基板３との間に配置される下側遮光体９として好適に用いられる。このようなテープ等を黒色着色層１８ａが絶縁基板３側になり、白色着色層１８ｄがバックライトモジュール側になるように配置することによって、バックライトモジュールの光は白色着色層１８ｄで跳ね返り余分な光吸収が減り輝度が向上する。メモリ５側には黒色着色層１８ａが設けられることで回折光が回りこんできた際に不要な回折光を吸収しメモリ５の記憶保持部４に光が当ることを抑制できる。
図３（ｃ）の構成では、黒色着色層１８ａと白色着色層１８ｄの間に金属層１８ｅを有する。金属層１８ｅは、例えば、アルミニウムからなる。金属層１８ｅは、一般に遮光性が高いので、全体の厚さを薄くすることができる。
図３（ｄ）の構成は、図３（ａ）の構成から第２粘着層１８ｃを除いたものであり、図３（ｅ）の構成は、図３（ｃ）の構成から第２粘着層１８ｃと白色着色層１８ｄを除いたものである。
黒色着色層１８ａは、一例では、ポリエチレンやポリエステル等の透明基材を黒色に着色したものである。また、基材自体がもともと黒色に着色されている物を用いてもよい。また、基材の厚みは、１０から５０μｍ程度が望ましい。黒色着色層１８ａには、黒色の顔料が含まれていることが好ましい。また、黒色着色層１８ａの代わりに黒色以外の遮光材料を含む層を設けてもよい。
第１粘着層１８ｂと第２粘着層１８ｃには、例えば、アクリル系粘着剤、ゴム系粘着剤、シリコーン系粘着剤などの各種の粘着剤を特に制限なく使用することができる。粘着層の厚さは、２０μｍ程度がよい。粘着層自体を黒色に着色することで遮光効果を高めることもできる。
黒色着色層３３には、白色の顔料が含まれていることが好ましい。白色顔料の例としては、二酸化チタン、亜鉛華、鉛白などが挙げられる。
また、白色や黒色の定義であるが、色度で表されることができる。色度は色彩色度計により測定したＬ・ａ・ｂのＬで表すことができる。白色は色彩色度計により測定した色度がＬ：８０以上の範囲にあるものを意味し、黒色は色彩色度計により測定した色度がＬ：４０以下の範囲にあるものを意味する。
（２）遮光体が遮光材料を含む塗料又は樹脂を塗布する方法で形成される場合
遮光体７，９は、例えば、遮光材料を含む塗料又は樹脂を塗布する方法で形成してもよい。
遮光体７，９の形成に用いる塗料は、例えば、溶剤に上記の遮光材料（例えば、カーボンブラック）を混ぜたものである。遮光材料の含有量は，例えば、０．１〜１０重量％である。遮光材料の含有量は，具体的には例えば、０．１，０．５，１，５，１０重量％である。遮光材料の含有量は，ここで例示した数値の何れか２つの間の範囲内であってもよい。遮光体７，９は、メモリ５にスプレイ式ノズルを近接させて上記塗料を吹付け塗布することによって形成することができる。塗料は、吹付け直後は液状であるため、段差の下の角部や凹部の底部にまで入り込み、その後に乾燥し遮光体７，９になる。このため、段差の下の角部や凹部に塗料を入れることが可能になるため、段差の下の角部や凹部に容易に遮光体を形成することが可能となる。塗布方法としては、インクジェット法や刷毛で塗布する方法などが挙げられる。
また、遮光体７，９の形成に用いる樹脂は、例えば、樹脂（例:シリコン樹脂）に上記の遮光材料（例えば、黒色顔料（例：カーボンブラック））と溶剤を混ぜたものである。遮光材料の含有量は，例えば、０．１〜３０重量％である。遮光材料の含有量は，具体的には例えば、０．１，０．５，１，５，１０，２０，３０重量％である。遮光材料の含有量は，ここで例示した数値の何れか２つの間の範囲内であってもよい。樹脂で遮光体を形成することの効果としては、形成した遮光体７，９が樹脂を含むため外部の圧力からメモリ５を保護する効果や、耐薬品性を高める効果や、耐湿性や耐水性を向上させる効果がある。また、塗料と同じように最初は液状である為、段差の下の角部や凹部に容易に遮光体を形成することが可能である。これら遮光体７，９となる樹脂パターンの形成方法としては、針状ノズルから射出しメモリ部に樹脂を盛る方法やインクジョット法や刷毛で塗る方法やスプレイ式ノズルで吹き付けする方法などが挙げられる。樹脂の種類としては、可塑性ポリマー（ポリアミド樹脂、ポリイミド樹脂、ウレタン樹脂、シリコン樹脂、フェノキシ樹脂等）熱硬化タイプ（エポキシ樹脂系、フェノール樹脂、ポリイミド樹脂、シリコン樹脂）その他にアクリル樹脂などが挙げられる。また、樹脂には、必要に応じてカップリング剤、希釈剤、難燃剤、消泡剤、硬化剤、バインダーポリマー、顔料又はフィラーが添加されていてもよい。上記塗料又は樹脂は、シリコン樹脂を含むことが好ましい。これにより、水分の浸透を抑制することができる。
また、遮光体７、９の形成において５０μｍ以下の遮光体を形成する為には、ＣＶＤ(Chemical Vapor Deposition)法やスパッタ法をもちいて遮光体を成膜する方法がある。特に１０ｎｍ以下の成膜にはＣＶＤ法による成膜が適している。また５０μｍ以下の遮光体を形成する為には、上記金属膜を用いることで容易に低い透過率を得ることが出来る。なかでもアルミニウムが最適である。このアルミニウムを用いて薄膜の遮光体を形成し透過率の測定を行った。成膜方法は、ジメチルアルミニウムハイドライド（ＤＭＡＨ）と水素の混合ガスを用いたＣＶＤ法を用いた。膜厚は、０ｎｍ（成膜無し）から３ｎｍ、５ｎｍ、１０ｎｍ、２０ｎｍ、５０ｎｍ、１００ｎｍのそれぞれ厚さになるように成膜時間を調整しサンプルを作成した。透過率は、分光光度計を用いて波長３００ｎｍ〜８００ｎｍの透過率の平均値測定を行った。その結果を示したものが図２１である。この結果から分かるように、３ｎｍであっても透過率を５０％にまで抑えることが出来ている。したがって、遮光の効果を得ることが出来た。また１０ｎｍ以上厚くすることでより効果的に遮光効果（透過率２０％以下）を得ることが出来たため、さらに効果的な遮光が出来たと言える。さらに、５０ｎｍ以上厚くすることで遮光効果をさらに大きくすることが出来て、透過率はほぼ０％になるため最も効果的な遮光効果を発揮することが出来る。
以上、遮光体の材料や製造方法については、様々であるが材料や製造方法に特に限定はなく、目的の遮光効果を得る物であれはよい。
２．第２実施形態
図４（ａ）〜（ｃ）を用いて本発明の一実施形態の表示装置（液晶パネルモジュール）について説明する。図４（ａ）及び（ｂ）は、それぞれ、平面図及び裏面図であり、図４（ｃ）は、図４（ａ）中のＩ−Ｉ断面図である。図４（ｂ）では、図示の便宜上、バックライトモジュール１１を省略している。
本実施形態の表示装置は、第１実施形態の半導体装置１を有している。絶縁基板３の下側にバックライトモジュール１１が配置されており、下側遮光体９は、絶縁基板３とバックライトモジュール１１との間に配置されている。絶縁基板３の上側には、絶縁基板３に対向する対向基板１３が配置されている。
以下、各構成要素について説明する。
２−１．絶縁基板
絶縁基板３上にはＴＦＴ（図示せず）がアレイ状に形成されている。絶縁基板３上のＴＦＴには、画素の表示信号を送受信するための配線ケーブル（例：フレキシブルプリント基板（ＦＰＣ）・フレキシブルフラットケーブル（ＦＦＣ）等）１５が電気的に接続されている。本実施形態では、絶縁基板３上にメモリ（ＭＯＮＯＳ）５とＴＦＴが形成されている。どちらも絶縁基板３上の薄い半導体層を利用して形成されている。メモリ５は、記憶保持部４を有する点でＴＦＴと異なっている。メモリ５は、一般に、通常ＴＦＴと同じ工場で製造可能である。従って、絶縁基板３上にＴＦＴを形成した後にメモリを後付けする必要がなく、コストダウン及びコンパクト化が容易になる。
２−２．バックライトモジュール
バックライトモジュール１１は、絶縁基板３の下側に配置されている。バックライトモジュール１１は、一例では、光を放出する光源（冷陰極管などの線光源や，発光ダイオード（ＬＥＤ）など点光源）と、前記光源からの光を面光源へと変換する導光板とを備える。
２−３．対向基板
対向基板１３は、絶縁基板３と対向基板１３との間に挟持された液晶全体に電圧を印加するための基板である。また、対向基板１３にＲＧＢカラーフィルターを形成しカラーフィルター基板としてもよい。本実施形態では、対向基板１３は、メモリ５の上方に位置しないように配置されている。
本実施形態では、絶縁基板３が下側で、絶縁基板３の上側に対向基板１３を貼り合せる方法を取り、バックライトを絶縁基板３側から照射する構造とした。しかし、絶縁基板３を上側にし対向基板１３を下側にして、対向基板１３側からバックライトを照射してもよい。これらは、設計によって自由に変えることが出来る為、どちらの基板が上になるか制限は無い。したがって、メモリについても絶縁基板ごと上下逆さまで使用することも可能であり、絶縁基板に上下の向きにも制限は無い。したがって、以下で述べる上側及び下側については上下逆さま（上下が反対）になっても同様に実施可能であり、実施の効果においても同じ効果を得ることが出来る。
２−４．上側遮光体及び下側遮光体
一例では、上側遮光体７は、図３（ｄ）又は（ｅ）のような片面接着テープ等である。上側遮光体７は、メモリ５の記憶保持部４を覆うように絶縁基板３に貼り付けられる。この際、上側遮光体７は、配線ケーブル１５の上からメモリ５の上まで連続的に延びるように貼り付けることが好ましい。これによって、配線ケーブル１５の剥がれを抑制することができる。なお、遮光材料を含む塗料又は樹脂を塗布して上側遮光体７を形成する場合でも上側遮光体７がメモリ５の記憶保持部４の上方の領域から配線ケーブル１５の領域にまで連続的に延びるように上側遮光体７を形成してもよい。この場合でも配線ケーブル１５の剥がれを抑制することができる。
また、絶縁基板３を保護するための枠（絶縁基板３の上側の領域のうち記憶保持部４が形成されている領域を覆っている。）が設けられている場合には、この枠と絶縁基板３との間に図３（ａ）〜（ｃ）のような両面接着テープ等からなる上側遮光体７を配置して、上記枠と絶縁基板３を接着することが好ましい。この場合、上側遮光体７は、接着と遮光の両方の役割を担うことができる。
また、一例では、下側遮光体９は、図３（ａ）〜（ｃ）のような両面接着テープ等からなる。この場合、バックライトモジュール１１と絶縁基板３の間に下側遮光体９を配置することにより、バックライトモジュール１１と絶縁基板３とを接着することができる。この場合、下側遮光体９は、接着と遮光の両方の役割を担うことができる。
本実施形態では、遮光体７、９の厚さを１ｍｍ以下にする必要性が特に高い。理由は、以下の通りである。近年電子機器は、薄型軽量化が進み薄型化された電子部品の要求が高い。このため、遮光体においても可能な限り薄く形成する必要がある。不揮発性メモリ周辺部のＩＣチップや配線ケーブル等の電子部品等の厚さを考慮すると１ｍｍ以下の遮光体にする必要がある。したがって、遮光体の厚さの１ｍｍ以下にすることにより、遮光体を形成したことによる機器全体の厚さ増加を抑制することができる。
厚さが１ｍｍ以下が好ましい理由を図４（ｃ）の場合を例に挙げて説明する。一般に、ＴＦＴが形成された絶縁基板３や対向基板１３の厚さは、０．７ｍｍ前後である。それに液晶ディスプレイパネル場合には、変更フィルムや光学補償フィルム等の光学フィルムを貼り付ける（図示無し）。このため、厚さが約１ｍｍ近くになる。すなわち、対向基板３の段差が約１ｍｍできる。このため片面粘着テープ又はシートはそれ以下（１ｍｍ以下）の厚さでないと粘着テープ部が対向基板より上側に突き出る形となりパネル薄型化を阻害する。今後は、さらに薄型化が進むことが予測されるので１ｍｍより薄くするしかない。
また、今回は対向基板（光学フィルムを含めた）の厚みを例に挙げてテープやシートの１ｍｍ以下の薄型化を示したがメモリ５が有る領域に様々な電子部品を搭載する研究開発も盛んである。それらの電子部品と共に同一テープ又はシートを貼り付ける場合においてはその電子部品の大きさ高さ等の問題もあり、その大きさ高さにあわせてテープ又はシートをさらに薄型化する必要がでる。たとえば対向基板の段差が１ｍｍであったとしても電子部品の高さが０．９ｍｍであった場合にはテープ又はシートを０．１ｍｍ以下に抑える必要がある。このように、テープ又はシートは、周りの部品環境に応じて薄膜化する必要がある。
また、図５に示すように絶縁基板３上に電子部品３７が設けられている場合には、上側遮光体７は、メモリ５の記憶保持部４の上方の領域から電子部品３７の領域にまで連続的に延びて配置されることが好ましい。この場合、電子部品３７の静電気による破壊の抑制や遮光の効果を得ることができる。電子部品３７は、例えば、ＩＣチップであり、パッケージ（例:モールドパッケージ、セラミックパッケージ）がされているものとされていないものがある。パッケージされていない電子部品３７では、特に遮光の必要性が大きく、本発明を適用するメリットが大きい。
３．第３実施形態
図６及び図７を用いて本発明の第３実施形態の表示装置について説明する。図６及び図７は、それぞれ、図４（ａ）に対応する平面図である。
本実施形態の表示装置は、第２実施形態の表示装置に類似しているが、遮光体７，９の少なくとも一方は、電子部品、配線ケーブル又は電子部品搭載基板からなる点が異なっている。図６は、上側遮光体７が電子部品からなる場合の例を示し，図７は、上側遮光体７が配線ケーブルからなる場合の例を示している。
図６の電子部品は、一例では、パネルの表示画素ＴＦＴのゲートドライバーであるシリコンのＩＣチップである。図６では、電子部品からなる上側遮光体７がメモリ５の記憶保持部４の上方に配置されているので、上側の光がメモリ５の記憶保持部４に直接照射されることが無い。なお、電子部品からなる上側遮光体７は、例えば、異方性導電フィルム（ＡＣＦ）で絶縁基板３に取り付けられ、絶縁基板３上のＴＦＴに電気的接続される。電子部品からなる上側遮光体７は、半田付けによって絶縁基板３に取り付けてもよい。また、電子部品は、ＩＣチップにおいてもゲートドライバーにとらわれずソースドライバーやその他ＩＣチップの用途は何でもかまわない。またシリコンで作られたＩＣチップに係わらず絶縁基板に取り付け可能な電子部品であれば実施可能である。また、電子部品をポリイミドのボード上に複数形成した物を絶縁基板３に装着するといった方法でも実施可能である。
図７の配線ケーブルは、一例では、フレキシブルプリント基板（ＦＰＣ）であり絶縁基板３上のＴＦＴと電気的に接続されている。図７では、配線ケーブルからなる上側遮光体７がメモリ５の記憶保持部４の上方まで覆うように配置されているので、上側の光がメモリ５の記憶保持部４に直接照射されることが無い。
なお、ＦＰＣケーブルは薄いポリイミドなどで形成される場合が多いため透過率を数％以下に抑えることが困難な場合が多い。このため、ポリイミド中に上記の遮光材料を含ませてもよい。また、ＦＰＣ上の導電性のある配線部には銅などがもちいられるため、メモリ５の記憶保持部４の上方にこの銅膜が配置されるようにＦＰＣを配置または銅膜パターンを形成してもよい。また、フレキシブルプリント基板（ＦＰＣ）に拘らず、フレキシブルフラットケーブル（ＦＦＣ）等の他の配線ケーブルでもよい。
４．第４実施形態
図８（ａ）、（ｂ）を用いて本発明の第４実施形態の表示装置について説明する。図８（ａ）は、図４（ａ）に対応する平面図であり、図８（ｂ）は、図８（ａ）中のＩ−Ｉ断面図である。また、図８(a)について、遮光体７は対向基板１３の下面に設置しているが、平面図での位置関係を示す上で透かして下の遮光体も図示している。
本実施形態の表示装置は、第２実施形態の表示装置に類似しているが、対向基板１３がメモリ５の上方の領域にまで延びており且つ対向基板１３上に上側遮光体７が形成されている点が主に行っている。上側遮光体７は、例えば、画素若しくはこれを構成するドット４０又は画素若しくはこれを構成するドット４０の集合体を取り囲む枠であるブラックマトリクスからなる。
本実施形態の構成では、対向基板１３上に予め上側遮光体７を形成し、その後、対向基板１３の上側（ブラックマトリクスを形成した面）と絶縁基板３の上側（メモリやTFTを形成した面）とを貼り合せることによって、メモリ５の記憶保持部４上方に上側遮光体７を配置することができる。
また、上側遮光体７がブラックマトリクスからなる場合、上側遮光体７は、遮光とコントラスト向上の両方の機能を有する。
また、ブラックマトリクスの形成方法においてもフォトリソグラフィー工程とエッチング工程を用いて加工する方法があるが、コストダウンの観点からも感光性樹脂を用いたブラックマトリクスの作成が好ましい。
５．第５実施形態
図９を用いて本発明の第５実施形態の表示装置について説明する。図９は、図４（ａ）に対応する平面図である。
本実施形態の表示装置は、第２実施形態の表示装置に類似しているが、上側遮光体７が絶縁基板３の上側の領域のうち記憶保持部４が形成されている領域を覆う枠からなる点が異なっている。
上記の枠は、例えば、絶縁基板３と対向基板１３から形成された表示パネルを保護する枠であり、一般に、ベゼルと呼ばれる。ベゼルからなる上側遮光体７を記憶保持部４の上方に配置することにより、上側からの光が記憶保持部４に直接照射されることを防ぐことができる。
一般に、ベゼルはステンレス合金によって形成されていて、厚みが例えば０．１ｍｍ程度ある。このため強度が強く、保護するための枠としての役割を果たせる。また、ステンレス合金で厚みが０．１ｍｍもあれば透過率は約０％ととなり十分な遮光効果も得られる。これらのベゼルは、アルミニウムやチタンなどの合金でも可能である。また樹脂・プラスティックにおいても可能であるが遮光体とするため透過率を調整する為黒色の顔料を用いるとよい。
６．第６実施形態
図１０を用いて本発明の第６実施形態の表示装置について説明する。図１０は、図４（ａ）に対応する平面図である。図１０では、図示の便宜上、メモリ５とバックライトモジュール１１のみを示した。
本実施形態の表示装置は、第２実施形態の表示装置に類似しているが、下側遮光体９が光源４１及び導光板４３を囲む枠からなる点が異なっている。
バックライトモジュール１１は、光を放出する光源（冷陰極管などの線光源や，発光ダイオード（ＬＥＤ）など点光源）４１と、光源４１からの光を面光源へと変換する導光板４３とを備える。また、光源４１と導光板４３は、下側遮光体９からなる枠で囲まれている。つまり、光源４１と導光板４３からの光は、下側遮光体９で遮られてメモリ５の記憶保持部４に直接照射されない。光源４１及び導光板４３を囲む枠は、下フレームとも呼ぶこともある。
７．第７実施形態
図１１を用いて本発明の第７実施形態の携帯電話について説明する。図１１では、上記実施形態で示した表示装置の表示部４５以外の部分が携帯電話の外装で覆われている。メモリ５は、外装で覆われた部分に配置されているので，携帯電話の外装が遮光体７，９の少なくとも一方として機能する。
携帯電話の外装であるが、プラスティックなどの樹脂でつくるのがよいが遮光の面や強度の面からも０．３ｍｍ以上の厚みを有することが望ましい。また、色についても着色の濃いものを使うのがよい。
また、本実施は携帯電話を例にあげたがＰＤＡをはじめとする端末情報機器やパソコンモニターや液晶テレビ等の表示機器やカーステレオ・カーナビゲーションシステム等で何れであっても実施可能である。
８．第８実施形態
本発明の第８実施形態は、第１実施形態で示したような半導体装置１を液晶表示装置に用いたものである。
液晶表示装置は、一対の基板間に液晶を挟んで構成され、図１２（ａ）に示すように一方の基板に走査線５１２と信号線５１３が形成され、この走査線５１２と信号線５１３で囲まれた領域を１画素とし、この１画素に対応する画素電極を選択的に駆動する駆動回路が備えられる。各画素電極は、他方の基板に形成された対向電極との間に液晶を介在させて対向し、選択的に１画素を駆動する。
第８実施形態は、液晶表示装置のパネル基板上に、第１実施形態で示した半導体装置１を形成したことを特徴とする。この場合に本発明の半導体装置１は、液晶表示装置の対向電極に電圧を印加する電圧発生回路に提供する画像情報を蓄積する素子として利用される。
より具体的には、図１２（ｂ）に示すように、画素ＴＦＴ５１１のゲート電極には走査線５１２が接続され、画素ＴＦＴ５１１の一方の拡散層領域には信号線５１３が接続され、他方の拡散層領域には画素電極５１４が接続されている。画素電極５１４は、液晶５１６を介して、パネル共通の対向電極５１５と対向している。対向電極５１５には、電圧発生回路５２２が発生する所定の電圧が印加される。電圧発生回路５２２が発生する電圧は、本発明の半導体装置１を備えたメモリ部５２１に記憶された画像情報を基に決定される。
電圧発生回路５２２で発生する電圧は、画面のちらつきを抑えるために対向電極５１５に印加されるが、この電圧値はパネル毎に調整すべきものである。この電圧調整はパネルに外付けされた可変抵抗器を調節して行なうのが一般的である。本発明の第１実施形態の半導体装置１を備えることにより、外付け部品自体のコスト、外付け部品の取り付けコストを削減することができる。また、調整の自動化が容易となるので、検査コストを削減することができる。更には、本発明の半導体装置１はゲート絶縁膜の構造が単純で必要な工程数が少ないので、コスト削減にとって有利である。
９．第９実施形態
本発明の第９実施形態は、上記第１実施形態で示したような半導体装置１を備えた表示装置である。表示装置としては、液晶パネルや有機ＥＬパネルなどが挙げられる。
この表示装置は、前記パネル基板上に、デジタル情報が入力され、該デジタル情報により定められる電圧を前記対向電極に出力する電圧出力回路およびデジタルの階調データをアナログの階調信号に変換するＤＡコンバータを更に備え、上記第１実施形態の半導体装置１に前記デジタルの階調データとアナログの階調信号の電圧との相関を規定するデータを記憶することを特徴とする。
より具体的には、図１３に示すように、表示装置６１には表示データ発生回路６１３が備えられ、デジタル信号である表示データをＤＡコンバータ６１２に送る。ＤＡコンバータ６１２はデジタル信号である表示データをアナログ信号に変換し、出力回路６１４を介して表示部６１５に送る。このとき、表示部に表示される画像の色彩が自然に再現されるように、ＤＡコンバータ６１２においてデジタルの階調データとアナログの階調信号の電圧との相関を調整する必要がある。この相関は、パネル毎に調整すべきものである。デジタルの階調データとアナログの階調信号の電圧との相関は、本発明の半導体装置１を備えたメモリ部６１１に記憶される。
デジタルの階調データとアナログの階調信号の電圧との相関は、パネルに外付けされた不揮発性メモリチップに記憶するのが一般的である。本発明の半導体装置１を備えることにより、外付け部品自体のコスト、外付け部品の取り付けコストを削減することができる。また、調整の自動化が容易となるので、検査コストを削減することができる。更には、本発明の半導体装置１はゲート絶縁膜の構造が単純で必要な工程数が少ないので、コスト削減にとって有利である。
１０．第１０実施形態
本発明の第１０実施形態は、上記第１実施形態で示したような半導体装置１を備えた表示装置を備えた受像機であり、表示装置と、該表示装置のパネル基板上に、画像信号を受信する受信回路と、該受信回路によって受信された画像信号を表示装置に供給する画像信号回路と、該画像新信号を生成するために必要なデータを記憶するため、上記半導体装置１を形成したことを特徴とする。
具体的には、図１４に示すように、受像機７１には、表示装置（液晶表示パネル）７１１、チューナー７１２、スピーカー７１３、制御部７１４、アンテナ端子７１５が備えられている。図１４は無線信号をアンテナで受信する形式を示しているが、有線により信号を受信する場合は、アンテナ端子は、ケーブル接続端子に代わり、チューナーは信号受信部に代わる。表示装置７１１は、本発明の半導体装置１を備えている。この表示装置７１１に備えられた不揮発性メモリには、液晶パネルの対向電極に印加すべき電圧値、デジタルの階調データとアナログの階調信号の電圧との相関などを記憶させることができる。更には、表示装置には暗号化された信号を送り、表示パネルで暗号を解くことにより、情報セキュリティの強化を図ることができるが、この際の暗号の鍵を表示装置に備えられた半導体装置１に記憶させることができる。このような表示装置を備えることにより、低コストで高機能な受像機を実現することができる。
１１．その他
上記記載の通り様々な遮光方法が実施可能である。しかしながら、一つの遮光体では透過率の面から又は、光の回り込みの面から、メモリの性能を維持するための遮光が困難であるばあいに複数の遮光体を形成することもできる。このことにより、目的の遮光効果を示す遮光体を作ることができる。たとえば、樹脂で形成した遮光体のうえにシート又はテープの遮光体を設置するなどがあげられる。組み合わせは、製品化のときの設計上の制約などを配慮して自由に選択することができる。このように、複数の遮光体が重なった構造とすることで、遮光効果を大きくすることができる。
以上の実施形態で示した種々の特徴は，互いに組み合わせることができる。１つの実施形態中に複数の特徴が含まれている場合，そのうちの１又は複数個の特徴を適宜抜き出して，単独で又は組み合わせて，本発明に採用することができる。
１２．効果実証実験
次に、下側遮光体９を設けたことによる効果、下側遮光体９のはみ出し度を０．１以上にしたことによる効果、及び上側遮光体７を設けたことによる効果を実証するための実験について説明する。
１２−１．実験１：下側遮光体を設けたことによる効果について
下側遮光体９を設けたことによる効果について調べる実験を行った。実験には、図１５に示す半導体装置１を用いた。メモリ５は、ＭＯＮＯＳ構造を持つ不揮発性メモリとした。下側遮光体９の透過率は、１７％と５０％にした。また、下側遮光体９を設けないで実験を行い、このときに得られたデータを下側遮光体９の透過率が１００％の場合のデータとした。下側遮光体９の透過率は、下側遮光体９中の遮光材料の含有量を変化させることによって変化させた。
下側遮光体９の透過率は、以下の条件で測定した。
測定装置：日立分光光度計 Ｕ−４１００
開始波長：７００ｎｍ
終了波長：３００ｎｍ
スキャンスピード：３００ｎｍ／ｍｉｎ．
サンプリング間隔：０．５０ｎｍ
スリット：５．００ｎｍ
図１５の半導体装置１に対して下側遮光体９側から１００００カンデラのバックライトからの光を１時間照射したときの規格化閾値変化量を評価した。その結果を図１６に示す。
実験１で用いたバックライトは、ＬＥＤの光源を用いるタイプのもので、そのＬＥＤの光が導光板によって誘導されて面状に広げられる。その広げられた光が、拡散シートによって面状でムラの少ない均一な光に調整される。この拡散シートが導光板の上部に位置している。さらにその上に、レンズフィルムと呼ばれるプリズム状のシートを設置して、光が無駄に周囲に広がらずに、光の向きを正面側へ整えることで正面に光が照射されるシートが設置されている。このことによって、面状でムラが少なく垂直方向の光が多く取り出せる仕組みになっている。これらは、液晶ディスプレイでもちいられる通常のバックライトの仕組みと同じである。
ここで、規格化閾値変化量の意味について以下、説明する。
評価に使用したメモリは、通常のＭＯＮＯＳメモリと同じように電圧を印加することで閾値を変化させて記憶状態を識別している。このため、メモリに光が当ることで記憶状態に値する閾値が変化する。「規格化閾値変化量」とは、電圧印加によって閾値シフトした量を「１」として規格化した値から、光によってどれだけの閾値の戻り（変化）がみられたかを示すものである。例えば、Ｐ型のメモリ素子において、電圧印加前に閾値が−１Ｖで電圧印加後に＋９Ｖになった場合に閾値変化量が１０Ｖになる。この変化量はメモリ素子の特性バラツキにより多少の誤差を生じるため閾値変化量が９．５Ｖであっても１０．５Ｖであっても全て１と規格化する。その規格化された値「１」から、光によって割合で閾値がいくら戻ったかを示すのが、規格化閾値変化量である。
光によって閾値変化するときは＋９Ｖから、電圧印加前の−１Ｖ側（方向）へ戻る。例えば、＋４Ｖに戻った場合は、＋９Ｖ引く＋４Ｖにより５Ｖシフトした為、電圧印加による閾値変化量１０Ｖの半分となり、規格化閾値変化量の値は０．５となる。規格化閾値変化量が０であることは、電圧印加した後の状態から変化が無かったことを示し、規格化閾値変化量が０．２であることは、電圧印加した後の状態から２０％の変化があったことを示す。
図１６を参照すると、下側遮光体９の透過率が小さいほど、規格化閾値変化量が小さくなることが分かる。この結果は、下側遮光体９を設けたことによって記憶情報喪失等の問題が起こり難くなったことを意味している。
１２−２．実験２：下側遮光体のはみ出し度を０．１以上にしたことによる効果について
次に、下側遮光体９のはみ出し度を０．１以上にしたことによる効果について調べる実験を行った。実験には、図１７に示す半導体装置１を用いた。メモリ５は、ＭＯＮＯＳ構造を持つ不揮発性メモリとした。下側遮光体９の透過率は、０．１％以下である。
下側遮光体９のはみ出し長Ｌを−０．１７，０，０．０８，０．３３，０．５８，０．８３，２．０８ｍｍに変化させた。マイナスの数値は、図１７において、下側遮光体９の右端の位置が点線よりも左側に位置していることを意味している。なお、図１７の記憶保持部４の長さ（図面横方向の長さ）が約０．００１ｍｍと遮光体９のはみ出し長と比較すると微小な値であり、はみ出し長Ｌが−０．１７ｍｍの場合、記憶保持部４は、完全に露出された状態になる。
遮光体９と記憶保持部４との距離Ｈは、０．７ｍｍに固定した。はみ出し度は、はみ出し長Ｌ／距離Ｈによって求めた。
その他の点については、実験１と同じ方法で規格化閾値変化量の評価を行った。その結果を図１８に示す。
図１８によると、はみ出し度が−０．２５付近では、規格化閾値変化量が約０．１９で有り、図１６の透過率１００％とほぼ同等であることがわかる。はみ出し度が０の場合には規格化閾値変化量が約０．０９であり、遮光の効果が発揮されて閾値変化量を半分以下に減少できている。遮光体９による遮光の効果である。
また、はみ出し度が０．１の場合は、規格化閾値変化量が約０．０４に減少し、はみ出し度が０の場合の半分以下になった。このことは、はみ出し度を０．１以上にしたことによって遮光体９を設けたことの効果が非常に大きくなったことを示している。
はみ出し度をさらに大きくすると、規格化閾値変化量はさらに小さくなるが、図１８から明らかなように、はみ出し度が０．１以上とそれより小さい場合との差異が極めて大きく０．１が臨界的な値であることが分かった。
また、このことは、上側遮光体７についても同様に当てはまると考えられる。
しかしながら、はみ出し度が０．１以上でも規格化閾値変化量の値は、はみ出し度とともに変化はある。さらに遮光効果を必要とする場合には、はみ出し度を０．５以上にすることで規格化閾値変化量を１／１０程度に抑えることが出来て更に良い遮光効果を得ることが出来る。さらにはみ出し度を１．０以上にすると規格化閾値変化量を１／２０程度に抑えることが出来て更に良い遮光効果を得ることが出来る。また、非常に大きな遮光効果が必要になる場合には、はみ出し度が３．０以上にすると規格化閾値変化量をより０に近い状態にすることが出来て最も良い。
１２−３．実験３：上側遮光体を設けたことによる効果について
上側遮光体７を設けたことによる効果について調べる実験を行った。実験には、図１９に示す半導体装置１を用いた。
本実験では、バックライト光に代えて、半導体装置１に対して上側遮光体７側から太陽光（晴天時、窓ガラスを通していない直接光）を照射した。
その他の点については、実験１と同じ方法で規格化閾値変化量の評価を行った。その結果を図２０に示す。
図２０を参照すると、横軸の透過率が１００％の時（遮光体無し）には、規格化閾値変化量が０．１７となり、実験１とほぼ同等の閾値変化が見られた。
このため、バックライトの反対側からの光によってもメモリの記憶保持特性に影響を与えることが分かった。今回は、太陽光により、実験を行ったが強い光が照射される場合にはこのような影響が起こる。
また、透過率５０％の遮光体をメモリの上側に設置した物については、規格化閾値変化量が０．０９となり、これについても実験１とほぼ同等の閾値変化となった。透過率１７％の遮光体をメモリの上側に設置した場合も、規格化閾値変化量が０．０４となりこれについても実験１とほぼ同等の閾値変化となった。
以上より、上側遮光体７の透過率が小さいほど、規格化閾値変化量が小さくなることが分かる。この結果は、上側遮光体７を設けたことによって記憶情報喪失等の問題が起こり難くなったことを意味している。これまでの実験により、バックライト側の下側遮光膜が重要であることが分かっていたが、さらに今回の実験により、その反対側（室内照明や室外の太陽光など）の遮光が重要であることが実験により証明された。したがって、携帯電話など室外で使用する環境で本メモリを使用する場合や、室内でも太陽光がさしこんできて光が照射される環境で用いる場合、あるいは室内でも非常に明るい環境において用いる場合において、バックライトと反対側にも、それら上記環境から発せられる（照射される）光に対する遮光体が必要になる可能性があることが証明された。
本発明の第１実施形態の半導体装置の構成を示す断面図である。 本発明の第１実施形態の半導体装置の別の構成を示す断面図である。 図３（ａ）〜（ｅ）は、本発明の第１実施形態の半導体装置に用いられるテープ又はシートからなる遮光体の構成を示す断面図である。 図４（ａ）〜（ｃ）は、本発明の第２実施形態の表示装置を示す。図４（ａ）及び（ｂ）は、それぞれ、平面図及び裏面図であり、図４（ｃ）は、図４（ａ）中のＩ−Ｉ断面図である。図４（ｂ）では、図示の便宜上、バックライトモジュールを省略している。 本発明の第２実施形態の表示装置の別の構成例を示す、図４（ａ）に対応した平面図である。 本発明の第３実施形態の表示装置の構成を示す、図４（ａ）に対応した平面図である。 本発明の第３実施形態の表示装置の構成を示す、図４（ａ）に対応した平面図である。 本発明の第４実施形態の表示装置の構成を示す、図４（ａ）に対応した平面図である。 本発明の第５実施形態の表示装置の構成を示す、図４（ａ）に対応した平面図である。 本発明の第６実施形態の表示装置の構成を示す、図４（ａ）に対応した平面図である。図１０では、図示の便宜上、メモリとバックライトモジュールのみを示した。 本発明の第７実施形態の携帯電話の構成を示す外観図である。 図１２（ａ）及び（ｂ）は、本発明の第８実施形態の液晶表示装置の回路ブロック図である。 本発明の第９実施形態の表示装置の回路ブロック図である。 本発明の第１０実施形態の受像機の構成図である。 本発明の効果実証実験の実験１で用いた半導体装置の構成を示す断面図である。 本発明の効果実証実験の実験１の結果を示す透過率と規格化閾値変化量との関係を示すグラフである。 本発明の効果実証実験の実験２で用いた半導体装置の構成を示す断面図である。 本発明の効果実証実験の実験２の結果を示すはみ出し度と規格化閾値変化量との関係を示すグラフである。 本発明の効果実証実験の実験３で用いた半導体装置の構成を示す断面図である。 本発明の効果実証実験の実験３の結果を示す透過率と規格化閾値変化量との関係を示すグラフである。 遮光体の膜厚と透過率との関係を示すグラフである。 従来の半導体装置の構成を示す断面図である。
符号の説明
１：半導体装置 ３：絶縁基板 ４：記憶保持部 ５：不揮発性メモリ ６：半導体層 ７：上側遮光体 ９：下側遮光体 １１：バックライトモジュール １２：ゲート電極 １３：対向基板 １４：ゲート絶縁膜 １５：配線ケーブル １６：配線部または下部電極部 １７：配線部または上部電極部 １８ａ：黒色着色層 １８ｂ：第１粘着層 １８ｃ：第２粘着層 １８ｄ：白色着色層 １８ｅ：金属層 ３７：電子部品 ４０：画素を構成するドット ４１：光源 ４３：導光板 ４５：表示部
５１１：画素電極 ５１２：走査線 ５１３：信号線 ５１４：画素電極 ５１５：対向電極 ５２１：メモリ部 ５２２：電圧発生回路 ６１：表示装置 ６１１：メモリ部 ６１２：ＤＡコンバータ ６１３： 表示データ発生装置 ６１４：出力回路 ６１５：表示部 ７１：受像機 ７１１：表示装置（液晶表示パネル） ７１２：チューナー ７１３：スピーカー ７１４：制御部 ７１５：アンテナ端子

Claims (7)

  1. 絶縁基板と、前記絶縁基板上に直接形成されたＴＦＴと、前記絶縁基板上に直接形成され且つ記憶保持部を有する不揮発性メモリと、前記記憶保持部の上側及び下側の少なくとも一方に前記記憶保持部を覆う遮光体とを備え、
    前記遮光体は、前記不揮発性メモリの前記遮光体が設けられた側を部分的に覆い、かつ、前記遮光体に遮られなかった光が前記記憶保持部以外の前記不揮発性メモリの一部に照射されるように設けられ、
    前記遮光体は、（前記記憶保持部からの前記遮光体のはみ出し長Ｌ）／（前記遮光体と前記記憶保持部の間の距離Ｈ）で定義されるはみ出し度が０．１以上３以下となるように設けられることを特徴とする表示装置。
  2. 前記遮光体は、前記記憶保持部の上側及び下側にそれぞれ設けられる請求項１に記載の装置。
  3. 前記遮光体の少なくとも１つは、厚さが３ｎｍ〜１ｍｍである請求項１または２に記載の装置。
  4. 前記不揮発性メモリは、電荷保持型である請求項１〜３の何れか１つに記載の装置。
  5. 前記遮光体の少なくとも１つは、テープ又はシートからなる請求項１〜４の何れか１つに記載の装置。
  6. ガンマ補正値又は対向基板の電極の電圧補正値を前記不揮発性メモリに記憶させる請求項１〜５の何れか１つに記載の装置。
  7. 請求項６に記載の表示装置を備える携帯機器。
JP2007297047A 2007-11-15 2007-11-15 表示装置、携帯機器 Expired - Fee Related JP4592739B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2007297047A JP4592739B2 (ja) 2007-11-15 2007-11-15 表示装置、携帯機器
US12/259,418 US8040483B2 (en) 2007-11-15 2008-10-28 Semiconductor device, display device and mobile device
CN2008101760798A CN101436596B (zh) 2007-11-15 2008-11-11 半导体装置、显示装置和移动装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007297047A JP4592739B2 (ja) 2007-11-15 2007-11-15 表示装置、携帯機器

Publications (2)

Publication Number Publication Date
JP2009122456A JP2009122456A (ja) 2009-06-04
JP4592739B2 true JP4592739B2 (ja) 2010-12-08

Family

ID=40640951

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007297047A Expired - Fee Related JP4592739B2 (ja) 2007-11-15 2007-11-15 表示装置、携帯機器

Country Status (3)

Country Link
US (1) US8040483B2 (ja)
JP (1) JP4592739B2 (ja)
CN (1) CN101436596B (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5729295B2 (ja) * 2009-04-15 2015-06-03 日本電気株式会社 防水構造
JP5833411B2 (ja) * 2011-11-11 2015-12-16 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法ならびに液晶表示装置
JP5927039B2 (ja) * 2012-05-28 2016-05-25 富士フイルム株式会社 電子内視鏡装置及びその撮像モジュール
JP2015216072A (ja) * 2014-05-13 2015-12-03 株式会社ジャパンディスプレイ 有機ｅｌ装置及びその製造方法
KR102158811B1 (ko) * 2018-07-03 2020-09-22 주식회사 엘엠에스 지문인식센서용 광학원판 및 이를 포함하는 광학필터
JP7415638B2 (ja) * 2020-02-13 2024-01-17 Ｔｏｐｐａｎホールディングス株式会社 給電機構および調光体
CN112909554B (zh) * 2021-02-22 2022-09-13 成都天马微电子有限公司 一种天线及其制作方法

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000022094A (ja) * 1997-08-19 2000-01-21 Semiconductor Energy Lab Co Ltd 半導体装置
JP2000155313A (ja) * 2000-01-01 2000-06-06 Semiconductor Energy Lab Co Ltd アクティブマトリクス型液晶表示装置
JP2000356788A (ja) * 1999-04-15 2000-12-26 Semiconductor Energy Lab Co Ltd 電気光学装置及び電子機器
JP2001290145A (ja) * 2000-04-05 2001-10-19 Seiko Epson Corp 電気光学装置
JP2001298100A (ja) * 2000-02-01 2001-10-26 Semiconductor Energy Lab Co Ltd 不揮発性メモリ、半導体装置、およびその作製方法
JP2002324857A (ja) * 2001-04-24 2002-11-08 Semiconductor Energy Lab Co Ltd 不揮発性メモリ及びその製造方法
JP2003066427A (ja) * 2001-08-30 2003-03-05 Seiko Epson Corp 電気光学装置用基板の製造方法、電気光学装置用基板、電気光学装置及び電子機器
JP2004252333A (ja) * 2003-02-21 2004-09-09 Seiko Epson Corp 投射型表示装置
JP2005043810A (ja) * 2003-07-25 2005-02-17 Sharp Corp 表示モジュールおよびその製造方法
JP2006072060A (ja) * 2004-09-03 2006-03-16 Seiko Epson Corp 電気光学装置、及び電子機器
JP2006154317A (ja) * 2004-11-30 2006-06-15 Sanyo Electric Co Ltd 表示装置
JP2007078776A (ja) * 2005-09-12 2007-03-29 Sanyo Epson Imaging Devices Corp 電気光学装置、電気光学装置の製造方法、及び電子機器
JP2007140310A (ja) * 2005-11-21 2007-06-07 Nec Corp 表示装置及びこれらを用いた機器
JP2007158289A (ja) * 2005-11-11 2007-06-21 Matsushita Electric Ind Co Ltd 半導体記憶装置およびその製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1172611A (ja) * 1997-08-28 1999-03-16 Fuji Photo Film Co Ltd ブラックマトリックスを有する画素シートの製造方法及びその方法に用いられる感光性転写シート
JP3159171B2 (ja) * 1998-06-05 2001-04-23 日本電気株式会社 固体撮像装置
JP3515724B2 (ja) 2000-01-13 2004-04-05 Ｎｅｃエレクトロニクス株式会社 製品の製造管理方法及び製造管理システム
GB2364823A (en) 2000-07-12 2002-02-06 Seiko Epson Corp TFT memory device having gate insulator with charge-trapping granules
JP2002175056A (ja) * 2000-12-07 2002-06-21 Hitachi Ltd 液晶表示装置
JP2005223102A (ja) * 2004-02-04 2005-08-18 Nec Corp 不揮発性記憶装置及びその製造方法
JP5121559B2 (ja) * 2008-05-12 2013-01-16 シャープ株式会社 半導体装置、表示装置、及び携帯機器

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000022094A (ja) * 1997-08-19 2000-01-21 Semiconductor Energy Lab Co Ltd 半導体装置
JP2000356788A (ja) * 1999-04-15 2000-12-26 Semiconductor Energy Lab Co Ltd 電気光学装置及び電子機器
JP2000155313A (ja) * 2000-01-01 2000-06-06 Semiconductor Energy Lab Co Ltd アクティブマトリクス型液晶表示装置
JP2001298100A (ja) * 2000-02-01 2001-10-26 Semiconductor Energy Lab Co Ltd 不揮発性メモリ、半導体装置、およびその作製方法
JP2001290145A (ja) * 2000-04-05 2001-10-19 Seiko Epson Corp 電気光学装置
JP2002324857A (ja) * 2001-04-24 2002-11-08 Semiconductor Energy Lab Co Ltd 不揮発性メモリ及びその製造方法
JP2003066427A (ja) * 2001-08-30 2003-03-05 Seiko Epson Corp 電気光学装置用基板の製造方法、電気光学装置用基板、電気光学装置及び電子機器
JP2004252333A (ja) * 2003-02-21 2004-09-09 Seiko Epson Corp 投射型表示装置
JP2005043810A (ja) * 2003-07-25 2005-02-17 Sharp Corp 表示モジュールおよびその製造方法
JP2006072060A (ja) * 2004-09-03 2006-03-16 Seiko Epson Corp 電気光学装置、及び電子機器
JP2006154317A (ja) * 2004-11-30 2006-06-15 Sanyo Electric Co Ltd 表示装置
JP2007078776A (ja) * 2005-09-12 2007-03-29 Sanyo Epson Imaging Devices Corp 電気光学装置、電気光学装置の製造方法、及び電子機器
JP2007158289A (ja) * 2005-11-11 2007-06-21 Matsushita Electric Ind Co Ltd 半導体記憶装置およびその製造方法
JP2007140310A (ja) * 2005-11-21 2007-06-07 Nec Corp 表示装置及びこれらを用いた機器

Also Published As

Publication number Publication date
CN101436596B (zh) 2011-04-06
US20090127561A1 (en) 2009-05-21
JP2009122456A (ja) 2009-06-04
US8040483B2 (en) 2011-10-18
CN101436596A (zh) 2009-05-20

Similar Documents

Publication Publication Date Title
JP7128334B2 (ja) 表示装置、表示モジュール、電子機器
CN106255999B (zh) 显示面板、数据处理器及显示面板的制造方法
JP4592739B2 (ja) 表示装置、携帯機器
JP6700079B2 (ja) 表示パネル
US9935159B2 (en) Display panel and display device comprising the same
JP2023174828A (ja) 表示装置
US10591783B2 (en) Display device, display module, electronic device, and manufacturing method of display device
JP6728152B2 (ja) タッチパネル
US10693097B2 (en) Display device including two display elements, display module, electronic device, and method for manufacturing display device
US20170373036A1 (en) Display device and driving method of display device
US10084022B2 (en) Display device
EP3786770B1 (en) Sensing unit, display device, and method of driving the display device
CN112074894A (zh) 显示装置、显示模块及电子设备
US10256279B2 (en) Display device, display module, electronic device, and method for manufacturing the display device
US20090033852A1 (en) Liquid Crystal Display Device
JP2018180436A (ja) 表示装置
KR20210093420A (ko) 표시 장치
US10528198B2 (en) Display panel, display device, input/output device, data processing device, and method for manufacturing the display panel
CN206235795U (zh) 液晶显示器
JP5121559B2 (ja) 半導体装置、表示装置、及び携帯機器
JP2018072462A (ja) 表示装置
JP2018049208A (ja) 表示装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091021

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091027

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100202

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100331

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100427

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100723

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20100803

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100831

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100914

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130924

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4592739

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees