JP4591761B2 - Pwmサイクロコンバータとその制御方法 - Google Patents
Pwmサイクロコンバータとその制御方法 Download PDFInfo
- Publication number
- JP4591761B2 JP4591761B2 JP2004343774A JP2004343774A JP4591761B2 JP 4591761 B2 JP4591761 B2 JP 4591761B2 JP 2004343774 A JP2004343774 A JP 2004343774A JP 2004343774 A JP2004343774 A JP 2004343774A JP 4591761 B2 JP4591761 B2 JP 4591761B2
- Authority
- JP
- Japan
- Prior art keywords
- phase
- output
- voltage
- bidirectional switch
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Ac-Ac Conversion (AREA)
Description
区間(1)〜(4)においてR相からS相への転流動作を説明する。ここでΔTは双方向スイッチのスイッチング時間を考慮した遅れ時間である。
区間(1)・・・R相の電流の流れていないTr1‘をOFFする。
区間(2)・・・ΔT後、S相の電流が流れるTr2をONする。
区間(3)・・・ΔT後、R相の電流の流れているTr1をOFFする。
区間(4)・・・ΔT後、S相の電流の流れないTr2‘をONする。
同様にS相→T相、T相→S相、S相→R相への転流も図5に示すように行われる。仮に出力電流方向が負であった場合はTr1とTr1‘、Tr2とTr2’、Tr3とTr3‘のスイッチングタイミングがそれぞれ入れ替わる。
以上述べたように、従来の転流シーケンスはPWM指令と出力電流方向によって電源短絡、出力が解放がおこらないように転流を行っている。
例えば図7に示すようなPWM指令の場合、中間相の点弧時間が4ΔT以下であるので出力電圧は中間相が出力されず出力指令との間に誤差が生じている。
本発明はこのような問題点に鑑みてなされたものであり、電源短絡、出力開放が起こらず、正確な電圧を出力するPWMサイクロコンバータとその駆動方法を提供することを目的とする。
請求項2記載の本発明は、多相交流電源の各相と多相出力の各相を双方向スイッチで接続し、電圧指令に応じて前記双方向スイッチをPWM制御し、電圧指令に応じた電圧を負荷に出力するPWMサイクロコンバータの駆動方法において、交流電源の電圧位相を検出し、出力電流の方向を検出し、電圧位相と出力電流からシフトレジスタに点弧タイミングデータをセットし、タイミングデータに応じて前記双方向スイッチを点弧するようにしたものである。
図1は、本発明のサイクロコンバータの基本構成図である。図1において、入力電電圧検出回路は交流電源1の位相を検出し転流シーケンス制御回路7とコントローラ8に入力電圧位相Aを出力している。コントローラ8は出力電圧指令と入力電圧位相AよりPWM指令Dを転流シーケンス制御回路7へ出力する。また出力電流検出回路12は、電流検出器9、10,11の信号により出力電流方向Eを検出し転流シーケンス制御回路7へ出力している。転流シーケンス制御回路7はPWM指令D、入力電圧位相A、出力電流方向Eの論理状態に基づいて転流シーケンス制御を行いゲート信号Cをゲートドライバ6へ出力する。ゲートドライバ6はゲート信号Cをゲート駆動信号Bに変換し双方向スイッチを駆動する。
エッジ検出回路16はラッチ回路14,15にてPWM指令の更新タイミングHを検出し論理判定回路17へ出力する。論理判定回路17は図4に示す論理回路にて構成される。
シフトレジスタA,B,Cは任意のnビットで構成されシフトクロックによって下位ビットから上位ビットへデータがシフトされ最上位ビットが出力される。ここでΔTを双方向スイッチのスイッチング遅れ時間とすると、シフトクロックはΔT/nの周期で入力される。つまりシフトレジスタのデータはスイッチング遅れ時間ΔTで全て更新される。またシフトレジスタAは論理判定回路17の出力I、シフトレジスタBは論理判定回路17の出力Jによって全ビットが1にセットされる。シフトレジスタCの出力Cがゲート信号となりゲートドライブ回路に入力される。
本発明が特開平11−98840の発明と異なる部分は、転流シーケンス制御回路7に入力電圧位相Aと出力電流方向Eを入力している部分と、転流シーケンス制御回路は、入力電圧位相と出力電流方向の状態を判定する論理回路と、その論理回路にて制御されるシフトレジスタにより構成されている部分である。
区間(1)〜(9)においてR相→S相→T相への転流動作を説明する。
区間(1)・・・ 電流が流れていないTr1‘をOFFする。
電圧方向=正、電流方向=正なのでR相のシフトレジスタAの全ビットに1がセットされる。
区間(3)・・・ Tr2がON
区間(4)・・・ Tr1がOFF
区間(5)・・・ S相→T相の転流が開始されるのでTr2‘はOFFのまま。
電圧方向=正、電流方向=正なのでS相のシフトレジスタAの全ビットに1がセットされる。
区間(7)・・・ Tr3がON
区間(8)・・・ Tr2がOFF
区間(9)・・・ 転流シーケンスが終了したのでTr3‘がONとなる。
次に区間(13)〜(20)でのT相→S相→R相の転流動作を説明する。
区間(13)・・・ 電流が流れていないTr3‘をOFFする。
電圧方向=負、電流方向=正なのでS相のシフトレジスタBの全ビットに1がセットされる。
区間(14)・・・ Tr2がON
区間(15)・・・ Tr3がOFF
区間(16)・・・ 転流シーケンスが終了したのでTr2‘がONとなる。
区間(17)・・・ 電流が流れていないTr2‘をOFFする。
電圧方向=負、電流方向=正なのでR相のシフトレジスタBの全ビットに1がセットされる。
区間(18)・・・ Tr1がON
区間(19)・・・ Tr2がOFF
区間(20)・・・ 転流シーケンスが終了したのでTr1‘がONとなる。
仮に電流方向がモータ→交流電源の場合は、Tr1とTr1‘、Tr2とTr2’、Tr3とTr3‘が入れ替わる。
図12は従来例のシミュレーション波形で出力電流と電源のニュートラルからみた出力電圧で、条件は1mH、1ΩのLR負荷、転流時間を200μsとしている。図13は本発明を適用したときのシミュレーションで転流切替時間は50μsとしている。波形が大幅に改善されていることがわかる。
以上述べたように転流が行われるので、図6のように電源短絡および出力開放がおこらず、かつ出力電圧指令と同一の出力電圧が得られる転流シーケンスが行われることが分かる。また、従来の転流シーケンスでは正常な電圧が出力されない電圧指令パターンにおいても図8のように電源短絡および電源とモータのパスがオープンにならず、かつ正確な電圧出力を得ることができる。
2 入力電源電圧検出回路
3、4、5、 双方向スイッチモジュール
6 ゲートドライバ
7 転流シーケンス制御回路
8 コントローラ
9、10、11 出力電流検出器
12 出力電流検出回路
13 モータ
14、15 ラッチ回路
16 エッジ検出回路
17 論理判定回路
18 シフトレジスタA
19 シフトレジスタB
20 シフトレジスタC
A 入力電流位相
B ゲート駆動信号
C ゲート信号
D PWM指令
E 出力電流方向
F 次PWM指令
G 現PWM指令
H PWM指令更新エッジ信号
I シフトレジスタAセット信号
J シフトレジスタBセット信号
Claims (2)
- 多相交流電源の各相と多相出力の各相を双方向スイッチで接続し、電圧指令に応じて前記双方向スイッチをPWM制御し、前記電圧指令に応じた電圧を負荷に出力するPWMサイクロコンバータにおいて、
前記交流電源の電圧位相を検出する入力電圧検出回路と、
出力電流の方向を検出する出力電流検出回路と、
前記入力電圧検出回路の出力信号および前記出力電流検出回路の出力信号の論理状態に基づき前記双方向スイッチの点弧順を切り替える転流シーケンス制御回路とを備え、
前記転流シーケンス制御回路は、前記入力電圧検出信号と前記出力電流検出信号との論理状態に基づき信号を出力する論理回路と、前記論理回路の出力信号によりデータをセットされる複数のシフトレジスタとを有することを特徴とするPWMサイクロコンバータ。 - 多相交流電源の各相と多相出力の各相を双方向スイッチで接続し、電圧指令に応じて前記双方向スイッチをPWM制御し、前記電圧指令に応じた電圧を負荷に出力するPWMサイクロコンバータの駆動方法において、
前記交流電源の電圧位相を検出し、
出力電流の方向を検出し、
前記電圧位相と前記出力電流からシフトレジスタに点弧タイミングデータをセットし、
前記タイミングデータに応じて前記双方向スイッチを点弧することを特徴とするPWMサイクロコンバータの制御方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004343774A JP4591761B2 (ja) | 2004-11-29 | 2004-11-29 | Pwmサイクロコンバータとその制御方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004343774A JP4591761B2 (ja) | 2004-11-29 | 2004-11-29 | Pwmサイクロコンバータとその制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006158063A JP2006158063A (ja) | 2006-06-15 |
JP4591761B2 true JP4591761B2 (ja) | 2010-12-01 |
Family
ID=36635675
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004343774A Active JP4591761B2 (ja) | 2004-11-29 | 2004-11-29 | Pwmサイクロコンバータとその制御方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4591761B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5115707B2 (ja) * | 2008-01-15 | 2013-01-09 | 株式会社安川電機 | マトリクスコンバータ及びその出力電圧制御方法 |
WO2019187821A1 (ja) * | 2018-03-29 | 2019-10-03 | パナソニックIpマネジメント株式会社 | マトリクスコンバータ制御装置、及び、電力変換システム |
JP7270218B2 (ja) * | 2019-09-26 | 2023-05-10 | パナソニックIpマネジメント株式会社 | 表示装置 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1198840A (ja) * | 1997-09-17 | 1999-04-09 | Yaskawa Electric Corp | Pwmサイクロコンバータおよびその駆動方法 |
JP2003309975A (ja) * | 2002-04-15 | 2003-10-31 | Yaskawa Electric Corp | Pwmサイクロコンバータ及びその制御方法 |
JP2003333851A (ja) * | 2002-05-14 | 2003-11-21 | Fuji Electric Co Ltd | 直接形電力変換器の転流方法 |
JP2004229492A (ja) * | 2002-11-29 | 2004-08-12 | Hitachi Ltd | マトリクスコンバータの制御装置 |
-
2004
- 2004-11-29 JP JP2004343774A patent/JP4591761B2/ja active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1198840A (ja) * | 1997-09-17 | 1999-04-09 | Yaskawa Electric Corp | Pwmサイクロコンバータおよびその駆動方法 |
JP2003309975A (ja) * | 2002-04-15 | 2003-10-31 | Yaskawa Electric Corp | Pwmサイクロコンバータ及びその制御方法 |
JP2003333851A (ja) * | 2002-05-14 | 2003-11-21 | Fuji Electric Co Ltd | 直接形電力変換器の転流方法 |
JP2004229492A (ja) * | 2002-11-29 | 2004-08-12 | Hitachi Ltd | マトリクスコンバータの制御装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2006158063A (ja) | 2006-06-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8669790B2 (en) | Control circuit arrangement for pulse-width modulated DC/DC converters and method for controlling a pulse-width modulated converter | |
JP5093692B2 (ja) | インバータ装置とその出力電圧検出方法 | |
US7622873B2 (en) | Motor drive device and drive method | |
US9590522B2 (en) | Motor driving system | |
US7138788B2 (en) | Switch controller for a power control system and method therefor | |
JP2005192335A (ja) | インバータ装置およびモータ制御方法 | |
CN112448623A (zh) | 马达驱动电路及方法 | |
JP4797631B2 (ja) | Dc−dcコンバータ及びその制御方法 | |
JP4591761B2 (ja) | Pwmサイクロコンバータとその制御方法 | |
JP4396270B2 (ja) | インバータ装置およびモータ制御方法 | |
US7288916B2 (en) | Pulse width modulation signal generating apparatus having two dead times for on-timings | |
JP3548540B2 (ja) | トリガ生成回路 | |
JP4784491B2 (ja) | モータ駆動装置 | |
JP5115707B2 (ja) | マトリクスコンバータ及びその出力電圧制御方法 | |
JP2001258151A (ja) | 電源電圧異常検出回路および方法 | |
CN116667713A (zh) | 一种电机预驱动电路及电机控制系统 | |
JP2001061276A (ja) | Pwmサイクロコンバータおよびその遮断回路と遮断方法 | |
JP3824189B2 (ja) | Pwmサイクロコンバータおよびその駆動方法 | |
US20040105200A1 (en) | Inverter apparatus, drive control apparatus, and drive control method | |
JP2009171696A5 (ja) | ||
JP2009254107A (ja) | ブラシレスdcモータの制御装置 | |
JP4662729B2 (ja) | センサレスモータの駆動装置 | |
JP4058755B2 (ja) | Pwmサイクロコンバータおよびその制御方法 | |
JP2017212770A (ja) | 異常検出装置及び電源装置 | |
JP4813981B2 (ja) | ステッピングモータの制御方法および制御装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071009 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100819 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100901 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130924 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4591761 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140924 Year of fee payment: 4 |