JP4590541B2 - 遊技機 - Google Patents
遊技機 Download PDFInfo
- Publication number
- JP4590541B2 JP4590541B2 JP2003088113A JP2003088113A JP4590541B2 JP 4590541 B2 JP4590541 B2 JP 4590541B2 JP 2003088113 A JP2003088113 A JP 2003088113A JP 2003088113 A JP2003088113 A JP 2003088113A JP 4590541 B2 JP4590541 B2 JP 4590541B2
- Authority
- JP
- Japan
- Prior art keywords
- cpu
- control board
- operating frequency
- board
- noise
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Pinball Game Machines (AREA)
Description
【発明の属する技術分野】
本発明は、遊技の進行を制御するための制御基板を有した遊技機に関する。
【0002】
【従来の技術】
この種の遊技機に関連する技術として、図柄表示器による表示の内容を制御基板により制御することができる図柄表示装置が挙げられる(例えば、特許文献1参照。)。第1種のパチンコ機のように遊技盤面に図柄表示器を備えた遊技機では、遊技球の入賞とともに図柄表示の変動によって遊技が具体的に進行し、いわゆるリーチアクションや予告アクション、さらに大当り等の各種の演出が実施される。こうした遊技の進行はハードウェアによる電算処理を通じて電子制御されており、それゆえ、パチンコ機には各種の制御基板が装備されている。個々の制御基板にはCPUをはじめROMやRAM等の回路素子が多数実装されており、それぞれのCPUにより制御プログラムが実行されている。
【0003】
より具体的には、メイン制御部(基板)は各種入賞の検出や図柄の抽選等の基本的な遊技の進行を制御しており、そして、メイン制御部からのコマンドに基づいて表示制御部(基板)が図柄表示器の動作を制御している。表示制御部はそのCPUにてメイン制御部からのコマンドデータを受け取ると、これに基づいて必要な表示用データを生成し、これを図柄表示器に出力する。図柄表示器は表示制御部からの制御信号に基づいて図柄を表示し、実際の画面上に各種の図柄を演出的に表示している。
【0004】
【特許文献1】
特開2001−252432号公報(第2−4頁、図2)
【0005】
【発明が解決しようとする課題】
パチンコ機やスロットマシン等の遊技機は、上述した制御基板の他にも各種の機構部分を備えており、それゆえ、機体内部には限られたスペース内に制御基板と機構部分とが相密集した状態で収容される。機構部分には、遊技球やメダル等の遊技媒体を貯留したり払い出したりする動作機構が含まれるため、機体内部では帯電性の遊技媒体が次々と流動することで、比較的高いレベルの電気ノイズが常に発生しやすい環境にある。その他にも、遊技機は島設備内での遊技媒体の流動によるノイズや周囲で発生する電磁波等の影響を受けるため、きわめてノイズの多い環境下にあるといえる。
【0006】
こうした電気ノイズが制御基板間で転送されるコマンドデータに介入したり、あるいは、制御基板上を行き交うデータに介入したりすると、例えば表示画面の乱れや役物の動作不良を引き起こして遊技の円滑な進行が妨げられるおそれがあるため、これをどのようにして取り除くかが重要な課題となる。
【0007】
そこで本発明は、きわめてノイズの多い環境で使用される遊技機の特異性に鑑み、特に有効なノイズ対策を施すことを課題としたものである。
【0010】
【課題を解決するための手段】
本発明の遊技機は、遊技の進行に伴い所定の遊技動作を実行する動作機器と、互いに作動周波数が高低に異なる2つの回路素子を有し、その一方の回路素子がより高い作動周波数で動作機器の作動を制御し、他方の回路素子がより低い作動周波数で外部との通信を行う機器制御基板と、この機器制御基板に接続され、その外部にて他方の回路素子との間で通信を行う関連制御基板とを備えている(解決手段1)。
【0011】
例えば、動作機器が図柄表示装置のように激しい動作(より高速化された描画プロセス)を実行するものである場合、その作動を制御する回路素子(CPU)には、それだけ高速な処理能力が求められる。一方、制御基板間で行われるコマンドデータ等の通信は特定のタイミングでしか発生せず、動作機器の制御に比較するとデューティ比率が低いため、ここではあまり高速な処理能力は求められない。
【0012】
また上述のように、遊技機の制御基板はきわめてノイズの多い環境で使用される。特に物理的なノイズシールド性からいえば、制御基板上の配線よりも制御基板間をつなぐワイヤリングハーネスの方がノイズに多く晒されやすい。このため、制御基板間でコマンドの誤受信が多発し、動画再生における信頼性を低下させる可能性が大きい。
【0013】
この点、本発明では機器制御基板上に2つのCPUを敢えて備え、ノイズの介入を受けやすい部分(基板間の通信)に低周波数(低速)のCPUを用いてノイズによるコマンドの誤受信を排除することで、高周波数(高速)のCPUに負担をかけることなく、本来の安定した動画再生が見込まれる。
【0014】
なお、より最新のCPUは、より微細化されたプロセスによって処理速度が高められている分、発熱量を抑えるためにより低電圧での駆動が実現されている。こうした低電圧型のCPUでは信号電圧の絶対値がそもそも低く、信号入力の有無(high/low)を判別するための閾値もまた低く設定されている。このため高周波数型すなわち低電圧型のCPUは、ノイズの介入によって信号電圧が変動すると、それが少しの影響であっても簡単に閾値を超えてしまうため、信号入力の有無を取り違えて判別しやすいという脆弱性をあわせもつ。この点、最新のCPUよりも作動電圧の高いものであれば、いくぶんノイズに対する耐性は高くなる。
【0015】
このように、遊技機の制御基板における処理速度の向上という主題とノイズ耐性の強化という主題とは一見すると互いにトレード・オフの関係にあるが、本発明ではこれらを共通に実現する有効な手段として、作動電圧の異なる2つの回路素子(CPU)の使い分けに着目し、高速処理に適した高周波数型のCPUには動作機器の制御だけに専念させる一方、より高いノイズ耐性が求められる通信には作動電圧が高い方、つまり低周波数型のCPUを用いるものとしている。
【0016】
また、本発明のように機器制御基板上に2つのCPUを敢えて混在させて、基板間での通信にノイズ耐性の高いCPUを用いる一方で、動作機器の制御に処理速度の高いCPUを用いる態様は、ノイズによる不具合を解消するための手段としてきわめて合理的である。特に、制御基板間で行うコマンドデータ等の通信は特定のタイミングでしか発生せず、動作機器の制御に比較するとデューティ比率が低いため、通信ジョブ用に処理速度に劣るCPUを割り当てていても実用上の問題はない。
【0017】
また省電力の観点からいうと、よりデューティ比率の高い制御に作動電圧の低いCPUを使用することで、全体的な消費電力を抑えることができる。ただし、ノイズの介入を受けやすい部分には敢えて作動電圧の高いCPUを割り当てているため、各制御基板のノイズ耐性は格段に高くなっている。
【0018】
また、機器制御基板上の2つの回路素子は互いに同期した動作タイミングでそれぞれの動作を行い、かつ、これら2つの回路素子が相互に通信を行うことで一方の回路素子の動作を他方の回路素子により監視可能である(解決手段3)。
【0019】
上述のように基板間での通信データに比較すると、機器制御基板上を行き交うデータにノイズが介入することは少ないと考えられるものの、それは決して皆無ではない。このため、一方の回路素子(作動周波数の高いCPU)を他方の回路素子(作動周波数の低いCPU)の監視下に置いておくことで、例えば一方のCPUがノイズの影響によって暴走し始めたとしても、他方のCPUはその高いノイズ耐性を発揮することでなおも動作の正常を保ち、一方のCPUが暴走し始めたことを正確にキャッチすることができる。
【0020】
こうした利点を生かすことで、一方の回路素子の動作が同期した動作タイミングからずれたとき、他方の回路素子により一方の回路素子の動作を正規の動作タイミングに修正可能である(解決手段4)。すなわち、一方の回路素子(作動周波数の高いCPU)が暴走し始めたとしても、他方の回路素子(作動周波数の低いCPU)が正常に動作していれば、一方のCPUの動作を本来あるべき正規の動作タイミングまで引き戻すことで容易にシステムの復帰が可能となる。この場合、一方のCPUはそれまで実行していた制御プログラムをリスタートすることなく、正規の復帰位置から制御プログラムを続行することができる。
【0021】
【発明の実施の形態】
本発明の遊技機は、例えば遊技球を媒体としてパチンコ遊技やアレンジボール遊技を提供するパチンコ機として好適な一実施形態をとることができる。ただし本発明はパチンコ機に限らず、遊技球やメダルを媒体とするスロットマシン遊技機であってもよい。
【0022】
図1および図2は、一実施形態として好適なパチンコ機1を示している。公知のように、パチンコ機1は外枠2を外形の基準として構成されており、遊技者に相対する前面側には前面枠4を備え、その背面側に機構盤6を備えている。前面枠4の上半分以上はガラス枠8に覆われており、ガラス枠8の中央は大きく開口している。ガラス枠8の奥に遊技盤10が配置されており、その盤面はガラス枠8の開口を通して遊技者に視認される。一方、外枠2を含めて背面側の機構盤6は遊技者から視認されず、これらは通常、島設備等に固定または収容されている。
【0023】
遊技盤10の盤面には各種の盤面構成要素があり、この例のパチンコ機1で最も遊技者の目を引くものは中央の表示画面12である。表示画面12の周囲はセンター役物14に取り囲まれており、センター役物14はその造形によって盤面を装飾するほか、ワープ通路や球受け棚、回転体、球放出口等(いずれも参照符号なし)を付属することで遊技球の動きに面白みのある変化を与えることができる。その他、遊技盤10の盤面には各種の入賞口やゲート口、風車等(いずれも参照符号なし)が配置されており、さらには図示しない多数の障害釘が所定のゲージ配列で打設されている。
【0024】
図2に示されているように、機構盤6はその上部に球タンク16を備えており、その下方にタンクレール18が設けられている。タンクレール18の終端は裏セット20に連なっており、裏セット20は機構盤6の一側縁部(図2でみると右側縁部)に沿って縦方向に配置されている。
【0025】
その他にも機構盤6には、電源基板22や賞球制御基板24等が設置されており、このうち電源基板22は電気コード26を介して外部電源を取り入れ可能となっている。パチンコ機1の動作に必要な電力は電源基板22にて生成され、ここから各所へ分配されている。また、賞球制御基板24は裏セット20の動作機構を制御するためのものであり、その内部に各種の電子部品を実装した賞球制御基板が収容されている。なお、ここでいう各種の「基板」は、実際には保護カバーやボックス等に内蔵されているものであり、それゆえ、図中の参照符号とは厳密に一致していない場合もあるが、説明の便宜上、単に保護カバーやボックス等を指して「基板」と称する場合があるものとする。
【0026】
パチンコ機1の機構要素としては、その他に球発射装置28や球回収部(図示していない)があり、このうち球発射装置28は発射モータ30を動力源として遊技球を打ち出す動作を行う。また球回収部には、盤面上で入賞した球やアウト球等が回収される。
【0027】
図2に示されているように、外枠2の内側には基枠32が設けられており、上述の機構盤6や遊技盤10は基枠32に対して取り付けられている。図2でみて機構盤6の中央がほぼ矩形に大きく開口しており、この開口を通じて遊技盤10の背面の一部を視認することができる。遊技盤10の背面にはメイン制御基板34やサブ制御基板36が取り付けられており、これらは機構盤6の開口を通じて背面側に突出している。図2では、ちょうどメイン制御基板34の背後に隠れて視認されないが、この例のパチンコ機1ではメイン制御基板34と遊技盤10との間に表示制御基板が配置されている。
【0028】
図3は、パチンコ機1における一部の制御系を概略的に示している。パチンコ機1において実際に遊技動作を行う機器と、その作動を制御するのに必要な構成は図3のモデルで表すことができる。
【0029】
図3のモデル中、制御系の末端に動作機器Yを配置すると、この動作機器Yに対して制御信号Cを出力する送信元が機器制御基板Hとなる。機器制御基板Hは制御信号Cに基づいて動作機器Yの作動を制御し、所望の遊技動作を実行させる。機器制御基板Hは、その外部に接続された関連制御基板Gとの間で通信可能であり、この例では関連制御基板Gから機器制御基板Hに対して指令信号Dが送信されるものとする。
【0030】
機器制御基板Hは2つのCPU40,42を有しており、これらCPU40,42は互いに作動周波数が高低で異なっている。すなわち、一方のCPU40がより高い作動周波数により、また他方のCPU42がより低い作動周波数によりそれぞれの処理を実行する。
【0031】
これら2つのCPU40,42は単に作動周波数が異なるだけでなく、その特性に応じて使い分けがなされている。すなわち、作動周波数がより高い方のCPU40は高速処理が可能であり、それゆえ、このCPU40は動作機器Yの動作を細かく制御する用途にあてられる。これに対し、作動周波数がより低い方のCPU42は処理速度で劣る分、ノイズ耐性に優れた特性を有するため、こちらはより多くのノイズに晒される環境下での用途にあてられる。
【0032】
このため機器制御基板Hでは、作動周波数のより高いCPU40が動作機器Yの制御を分担し、また、作動周波数のより低いCPU42は関連制御基板Gとの通信を分担するものとしている。なお、関連制御基板GのCPU44には、信号電圧の整合をとるためCPU42と同じ作動電圧のものを使用するのが好ましい。
【0033】
【実施例】
以下、図3の制御系を一実施形態のパチンコ機1に適用した場合の具体的な実施例について説明する。
【0034】
(第1実施例)
第1実施例では、上述の表示画面12を有する液晶表示ユニットが図3の動作機器Yに該当する。また、遊技盤10に装備されている表示制御基板が図3の機器制御基板Hに該当するものとなり、そして、サブ制御基板36が関連制御基板Gとなる。
【0035】
この場合、図3のモデルに従って表示制御基板には2つのCPU40,42が設けられ、そのうち一方のCPU40がより高い作動周波数(例えば数百MHz)で液晶表示ユニットの制御を行う。
【0036】
他方の低周波数型CPU42は、より低い作動周波数(例えば数MHz)でサブ制御基板36との通信を行う。表示制御基板とサブ制御基板36との通信はワイヤリングハーネス(図示していない)を用いて行うことができるが、このようなハーネスは、その取り回しの途中で裏セット20や球発射装置28に接近して配線されることがあるため、常にノイズに晒されやすい環境下にある。このため、より低い作動周波数のCPU42を用いてサブ制御基板36と表示制御基板との間の通信を行うことにより、その間のノイズ介入によるデータの誤受信(例えば、コマンド信号線そのものにノイズが介入して情報化けするような事態、あるいは、コマンド送信状態を示す制御線にノイズが介入して、コマンドが送信されたと判断を誤って受け入れるような事態)を有効に防止することができる。
【0037】
このような2つのCPU40,42の使い分けにより、サブ制御基板36から表示制御基板へ指令信号Dを確実に転送させるとともに、表示画面12に表示させる図柄の変動や映像による演出をより微細に表現することができる。また、指令信号Dへのノイズ介入によって本来表示するべきでない図柄態様が表示画面12に表示されたり、逆に、本来表示するべき図柄態様が表示画面12に表示されなかったりするような誤動作が確実に防止される。前者の例としては、始動口に入賞していないのに図柄が変動を開始したり、あるいは、本来表示するべきでないリーチ目や大当り図柄等が誤って表示されたりすることが挙げられる。逆に後者の例としては、始動口に入賞したにもかかわらず図柄の変動が表示されなかったり、あるいは、本来表示するべきリーチ目や大当り図柄等が表示されなかったりすることが挙げられる。特に、こうした表示の誤動作は遊技者の目に直接触れるものであり、かつ、遊技利益に関係する内容であることから、表示画面12での表示エラーを確実に防止することで、より信頼性の高い遊技を提供することができる。
【0038】
(第2実施例)
次に第2実施例は、表示制御基板上へのノイズの介入に関するものである。上述のように、各種の基板等は保護カバーやボックス等に覆われており、ある程度はノイズシールド性を有するものの、ノイズの影響が皆無というわけではない。したがって表示制御基板上へのノイズの介入を想定した場合、ノイズ耐性に劣る高作動周波数型のCPU40(低作動電圧のもの)が先に何らかの影響を受けることがあるといえる。
【0039】
このため第2実施例では、2つのCPU40,42を互いに同期した動作タイミングで動作させるとともに、これらCPU40,42間で相互に通信を行わせることで、ノイズ耐性に優れる低作動周波数型のCPU42(高作動電圧のもの)にもう一方のCPU40の動作を監視させることができる。
【0040】
図4は、CPU42による監視ルーチンの処理フローを示している。先ずCPU42は、高作動周波数型のCPU40と動作タイミングの同期をとる(ステップS1)。例えば、低作動周波数型のCPU42から高作動周波数型のCPU40に対し、ある制御プログラム(図柄の変動・停止プログラム等)の実行を指令した時点をスタートポイントとしてそれぞれタイマカウンタを起動することで、その時点からCPU42とCPU40との動作タイミングを同期させることができる。
【0041】
次に、同期後のプログラムの進行具合(例えば、実行中のプログラム番地等)を順次CPU40からCPU42に送信し、CPU42はタイマカウンタの経過時間とプログラムの進行具合とを照らし合わせながらCPU40の動作タイミングを監視する(ステップS2)。
【0042】
CPU42は、ステップS2で行った監視結果に基づいてCPU40が暴走しているか否かを判断し(ステップS3)、このとき特にCPU40の同期がずれていなければ(No)、引き続き監視を続ける。これに対し、CPU40の動作が正規の動作タイミングを逸脱しており、それゆえCPU40が暴走していると判断できる場合(Yes)、CPU42はもう一方のCPU40の動作を正規の動作タイミングに修正する(ステップS4)。
【0043】
具体的には、CPU42はタイミングの同期(ステップS1)からカウントしている経過時間に照らし合わせて、本来正常であれば実行されるべき制御プログラムの位置までCPU40の動作を強制的に修正する。このため、一時的にCPU40の動作がおかしくなったとしても、その修正後からCPU40は正規の状態に復帰してプログラムを続行することができるで、例えば表示画面12による図柄の変動や停止等の演出を何事もなかったかのように表示させることができる。
【0044】
なお好ましくは、図4の監視ルーチンには動作タイミングの修正が行われたことを表示画面12により遊技者に報知する処理が含まれる。例えば、CPU40が暴走している間に、一時的とはいえ表示画面12の表示が乱れることが考えられる。このような場合であっても、その後の修正処理によってシステムが正常に復帰したことを遊技者が知ることができれば、遊技者の不信感を取り除くとともに安心感を高めることができる。
【0045】
このため例えば、図4のステップS4においてCPU40の動作タイミングを修正したときは、さらに表示画面12等において「不具合が発生しましたが正常に復帰しました」とか、「トラブルは解消しましたので引き続き遊技をお楽しみください」等の報知メッセージを表示画面12に表示させる処理を行うことが好ましい。
【0046】
なお、ステップS4による動作タイミングの修正は、CPU40から順次進行具合を受信する方法に代えて、例えばCPU40自身に内蔵されたウォッチドッグタイマーによるリセットが働いたことを検知する方法であってもよい。この場合、CPU40は制御プログラムがリスタートしたときにリスタート信号あるいはコマンドをCPU42に出力する。これら信号またはコマンドをCPU42がタイマカウンタの起動中に受け取ると、CPU42は再指令を行うとともに復帰ポイントの情報を出力する。このようにしても、正規の復帰ポイントから継続してプログラムを実行することができるので、例えば図柄の変動表示が改めてやり直しになるようなことはない。
【0047】
上述した第1および第2実施例では、液晶表示ユニットの制御系について説明しているが、図3の制御系はその他の動作機器を制御する場合にも適用可能である。例えば、パチンコ機1はスピーカ(図示していない)を有しており、そこから各種の効果音や音声メッセージ等の演出情報が出力されている。本実施形態のパチンコ機1では、こうした音による演出はサブ制御基板36により制御されているため、図3の制御系において動作機器Yにスピーカを当てはめることもできる。
【0048】
この場合、機器制御基板Hにはサブ制御基板36が該当し、また関連制御基板Gにはメイン制御基板34が該当する。そして、サブ制御基板36もまた2つのCPU40,42を有し、このうち一方の高作動周波数型のCPU40をスピーカからの音声出力の制御にあて、他方の低作動周波数型のCPU42をメイン制御基板34との通信にあてることで、上述した各実施例と同様の効果を達成することができる。例えば、音声出力を制御するCPU40がノイズの影響を受けた場合、それまで流れていた効果音やBGMが途切れてしまったり、音飛びしたりすることが考えられるが、こうした場合に他方のCPU42による動作タイミングの修正が行われることで、音声出力の制御を正常に復帰させることができる。
【0049】
なお、上述した監視ルーチンにおいてサブ制御基板36や表示制御基板が2つのCPU40,42による双方向通信を行っていても、これは従属基板からメイン制御基板34への逆方向通信に該当するものではないため、公的な規制上も何ら問題はない。
【0050】
また、基板間の通信は特定のタイミング(例えば入賞検出時や変動開始時等)だけに実行されるものであり、全体的な稼働からみるとデューティ比率が低いため、処理速度に劣るCPU42を用いていても実用上は何ら問題とならない。これとは逆に、液晶表示ユニット等の制御にはより微細な高速処理が求められ、かつ、そのデューティ比率も高いことから、こうした制御には処理速度に優れる方のCPU40を用いることで、要求レベルに応じて2つのCPU40,42を適所に使い分けしつつ、全体としてノイズ耐性に強いシステムを合理的に構築することができる。
【0051】
さらには、サブ制御基板36や表示制御基板等による高速処理が必要な制御プロセスを低作動電圧型のCPU40により行うことで、パチンコ機1の全体的な消費電力を抑えることができる。このように、本実施形態では省電力型のCPU40を使用しつつ、ノイズ耐性が必要なところには敢えて低い作動周波数のCPU42を配置しているので、全体として省電力化を実現しながら、ノイズ耐性にも強いシステムが高度に実現されている。
【0052】
なお図3の制御系では、関連制御基板Gと機器制御基板H、動作機器Yの接続関係を一般にモデル化して示しているが、本実施形態のパチンコ機1のように、メイン制御基板34から順にサブ制御基板36および表示制御基板がデイジチェーン接続されている場合、それぞれの制御基板が2つのCPU40,42を備えている態様が好ましい。この場合、隣り合う基板間の通信(指令信号Dの転送)を低作動周波数型のCPU42により行い、当該基板に接続される機器の制御(制御信号Cの出力)を高作動周波数型のCPU40により行うことで、基板間の通信に対する有効なノイズ対策が可能となるし、また、基板上へのノイズの介入による不具合が生じたとしても、適宜その修正が可能である。
【0053】
その他、一実施形態で挙げたパチンコ機の具体的な構成や各種電子部品、機構部品等の配置はいずれも好ましい例示であり、これらは本発明の実施にあたり適宜変形が可能である。
【0054】
【発明の効果】
本発明の遊技機は、その特異なノイズ環境のもとでも優れたノイズ耐性を発揮しつつ、より高度に微細化された制御能力をも発揮することができる。このため、常に安定した遊技動作を実行し、高品質で信頼性の高い遊技を提供することができる。
【図面の簡単な説明】
【図1】一実施形態のパチンコ機の正面図である。
【図2】図1のパチンコ機の背面図である。
【図3】制御系のモデルを示したブロック図である。
【図4】監視ルーチンのフローチャートである。
【符号の説明】
1 パチンコ機
12 表示画面
34 メイン制御基板
36 サブ制御基板
40,42 CPU
Claims (1)
- 図柄を演出的に表示する図柄表示器と、
基本的な遊技の進行を制御するメイン制御基板と、
前記メイン制御基板からの一方向通信により送信されてくるコマンドに基づいて表示用データを生成して出力することにより前記図柄表示器の動作を制御するサブ制御基板とを備えた遊技機であって、
前記サブ制御基板は、同一基板上に構成されるとともに互いに作動周波数が高低に異なる高作動周波数型の第1のCPUおよび前記第1のCPUの作動電圧よりも高電圧で作動する低作動周波数型の第2のCPUを有し、
前記第1および第2のCPUは、それぞれ制御プログラムを実行することにより予め定められた動作を行い、
高作動周波数型の前記第1のCPUは、前記図柄表示器の動作を制御する処理を分担し、低作動周波数型の前記第2のCPUは、前記メイン制御基板との間の通信を行う処理を分担することを特徴とする遊技機。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003088113A JP4590541B2 (ja) | 2003-03-27 | 2003-03-27 | 遊技機 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003088113A JP4590541B2 (ja) | 2003-03-27 | 2003-03-27 | 遊技機 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009209141A Division JP4756510B2 (ja) | 2009-09-10 | 2009-09-10 | 遊技機 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2004290472A JP2004290472A (ja) | 2004-10-21 |
JP2004290472A5 JP2004290472A5 (ja) | 2008-09-25 |
JP4590541B2 true JP4590541B2 (ja) | 2010-12-01 |
Family
ID=33402326
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003088113A Expired - Fee Related JP4590541B2 (ja) | 2003-03-27 | 2003-03-27 | 遊技機 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4590541B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006345940A (ja) * | 2005-06-13 | 2006-12-28 | Daito Giken:Kk | 遊技台 |
-
2003
- 2003-03-27 JP JP2003088113A patent/JP4590541B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004290472A (ja) | 2004-10-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5760261B2 (ja) | 遊技台 | |
JP4832588B1 (ja) | 遊技台 | |
JP5953472B2 (ja) | 遊技台 | |
JP2018166739A (ja) | 遊技機 | |
JP6549829B2 (ja) | スロットマシン | |
JP2013059432A (ja) | 遊技台 | |
JP6346411B2 (ja) | 遊技機 | |
JP2011183094A (ja) | 遊技台 | |
JP6047710B2 (ja) | 遊技台 | |
JP5961834B2 (ja) | 遊技台 | |
JP4756510B2 (ja) | 遊技機 | |
JP5715978B2 (ja) | 遊技台 | |
JP2018166737A (ja) | 遊技機 | |
JP2018175773A (ja) | 遊技機 | |
JP2014042676A (ja) | スロットマシン | |
JP5760234B2 (ja) | 遊技台 | |
JP4590541B2 (ja) | 遊技機 | |
JP2014183916A (ja) | 遊技台 | |
JP2014083178A (ja) | 遊技台 | |
JP2013027652A (ja) | 遊技台 | |
JP5715974B2 (ja) | 遊技台 | |
JP2014183914A (ja) | 遊技台 | |
JP5961811B2 (ja) | 遊技台 | |
JP5778370B2 (ja) | 遊技台 | |
JP2019076151A (ja) | 遊技機 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050916 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20071221 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080729 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080729 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090310 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20090316 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20090430 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090507 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20090430 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090616 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090910 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20091002 |
|
A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20091023 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100601 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100819 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130924 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |