JP4579371B2 - 容量性負荷の駆動装置 - Google Patents
容量性負荷の駆動装置 Download PDFInfo
- Publication number
- JP4579371B2 JP4579371B2 JP2000131526A JP2000131526A JP4579371B2 JP 4579371 B2 JP4579371 B2 JP 4579371B2 JP 2000131526 A JP2000131526 A JP 2000131526A JP 2000131526 A JP2000131526 A JP 2000131526A JP 4579371 B2 JP4579371 B2 JP 4579371B2
- Authority
- JP
- Japan
- Prior art keywords
- capacitive load
- phase compensation
- output
- operational amplifier
- waveform
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3614—Control of polarity reversal in general
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
- G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
Landscapes
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、容量性負荷の駆動装置に関し、特に演算増幅器に接続される位相補償容量のトータル容量値を小さくした容量性負荷の駆動装置に関する。
【０００２】
【従来の技術】
アクティブマトリクス方式の液晶表示装置は、液晶パネルとして、画素を構成する画素電極およびＴＦＴ（薄膜トランジスタ）がマトリックス状に形成されたリア側のガラス基板と、コモン電極およびカラーフィルタが形成されたフロント側のガラス基板とが液晶を介して互いに対向配置され、ＴＦＴと画素電極に、水平方向に延在し垂直方向に並設される走査線と、垂直方向に延在し水平方向に並設されるデータ線が接続されて構成されている。液晶パネルには走査線に垂直ドライバＩＣが、および、データ線に水平ドライバＩＣが接続され、垂直ドライバＩＣから各走査線に線順次に走査信号が供給されることにより、走査信号が供給された走査線に接続されている各ＴＦＴがオンし、水平ドライバＩＣから各データ線に同時に供給された駆動電圧がこのオンしたＴＦＴを介して対応する画素電極に供給され、コモン電極に供給される電圧（以下、コモン電圧Ｖcomという）とで液晶を駆動する。
【０００３】
各画素電極に供給される駆動電圧は、液晶固有の特性からコモン電圧に対して正電圧と負電圧を交互に供給しなければならず、例えば、２５６階調表示の場合、正電圧として正極性階調電圧ＶＰ１〜ＶＰ２５６（Ｖcom＜ＶＰ１＜ＶＰ２５６）のうちのひとつの階調電圧ＶＰｘと、負電圧として負極性階調電圧ＶＮ１〜ＶＮ２５６（Ｖcom＞ＶＮ１＞ＶＮ２５６）のうちのひとつの階調電圧ＶＮｘとが交互に供給される。この正電圧と負電圧を交互に供給する駆動方式のひとつとして、１画素電極単位で切り換えるドット反転駆動による交流駆動方式が用いられている。
【０００４】
以下に、上記ドット反転駆動方式を用いた従来の水平ドライバＩＣの例を図２を参照して説明する。図２において、１００は、水平ドライバＩＣで、液晶パネルのデータ線３８４本分を駆動し、２５６階調表示する能力を有するものとして説明する。水平ドライバＩＣ１００は、各データ線に駆動電圧を出力する３８４個の出力端子Ｓ１〜Ｓ３８４と、各データ線に対応して階調電圧ＶＰｘ，ＶＮｘを交互にかつ２ｎ−１（奇数）番目（ｎ＝１〜１９２）のデータ線と２ｎ（偶数）番目のデータ線とで互い違いに供給するＤ／Ａコンバータ１１０と、Ｄ／Ａコンバータ１１０からの階調電圧ＶＰｘ，ＶＮｘを駆動能力を上げて各出力端子Ｓ１〜Ｓ３８４に駆動電圧として交互に、かつ２ｎ−１番目の出力端子Ｓ2n-1と２ｎ番目の出力端子Ｓ2nとで互い違いに出力する３８４個の立ち上がり波形および立ち下がり波形の両出力ができる１アンプ方式のボルテージフォロア接続の演算増幅器１２０とを有している。Ｄ／Ａコンバータ１１０から各演算増幅器１２０には、水平ドライバＩＣ１００の外部からシリアルに供給され、内部の図示しない回路から各データ線に対応してパラレルに供給される８ビットのデジタルデータ信号Ｄ１〜Ｄ８と、外部から供給される極性制御信号ＰＯＬに基づいて、外部から供給されるγ補正電源電圧Ｖ１〜Ｖ１０により生成される２５６階調の階調電圧ＶＰ１〜ＶＰ２５６，ＶＮ１〜ＶＮ２５６のうちのひとつの階調電圧ＶＰｘ，ＶＮｘが、１走査線ごとに交互に、かつ２ｎ−１番目のデータ線と２ｎ番目のデータ線とで互い違いに選択されて供給される。
【０００５】
上記構成の水平ドライバＩＣ１００の動作を説明する。水平ドライバＩＣ１００には外部から、８ビットのデジタルデータ信号Ｄ１〜Ｄ８、極性制御信号ＰＯＬ、γ補正電源電圧Ｖ１〜Ｖ１０が供給される。ある１走査期間において、極性制御信号ＰＯＬが“ハイ”レベルで供給され、内部の図示しない回路でパラレルに変換された８ビットのデジタルデータ信号Ｄ１〜Ｄ８が各データ線に対応してＤ／Ａコンバータ１１０に同時に供給されると、Ｄ／Ａコンバータ１１０から、２ｎ−１番目のデータ線に対応する演算増幅器１２０に２５６階調の階調電圧ＶＰ１〜ＶＰ２５６のうちのひとつの階調電圧ＶＰｘが選択されて供給され、この演算増幅器１２０から出力端子Ｓ2n-1に出力されるとともに、２ｎ番目のデータ線に対応する演算増幅器１２０に２５６階調の階調電圧ＶＮ１〜ＶＮ２５６のうちのひとつの階調電圧ＶＮｘが選択されて供給され、この演算増幅器１２０から出力端子Ｓ2nに出力される。
【０００６】
次の１走査期間において、極性制御信号ＰＯＬが“ロウ”レベルで供給され、内部の図示しない回路でパラレルに変換された次の８ビットのデジタルデータ信号Ｄ１〜Ｄ８が各データ線に対応してＤ／Ａコンバータ１１０に同時に供給され、Ｄ／Ａコンバータ１１０から、２ｎ−１番目のデータ線に対応する演算増幅器１２０に２５６階調の階調電圧ＶＮ１〜ＶＮ２５６のうちのひとつの階調電圧ＶＮｘが選択されて供給され、この演算増幅器１２０から出力端子Ｓ2n-1に出力されるとともに、２ｎ番目のデータ線に対応する演算増幅器１２０に２５６階調の階調電圧ＶＰ１〜ＶＰ２５６のうちのひとつの階調電圧ＶＰｘが選択されて供給され、この演算増幅器１２０から出力端子Ｓ2nに出力される。
【０００７】
【発明が解決しようとする課題】
ところで、各演算増幅器１２０には演算増幅器１２０の動作を安定化させるために位相を補償する位相補償容量１３０が接続されている。この位相補償容量１３０の容量値は、水平ドライバＩＣのチップ面積を小さくするいう観点から、できる限り小さくする必要がある。しかしながら、位相補償容量１３０の容量値をあまり小さくすると演算増幅器１２０が発振を起こし動作が不安定になるという問題が生じる。
従って、本発明は上記の問題点を解決するためになされた。本発明者は、正極性階調電圧ＶＰｘと負極性階調電圧ＶＮｘとを交互に出力する演算増幅器に接続される位相補償容量の容量値を小さくしていった場合、正極性階調電圧ＶＰｘを出力するときの方が負極性階調電圧ＶＮｘを出力するときよりも同一容量値で演算増幅器が発振しにくいことに目をつけた。このことにより、発振しにくい立ち上がり波形を出力している側の演算増幅器には立ち下がり波形を出力している側より容量値が小さい位相補償容量を接続するようにして位相補償容量のトータル容量値を減少させた容量性負荷の駆動装置を提供することを目的とする。
【０００８】
【課題を解決するための手段】
本発明に係わる容量性負荷の駆動装置は、立ち上がり波形と立ち下がり波形を交互にかつ互い違いに出力する２個を１組とする複数組の演算増幅器と、前記演算増幅器の１組ごとに容量値が相異なる２個を１組として配置した位相補償容量とを具備し、前記２個の演算増幅器のうち立ち上がり波形を出力する側に前記２個の位相補償容量のうち容量値が小さい方を接続するとともに、立ち下がり波形を出力する側に容量値が大きい方を接続するようにしている。
上記手段とすることにより、立ち上がり波形を出力している側の演算増幅器に接続される位相補償容量の容量値が、立ち下がり波形を出力している側の演算増幅器に接続される位相補償容量の容量値より小さくて済む。
【０００９】
【発明の実施の形態】
以下に、本発明に基づき、一実施例を図１を参照して説明する。図１において、２００は、水平ドライバＩＣで、液晶パネルのデータ線３８４本分をドット反転駆動し、２５６階調表示する能力を有するものとして説明する。水平ドライバＩＣ２００は、各データ線に駆動電圧を出力する３８４個の出力端子Ｓ１〜Ｓ３８４と、各データ線に対応して階調電圧ＶＰｘ，ＶＮｘを交互にかつ２ｎ−１番目と２ｎ番目のデータ線とで互い違いに供給するＤ／Ａコンバータ２１０と、Ｄ／Ａコンバータ２１０からの階調電圧ＶＰｘ，ＶＮｘを駆動能力を上げて各出力端子Ｓ１〜Ｓ３８４に駆動電圧として交互に、かつ２ｎ−１番目の出力端子Ｓ2n-1と２ｎ番目の出力端子Ｓ2nとで互い違いに出力する３８４個の立ち上がり波形および立ち下がり波形の両出力ができる１アンプ方式のボルテージフォロア接続の演算増幅器２２０と、２ｎ−１番目と２ｎ番目のデータ線に対応した２個の演算増幅器２２０を１組として１組ごとに容量値が相異なる２個を１組として配置した１９２組の位相補償容量２３０,２４０（位相補償容量２３０の容量値＞位相補償容量２４０の容量値）と、１組ごとに２個の演算増幅器２２０のうち立ち上がり波形を出力する側に容量値が小さい位相補償容量２４０を接続するとともに、立ち下がり波形を出力する側に容量値が大きい位相補償容量２３０を接続する１９２組の切替えスイッチ２５０および２６０とを有している。位相補償容量２３０の容量値は, 位相補償容量２３０が立ち下がり波形を出力している側の演算増幅器２２０に接続されたとき、この演算増幅器２２０が発振しないレベルに設定される。また、位相補償容量の容量値を小さくしていった場合、立ち上がり波形を出力するときの方が立ち下がり波形を出力するときよりも位相補償容量が同一容量値で演算増幅器が発振しにくいことから、位相補償容量２４０の容量値は, 位相補償容量２３０の容量値より小さくて済み、位相補償容量２４０が立ち上がり波形を出力している側の演算増幅器２２０に接続されたとき、この演算増幅器２２０が発振しないレベルに設定される。Ｄ／Ａコンバータ２１０から各演算増幅器２２０には、 水平ドライバＩＣの内部の図示しない回路から各データ線に対応してパラレルに供給される８ビットのデジタルデータ信号Ｄ１〜Ｄ８と、外部から供給される極性制御信号に基づいて、外部から供給されるγ補正電源電圧Ｖ１〜Ｖ１０により生成される２５６階調の階調電圧ＶＰ１〜ＶＰ２５６，ＶＮ１〜ＶＮ２５６のうちのひとつの階調電圧ＶＰｘ，ＶＮｘが、１走査線ごとに交互に、かつ２ｎ−１番目のデータ線と２ｎ番目のデータ線とで互い違いに選択されて供給される。切替えスイッチ２５０，２６０は、外部から供給される極性制御信号ＰＯＬにより切替えられる。
【００１０】
上記構成の水平ドライバＩＣ２００の動作を説明する。水平ドライバＩＣ２００には外部から、８ビットのデジタルデータ信号Ｄ１〜Ｄ８、極性制御信号ＰＯＬ、γ補正電源電圧Ｖ１〜Ｖ１０が供給される。ある１走査期間において、極性制御信号ＰＯＬが“ハイ”レベルで供給され、内部の図示しない回路でパラレルに変換された８ビットのデジタルデータ信号Ｄ１〜Ｄ８が各データ線に対応してＤ／Ａコンバータ２１０に供給されると、Ｄ／Ａコンバータ２１０から、２ｎ−１番目のデータ線に対応する演算増幅器２２０に２５６階調の階調電圧ＶＰ１〜ＶＰ２５６のうちのひとつの階調電圧ＶＰｘが選択されて供給され、この演算増幅器２２０から出力端子Ｓ2n-1に出力されるとともに、２ｎ番目のデータ線に対応する演算増幅器２２０に２５６階調の階調電圧ＶＮ１〜ＶＮ２５６のうちのひとつの階調電圧ＶＮｘが選択されて供給され、この演算増幅器２２０から出力端子Ｓ2nに出力される。このとき、各切替えスイッチ２５０,２６０に極性制御信号ＰＯＬが“ハイ”レベルで供給され、２ｎ−１番目のデータ線に対応する演算増幅器２２０に位相補償容量２４０が接続されるとともに２ｎ番目のデータ線に対応する演算増幅器２２０に位相補償容量２３０が接続される。
【００１１】
次の１走査期間において、極性制御信号ＰＯＬが“ロウ”レベルで供給され、内部の図示しない回路でパラレルに変換された次の８ビットのデジタルデータ信号Ｄ１〜Ｄ８が各データ線に対応してＤ／Ａコンバータ２１０に供給され、Ｄ／Ａコンバータ２１０から、２ｎ−１番目のデータ線に対応する演算増幅器２２０に２５６階調の階調電圧ＶＮ１〜ＶＮ２５６のうちのひとつの階調電圧ＶＮｘが選択されて供給され、この演算増幅器２２０から出力端子Ｓ2n-1に出力されるとともに、２ｎ番目のデータ線に対応する演算増幅器２２０に２５６階調の階調電圧ＶＰ１〜ＶＰ２５６のうちのひとつの階調電圧ＶＰｘが選択されて供給され、この演算増幅器２２０から出力端子Ｓ2nに出力される。このとき、各切替えスイッチ２５０,２６０に極性制御信号ＰＯＬが“ロウ”レベルで供給され、２ｎ−１番目のデータ線に対応する演算増幅器２２０に位相補償容量２３０が接続されるとともに２ｎ番目のデータ線に対応する演算増幅器２２０に位相補償容量２４０が接続される。
【００１２】
以上で説明したように、２ｎ−１番目と２ｎ番目のデータ線に対応する２個の演算増幅器２２０を１組として、１組ごとに２個の異なる容量値の位相補償容量２３０,２４０を配置し、容量値が小さい位相補償容量２４０を正極性階調電圧ＶＰｘを出力しているときの演算増幅器２２０に接続し、容量値が大きい位相補償容量２３０を負極性階調電圧ＶＮｘを出力しているときの演算増幅器２２０に接続することにより、正極性階調電圧ＶＰｘを出力しているときの演算増幅器２２０に接続される位相補償容量２４０の容量値が、負極性階調電圧ＶＮｘを出力しているときの演算増幅器２２０に接続される位相補償容量２３０の容量値より小さくて済み、水平ドライバＩＣ２００に含まれる位相補償容量のトータル容量値を減少させることができる。
【００１３】
【発明の効果】
本発明に係わる容量性負荷の駆動装置によれば、立ち上がり波形と立ち下がり波形を交互にかつ互い違いに出力する２個の演算増幅器のうち立ち上がり波形を出力する側に容量値が相異なる２個の位相補償容量のうち容量値が小さい方を接続するとともに、立ち下がり波形を出力する側に容量値が大きい方を接続するようにして、位相補償容量のトータル容量値を減少させた構成としたので、半導体集積回路のチップ面積を減少させることができる。
【図面の簡単な説明】
【図１】本発明の一実施例である水平ドライバＩＣの要部回路図。
【図２】従来の水平ドライバＩＣの要部回路図。
【符号の説明】
２００ 水平ドライバＩＣ
２１０ Ｄ／Ａコンバータ
２２０ 演算増幅器
２３０,２４０ 位相補償容量
２５０,２６０ 切替えスイッチ
【発明の属する技術分野】
本発明は、容量性負荷の駆動装置に関し、特に演算増幅器に接続される位相補償容量のトータル容量値を小さくした容量性負荷の駆動装置に関する。
【０００２】
【従来の技術】
アクティブマトリクス方式の液晶表示装置は、液晶パネルとして、画素を構成する画素電極およびＴＦＴ（薄膜トランジスタ）がマトリックス状に形成されたリア側のガラス基板と、コモン電極およびカラーフィルタが形成されたフロント側のガラス基板とが液晶を介して互いに対向配置され、ＴＦＴと画素電極に、水平方向に延在し垂直方向に並設される走査線と、垂直方向に延在し水平方向に並設されるデータ線が接続されて構成されている。液晶パネルには走査線に垂直ドライバＩＣが、および、データ線に水平ドライバＩＣが接続され、垂直ドライバＩＣから各走査線に線順次に走査信号が供給されることにより、走査信号が供給された走査線に接続されている各ＴＦＴがオンし、水平ドライバＩＣから各データ線に同時に供給された駆動電圧がこのオンしたＴＦＴを介して対応する画素電極に供給され、コモン電極に供給される電圧（以下、コモン電圧Ｖcomという）とで液晶を駆動する。
【０００３】
各画素電極に供給される駆動電圧は、液晶固有の特性からコモン電圧に対して正電圧と負電圧を交互に供給しなければならず、例えば、２５６階調表示の場合、正電圧として正極性階調電圧ＶＰ１〜ＶＰ２５６（Ｖcom＜ＶＰ１＜ＶＰ２５６）のうちのひとつの階調電圧ＶＰｘと、負電圧として負極性階調電圧ＶＮ１〜ＶＮ２５６（Ｖcom＞ＶＮ１＞ＶＮ２５６）のうちのひとつの階調電圧ＶＮｘとが交互に供給される。この正電圧と負電圧を交互に供給する駆動方式のひとつとして、１画素電極単位で切り換えるドット反転駆動による交流駆動方式が用いられている。
【０００４】
以下に、上記ドット反転駆動方式を用いた従来の水平ドライバＩＣの例を図２を参照して説明する。図２において、１００は、水平ドライバＩＣで、液晶パネルのデータ線３８４本分を駆動し、２５６階調表示する能力を有するものとして説明する。水平ドライバＩＣ１００は、各データ線に駆動電圧を出力する３８４個の出力端子Ｓ１〜Ｓ３８４と、各データ線に対応して階調電圧ＶＰｘ，ＶＮｘを交互にかつ２ｎ−１（奇数）番目（ｎ＝１〜１９２）のデータ線と２ｎ（偶数）番目のデータ線とで互い違いに供給するＤ／Ａコンバータ１１０と、Ｄ／Ａコンバータ１１０からの階調電圧ＶＰｘ，ＶＮｘを駆動能力を上げて各出力端子Ｓ１〜Ｓ３８４に駆動電圧として交互に、かつ２ｎ−１番目の出力端子Ｓ2n-1と２ｎ番目の出力端子Ｓ2nとで互い違いに出力する３８４個の立ち上がり波形および立ち下がり波形の両出力ができる１アンプ方式のボルテージフォロア接続の演算増幅器１２０とを有している。Ｄ／Ａコンバータ１１０から各演算増幅器１２０には、水平ドライバＩＣ１００の外部からシリアルに供給され、内部の図示しない回路から各データ線に対応してパラレルに供給される８ビットのデジタルデータ信号Ｄ１〜Ｄ８と、外部から供給される極性制御信号ＰＯＬに基づいて、外部から供給されるγ補正電源電圧Ｖ１〜Ｖ１０により生成される２５６階調の階調電圧ＶＰ１〜ＶＰ２５６，ＶＮ１〜ＶＮ２５６のうちのひとつの階調電圧ＶＰｘ，ＶＮｘが、１走査線ごとに交互に、かつ２ｎ−１番目のデータ線と２ｎ番目のデータ線とで互い違いに選択されて供給される。
【０００５】
上記構成の水平ドライバＩＣ１００の動作を説明する。水平ドライバＩＣ１００には外部から、８ビットのデジタルデータ信号Ｄ１〜Ｄ８、極性制御信号ＰＯＬ、γ補正電源電圧Ｖ１〜Ｖ１０が供給される。ある１走査期間において、極性制御信号ＰＯＬが“ハイ”レベルで供給され、内部の図示しない回路でパラレルに変換された８ビットのデジタルデータ信号Ｄ１〜Ｄ８が各データ線に対応してＤ／Ａコンバータ１１０に同時に供給されると、Ｄ／Ａコンバータ１１０から、２ｎ−１番目のデータ線に対応する演算増幅器１２０に２５６階調の階調電圧ＶＰ１〜ＶＰ２５６のうちのひとつの階調電圧ＶＰｘが選択されて供給され、この演算増幅器１２０から出力端子Ｓ2n-1に出力されるとともに、２ｎ番目のデータ線に対応する演算増幅器１２０に２５６階調の階調電圧ＶＮ１〜ＶＮ２５６のうちのひとつの階調電圧ＶＮｘが選択されて供給され、この演算増幅器１２０から出力端子Ｓ2nに出力される。
【０００６】
次の１走査期間において、極性制御信号ＰＯＬが“ロウ”レベルで供給され、内部の図示しない回路でパラレルに変換された次の８ビットのデジタルデータ信号Ｄ１〜Ｄ８が各データ線に対応してＤ／Ａコンバータ１１０に同時に供給され、Ｄ／Ａコンバータ１１０から、２ｎ−１番目のデータ線に対応する演算増幅器１２０に２５６階調の階調電圧ＶＮ１〜ＶＮ２５６のうちのひとつの階調電圧ＶＮｘが選択されて供給され、この演算増幅器１２０から出力端子Ｓ2n-1に出力されるとともに、２ｎ番目のデータ線に対応する演算増幅器１２０に２５６階調の階調電圧ＶＰ１〜ＶＰ２５６のうちのひとつの階調電圧ＶＰｘが選択されて供給され、この演算増幅器１２０から出力端子Ｓ2nに出力される。
【０００７】
【発明が解決しようとする課題】
ところで、各演算増幅器１２０には演算増幅器１２０の動作を安定化させるために位相を補償する位相補償容量１３０が接続されている。この位相補償容量１３０の容量値は、水平ドライバＩＣのチップ面積を小さくするいう観点から、できる限り小さくする必要がある。しかしながら、位相補償容量１３０の容量値をあまり小さくすると演算増幅器１２０が発振を起こし動作が不安定になるという問題が生じる。
従って、本発明は上記の問題点を解決するためになされた。本発明者は、正極性階調電圧ＶＰｘと負極性階調電圧ＶＮｘとを交互に出力する演算増幅器に接続される位相補償容量の容量値を小さくしていった場合、正極性階調電圧ＶＰｘを出力するときの方が負極性階調電圧ＶＮｘを出力するときよりも同一容量値で演算増幅器が発振しにくいことに目をつけた。このことにより、発振しにくい立ち上がり波形を出力している側の演算増幅器には立ち下がり波形を出力している側より容量値が小さい位相補償容量を接続するようにして位相補償容量のトータル容量値を減少させた容量性負荷の駆動装置を提供することを目的とする。
【０００８】
【課題を解決するための手段】
本発明に係わる容量性負荷の駆動装置は、立ち上がり波形と立ち下がり波形を交互にかつ互い違いに出力する２個を１組とする複数組の演算増幅器と、前記演算増幅器の１組ごとに容量値が相異なる２個を１組として配置した位相補償容量とを具備し、前記２個の演算増幅器のうち立ち上がり波形を出力する側に前記２個の位相補償容量のうち容量値が小さい方を接続するとともに、立ち下がり波形を出力する側に容量値が大きい方を接続するようにしている。
上記手段とすることにより、立ち上がり波形を出力している側の演算増幅器に接続される位相補償容量の容量値が、立ち下がり波形を出力している側の演算増幅器に接続される位相補償容量の容量値より小さくて済む。
【０００９】
【発明の実施の形態】
以下に、本発明に基づき、一実施例を図１を参照して説明する。図１において、２００は、水平ドライバＩＣで、液晶パネルのデータ線３８４本分をドット反転駆動し、２５６階調表示する能力を有するものとして説明する。水平ドライバＩＣ２００は、各データ線に駆動電圧を出力する３８４個の出力端子Ｓ１〜Ｓ３８４と、各データ線に対応して階調電圧ＶＰｘ，ＶＮｘを交互にかつ２ｎ−１番目と２ｎ番目のデータ線とで互い違いに供給するＤ／Ａコンバータ２１０と、Ｄ／Ａコンバータ２１０からの階調電圧ＶＰｘ，ＶＮｘを駆動能力を上げて各出力端子Ｓ１〜Ｓ３８４に駆動電圧として交互に、かつ２ｎ−１番目の出力端子Ｓ2n-1と２ｎ番目の出力端子Ｓ2nとで互い違いに出力する３８４個の立ち上がり波形および立ち下がり波形の両出力ができる１アンプ方式のボルテージフォロア接続の演算増幅器２２０と、２ｎ−１番目と２ｎ番目のデータ線に対応した２個の演算増幅器２２０を１組として１組ごとに容量値が相異なる２個を１組として配置した１９２組の位相補償容量２３０,２４０（位相補償容量２３０の容量値＞位相補償容量２４０の容量値）と、１組ごとに２個の演算増幅器２２０のうち立ち上がり波形を出力する側に容量値が小さい位相補償容量２４０を接続するとともに、立ち下がり波形を出力する側に容量値が大きい位相補償容量２３０を接続する１９２組の切替えスイッチ２５０および２６０とを有している。位相補償容量２３０の容量値は, 位相補償容量２３０が立ち下がり波形を出力している側の演算増幅器２２０に接続されたとき、この演算増幅器２２０が発振しないレベルに設定される。また、位相補償容量の容量値を小さくしていった場合、立ち上がり波形を出力するときの方が立ち下がり波形を出力するときよりも位相補償容量が同一容量値で演算増幅器が発振しにくいことから、位相補償容量２４０の容量値は, 位相補償容量２３０の容量値より小さくて済み、位相補償容量２４０が立ち上がり波形を出力している側の演算増幅器２２０に接続されたとき、この演算増幅器２２０が発振しないレベルに設定される。Ｄ／Ａコンバータ２１０から各演算増幅器２２０には、 水平ドライバＩＣの内部の図示しない回路から各データ線に対応してパラレルに供給される８ビットのデジタルデータ信号Ｄ１〜Ｄ８と、外部から供給される極性制御信号に基づいて、外部から供給されるγ補正電源電圧Ｖ１〜Ｖ１０により生成される２５６階調の階調電圧ＶＰ１〜ＶＰ２５６，ＶＮ１〜ＶＮ２５６のうちのひとつの階調電圧ＶＰｘ，ＶＮｘが、１走査線ごとに交互に、かつ２ｎ−１番目のデータ線と２ｎ番目のデータ線とで互い違いに選択されて供給される。切替えスイッチ２５０，２６０は、外部から供給される極性制御信号ＰＯＬにより切替えられる。
【００１０】
上記構成の水平ドライバＩＣ２００の動作を説明する。水平ドライバＩＣ２００には外部から、８ビットのデジタルデータ信号Ｄ１〜Ｄ８、極性制御信号ＰＯＬ、γ補正電源電圧Ｖ１〜Ｖ１０が供給される。ある１走査期間において、極性制御信号ＰＯＬが“ハイ”レベルで供給され、内部の図示しない回路でパラレルに変換された８ビットのデジタルデータ信号Ｄ１〜Ｄ８が各データ線に対応してＤ／Ａコンバータ２１０に供給されると、Ｄ／Ａコンバータ２１０から、２ｎ−１番目のデータ線に対応する演算増幅器２２０に２５６階調の階調電圧ＶＰ１〜ＶＰ２５６のうちのひとつの階調電圧ＶＰｘが選択されて供給され、この演算増幅器２２０から出力端子Ｓ2n-1に出力されるとともに、２ｎ番目のデータ線に対応する演算増幅器２２０に２５６階調の階調電圧ＶＮ１〜ＶＮ２５６のうちのひとつの階調電圧ＶＮｘが選択されて供給され、この演算増幅器２２０から出力端子Ｓ2nに出力される。このとき、各切替えスイッチ２５０,２６０に極性制御信号ＰＯＬが“ハイ”レベルで供給され、２ｎ−１番目のデータ線に対応する演算増幅器２２０に位相補償容量２４０が接続されるとともに２ｎ番目のデータ線に対応する演算増幅器２２０に位相補償容量２３０が接続される。
【００１１】
次の１走査期間において、極性制御信号ＰＯＬが“ロウ”レベルで供給され、内部の図示しない回路でパラレルに変換された次の８ビットのデジタルデータ信号Ｄ１〜Ｄ８が各データ線に対応してＤ／Ａコンバータ２１０に供給され、Ｄ／Ａコンバータ２１０から、２ｎ−１番目のデータ線に対応する演算増幅器２２０に２５６階調の階調電圧ＶＮ１〜ＶＮ２５６のうちのひとつの階調電圧ＶＮｘが選択されて供給され、この演算増幅器２２０から出力端子Ｓ2n-1に出力されるとともに、２ｎ番目のデータ線に対応する演算増幅器２２０に２５６階調の階調電圧ＶＰ１〜ＶＰ２５６のうちのひとつの階調電圧ＶＰｘが選択されて供給され、この演算増幅器２２０から出力端子Ｓ2nに出力される。このとき、各切替えスイッチ２５０,２６０に極性制御信号ＰＯＬが“ロウ”レベルで供給され、２ｎ−１番目のデータ線に対応する演算増幅器２２０に位相補償容量２３０が接続されるとともに２ｎ番目のデータ線に対応する演算増幅器２２０に位相補償容量２４０が接続される。
【００１２】
以上で説明したように、２ｎ−１番目と２ｎ番目のデータ線に対応する２個の演算増幅器２２０を１組として、１組ごとに２個の異なる容量値の位相補償容量２３０,２４０を配置し、容量値が小さい位相補償容量２４０を正極性階調電圧ＶＰｘを出力しているときの演算増幅器２２０に接続し、容量値が大きい位相補償容量２３０を負極性階調電圧ＶＮｘを出力しているときの演算増幅器２２０に接続することにより、正極性階調電圧ＶＰｘを出力しているときの演算増幅器２２０に接続される位相補償容量２４０の容量値が、負極性階調電圧ＶＮｘを出力しているときの演算増幅器２２０に接続される位相補償容量２３０の容量値より小さくて済み、水平ドライバＩＣ２００に含まれる位相補償容量のトータル容量値を減少させることができる。
【００１３】
【発明の効果】
本発明に係わる容量性負荷の駆動装置によれば、立ち上がり波形と立ち下がり波形を交互にかつ互い違いに出力する２個の演算増幅器のうち立ち上がり波形を出力する側に容量値が相異なる２個の位相補償容量のうち容量値が小さい方を接続するとともに、立ち下がり波形を出力する側に容量値が大きい方を接続するようにして、位相補償容量のトータル容量値を減少させた構成としたので、半導体集積回路のチップ面積を減少させることができる。
【図面の簡単な説明】
【図１】本発明の一実施例である水平ドライバＩＣの要部回路図。
【図２】従来の水平ドライバＩＣの要部回路図。
【符号の説明】
２００ 水平ドライバＩＣ
２１０ Ｄ／Ａコンバータ
２２０ 演算増幅器
２３０,２４０ 位相補償容量
２５０,２６０ 切替えスイッチ
Claims (4)
- 入力信号に基づいて、立ち上がり波形と立ち下がり波形を交互に容量性負荷に出力する第１の演算増幅器と、前記第１の演算増幅器の出力波形に対して反転した波形を前記容量性負荷に出力する第２の演算増幅器と、を１組とし、前記容量性負荷に互い違いの波形を出力する複数組の演算増幅器と、
前記演算増幅器の１組ごとに容量値が相異なる２個を１組とする位相補償容量と、
前記１組の演算増幅器のうち立ち上がり波形を出力する側に前記１組の位相補償容量のうち容量値が小さい方を接続するとともに、立ち下がり波形を出力する側に容量値が大きい方を接続する切替えスイッチと、
を具備する容量性負荷の駆動装置。 - 前記容量性負荷が液晶パネルで、この液晶パネルをドット反転駆動方式で駆動する請求項１記載の容量性負荷の駆動装置。
- 容量性負荷としての液晶パネルのデータ線に対応してコモン電圧に対して正極性および負極性の階調電圧を交互にかつ２ｎ−１（奇数）番目のデータ線と２ｎ（偶数）番目のデータ線とで互い違いに出力するＤ／Ａコンバータと、前記データ線に対応して前記階調電圧を駆動能力を上げて出力する立ち上がり波形と立ち下がり波形の両出力ができるボルテージホロワ接続の演算増幅器と、前記２ｎ−１番目のデータ線と２ｎ番目のデータ線とに対応する前記演算増幅器を１組としてこの１組ごとに容量値が相異なる２個を１組として配置した位相補償容量と、前記演算増幅器および位相補償容量の１組ごとに両演算増幅器に両位相補償容量を互い違いに接続する切替えスイッチとを具備し、前記１組の演算増幅器のうち立ち上がり波形を出力する側に前記１組の位相補償容量のうち容量値が小さい方を接続するとともに、立ち下がり波形を出力する側に容量値が大きい方を接続するようにした容量性負荷の駆動装置。
- 前記切替えスイッチが、前記正極性および負極性の極性切替えに連動して切替えられる請求項３記載の容量性負荷の駆動装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000131526A JP4579371B2 (ja) | 2000-04-26 | 2000-04-26 | 容量性負荷の駆動装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000131526A JP4579371B2 (ja) | 2000-04-26 | 2000-04-26 | 容量性負荷の駆動装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001306017A JP2001306017A (ja) | 2001-11-02 |
| JP4579371B2 true JP4579371B2 (ja) | 2010-11-10 |
Family
ID=18640408
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000131526A Expired - Fee Related JP4579371B2 (ja) | 2000-04-26 | 2000-04-26 | 容量性負荷の駆動装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4579371B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4963489B2 (ja) * | 2008-05-16 | 2012-06-27 | ラピスセミコンダクタ株式会社 | 駆動装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000201038A (ja) * | 1999-01-08 | 2000-07-18 | Yozan Inc | ゲイン可変演算増幅器 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2990082B2 (ja) * | 1996-12-26 | 1999-12-13 | 日本電気アイシーマイコンシステム株式会社 | 液晶駆動回路及びその制御方法 |
| JPH1175226A (ja) * | 1997-08-29 | 1999-03-16 | Fujitsu Ltd | 加入者回路 |
| JPH11249625A (ja) * | 1998-03-04 | 1999-09-17 | Matsushita Electric Ind Co Ltd | 液晶駆動装置 |
-
2000
- 2000-04-26 JP JP2000131526A patent/JP4579371B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000201038A (ja) * | 1999-01-08 | 2000-07-18 | Yozan Inc | ゲイン可変演算増幅器 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001306017A (ja) | 2001-11-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6075505A (en) | Active matrix liquid crystal display | |
| JP4683837B2 (ja) | 複数の階調電圧を有する液晶表示装置、その駆動装置及び方法 | |
| KR100777705B1 (ko) | 액정 표시 장치 및 그 구동 방법 | |
| JP5801734B2 (ja) | 液晶表示装置、液晶表示装置の駆動方法、及び、電子機器 | |
| US20070018923A1 (en) | Driving circuit, display device, and driving method for the display device | |
| US20060132463A1 (en) | Touch sensible display device | |
| US20020063703A1 (en) | Liquid crystal display device | |
| JP2005242359A (ja) | 液晶表示装置 | |
| JP2006292807A (ja) | 液晶表示駆動用半導体集積回路 | |
| US20060125810A1 (en) | Display device and driving apparatus thereof | |
| JP2006171761A (ja) | 表示装置及びその駆動方法 | |
| JP2010164844A (ja) | 液晶表示装置、該液晶表示装置に用いられる駆動方法及び集積回路 | |
| JP3906665B2 (ja) | 液晶駆動装置 | |
| JP2009103819A (ja) | 表示装置 | |
| JP4579371B2 (ja) | 容量性負荷の駆動装置 | |
| JP2001272655A (ja) | 液晶表示装置の駆動方法および駆動装置 | |
| JP2003005695A (ja) | 表示装置および多階調表示方法 | |
| JP4353711B2 (ja) | 液晶表示装置の共通電極駆動回路 | |
| JPH11119741A (ja) | 液晶表示装置およびそれに用いられるデータドライバ | |
| JPH06237162A (ja) | 電圧出力回路並びに表示装置の共通電極駆動回路及び表示装置の信号配線駆動回路 | |
| KR100612103B1 (ko) | 고속 저전력 액정소자 구동장치 | |
| JP2965822B2 (ja) | 電源回路 | |
| JPH09251282A (ja) | 表示装置の駆動装置、液晶表示装置及び液晶表示装置の駆動方法 | |
| KR20010060834A (ko) | 박막트랜지스터 액정표시 장치의2레벨 전압 공유 방법 및그 회로 | |
| JPH10198316A (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050118 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050510 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070214 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20070704 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20100421 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100622 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100728 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100824 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100826 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130903 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |