JP4571272B2 - 光信号伝送システムの校正方法 - Google Patents
光信号伝送システムの校正方法 Download PDFInfo
- Publication number
- JP4571272B2 JP4571272B2 JP2000155349A JP2000155349A JP4571272B2 JP 4571272 B2 JP4571272 B2 JP 4571272B2 JP 2000155349 A JP2000155349 A JP 2000155349A JP 2000155349 A JP2000155349 A JP 2000155349A JP 4571272 B2 JP4571272 B2 JP 4571272B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- reference current
- magnitude
- low
- optical signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Semiconductor Lasers (AREA)
- Optical Communication System (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、光信号伝送システムの校正方法とその方法を用いた光信号伝送システム、特に光電変換を含む光信号伝送システムの校正方法とその方法を用いた光信号伝送システムに関する。
【０００２】
【従来の技術】
光信号伝送システムは一般に信頼性や伝送速度の面で優れており、各種信号伝送の手段として急速に利用分野が広がりつつある。半導体デバイス試験装置においても、本体ユニットと半導体デバイスがマウントされるテストヘッドの間の信号伝送に光ファイバを用いた光信号伝送システムが使用されることがある。最近の半導体デバイスの飛躍的な性能向上に伴い、そうしたデバイスを試験する装置の側にもきわめて高速かつ信頼性の高い動作が求められるためである。
【０００３】
【発明が解決しようとする課題】
光信号伝送システムの基本動作原理のひとつは、電気信号を光信号へ変換し、この光信号を光ファイバの入力端へ印加し、その光ファイバの出力端に現れる光信号を光電変換によって電気信号へ戻すというものである。光ファイバの入力側における発光作用は、電流駆動型のレーザーダイオードで実現されることが多い。ここで問題になるのは、レーザーダイオードを駆動する電流とそのレーザーダイオードの光の明るさの関係にばらつきが存在することである。
【０００４】
図１はレーザーダイオードの駆動電流と明るさの相関図である。ここでは、３通りの周囲温度Ｔ＝Ｔ０、Ｔ１、Ｔ２について、レーザーダイオードの特性を描いている。同図のごとく、レーザーダイオードは電流がある値以下ではレーザー発振せず、電流がある値を超えると、ほぼリニアにその明るさが増加することがわかる。その値は閾値電流と呼ばれるが、周囲温度が高いほど閾値電流は大きくなるほか、レーザーダイオードの個体間にも閾値電流にばらつきが見られる。これらの影響により、たとえば高速のクロックを伝送すると、発光側と受光側で意図する信号のしきい値にずれが生じてクロックのデューティ比がくずれたり、本来同時変化を起こすべき多数の信号の間にスキューが生じる。こうした現象は伝送の高速化の足かせとなり、とりわけ直流から高周波に至る広範な動作が要請される半導体デバイス試験装置にとっては、高速化と各周波数における安定動作の両面で対処が難しい問題であった。
【０００５】
本発明はこうした課題に鑑みてなされたものであり、その目的は、光信号伝送システムにおける信号の伝送をより好ましい形で実現するための一連の技術、とくに、光信号伝送システムで伝送すべき信号に所望の調整を加えることが可能な校正技術と、その技術を利用した光信号伝送システムの提供にある。
【０００６】
【課題を解決するための手段】
上述の課題を解決するために、本発明のある形態は、発光作用によって生成した光信号を光ファイバの入力端に印加し、前記光ファイバの出力端に現れる光信号を光電変換によって電気信号に戻す光信号伝送システムの校正方法であり、この方法は、前記光信号を前記光ファイバに入力して前記電気信号を生成する伝送段階と、前記発光作用に関連する電流または前記光電変換に関連する電流の少なくとも一方を前記電気信号の電流に応じて調整する調整段階とを含む。
【０００７】
本発明の別の形態では、前記調整段階は、前記電気信号の電流の大きさと所定の参照電流の大きさが拮抗するよう前記発光作用を喚起する電流の大きさを調整する段階を含む。
【０００８】
本発明のさらに別の形態では、前記調整段階は、前記参照電流を順次大小二通りの値に定め、前記大小二通りの値に応じて前記発光作用を喚起する二通りの電流の値をそれぞれ調整し、前記調整された二通りの値を個別に保持する段階を含む。
【０００９】
本発明のさらに別の形態では、前記大小二通りの値のうち小さいほうの値は、前記光信号がゼロではない微弱な強度にある状態を想定して定められる。
【００１０】
本発明のさらに別の形態では、前記調整段階で調整された前記発光作用を喚起する電流の大きさが所定の許容範囲にあるか否かを判定する段階をさらに含む。
【００１１】
本発明のさらに別の形態では、前記調整段階は、前記伝送段階おいて生成された前記電気信号の電流の大きさと、前記電気信号の電流の大きさを把握するために用いる参照電流の大きさが拮抗するよう、前記光電変換に関連する回路において前記参照電流の大きさを調整する段階を含む。
【００１２】
本発明のさらに別の形態では、前記調整段階は、前記光信号が表すべき二値を順に発生させて前記参照電流の二通りの値をそれぞれ調整し、前記調整された前記二通りの値を個別に保持する段階を含む。
【００１３】
本発明のさらに別の形態では、前記調整段階はさらに、前記調整された前記二通りの値の中間値を生成する段階と、前記光信号が二値のいずれを示すかを前記中間値と前記電気信号の電流の大きさの比較をもとに判断する段階とを含む。
【００１４】
本発明のさらに別の形態では、前記調整段階は、前記光信号が表すべき二値の一方を発生させて前記参照電流の値を調整し、前記調整された値を保持する段階を含む。
【００１５】
本発明のさらに別の形態では、前記調整段階はさらに、前記調整された値をもとに、前記光信号が二値のいずれを示すかを判断するために前記電気信号の電流の大きさと比較すべき電流の値を設定する段階を含む。
【００１６】
本発明のさらに別の形態では、前記調整段階で調整された値が所定の許容範囲にあるか否かの判定を行う段階をさらに含む。
【００１７】
本発明のさらに別の形態は、発光回路を含み光ファイバへ入力すべき信号を加工する前処理回路と、光電変換回路を含み光ファイバから出力された信号を電気信号に戻す後処理回路とを有する光信号伝送システムであり、該システムは、前記電気信号の電流に応じ、前記前処理回路または前記後処理回路における電流を調整する電流制御回路を備える。
【００１８】
本発明のさらに別の形態では、前記電流制御回路は、前記電気信号の電流に応じ、前記発光回路において発光作用を喚起する電流を調整する。
【００１９】
本発明のさらに別の形態では、前記電流制御回路は、前記電気信号の電流の大きさが所定の参照電流の大きさに拮抗するとき、前記電気信号の電流の大きさを保持する記憶回路を有する。
【００２０】
本発明のさらに別の形態では、前記記憶回路は、大小二通りの前記参照電流の大きさにそれぞれ対応する二通りの前記電気信号の電流の大きさを個別に保持する回路を有する。
【００２１】
本発明のさらに別の形態では、前記後処理回路は、前記電気信号の電流の大きさと前記参照電流の大きさを比較する比較回路を有し、前記電流制御回路は、前記発光作用を喚起する電流の大きさを単調に増加または減少させる回路と、前記電気信号の電流の大きさと前記参照電流の大きさの関係に逆転が生じたとき前記発光作用を喚起する電流の大きさを固定する回路とを含む。
【００２２】
本発明のさらに別の形態では、前記電流の大きさを単調に変化させる回路は、インクリメント動作またはデクリメント動作をするカウンタ回路を含み、前記電流の大きさを固定する回路は、前記カウンタ回路のインクリメント動作またはデクリメント動作を停止するマスク回路を含む。
【００２３】
本発明のさらに別の形態は、前記電流制御回路にて調整された前記発光作用を喚起する電流の大きさが所定の許容範囲にあるか否かを判定する回路をさらに含む。
【００２４】
本発明のさらに別の形態では、前記電流制御回路は、前記電気信号の電流の大きさを計測する計測回路と、前記計測された前記電気信号の電流の大きさをもとに前記電気信号を二値化するための参照電流を設定する基準値生成回路とを備える。
【００２５】
本発明のさらに別の形態は、前記参照電流をもとに前記電気信号を二値化する出力回路をさらに備える。
【００２６】
本発明のさらに別の形態では、前記計測回路は、前記電気信号の電流の大きさを前記電気信号が表すべき二値のそれぞれについて個別に計測し、前記基準値生成回路は、前記参照電流としてその電流の大きさが前記個別に計測された前記電気信号の電流の大きさの中間値をとるものを生成する。
【００２７】
本発明のさらに別の形態では、前記計測回路は、前記電気信号の電流の大きさを前記電気信号がとるべき二値の一方について計測し、前記基準値生成回路は、前記計測された前記電気信号の電流の大きさをもとに、前記電気信号が前記二値のいずれを示すかを判断するために前記電気信号の電流の大きさと比較すべき電流の値を設定する。
【００２８】
本発明のさらに別の形態では、前記計測回路によって計測された前記電気信号の電流の大きさが所定の許容範囲にあるか否かを判定する回路をさらに含む。
【００２９】
なお、以上の発明の概要は、本発明に必要な特徴のすべてを列挙したものではなく、これらの特徴群のサブコンビネーションもまた発明になりうる点に留意すべきである。
【００３０】
【発明の実施の形態】
本発明の好適な実施の形態を図面を参照しながら説明するが、以下の実施の形態は請求の範囲に係る発明を限定するように解釈されるべきではなく、また実施の形態として説明されている特徴の組合せのすべてが発明の解決手段に必須であるとは限らない。
【００３１】
図２は、レーザーダイオードの駆動電流と明るさの相関をもとに、実施の形態に係る光信号伝送システムにおいて伝送すべき信号（以下この信号を「目的信号」と呼ぶ）を二値化する方法を示す。同図は温度Ｔ＝Ｔ１のときの相関を示し、また閾値電流をＩｔｈで示している。この実施の形態においては、目的信号が「０」、「１」の二値をとるものとする。目的信号が受光側で最終的に「０」と判断されるために発光側においてレーザーダイオードに流すべき電流を低駆動電流（図中ＩＬＤＬ）、「１」と判断されるためにレーザーダイオードに流すべき電流を高駆動電流（図中ＩＬＤＨ）呼び、それらふたつの電流の差、すなわち低駆動電流に加えると高駆動電流が生ずるような電流を付加駆動電流（図中ＩＬＤＡ）と呼ぶことにする。この実施の形態では、駆動電流を最適値に設定すべく、目的信号の光の明るさを受光側で観察し、その観察結果をもとに発光側にて前記低駆動電流および高駆動電流を定め、その結果、システム全体の伝送特性を校正する。低駆動電流をゼロではない微弱な電流、ここでは閾値電流を越える値に設定するのは、駆動電流の変化に対するレーザーダイオードの明るさの反応性を高めるためである。
【００３２】
図３は実施の形態に係る光信号伝送システム１の構成図である。まず全体の構成を説明し、後にその動作を説明する。同図のごとく光信号伝送システム１は主に、発光側にあって光ファイバ３に入力すべき信号を加工する前処理回路２と、受光側にあって光ファイバ３から出力された信号を加工する後処理回路４と、信号の伝送に異常が発生していないかどうかを確認する判定回路５を含む。ただし、光信号伝送システム１はこれらのうち前処理回路２、後処理回路４のいずれか一方だけで構成されてもよいし、光ファイバ３や判定回路５は必須ではない。この点は以降も同様である。
【００３３】
前処理回路２はおもに、レーザーダイオード１０で構成される発光回路１１と、その発光回路１１の駆動電流１２を制御する電流制御回路１３と、後述する電源電流の補償回路１４を含む。
【００３４】
電流制御回路１３はまず、低駆動電流を流すための低駆動電流源１６と、付加電流を流すための付加駆動電流源１７をもつ。これらふたつの電流源がともにオンしているとき、駆動電流１２として高駆動電流が流れる。前述の反応性の確保のために、低駆動電流は常に流れる構成とする。この結果、レーザーダイオード１０は最も暗いときでもわずかに点灯した状態となる。
【００３５】
付加駆動電流源１７は前処理回路２で加工しようとする目的信号（図中Ｘ）が「１」のときだけオンする構成とする。具体的には、発光回路１１と付加駆動電流源１７の経路にトランジスタ２５を間挿し、このトランジスタ２５のベースにバッファ２６を経た目的信号を入力する。目的信号が「１」のとき、バッファ２６の正論理出力がハイになり、トランジスタ２５がオンして付加駆動電流が流れる。一方、目的信号が「０」のときは付加駆動電流に相当する補償電流が補償回路１４の側に流れる構成とする。これは目的信号の状態によらず電源電流を一定に保つことでシステム全体の特性を一定に保つための配慮であり、高速かつ多ビット伝送に必要になることがある。具体的には、電源につながる負荷抵抗２８を介してトランジスタ２７を付加駆動電流源１７に接続し、バッファ２６の負論理出力をトランジスタ２７のベースに接続する。このため、目的信号が「０」のときは前記負論理出力がハイとなり、負荷抵抗２８を介して補償電流が流れる。
【００３６】
電流制御回路１３はさらに、低駆動電流源１６が流すべき電流値をデジタル値で保持する第１カウンタ２０と、第１カウンタ２０に保持されたデジタル値をアナログ値へ変換する第１Ｄ／Ａコンバータ２１と、同様に、付加駆動電流源１７が流すべき電流値をデジタル値で保持する第２カウンタ２２と、第２カウンタ２２に保持されたデジタル値をアナログ値へ変換する第２Ｄ／Ａコンバータ２３を有する。第１カウンタ２０と第２カウンタ２２が記憶回路３０を構成し、校正の結果がこの記憶回路３０に保持される。第１Ｄ／Ａコンバータ２１の出力４５、第２Ｄ／Ａコンバータ２３の出力４６はそれぞれ低駆動電流源１６、付加駆動電流源１７に接続され、これらに流れる電流を制御する。
【００３７】
第１カウンタ２０および第２カウンタ２２は入力されたパルスのエッジを計数するタイプの素子である。ここではシステムの校正動作中に第１カウンタ２０、第２カウンタ２２をインクリメントするクロック信号３２と、いずれのカウンタをインクリメントするかを選択するセレクト信号３３と、インクリメント動作の許否を決めるカウント許可信号３５が制御に関与する。クロック信号３２は校正動作中のみ有効で、それ以外のときはローまたはハイに固定される。これは、通常動作中に誤ってインクリメント動作が生じないための配慮である。クロック信号３２はともに３入力の第１ＡＮＤゲート３６、第２ＡＮＤゲート３７に入力される。後述のごとく、第１ＡＮＤゲート３６、第２ＡＮＤ３７ゲート３７は、それぞれ第１カウンタ２０、第２カウンタ２２のインクリメント動作を許可および停止するマスク回路として機能する。
【００３８】
セレクト信号３３はバッファ４０に入力され、バッファ４０の正論理出力４１は第２ＡＮＤゲート３７へ、負論理出力４２は第１ＡＮＤゲート３６へそれぞれ入力される。カウント許可信号３５は第１ＡＮＤゲート３６、第２ＡＮＤゲート３７の両方へ入力される。第１ＡＮＤゲート３６の出力はカウントのトリガ信号として第１カウンタ２０へ入力され、一方、第２ＡＮＤゲート３７の出力は第２カウンタ２２へ入力される。この構成において、カウント許可信号３５が「１」であると仮定すれば、セレクト信号３３が「０」の間はクロック信号３２によって第１カウンタ２０がインクリメントされ、第２カウンタ２２は変化しない。セレクト信号３３が「１」の間はクロック信号３２によって第２カウンタ２２がインクリメントされ、第１カウンタ２０は変化しない。カウント許可信号３５が「０」になれば、以降、いずれのカウンタも変化しなくなる。後述するが、カウント許可信号３５の「１」から「０」への変化は校正動作の終了に対応する。
【００３９】
判定回路５は、光ファイバ３またはその端部における伝送損失の検出を主な目的として設けられている。光ファイバ３は一般にコネクタ等によって前処理回路２および後処理回路４などと接続されるが、その接続部分にゴミの付着やよごれがあると伝送損失が大きくなる。この問題はシステムのメンテナンス上、重要な関心事項であり、工数を要するところである。ここでは、後述の校正の結果設定された駆動電流が大きすぎる場合、大きすぎる伝送損失が生じている異常状態と判断する。具体的には、判定回路５は、第１Ｄ／Ａコンバータ２１の出力４５と所定の判定レベル４８を比較するコンパレータ５０と、コンパレータ５０の出力をデータ入力とするフリップフロップ５１を含む。このフリップフロップ５１はネガティブエッジトリガタイプで、カウント許可信号３５がそのトリガとして入力されている。したがって、カウント許可信号３５がハイからローへ変化したとき、すなわち校正動作が終了したとき、第１Ｄ／Ａコンバータ２１の出力４５が判定レベル４８よりも高ければ異常検出信号５３がハイとなり、異常が報告される。以上が前処理回路２および判定回路５の構成である。
【００４０】
後処理回路４は、フォトダイオード６０からなる光電変換回路６１と、校正のために用いる参照電流６３を生成する参照電流源６４と、前述光電変換回路６１で得られた電気信号（以下、再生電気信号６５とよぶ）の電流を参照電流６３と比較する電流入力差動コンパレータ６６（以下「電流入力差動コンパレータ」を単に「電流コンパレータ」とよぶ）と、バッファアンプ６８を含む。参照電流源６４と電流コンパレータ６６が比較回路７０を形成する。電流コンパレータ６６の出力が最終出力信号Ｙと同じ値をとり、バッファアンプ６８の負論理出力がカウント許可信号３５になる。
【００４１】
この構成による校正の基本原理は、参照電流６３を順次大小二通りの値に定め、それらの値のそれぞれに対して再生電気信号６５の電流が参照電流６３に一致するようカウント許可信号３５によって前処理回路２の電流制御回路１３を制御しすることにある。前記二通りの値の大きいほうの値（以下、高参照電流値という）は目的信号が「１」であることを想定して定められる値、小さいほうの値（以下、低参照電流値という）は同じく「０」であることを想定して定められる値である。再生電気信号６５の電流が高参照電流と一致するよう校正を行ったとき、前処理回路２の電流制御回路１３では高駆動電流が定まる。同様に、再生電気信号６５の電流が低参照電流と一致するよう校正を行ったとき、電流制御回路１３では低駆動電流が定まる。いま伝送すべき信号が複数存在するとき、図３の光信号伝送システム１はそれら複数の信号のそれぞれについて設けられる。したがって、後処理回路４も複数存在することになるが、ここではそれら複数の後処理回路４において、高参照電流値、低参照電流値をそれぞれすべて同一の値に設定することにより、発光回路１１のレーザーダイオード１０の特性のばらつき、伝送損失のばらつき、光電変換回路６１のフォトダイオード６０の特性のばらつきなど、およそ問題となりうるすべてのばらつきを一括して校正することができる。その結果、信号間のスキューを低減することができる。
【００４２】
図４は、実施の形態に係る校正方法の概要を示すフローチャートである。同図のごとく、まず校正のために目的信号の伝送が行われ（Ｓ１）、後処理回路４の光電変換回路６１で得られた再現電気信号６５の電流と参照電流６３の比較結果をもとに、発光側の発光作用に関連する電流、または受光側の光電変換に関連する電流を調整する（Ｓ２）。図３の構成では発光側の駆動電流が調整される。受光側における電流の調整は別の例で後述する。
【００４３】
図５は図４の手順をより詳細に示すフローチャートである。同図のごとく、まず低駆動電流に関する校正のための初期状態を設定する（Ｓ１０）。ここでは、前処理回路２の第１カウンタ２０、第２カウンタ２２をともにゼロクリアし、セレクト信号３３を「０」に設定する。また、目的信号Ｘを「０」に設定してトランジスタ２５をオフし、低駆動電流源１６に調整を加える際に電流が流れるべきでない発光回路１１と付加駆動電流源１７の経路を絶っておく。
【００４４】
この状態で前処理回路２における低駆動電流を定めるべく、後処理回路４の参照電流源６４において所定の低参照電流値を設定する（Ｓ１１）。低参照電流値は、低駆動電流値（図２のＩＬＤＬの値）が閾値電流値（同図Ｉthの値）をわずかに上回る値になるよう予め実験等で求めておく。
【００４５】
ここまでの処理では、まだ第１カウンタ２０、第２カウンタ２２とも出力がゼロであり、低駆動電流源１６、付加駆動電流源１７とも電流を流していない。そのためレーザーダイオード１０はまったく発光せず、光ファイバ３を伝わる光はない。したがって、光電変換回路６１で得られた再現電気信号６５の電流は低参照電流よりも小さくなり、比較回路７０の正論理出力はロー、負論理出力はハイ、バッファアンプ６８の負論理出力であるカウント許可信号３５はハイになる。
【００４６】
一方、セレクト信号３３はいまローであるから、バッファ４０の負論理出力４２はハイになり、正論理出力４１はローになる。したがって、第１ＡＮＤゲート３６はクロック信号３２を通過させ、第１カウンタ２０はクロック信号３２のエッジが到達するたびにインクリメントされる。一方、第２ＡＮＤゲート３７の出力は常にローになるため第２カウンタ２２の出力はゼロに固定される。
【００４７】
第１カウンタ２０のインクリメント動作により、第１Ｄ／Ａコンバータ２１の出力４５の値が次第に増加していき、低駆動電流源１６が制御され、低駆動電流が少しずつ大きくなる。すると発光回路１１は発光を始め、光が光ファイバ３を伝わって後処理回路４へ届く。このため、再生電気信号６５の電流が次第に増加し、その電流がある時点で低参照電流よりも大きくなる。その瞬間、比較回路７０およびバッファアンプ６８の出力が反転し、カウント許可信号３５がハイからローへ変化する。この変化に伴い、第１ＡＮＤゲート３６の出力がローになり、第１カウンタ２０のインクリメント動作が禁止される。その結果、所望の低駆動電流が確定する（Ｓ１２）。
【００４８】
図６は判定回路５の動作を示すタイミングチャートである。判定回路５においては、コンパレータ５０が第１Ｄ／Ａコンバータ２１の出力４５と判定レベル４８を常時比較しており、カウント許可信号３５がハイからローに変化した瞬間（図中のｔ＝ｔ０のとき）にその比較結果がフリップフロップ５１へ記録される。このとき、判定レベル４８を越えるほど大きな低駆動電流が設定されていればフリップフロップ５１の出力である異常検出信号５３がアクティブ、すなわち「１」になり、正常であれば「０」のまま変化しない（Ｓ１３）。
【００４９】
つづいて、高駆動電流に関する校正のための初期状態を設定する（Ｓ１４）。
ここではセレクト信号３３を「１」に設定し、目的信号Ｘを「１」に設定してトランジスタ２５をオンし、発光回路１１と付加駆動電流源１７の経路をつなぐ。
【００５０】
この状態で後処理回路４の参照電流源６４において所定の高参照電流値を設定する（Ｓ１５）。高参照電流値は、目的信号Ｘが「１」を示すことに対応するため、高駆動電流値（図２のＩＬＤＨの値）が十分に大きくなるよう定める。
【００５１】
セレクト信号３３はいまハイであるから、バッファ４０の負論理出力４２はローになり、正論理出力４１はハイになる。したがって、第２ＡＮＤゲート３７はクロック信号３２を通過させ、第２カウンタ２２はクロック信号３２のエッジが到達するたびにインクリメントされる。一方、第１ＡＮＤゲート３６のカウント値には変化がない。
【００５２】
第２カウンタ２２のインクリメント動作により、第２Ｄ／Ａコンバータ２３の出力４６の値が次第に増加していき、付加駆動電流源１７が制御され、付加駆動電流が少しずつ大きくなる。このとき、低駆動電流も定常的に流れているため、付加駆動電流と低駆動電流の合計が高駆動電流として発光回路１１に流れる。発光回路１１で生じた光は光ファイバ３を伝わって後処理回路４へ届く。再生電気信号６５の電流は次第に増加し、ある時点で高参照電流よりも大きくなる。その瞬間、比較回路７０およびバッファアンプ６８の出力が反転し、カウント許可信号がハイからローへ変化する。この変化に伴い、第２ＡＮＤゲート３７の出力がローになり、第２カウンタ２２のインクリメント動作が禁止される。その結果、付加駆動電流が定まってその値が第２カウンタ２２に保持され、低駆動電流と付加駆動電流の合計である高駆動電流が確定する（Ｓ１６）。
【００５３】
以上ですべての校正が終了する。以降の通常動作に際し、まず後処理回路４の参照電流６３が低参照電流と高参照電流の中間値、たとえば中央値となるよう参照電流源６４の制御を固定しておく。目的信号Ｘが「０」のときは、再生電気信号６５の電流が低参照電流と等しいはずなので、前記中間値との比較により、確実に「０」として扱うことができる。一方、目的信号Ｘが「１」のときは、再生電気信号６５の電流が高参照電流と等しいはずなので、前記中間値との比較により、確実に「１」として扱うことができる。この実施の形態によれば、伝送すべき複数信号間のスキューの軽減はもとより、前記中間値を適切に設定することで高速クロック信号を伝送したときであってもそのデューティ比を相当正確に維持することができる。これらの特徴は、光信号伝送システム１全体の高速化に好都合である。なお、校正動作は適宜行えばよく、レーザーダイオード１０の特性を考え、たとえば光信号伝送システム１の周囲温度がある程度変化したときは行うことが望ましい。
【００５４】
図７は別の実施の形態に係る光信号伝送システム１００の構成図である。この光信号伝送システム１００は、図４のＳ２において、受光側の光電変換に関連する電流を調整する例である。この実施の形態では、前処理回路１０１における低駆動電流と高駆動電流はそれぞれ固定値であるものとし、後処理回路１０２でそれらに一致するよう低参照電流と高参照電流をそれぞれ調整することにより、図３の構成同様の効果を得るものである。ここでは低駆動電流は閾値電流を越えているものとする。図７において図３と同じ構成には同じ符号を与え、適宜その説明を省略する。
【００５５】
この実施の形態においても、光信号伝送システム１００は主に前処理回路１０１、光ファイバ３、後処理回路１０２、および判定回路５を含む。ただし、判定回路５は後処理回路１０２に併設されており、その入力の論理が図３の場合と逆になっている。後処理回路１０２は、光電変換回路６１と、参照電流６３を調整する電流制御回路１１０と、その調整の準備として再生電気信号６５の電流値を計測する計測回路１１１と、低参照電流および高参照電流の中間値を生成する基準値生成回路１１２と、バッファアンプ１１４をもつ。
【００５６】
電流制御回路１１０はまず、低参照電流の値を保持する第３カウンタ１２０と、第３カウンタ１２０の出力をアナログ値へ変換する第３Ｄ／Ａコンバータ１２１と、高参照電流の値を保持する第４カウンタ１２２と、第４カウンタ１２２の出力をアナログ値へ変換する第４Ｄ／Ａコンバータ１２３をもつ。低参照電流源１３０は第３Ｄ／Ａコンバータ１２１の出力１２５によって制御され、同じ特性をもつふたつの電流源である第１付加参照電流源１３３と第２付加参照電流源１３４は、ともに第４Ｄ／Ａコンバータ１２３の出力１２６によって制御される。これら３個の電流源はいずれも参照電流を生成するものとして電流コンパレータ１４０の負入力に接続されているが、第２付加参照電流源１３４と前記負入力の間にそれらの経路を絶つためのスイッチ１４２が設けられている。これら３つの電流源およびスイッチ１４２が基準値生成回路１１２を形成する。電流コンパレータ１４０の正負の出力はそれぞれバッファアンプ１１４の正負の入力となる。
【００５７】
電流制御回路１１０はさらに、第３カウンタ１２０および第４カウンタ１２２のインクリメント動作をそれぞれ制御する３入力の第３ＡＮＤゲート１５０、第４ＡＮＤゲート１５１を有する。クロック信号１５２は第３ＡＮＤゲート１５０、第４ＡＮＤゲート１５１に共通して入力され、インクリメントすべきカウンタを選択するセレクト信号１５５はバッファ１５６に入力され、バッファ１５６の正論理出力１５８は第４ＡＮＤゲート１５１へ、負論理出力１５９は第３ＡＮＤゲート１５０へそれぞれ入力される。第３ＡＮＤゲート１５０と第４ＡＮＤゲート１５１にはさらに、バッファアンプ１１４の出力であるカウント許可信号１６２が入力される。なお、バッファアンプ１１４の出力は光信号伝送システム１００の最終出力信号Ｙと同じ値をとる。
【００５８】
後処理回路１０２に関する以上の構成のうち、光電変換回路６１およびバッファアンプ１１４以外の部分が電流制御回路１１０全体に相当し、電流制御回路１１０から電流コンパレータ１４０を除いた部分が計測回路１１１に相当する。ただし、いずれの回路要素をいずれの機能ブロックに含めるかについては、当然ながら相当の自由度があり、各機能ブロックについて限定的な解釈をすべきではない。
【００５９】
判定回路５の構成は図３のものと同等であるが、コンパレータ５０において判定レベル４８と比較される対象は第４Ｄ／Ａコンバータ１２３の出力１２６である。判定レベル４８はコンパレータ５０の正入力に、第４Ｄ／Ａコンバータ１２３の出力１２６は同じく負入力に接続される。フリップフロップ５１のトリガにはカウント許可信号１６２を用いる。ただし、後述するごとく、この部分に関する設計の自由度も大きい。
【００６０】
図８は、以上の構成による校正動作を示すフローチャートである。同図のごとく、まず低参照電流に関する校正のための初期状態を設定する（Ｓ２０）。ここでは、第３カウンタ１２０、第４カウンタ１２２をともにゼロクリアし、セレクト信号１５５を「０」に設定する。また、スイッチ１４２をオンにしておく。
【００６１】
つづいて目的信号Ｘを「１」に設定する（Ｓ２１）。トランジスタ２５はオフになり、低駆動電流源１６に起因する低駆動電流のみが発光回路１１に流れる。発光回路１１で生じた光は光ファイバ３を経て光電変換回路６１に入り、再生電気信号６５の電流が電流コンパレータ１４０の正入力に与えられる。初期状態において低参照電流源１３０、第１付加参照電流源１３３、第２付加参照電流源１３４はいずれも電流を流していないから、電流コンパレータ１４０の負入力に与えられる参照電流６３はゼロである。したがって、電流コンパレータ１４０の正論理出力はハイ、負論理出力はローとなり、バッファアンプ１１４の出力であるカウント許可信号１６２はハイになる。
【００６２】
セレクト信号１５５はいまローであるから、バッファ１５６の負論理出力１５９はハイになり、正論理出力１５８はローになる。したがって、第３ＡＮＤゲート１５０はクロック信号１５２を通過させ、第３カウンタ１２０はクロック信号１５２のエッジが到達するたびにインクリメントされる。一方、第４ＡＮＤゲート１５１の出力は常にローになるため第４カウンタ１２２の出力はゼロに固定される。
【００６３】
第３カウンタ１２０のインクリメント動作により、第３Ｄ／Ａコンバータ１２１の出力１２５の値が次第に増加していき、低参照電流源１３０が制御され、低参照電流が少しずつ大きくなる。低参照電流が再生電気信号６５の電流を越えた瞬間、電流コンパレータ１４０およびバッファアンプ１１４の出力が反転し、カウント許可信号１６２がハイからローへ変化する。この変化に伴い、第３ＡＮＤゲート１５０の出力がローになり、第３カウンタ１２０のインクリメント動作が禁止される。その結果、所望の低参照電流が確定する（Ｓ２２）。
【００６４】
つづいて、高参照電流に関する校正のための初期状態を設定する（Ｓ２３）。ここではセレクト信号１５５を「１」に設定する。また、目的信号Ｘを「０」に設定して（Ｓ２４）トランジスタ２５をオンし、発光回路１１と付加駆動電流源１７の経路をつなぐ。この結果、発光回路１１には低駆動電流と付加駆動電流の合計である高駆動電流が流れる。発光回路１１で生じた光は光ファイバ３を経て光電変換回路６１に入り、再生電気信号６５の電流が電流コンパレータ１４０の正入力に与えられる。この時点では、まだ低参照電流源１３０による低参照電流のみが電流コンパレータ１４０の負入力に与えられているため、電流コンパレータ１４０の正論理出力はハイ、負論理出力はローとなり、バッファアンプ１１４の出力であるカウント許可信号１６２はハイになる。
【００６５】
セレクト信号１５５はいまハイであるから、バッファ１５６の負論理出力１５９はローになり、正論理出力１５８はハイになる。したがって、第４ＡＮＤゲート１５１はクロック信号１５２を通過させ、第４カウンタ１２２はクロック信号１５２のエッジが到達するたびにインクリメントされる。一方、第３ＡＮＤゲート１５０の出力はローになるため第３カウンタ１２０のカウント値は変化しない。
【００６６】
第４カウンタ１２２のインクリメント動作により、第４Ｄ／Ａコンバータ１２３の出力１２６の値が次第に増加していき、第１付加参照電流源１３３および第２付加参照電流源１３４が同じ制御を受け、付加参照電流が少しずつ大きくなる。付加参照電流と低参照電流の合計である高参照電流が再生電気信号６５の電流を越えた瞬間、電流コンパレータ１４０およびバッファアンプ１１４の出力が反転し、カウント許可信号１６２がハイからローへ変化する。この変化に伴い、第４ＡＮＤゲート１５１の出力がローになり、第４カウンタ１２２のインクリメント動作が禁止される。その結果、所望の高参照電流が確定する（Ｓ２５）。
【００６７】
カウント許可信号１６２がハイからローへ変化するとき、判定回路５において判定が行われる。伝送損失が大きい場合、確定した高参照電流は小さくなる。しがって、この高参照電流が所定の判定レベル４８を下回るときには、フリップフロップ５１の出力である異常検出信号５３がハイになり、異常の存在が報告される（Ｓ２６）。
【００６８】
つづいて、低参照電流と高参照電流の中間値、望ましくは平均値に近い値を生成する（Ｓ２７）。結論からいえばこのための操作はスイッチ１４２をオフすれば足りる。いま低参照電流をＩrefL、付加参照電流をＩrefA、高参照電流をＩrefHと表記すれば、まず、
【００６９】
ＩrefH＝ＩrefL＋ＩrefA （式１）
がなりたつ。第１付加参照電流源１３３と第２付加参照電流源１３４は同じ値の電流ＩrefA／２を流しているから、スイッチ１４２をオフにすることで参照電流６３（Ｉrefと表記）は、
【００７０】
Ｉref＝ＩrefL＋ＩrefA／２ （式２）
となる。一方、低参照電流と高参照電流の平均値ＩrefAVEは、
【００７１】
ＩrefAVE＝（ＩrefH＋ＩrefL）／２ （式３）
であり、式１から３を比較すれば参照電流６３が前記平均値に一致すること、すなわち、
Ｉref＝ＩrefAVE
がわかる。スイッチ１４２をオフのまま校正動作を終了すれば、以降の通常動作において、目的信号Ｘの「１」「０」を正しく識別することができる。この実施の形態でも、前処理回路１０１と後処理回路１０２の両方を考慮した校正が実現するため、図３の構成同様の効果を得ることができる。
【００７２】
なお、ここでは判定回路５において第４Ｄ／Ａコンバータ１２３の出力１２６を調べたが、これは第３Ｄ／Ａコンバータ１２１の出力１２５であってもよいし、出力１２５と出力１２６をアナログ加算した値でもよい。その場合、当然ながら判定レベル４８はより低い値に設定する。いままではシステムの異常として伝送損失を考えたが、逆に光ファイバ３に無用の光が混入するという故障モードを考えた場合、第３Ｄ／Ａコンバータ１２１の出力１２５または第４Ｄ／Ａコンバータ１２３の出力１２６をコンパレータ５０の負入力に接続し、正入力には許容範囲の上限を示す判定レベルを与えることも可能である。もちろん、許容範囲の上下限の両方を確認するためにコンパレータをふたつ用いてそれらの出力をオアしてフリップフロップ５１へ投入する構成であってもよい。
【００７３】
図９は図７の後処理回路１０２に関する別の実施の形態の構成図である。この後処理回路２００は、図７の後処理回路１０２において低参照電流に関連する回路をほぼ削除したものであり、その基本思想は高参照電流のみを確定し、後にその値からさきほどの中間値に相当する参照電流６３を作るというものである。ここでも既出の構成には以前と同じ符号を与え、適宜説明を略す。
【００７４】
この実施の形態における電流制御回路２０１は、電流コンパレータ１４０と計測回路２０２をもつ。計測回路２０２は、基準値生成回路２０３と、カウンタ２０６、Ｄ／Ａコンバータ２０７、クロック信号２０９およびバッファアンプ１１４の出力であるカウント許可信号２１０を入力する２入力のＡＮＤゲート２１２をもつ。ＡＮＤゲート２１２の出力がカウンタ２０６のインクリメント動作のトリガ信号である。基準値生成回路２０３はふたつの参照電流源である第１参照電流源２１６と第２参照電流源２１７を含み、これらの電流源は参照電流を生成するものとして電流コンパレータ１４０の負入力に接続されている。ただし、第２参照電流源と前記負入力の間にはスイッチ２２０が設けられている。これらふたつの電流源に同じ制御を加えたとき、第２参照電流源２１７は第１参照電流源２１６のｋ倍の電流を流すものとし、両者の電流をそれぞれＩref1、Ｉref2と表記する。
【００７５】
以上の構成による動作は以下のとおりである。まず、カウンタ２０６をゼロクリアし、スイッチ２２０をオンにしておく。この時点では第１参照電流源２１６、第２参照電流源２１７とも電流を流していない。目的信号Ｘが「１」に設定されたとき、電流コンパレータ１４０の正論理出力はハイとなり、バッファアンプ１１４の出力であるカウント許可信号２１０がハイになる。その結果、クロック信号２０９がＡＮＤゲート２１２を通過し、カウンタ２０６のインクリメントが開始される。第１参照電流源２１６、第２参照電流源２１７は次第に電流を流し始め、参照電流６３はある瞬間に再生電気信号６５の電流を上回る。カウント許可信号２１０はハイからローへ変化し、カウンタ２０６のインクリメント動作が禁止される。目的信号Ｘは「１」であったため、この時点で参照電流６３は高参照電流に設定され、その値は、
【００７６】
ＩrefH＝Ｉref1＋Ｉref2 （式４）
となる。つづいて、スイッチ２２０をオフにする。第２参照電流源２１７が切り離され、参照電流６３は、
【００７７】
Ｉref＝Ｉref1 （式５）
となる。Ｉref２＝ｋ・Ｉref１と仮定したから、式４、５と見比べて、
【００７８】
Ｉref＝ＩrefH／（１＋ｋ） （式６）
となる。ここで仮にｋ＝１とすれば参照電流６３は高参照電流のちょうど１／２になる。低参照電流がゼロではないことを考えれば、式６において、例えば、
【００７９】
Ｉref＝0.6・ＩrefH
となるようｋの値を定める方法が考えられる。以上、この実施の形態の後処理回路２００によれば、比較的簡単な構成で図７の後処理回路２００に近い効果を得ることができる。
【００８０】
図１０はさらに別の実施の形態に係る後処理回路３００の構成図である。この後処理回路３００は光電変換回路６１と、電流制御回路３０１とを含む。電流制御回路３０１は、再生電気信号の電流を受けた抵抗３５０に現れる電位３５２（以下、再生電気信号３５２とする）と参照電圧３５４を比較するコンパレータ３０６と、その出力を受けて再生電気信号３５２の電流を計測する計測回路３０２を含む。計測回路３０２はまず、コンパレータ３０６の正負の出力をそれぞれ正負の入力に受ける差動誤差増幅器３１５をもつ。コンパレータ３０６の正出力と差動誤差増幅器３１５の正入力を結ぶ経路には第１スイッチ３１０が間挿され、コンパレータ３０６の負出力と差動誤差増幅器３１５の負入力を結ぶ経路には第２スイッチ３１１が間挿されている。計測回路３０２はさらに、差動誤差増幅器３１５の出力３３５を受けるＡ／Ｄコンバータ３２０と、そのＡ／Ｄコンバータ３２０の出力データを保持するメモリ３２２と、そのメモリ３２２に保持されたデータをもとに、低参照電圧と高参照電圧の中間値を導出する中間値算出部３２３と、その中間値をアナログ値へ変換するＤ／Ａコンバータ３２６をもつ。メモリ３２２と中間値算出部３２３が基準値生成回路３０４を形成する。第３スイッチ３４０は、Ｄ／Ａコンバータ３２６の出力と差動誤差増幅器３１５の出力３３５の一方をコンパレータ３０６の負入力に接続する。
【００８１】
以上の構成による校正動作を説明する。まず校正のための初期状態として、第１スイッチ３１０と第２スイッチ３１１をオンし、第３スイッチ３４０をＡ／Ｄコンバータ３２０の側に設定する。このとき、コンパレータ３０６から差動誤差増幅器３１５を経て再びコンパレータ３０６に戻るフィードバックループが形成され、コンパレータ３０６の正入力と負入力のイマジナリーショートにより、差動誤差増幅器３１５の出力３３５がコンパレータ３０６の正入力と同電位になる。この電位がＡ／Ｄコンバータ３２０でデジタル値に変換され、メモリ３２２へ出力される。
【００８２】
この状態において、まず目的信号Ｘを「０」に設定する。再生電気信号３５２の電流と参照電圧３５４が一致し、参照電圧３５４の値が低参照電圧値になる。低参照電圧値、より正しくは、それに対応する差動誤差増幅器３１５の出力３３５の電圧がＡ／Ｄコンバータ３２０を経てメモリ３２２に格納される。
【００８３】
つづいて、目的信号を「１」に設定する。その結果、高参照電圧値、より正しくは、それに対応する差動誤差増幅器３１５の出力３３５の電圧がＡ／Ｄコンバータ３２０を経てメモリ３２２に格納される。以上で校正に必要な情報が得られたことになる。
【００８４】
つぎに、中間値算出部３２３は、メモリ３２２に保持された低参照電圧と高参照電圧の中間値、たとえば中央値を算出する。算出された中間値はＤ／Ａコンバータ３２６を経てアナログ値へ変換される。Ｄ／Ａコンバータ３２６がそのアナログ値を出力する状況が生じたとき、校正は完了する。
【００８５】
この後、第１スイッチ３１０、第２スイッチ３１１をともにオフし、第３スイッチ３４０をＤ／Ａコンバータ３２６の側に設定することにより、前記中間値が参照電圧３５４としてコンパレータ３０６の負入力に入力され、所期の目的が達成される。
【００８６】
これまでにいくつかの実施の形態を説明したが、以下変更例を挙げる。
【００８７】
まず、図３の前処理回路２において第１カウンタ２０、第２カウンタ２２はインクリメント動作をするものとしたが、これらはデクリメント動作をするものでもよい。その場合、再生電気信号６５の電流は校正開始直後に最大になるため、インクリメント動作のときとカウント許可信号３５の論理が逆になる。したがって、カウント許可信号３５としてバッファアンプ６８の負論理出力ではなく、正論理出力を用いればよい。同様の変更は、図７の後処理回路１０２の第３カウンタ１２０、第２カウンタ１２２についても可能である。その場合もカウント許可信号１６２の論理が逆になるため、バッファアンプ１１４に負論理出力を設け、それをカウント許可信号１６２として利用する。
【００８８】
他の変更例として、図３の前処理回路２において、第１カウンタ２０、第２カウンタ２２のカウンタ動作を禁止するために、クロック信号３２をマスクする構成としたが、たとえばカウント許可信号３５をそれらのカウンタのカウントイネーブル信号として利用してもよい。その場合、校正動作中以外のときでもクロック信号３２を停止する必要がなくなる。同様の変更は、図７の後処理回路１０２の第３カウンタ１２０、第２カウンタ１２２についても可能である。
【００８９】
以上、本発明の実施の形態といくつかの変更例を説明したが、本発明の技術的範囲は以上の記載の範囲には限定されない。さらに別の変更または改良が可能なことは当業者には理解されるところである。そうした変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが特許請求の範囲の記載から明らかである。
【００９０】
【発明の効果】
本発明によれば、光信号伝送システムで伝送すべき信号に所望の校正を加えることが可能になる。とくに、光信号伝送システムで伝送すべき複数の信号のスキューを軽減したり、信号のデューティ比を維持することが容易になる。これらの特徴は、光信号伝送システムによる伝送の高速化に寄与するものである。
【図面の簡単な説明】
【図１】 レーザーダイオードの駆動電流と明るさの相関図である。
【図２】レーザーダイオードの駆動電流と明るさの相関をもとに、目的信号を二値化する方法を説明する図である。
【図３】 ひとつの実施の形態に係る光信号伝送システムの構成図である。
【図４】 実施の形態に係る光信号伝送システムの校正方法の概要を示すフローチャートである。
【図５】図４の手順をより詳細に示すフローチャートである。
【図６】判定回路の動作に関するタイミングチャートである。
【図７】 別の実施の形態に係る光信号伝送システムの構成図である。
【図８】図７の光信号伝送システムにおける校正動作を示すフローチャートである。
【図９】図７の後処理回路に関する別の実施の形態の構成図である。
【図１０】さらに別の実施の形態に係る後処理回路の構成図である。
【符号の説明】
１，１００ 光信号伝送システム
２，１０１ 前処理回路
３ 光ファイバ
４，１０２，２００，３００ 後処理回路
５ 判定回路
１０ レーザーダイオード
１１ 発光回路
１２ 駆動電流
１３，１１０，２０１，３０１ 電流制御回路
１４ 補償回路
１６ 低駆動電流源
１７ 付加駆動電流源
２０ 第１カウンタ
２１ 第１Ｄ／Ａコンバータ
２２ 第２カウンタ
２３ 第２Ｄ／Ａコンバータ
２５，２７ トランジスタ
２６ バッファ
２８ 負荷抵抗
３０ 記憶回路
３２，１５２，２０９ クロック信号
３３，１５５ セレクト信号
３５，１６２，２１０ カウント許可信号
３６ 第１ＡＮＤゲート
３７ 第２ＡＮＤゲート
４０，１５６ バッファ
４１ バッファ４０の正論理出力
４５ 第１Ｄ／Ａコンバータ２１の出力
４６ 第２Ｄ／Ａコンバータ２３の出力
４８ 判定レベル
５０ コンパレータ
５１ フリップフロップ
５３ 異常検出信号
６０ フォトダイオード
６１ 光電変換回路
６３ 参照電流
６４ 参照電流源
６５，３５２ 再生電気信号
６６，１４０，３０６ 電流コンパレータ
６８, １１４ バッファアンプ
７０ 比較回路
１１０，２０１ 電流制御回路
１１１，２０２，３０２ 計測回路
１１２，２０３，３０４ 基準値生成回路
１２０ 第３カウンタ
１２１ 第３Ｄ／Ａコンバータ
１２２ 第４カウンタ
１２３ 第４Ｄ／Ａコンバータ
１２５ 第３Ｄ／Ａコンバータ１２１の出力
１２６ 第４Ｄ／Ａコンバータ１２３の出力
１３０ 低参照電流源
１３３ 第１付加参照電流源
１３４ 第２付加参照電流源
１４２，２２０ スイッチ
１５０ 第３ＡＮＤゲート
１５１ 第４ＡＮＤゲート
１５８ バッファ１５６の正論理出力
２０６ カウンタ
２０７ Ｄ／Ａコンバータ
２１２ ＡＮＤゲート
２１６ 第１参照電流源
２１７ 第２参照電流源
３１０ 第１スイッチ
３１１ 第２スイッチ
３１５ 差動誤差増幅器
３２０ Ａ／Ｄコンバータ
３２２ メモリ
３２３ 中間値算出部
３２６ Ｄ／Ａコンバータ
３４０ 第３スイッチ
３５０ 抵抗
３５２ 抵抗３５０によって生ずる電圧
３５４ 参照電圧
【発明の属する技術分野】
本発明は、光信号伝送システムの校正方法とその方法を用いた光信号伝送システム、特に光電変換を含む光信号伝送システムの校正方法とその方法を用いた光信号伝送システムに関する。
【０００２】
【従来の技術】
光信号伝送システムは一般に信頼性や伝送速度の面で優れており、各種信号伝送の手段として急速に利用分野が広がりつつある。半導体デバイス試験装置においても、本体ユニットと半導体デバイスがマウントされるテストヘッドの間の信号伝送に光ファイバを用いた光信号伝送システムが使用されることがある。最近の半導体デバイスの飛躍的な性能向上に伴い、そうしたデバイスを試験する装置の側にもきわめて高速かつ信頼性の高い動作が求められるためである。
【０００３】
【発明が解決しようとする課題】
光信号伝送システムの基本動作原理のひとつは、電気信号を光信号へ変換し、この光信号を光ファイバの入力端へ印加し、その光ファイバの出力端に現れる光信号を光電変換によって電気信号へ戻すというものである。光ファイバの入力側における発光作用は、電流駆動型のレーザーダイオードで実現されることが多い。ここで問題になるのは、レーザーダイオードを駆動する電流とそのレーザーダイオードの光の明るさの関係にばらつきが存在することである。
【０００４】
図１はレーザーダイオードの駆動電流と明るさの相関図である。ここでは、３通りの周囲温度Ｔ＝Ｔ０、Ｔ１、Ｔ２について、レーザーダイオードの特性を描いている。同図のごとく、レーザーダイオードは電流がある値以下ではレーザー発振せず、電流がある値を超えると、ほぼリニアにその明るさが増加することがわかる。その値は閾値電流と呼ばれるが、周囲温度が高いほど閾値電流は大きくなるほか、レーザーダイオードの個体間にも閾値電流にばらつきが見られる。これらの影響により、たとえば高速のクロックを伝送すると、発光側と受光側で意図する信号のしきい値にずれが生じてクロックのデューティ比がくずれたり、本来同時変化を起こすべき多数の信号の間にスキューが生じる。こうした現象は伝送の高速化の足かせとなり、とりわけ直流から高周波に至る広範な動作が要請される半導体デバイス試験装置にとっては、高速化と各周波数における安定動作の両面で対処が難しい問題であった。
【０００５】
本発明はこうした課題に鑑みてなされたものであり、その目的は、光信号伝送システムにおける信号の伝送をより好ましい形で実現するための一連の技術、とくに、光信号伝送システムで伝送すべき信号に所望の調整を加えることが可能な校正技術と、その技術を利用した光信号伝送システムの提供にある。
【０００６】
【課題を解決するための手段】
上述の課題を解決するために、本発明のある形態は、発光作用によって生成した光信号を光ファイバの入力端に印加し、前記光ファイバの出力端に現れる光信号を光電変換によって電気信号に戻す光信号伝送システムの校正方法であり、この方法は、前記光信号を前記光ファイバに入力して前記電気信号を生成する伝送段階と、前記発光作用に関連する電流または前記光電変換に関連する電流の少なくとも一方を前記電気信号の電流に応じて調整する調整段階とを含む。
【０００７】
本発明の別の形態では、前記調整段階は、前記電気信号の電流の大きさと所定の参照電流の大きさが拮抗するよう前記発光作用を喚起する電流の大きさを調整する段階を含む。
【０００８】
本発明のさらに別の形態では、前記調整段階は、前記参照電流を順次大小二通りの値に定め、前記大小二通りの値に応じて前記発光作用を喚起する二通りの電流の値をそれぞれ調整し、前記調整された二通りの値を個別に保持する段階を含む。
【０００９】
本発明のさらに別の形態では、前記大小二通りの値のうち小さいほうの値は、前記光信号がゼロではない微弱な強度にある状態を想定して定められる。
【００１０】
本発明のさらに別の形態では、前記調整段階で調整された前記発光作用を喚起する電流の大きさが所定の許容範囲にあるか否かを判定する段階をさらに含む。
【００１１】
本発明のさらに別の形態では、前記調整段階は、前記伝送段階おいて生成された前記電気信号の電流の大きさと、前記電気信号の電流の大きさを把握するために用いる参照電流の大きさが拮抗するよう、前記光電変換に関連する回路において前記参照電流の大きさを調整する段階を含む。
【００１２】
本発明のさらに別の形態では、前記調整段階は、前記光信号が表すべき二値を順に発生させて前記参照電流の二通りの値をそれぞれ調整し、前記調整された前記二通りの値を個別に保持する段階を含む。
【００１３】
本発明のさらに別の形態では、前記調整段階はさらに、前記調整された前記二通りの値の中間値を生成する段階と、前記光信号が二値のいずれを示すかを前記中間値と前記電気信号の電流の大きさの比較をもとに判断する段階とを含む。
【００１４】
本発明のさらに別の形態では、前記調整段階は、前記光信号が表すべき二値の一方を発生させて前記参照電流の値を調整し、前記調整された値を保持する段階を含む。
【００１５】
本発明のさらに別の形態では、前記調整段階はさらに、前記調整された値をもとに、前記光信号が二値のいずれを示すかを判断するために前記電気信号の電流の大きさと比較すべき電流の値を設定する段階を含む。
【００１６】
本発明のさらに別の形態では、前記調整段階で調整された値が所定の許容範囲にあるか否かの判定を行う段階をさらに含む。
【００１７】
本発明のさらに別の形態は、発光回路を含み光ファイバへ入力すべき信号を加工する前処理回路と、光電変換回路を含み光ファイバから出力された信号を電気信号に戻す後処理回路とを有する光信号伝送システムであり、該システムは、前記電気信号の電流に応じ、前記前処理回路または前記後処理回路における電流を調整する電流制御回路を備える。
【００１８】
本発明のさらに別の形態では、前記電流制御回路は、前記電気信号の電流に応じ、前記発光回路において発光作用を喚起する電流を調整する。
【００１９】
本発明のさらに別の形態では、前記電流制御回路は、前記電気信号の電流の大きさが所定の参照電流の大きさに拮抗するとき、前記電気信号の電流の大きさを保持する記憶回路を有する。
【００２０】
本発明のさらに別の形態では、前記記憶回路は、大小二通りの前記参照電流の大きさにそれぞれ対応する二通りの前記電気信号の電流の大きさを個別に保持する回路を有する。
【００２１】
本発明のさらに別の形態では、前記後処理回路は、前記電気信号の電流の大きさと前記参照電流の大きさを比較する比較回路を有し、前記電流制御回路は、前記発光作用を喚起する電流の大きさを単調に増加または減少させる回路と、前記電気信号の電流の大きさと前記参照電流の大きさの関係に逆転が生じたとき前記発光作用を喚起する電流の大きさを固定する回路とを含む。
【００２２】
本発明のさらに別の形態では、前記電流の大きさを単調に変化させる回路は、インクリメント動作またはデクリメント動作をするカウンタ回路を含み、前記電流の大きさを固定する回路は、前記カウンタ回路のインクリメント動作またはデクリメント動作を停止するマスク回路を含む。
【００２３】
本発明のさらに別の形態は、前記電流制御回路にて調整された前記発光作用を喚起する電流の大きさが所定の許容範囲にあるか否かを判定する回路をさらに含む。
【００２４】
本発明のさらに別の形態では、前記電流制御回路は、前記電気信号の電流の大きさを計測する計測回路と、前記計測された前記電気信号の電流の大きさをもとに前記電気信号を二値化するための参照電流を設定する基準値生成回路とを備える。
【００２５】
本発明のさらに別の形態は、前記参照電流をもとに前記電気信号を二値化する出力回路をさらに備える。
【００２６】
本発明のさらに別の形態では、前記計測回路は、前記電気信号の電流の大きさを前記電気信号が表すべき二値のそれぞれについて個別に計測し、前記基準値生成回路は、前記参照電流としてその電流の大きさが前記個別に計測された前記電気信号の電流の大きさの中間値をとるものを生成する。
【００２７】
本発明のさらに別の形態では、前記計測回路は、前記電気信号の電流の大きさを前記電気信号がとるべき二値の一方について計測し、前記基準値生成回路は、前記計測された前記電気信号の電流の大きさをもとに、前記電気信号が前記二値のいずれを示すかを判断するために前記電気信号の電流の大きさと比較すべき電流の値を設定する。
【００２８】
本発明のさらに別の形態では、前記計測回路によって計測された前記電気信号の電流の大きさが所定の許容範囲にあるか否かを判定する回路をさらに含む。
【００２９】
なお、以上の発明の概要は、本発明に必要な特徴のすべてを列挙したものではなく、これらの特徴群のサブコンビネーションもまた発明になりうる点に留意すべきである。
【００３０】
【発明の実施の形態】
本発明の好適な実施の形態を図面を参照しながら説明するが、以下の実施の形態は請求の範囲に係る発明を限定するように解釈されるべきではなく、また実施の形態として説明されている特徴の組合せのすべてが発明の解決手段に必須であるとは限らない。
【００３１】
図２は、レーザーダイオードの駆動電流と明るさの相関をもとに、実施の形態に係る光信号伝送システムにおいて伝送すべき信号（以下この信号を「目的信号」と呼ぶ）を二値化する方法を示す。同図は温度Ｔ＝Ｔ１のときの相関を示し、また閾値電流をＩｔｈで示している。この実施の形態においては、目的信号が「０」、「１」の二値をとるものとする。目的信号が受光側で最終的に「０」と判断されるために発光側においてレーザーダイオードに流すべき電流を低駆動電流（図中ＩＬＤＬ）、「１」と判断されるためにレーザーダイオードに流すべき電流を高駆動電流（図中ＩＬＤＨ）呼び、それらふたつの電流の差、すなわち低駆動電流に加えると高駆動電流が生ずるような電流を付加駆動電流（図中ＩＬＤＡ）と呼ぶことにする。この実施の形態では、駆動電流を最適値に設定すべく、目的信号の光の明るさを受光側で観察し、その観察結果をもとに発光側にて前記低駆動電流および高駆動電流を定め、その結果、システム全体の伝送特性を校正する。低駆動電流をゼロではない微弱な電流、ここでは閾値電流を越える値に設定するのは、駆動電流の変化に対するレーザーダイオードの明るさの反応性を高めるためである。
【００３２】
図３は実施の形態に係る光信号伝送システム１の構成図である。まず全体の構成を説明し、後にその動作を説明する。同図のごとく光信号伝送システム１は主に、発光側にあって光ファイバ３に入力すべき信号を加工する前処理回路２と、受光側にあって光ファイバ３から出力された信号を加工する後処理回路４と、信号の伝送に異常が発生していないかどうかを確認する判定回路５を含む。ただし、光信号伝送システム１はこれらのうち前処理回路２、後処理回路４のいずれか一方だけで構成されてもよいし、光ファイバ３や判定回路５は必須ではない。この点は以降も同様である。
【００３３】
前処理回路２はおもに、レーザーダイオード１０で構成される発光回路１１と、その発光回路１１の駆動電流１２を制御する電流制御回路１３と、後述する電源電流の補償回路１４を含む。
【００３４】
電流制御回路１３はまず、低駆動電流を流すための低駆動電流源１６と、付加電流を流すための付加駆動電流源１７をもつ。これらふたつの電流源がともにオンしているとき、駆動電流１２として高駆動電流が流れる。前述の反応性の確保のために、低駆動電流は常に流れる構成とする。この結果、レーザーダイオード１０は最も暗いときでもわずかに点灯した状態となる。
【００３５】
付加駆動電流源１７は前処理回路２で加工しようとする目的信号（図中Ｘ）が「１」のときだけオンする構成とする。具体的には、発光回路１１と付加駆動電流源１７の経路にトランジスタ２５を間挿し、このトランジスタ２５のベースにバッファ２６を経た目的信号を入力する。目的信号が「１」のとき、バッファ２６の正論理出力がハイになり、トランジスタ２５がオンして付加駆動電流が流れる。一方、目的信号が「０」のときは付加駆動電流に相当する補償電流が補償回路１４の側に流れる構成とする。これは目的信号の状態によらず電源電流を一定に保つことでシステム全体の特性を一定に保つための配慮であり、高速かつ多ビット伝送に必要になることがある。具体的には、電源につながる負荷抵抗２８を介してトランジスタ２７を付加駆動電流源１７に接続し、バッファ２６の負論理出力をトランジスタ２７のベースに接続する。このため、目的信号が「０」のときは前記負論理出力がハイとなり、負荷抵抗２８を介して補償電流が流れる。
【００３６】
電流制御回路１３はさらに、低駆動電流源１６が流すべき電流値をデジタル値で保持する第１カウンタ２０と、第１カウンタ２０に保持されたデジタル値をアナログ値へ変換する第１Ｄ／Ａコンバータ２１と、同様に、付加駆動電流源１７が流すべき電流値をデジタル値で保持する第２カウンタ２２と、第２カウンタ２２に保持されたデジタル値をアナログ値へ変換する第２Ｄ／Ａコンバータ２３を有する。第１カウンタ２０と第２カウンタ２２が記憶回路３０を構成し、校正の結果がこの記憶回路３０に保持される。第１Ｄ／Ａコンバータ２１の出力４５、第２Ｄ／Ａコンバータ２３の出力４６はそれぞれ低駆動電流源１６、付加駆動電流源１７に接続され、これらに流れる電流を制御する。
【００３７】
第１カウンタ２０および第２カウンタ２２は入力されたパルスのエッジを計数するタイプの素子である。ここではシステムの校正動作中に第１カウンタ２０、第２カウンタ２２をインクリメントするクロック信号３２と、いずれのカウンタをインクリメントするかを選択するセレクト信号３３と、インクリメント動作の許否を決めるカウント許可信号３５が制御に関与する。クロック信号３２は校正動作中のみ有効で、それ以外のときはローまたはハイに固定される。これは、通常動作中に誤ってインクリメント動作が生じないための配慮である。クロック信号３２はともに３入力の第１ＡＮＤゲート３６、第２ＡＮＤゲート３７に入力される。後述のごとく、第１ＡＮＤゲート３６、第２ＡＮＤ３７ゲート３７は、それぞれ第１カウンタ２０、第２カウンタ２２のインクリメント動作を許可および停止するマスク回路として機能する。
【００３８】
セレクト信号３３はバッファ４０に入力され、バッファ４０の正論理出力４１は第２ＡＮＤゲート３７へ、負論理出力４２は第１ＡＮＤゲート３６へそれぞれ入力される。カウント許可信号３５は第１ＡＮＤゲート３６、第２ＡＮＤゲート３７の両方へ入力される。第１ＡＮＤゲート３６の出力はカウントのトリガ信号として第１カウンタ２０へ入力され、一方、第２ＡＮＤゲート３７の出力は第２カウンタ２２へ入力される。この構成において、カウント許可信号３５が「１」であると仮定すれば、セレクト信号３３が「０」の間はクロック信号３２によって第１カウンタ２０がインクリメントされ、第２カウンタ２２は変化しない。セレクト信号３３が「１」の間はクロック信号３２によって第２カウンタ２２がインクリメントされ、第１カウンタ２０は変化しない。カウント許可信号３５が「０」になれば、以降、いずれのカウンタも変化しなくなる。後述するが、カウント許可信号３５の「１」から「０」への変化は校正動作の終了に対応する。
【００３９】
判定回路５は、光ファイバ３またはその端部における伝送損失の検出を主な目的として設けられている。光ファイバ３は一般にコネクタ等によって前処理回路２および後処理回路４などと接続されるが、その接続部分にゴミの付着やよごれがあると伝送損失が大きくなる。この問題はシステムのメンテナンス上、重要な関心事項であり、工数を要するところである。ここでは、後述の校正の結果設定された駆動電流が大きすぎる場合、大きすぎる伝送損失が生じている異常状態と判断する。具体的には、判定回路５は、第１Ｄ／Ａコンバータ２１の出力４５と所定の判定レベル４８を比較するコンパレータ５０と、コンパレータ５０の出力をデータ入力とするフリップフロップ５１を含む。このフリップフロップ５１はネガティブエッジトリガタイプで、カウント許可信号３５がそのトリガとして入力されている。したがって、カウント許可信号３５がハイからローへ変化したとき、すなわち校正動作が終了したとき、第１Ｄ／Ａコンバータ２１の出力４５が判定レベル４８よりも高ければ異常検出信号５３がハイとなり、異常が報告される。以上が前処理回路２および判定回路５の構成である。
【００４０】
後処理回路４は、フォトダイオード６０からなる光電変換回路６１と、校正のために用いる参照電流６３を生成する参照電流源６４と、前述光電変換回路６１で得られた電気信号（以下、再生電気信号６５とよぶ）の電流を参照電流６３と比較する電流入力差動コンパレータ６６（以下「電流入力差動コンパレータ」を単に「電流コンパレータ」とよぶ）と、バッファアンプ６８を含む。参照電流源６４と電流コンパレータ６６が比較回路７０を形成する。電流コンパレータ６６の出力が最終出力信号Ｙと同じ値をとり、バッファアンプ６８の負論理出力がカウント許可信号３５になる。
【００４１】
この構成による校正の基本原理は、参照電流６３を順次大小二通りの値に定め、それらの値のそれぞれに対して再生電気信号６５の電流が参照電流６３に一致するようカウント許可信号３５によって前処理回路２の電流制御回路１３を制御しすることにある。前記二通りの値の大きいほうの値（以下、高参照電流値という）は目的信号が「１」であることを想定して定められる値、小さいほうの値（以下、低参照電流値という）は同じく「０」であることを想定して定められる値である。再生電気信号６５の電流が高参照電流と一致するよう校正を行ったとき、前処理回路２の電流制御回路１３では高駆動電流が定まる。同様に、再生電気信号６５の電流が低参照電流と一致するよう校正を行ったとき、電流制御回路１３では低駆動電流が定まる。いま伝送すべき信号が複数存在するとき、図３の光信号伝送システム１はそれら複数の信号のそれぞれについて設けられる。したがって、後処理回路４も複数存在することになるが、ここではそれら複数の後処理回路４において、高参照電流値、低参照電流値をそれぞれすべて同一の値に設定することにより、発光回路１１のレーザーダイオード１０の特性のばらつき、伝送損失のばらつき、光電変換回路６１のフォトダイオード６０の特性のばらつきなど、およそ問題となりうるすべてのばらつきを一括して校正することができる。その結果、信号間のスキューを低減することができる。
【００４２】
図４は、実施の形態に係る校正方法の概要を示すフローチャートである。同図のごとく、まず校正のために目的信号の伝送が行われ（Ｓ１）、後処理回路４の光電変換回路６１で得られた再現電気信号６５の電流と参照電流６３の比較結果をもとに、発光側の発光作用に関連する電流、または受光側の光電変換に関連する電流を調整する（Ｓ２）。図３の構成では発光側の駆動電流が調整される。受光側における電流の調整は別の例で後述する。
【００４３】
図５は図４の手順をより詳細に示すフローチャートである。同図のごとく、まず低駆動電流に関する校正のための初期状態を設定する（Ｓ１０）。ここでは、前処理回路２の第１カウンタ２０、第２カウンタ２２をともにゼロクリアし、セレクト信号３３を「０」に設定する。また、目的信号Ｘを「０」に設定してトランジスタ２５をオフし、低駆動電流源１６に調整を加える際に電流が流れるべきでない発光回路１１と付加駆動電流源１７の経路を絶っておく。
【００４４】
この状態で前処理回路２における低駆動電流を定めるべく、後処理回路４の参照電流源６４において所定の低参照電流値を設定する（Ｓ１１）。低参照電流値は、低駆動電流値（図２のＩＬＤＬの値）が閾値電流値（同図Ｉthの値）をわずかに上回る値になるよう予め実験等で求めておく。
【００４５】
ここまでの処理では、まだ第１カウンタ２０、第２カウンタ２２とも出力がゼロであり、低駆動電流源１６、付加駆動電流源１７とも電流を流していない。そのためレーザーダイオード１０はまったく発光せず、光ファイバ３を伝わる光はない。したがって、光電変換回路６１で得られた再現電気信号６５の電流は低参照電流よりも小さくなり、比較回路７０の正論理出力はロー、負論理出力はハイ、バッファアンプ６８の負論理出力であるカウント許可信号３５はハイになる。
【００４６】
一方、セレクト信号３３はいまローであるから、バッファ４０の負論理出力４２はハイになり、正論理出力４１はローになる。したがって、第１ＡＮＤゲート３６はクロック信号３２を通過させ、第１カウンタ２０はクロック信号３２のエッジが到達するたびにインクリメントされる。一方、第２ＡＮＤゲート３７の出力は常にローになるため第２カウンタ２２の出力はゼロに固定される。
【００４７】
第１カウンタ２０のインクリメント動作により、第１Ｄ／Ａコンバータ２１の出力４５の値が次第に増加していき、低駆動電流源１６が制御され、低駆動電流が少しずつ大きくなる。すると発光回路１１は発光を始め、光が光ファイバ３を伝わって後処理回路４へ届く。このため、再生電気信号６５の電流が次第に増加し、その電流がある時点で低参照電流よりも大きくなる。その瞬間、比較回路７０およびバッファアンプ６８の出力が反転し、カウント許可信号３５がハイからローへ変化する。この変化に伴い、第１ＡＮＤゲート３６の出力がローになり、第１カウンタ２０のインクリメント動作が禁止される。その結果、所望の低駆動電流が確定する（Ｓ１２）。
【００４８】
図６は判定回路５の動作を示すタイミングチャートである。判定回路５においては、コンパレータ５０が第１Ｄ／Ａコンバータ２１の出力４５と判定レベル４８を常時比較しており、カウント許可信号３５がハイからローに変化した瞬間（図中のｔ＝ｔ０のとき）にその比較結果がフリップフロップ５１へ記録される。このとき、判定レベル４８を越えるほど大きな低駆動電流が設定されていればフリップフロップ５１の出力である異常検出信号５３がアクティブ、すなわち「１」になり、正常であれば「０」のまま変化しない（Ｓ１３）。
【００４９】
つづいて、高駆動電流に関する校正のための初期状態を設定する（Ｓ１４）。
ここではセレクト信号３３を「１」に設定し、目的信号Ｘを「１」に設定してトランジスタ２５をオンし、発光回路１１と付加駆動電流源１７の経路をつなぐ。
【００５０】
この状態で後処理回路４の参照電流源６４において所定の高参照電流値を設定する（Ｓ１５）。高参照電流値は、目的信号Ｘが「１」を示すことに対応するため、高駆動電流値（図２のＩＬＤＨの値）が十分に大きくなるよう定める。
【００５１】
セレクト信号３３はいまハイであるから、バッファ４０の負論理出力４２はローになり、正論理出力４１はハイになる。したがって、第２ＡＮＤゲート３７はクロック信号３２を通過させ、第２カウンタ２２はクロック信号３２のエッジが到達するたびにインクリメントされる。一方、第１ＡＮＤゲート３６のカウント値には変化がない。
【００５２】
第２カウンタ２２のインクリメント動作により、第２Ｄ／Ａコンバータ２３の出力４６の値が次第に増加していき、付加駆動電流源１７が制御され、付加駆動電流が少しずつ大きくなる。このとき、低駆動電流も定常的に流れているため、付加駆動電流と低駆動電流の合計が高駆動電流として発光回路１１に流れる。発光回路１１で生じた光は光ファイバ３を伝わって後処理回路４へ届く。再生電気信号６５の電流は次第に増加し、ある時点で高参照電流よりも大きくなる。その瞬間、比較回路７０およびバッファアンプ６８の出力が反転し、カウント許可信号がハイからローへ変化する。この変化に伴い、第２ＡＮＤゲート３７の出力がローになり、第２カウンタ２２のインクリメント動作が禁止される。その結果、付加駆動電流が定まってその値が第２カウンタ２２に保持され、低駆動電流と付加駆動電流の合計である高駆動電流が確定する（Ｓ１６）。
【００５３】
以上ですべての校正が終了する。以降の通常動作に際し、まず後処理回路４の参照電流６３が低参照電流と高参照電流の中間値、たとえば中央値となるよう参照電流源６４の制御を固定しておく。目的信号Ｘが「０」のときは、再生電気信号６５の電流が低参照電流と等しいはずなので、前記中間値との比較により、確実に「０」として扱うことができる。一方、目的信号Ｘが「１」のときは、再生電気信号６５の電流が高参照電流と等しいはずなので、前記中間値との比較により、確実に「１」として扱うことができる。この実施の形態によれば、伝送すべき複数信号間のスキューの軽減はもとより、前記中間値を適切に設定することで高速クロック信号を伝送したときであってもそのデューティ比を相当正確に維持することができる。これらの特徴は、光信号伝送システム１全体の高速化に好都合である。なお、校正動作は適宜行えばよく、レーザーダイオード１０の特性を考え、たとえば光信号伝送システム１の周囲温度がある程度変化したときは行うことが望ましい。
【００５４】
図７は別の実施の形態に係る光信号伝送システム１００の構成図である。この光信号伝送システム１００は、図４のＳ２において、受光側の光電変換に関連する電流を調整する例である。この実施の形態では、前処理回路１０１における低駆動電流と高駆動電流はそれぞれ固定値であるものとし、後処理回路１０２でそれらに一致するよう低参照電流と高参照電流をそれぞれ調整することにより、図３の構成同様の効果を得るものである。ここでは低駆動電流は閾値電流を越えているものとする。図７において図３と同じ構成には同じ符号を与え、適宜その説明を省略する。
【００５５】
この実施の形態においても、光信号伝送システム１００は主に前処理回路１０１、光ファイバ３、後処理回路１０２、および判定回路５を含む。ただし、判定回路５は後処理回路１０２に併設されており、その入力の論理が図３の場合と逆になっている。後処理回路１０２は、光電変換回路６１と、参照電流６３を調整する電流制御回路１１０と、その調整の準備として再生電気信号６５の電流値を計測する計測回路１１１と、低参照電流および高参照電流の中間値を生成する基準値生成回路１１２と、バッファアンプ１１４をもつ。
【００５６】
電流制御回路１１０はまず、低参照電流の値を保持する第３カウンタ１２０と、第３カウンタ１２０の出力をアナログ値へ変換する第３Ｄ／Ａコンバータ１２１と、高参照電流の値を保持する第４カウンタ１２２と、第４カウンタ１２２の出力をアナログ値へ変換する第４Ｄ／Ａコンバータ１２３をもつ。低参照電流源１３０は第３Ｄ／Ａコンバータ１２１の出力１２５によって制御され、同じ特性をもつふたつの電流源である第１付加参照電流源１３３と第２付加参照電流源１３４は、ともに第４Ｄ／Ａコンバータ１２３の出力１２６によって制御される。これら３個の電流源はいずれも参照電流を生成するものとして電流コンパレータ１４０の負入力に接続されているが、第２付加参照電流源１３４と前記負入力の間にそれらの経路を絶つためのスイッチ１４２が設けられている。これら３つの電流源およびスイッチ１４２が基準値生成回路１１２を形成する。電流コンパレータ１４０の正負の出力はそれぞれバッファアンプ１１４の正負の入力となる。
【００５７】
電流制御回路１１０はさらに、第３カウンタ１２０および第４カウンタ１２２のインクリメント動作をそれぞれ制御する３入力の第３ＡＮＤゲート１５０、第４ＡＮＤゲート１５１を有する。クロック信号１５２は第３ＡＮＤゲート１５０、第４ＡＮＤゲート１５１に共通して入力され、インクリメントすべきカウンタを選択するセレクト信号１５５はバッファ１５６に入力され、バッファ１５６の正論理出力１５８は第４ＡＮＤゲート１５１へ、負論理出力１５９は第３ＡＮＤゲート１５０へそれぞれ入力される。第３ＡＮＤゲート１５０と第４ＡＮＤゲート１５１にはさらに、バッファアンプ１１４の出力であるカウント許可信号１６２が入力される。なお、バッファアンプ１１４の出力は光信号伝送システム１００の最終出力信号Ｙと同じ値をとる。
【００５８】
後処理回路１０２に関する以上の構成のうち、光電変換回路６１およびバッファアンプ１１４以外の部分が電流制御回路１１０全体に相当し、電流制御回路１１０から電流コンパレータ１４０を除いた部分が計測回路１１１に相当する。ただし、いずれの回路要素をいずれの機能ブロックに含めるかについては、当然ながら相当の自由度があり、各機能ブロックについて限定的な解釈をすべきではない。
【００５９】
判定回路５の構成は図３のものと同等であるが、コンパレータ５０において判定レベル４８と比較される対象は第４Ｄ／Ａコンバータ１２３の出力１２６である。判定レベル４８はコンパレータ５０の正入力に、第４Ｄ／Ａコンバータ１２３の出力１２６は同じく負入力に接続される。フリップフロップ５１のトリガにはカウント許可信号１６２を用いる。ただし、後述するごとく、この部分に関する設計の自由度も大きい。
【００６０】
図８は、以上の構成による校正動作を示すフローチャートである。同図のごとく、まず低参照電流に関する校正のための初期状態を設定する（Ｓ２０）。ここでは、第３カウンタ１２０、第４カウンタ１２２をともにゼロクリアし、セレクト信号１５５を「０」に設定する。また、スイッチ１４２をオンにしておく。
【００６１】
つづいて目的信号Ｘを「１」に設定する（Ｓ２１）。トランジスタ２５はオフになり、低駆動電流源１６に起因する低駆動電流のみが発光回路１１に流れる。発光回路１１で生じた光は光ファイバ３を経て光電変換回路６１に入り、再生電気信号６５の電流が電流コンパレータ１４０の正入力に与えられる。初期状態において低参照電流源１３０、第１付加参照電流源１３３、第２付加参照電流源１３４はいずれも電流を流していないから、電流コンパレータ１４０の負入力に与えられる参照電流６３はゼロである。したがって、電流コンパレータ１４０の正論理出力はハイ、負論理出力はローとなり、バッファアンプ１１４の出力であるカウント許可信号１６２はハイになる。
【００６２】
セレクト信号１５５はいまローであるから、バッファ１５６の負論理出力１５９はハイになり、正論理出力１５８はローになる。したがって、第３ＡＮＤゲート１５０はクロック信号１５２を通過させ、第３カウンタ１２０はクロック信号１５２のエッジが到達するたびにインクリメントされる。一方、第４ＡＮＤゲート１５１の出力は常にローになるため第４カウンタ１２２の出力はゼロに固定される。
【００６３】
第３カウンタ１２０のインクリメント動作により、第３Ｄ／Ａコンバータ１２１の出力１２５の値が次第に増加していき、低参照電流源１３０が制御され、低参照電流が少しずつ大きくなる。低参照電流が再生電気信号６５の電流を越えた瞬間、電流コンパレータ１４０およびバッファアンプ１１４の出力が反転し、カウント許可信号１６２がハイからローへ変化する。この変化に伴い、第３ＡＮＤゲート１５０の出力がローになり、第３カウンタ１２０のインクリメント動作が禁止される。その結果、所望の低参照電流が確定する（Ｓ２２）。
【００６４】
つづいて、高参照電流に関する校正のための初期状態を設定する（Ｓ２３）。ここではセレクト信号１５５を「１」に設定する。また、目的信号Ｘを「０」に設定して（Ｓ２４）トランジスタ２５をオンし、発光回路１１と付加駆動電流源１７の経路をつなぐ。この結果、発光回路１１には低駆動電流と付加駆動電流の合計である高駆動電流が流れる。発光回路１１で生じた光は光ファイバ３を経て光電変換回路６１に入り、再生電気信号６５の電流が電流コンパレータ１４０の正入力に与えられる。この時点では、まだ低参照電流源１３０による低参照電流のみが電流コンパレータ１４０の負入力に与えられているため、電流コンパレータ１４０の正論理出力はハイ、負論理出力はローとなり、バッファアンプ１１４の出力であるカウント許可信号１６２はハイになる。
【００６５】
セレクト信号１５５はいまハイであるから、バッファ１５６の負論理出力１５９はローになり、正論理出力１５８はハイになる。したがって、第４ＡＮＤゲート１５１はクロック信号１５２を通過させ、第４カウンタ１２２はクロック信号１５２のエッジが到達するたびにインクリメントされる。一方、第３ＡＮＤゲート１５０の出力はローになるため第３カウンタ１２０のカウント値は変化しない。
【００６６】
第４カウンタ１２２のインクリメント動作により、第４Ｄ／Ａコンバータ１２３の出力１２６の値が次第に増加していき、第１付加参照電流源１３３および第２付加参照電流源１３４が同じ制御を受け、付加参照電流が少しずつ大きくなる。付加参照電流と低参照電流の合計である高参照電流が再生電気信号６５の電流を越えた瞬間、電流コンパレータ１４０およびバッファアンプ１１４の出力が反転し、カウント許可信号１６２がハイからローへ変化する。この変化に伴い、第４ＡＮＤゲート１５１の出力がローになり、第４カウンタ１２２のインクリメント動作が禁止される。その結果、所望の高参照電流が確定する（Ｓ２５）。
【００６７】
カウント許可信号１６２がハイからローへ変化するとき、判定回路５において判定が行われる。伝送損失が大きい場合、確定した高参照電流は小さくなる。しがって、この高参照電流が所定の判定レベル４８を下回るときには、フリップフロップ５１の出力である異常検出信号５３がハイになり、異常の存在が報告される（Ｓ２６）。
【００６８】
つづいて、低参照電流と高参照電流の中間値、望ましくは平均値に近い値を生成する（Ｓ２７）。結論からいえばこのための操作はスイッチ１４２をオフすれば足りる。いま低参照電流をＩrefL、付加参照電流をＩrefA、高参照電流をＩrefHと表記すれば、まず、
【００６９】
ＩrefH＝ＩrefL＋ＩrefA （式１）
がなりたつ。第１付加参照電流源１３３と第２付加参照電流源１３４は同じ値の電流ＩrefA／２を流しているから、スイッチ１４２をオフにすることで参照電流６３（Ｉrefと表記）は、
【００７０】
Ｉref＝ＩrefL＋ＩrefA／２ （式２）
となる。一方、低参照電流と高参照電流の平均値ＩrefAVEは、
【００７１】
ＩrefAVE＝（ＩrefH＋ＩrefL）／２ （式３）
であり、式１から３を比較すれば参照電流６３が前記平均値に一致すること、すなわち、
Ｉref＝ＩrefAVE
がわかる。スイッチ１４２をオフのまま校正動作を終了すれば、以降の通常動作において、目的信号Ｘの「１」「０」を正しく識別することができる。この実施の形態でも、前処理回路１０１と後処理回路１０２の両方を考慮した校正が実現するため、図３の構成同様の効果を得ることができる。
【００７２】
なお、ここでは判定回路５において第４Ｄ／Ａコンバータ１２３の出力１２６を調べたが、これは第３Ｄ／Ａコンバータ１２１の出力１２５であってもよいし、出力１２５と出力１２６をアナログ加算した値でもよい。その場合、当然ながら判定レベル４８はより低い値に設定する。いままではシステムの異常として伝送損失を考えたが、逆に光ファイバ３に無用の光が混入するという故障モードを考えた場合、第３Ｄ／Ａコンバータ１２１の出力１２５または第４Ｄ／Ａコンバータ１２３の出力１２６をコンパレータ５０の負入力に接続し、正入力には許容範囲の上限を示す判定レベルを与えることも可能である。もちろん、許容範囲の上下限の両方を確認するためにコンパレータをふたつ用いてそれらの出力をオアしてフリップフロップ５１へ投入する構成であってもよい。
【００７３】
図９は図７の後処理回路１０２に関する別の実施の形態の構成図である。この後処理回路２００は、図７の後処理回路１０２において低参照電流に関連する回路をほぼ削除したものであり、その基本思想は高参照電流のみを確定し、後にその値からさきほどの中間値に相当する参照電流６３を作るというものである。ここでも既出の構成には以前と同じ符号を与え、適宜説明を略す。
【００７４】
この実施の形態における電流制御回路２０１は、電流コンパレータ１４０と計測回路２０２をもつ。計測回路２０２は、基準値生成回路２０３と、カウンタ２０６、Ｄ／Ａコンバータ２０７、クロック信号２０９およびバッファアンプ１１４の出力であるカウント許可信号２１０を入力する２入力のＡＮＤゲート２１２をもつ。ＡＮＤゲート２１２の出力がカウンタ２０６のインクリメント動作のトリガ信号である。基準値生成回路２０３はふたつの参照電流源である第１参照電流源２１６と第２参照電流源２１７を含み、これらの電流源は参照電流を生成するものとして電流コンパレータ１４０の負入力に接続されている。ただし、第２参照電流源と前記負入力の間にはスイッチ２２０が設けられている。これらふたつの電流源に同じ制御を加えたとき、第２参照電流源２１７は第１参照電流源２１６のｋ倍の電流を流すものとし、両者の電流をそれぞれＩref1、Ｉref2と表記する。
【００７５】
以上の構成による動作は以下のとおりである。まず、カウンタ２０６をゼロクリアし、スイッチ２２０をオンにしておく。この時点では第１参照電流源２１６、第２参照電流源２１７とも電流を流していない。目的信号Ｘが「１」に設定されたとき、電流コンパレータ１４０の正論理出力はハイとなり、バッファアンプ１１４の出力であるカウント許可信号２１０がハイになる。その結果、クロック信号２０９がＡＮＤゲート２１２を通過し、カウンタ２０６のインクリメントが開始される。第１参照電流源２１６、第２参照電流源２１７は次第に電流を流し始め、参照電流６３はある瞬間に再生電気信号６５の電流を上回る。カウント許可信号２１０はハイからローへ変化し、カウンタ２０６のインクリメント動作が禁止される。目的信号Ｘは「１」であったため、この時点で参照電流６３は高参照電流に設定され、その値は、
【００７６】
ＩrefH＝Ｉref1＋Ｉref2 （式４）
となる。つづいて、スイッチ２２０をオフにする。第２参照電流源２１７が切り離され、参照電流６３は、
【００７７】
Ｉref＝Ｉref1 （式５）
となる。Ｉref２＝ｋ・Ｉref１と仮定したから、式４、５と見比べて、
【００７８】
Ｉref＝ＩrefH／（１＋ｋ） （式６）
となる。ここで仮にｋ＝１とすれば参照電流６３は高参照電流のちょうど１／２になる。低参照電流がゼロではないことを考えれば、式６において、例えば、
【００７９】
Ｉref＝0.6・ＩrefH
となるようｋの値を定める方法が考えられる。以上、この実施の形態の後処理回路２００によれば、比較的簡単な構成で図７の後処理回路２００に近い効果を得ることができる。
【００８０】
図１０はさらに別の実施の形態に係る後処理回路３００の構成図である。この後処理回路３００は光電変換回路６１と、電流制御回路３０１とを含む。電流制御回路３０１は、再生電気信号の電流を受けた抵抗３５０に現れる電位３５２（以下、再生電気信号３５２とする）と参照電圧３５４を比較するコンパレータ３０６と、その出力を受けて再生電気信号３５２の電流を計測する計測回路３０２を含む。計測回路３０２はまず、コンパレータ３０６の正負の出力をそれぞれ正負の入力に受ける差動誤差増幅器３１５をもつ。コンパレータ３０６の正出力と差動誤差増幅器３１５の正入力を結ぶ経路には第１スイッチ３１０が間挿され、コンパレータ３０６の負出力と差動誤差増幅器３１５の負入力を結ぶ経路には第２スイッチ３１１が間挿されている。計測回路３０２はさらに、差動誤差増幅器３１５の出力３３５を受けるＡ／Ｄコンバータ３２０と、そのＡ／Ｄコンバータ３２０の出力データを保持するメモリ３２２と、そのメモリ３２２に保持されたデータをもとに、低参照電圧と高参照電圧の中間値を導出する中間値算出部３２３と、その中間値をアナログ値へ変換するＤ／Ａコンバータ３２６をもつ。メモリ３２２と中間値算出部３２３が基準値生成回路３０４を形成する。第３スイッチ３４０は、Ｄ／Ａコンバータ３２６の出力と差動誤差増幅器３１５の出力３３５の一方をコンパレータ３０６の負入力に接続する。
【００８１】
以上の構成による校正動作を説明する。まず校正のための初期状態として、第１スイッチ３１０と第２スイッチ３１１をオンし、第３スイッチ３４０をＡ／Ｄコンバータ３２０の側に設定する。このとき、コンパレータ３０６から差動誤差増幅器３１５を経て再びコンパレータ３０６に戻るフィードバックループが形成され、コンパレータ３０６の正入力と負入力のイマジナリーショートにより、差動誤差増幅器３１５の出力３３５がコンパレータ３０６の正入力と同電位になる。この電位がＡ／Ｄコンバータ３２０でデジタル値に変換され、メモリ３２２へ出力される。
【００８２】
この状態において、まず目的信号Ｘを「０」に設定する。再生電気信号３５２の電流と参照電圧３５４が一致し、参照電圧３５４の値が低参照電圧値になる。低参照電圧値、より正しくは、それに対応する差動誤差増幅器３１５の出力３３５の電圧がＡ／Ｄコンバータ３２０を経てメモリ３２２に格納される。
【００８３】
つづいて、目的信号を「１」に設定する。その結果、高参照電圧値、より正しくは、それに対応する差動誤差増幅器３１５の出力３３５の電圧がＡ／Ｄコンバータ３２０を経てメモリ３２２に格納される。以上で校正に必要な情報が得られたことになる。
【００８４】
つぎに、中間値算出部３２３は、メモリ３２２に保持された低参照電圧と高参照電圧の中間値、たとえば中央値を算出する。算出された中間値はＤ／Ａコンバータ３２６を経てアナログ値へ変換される。Ｄ／Ａコンバータ３２６がそのアナログ値を出力する状況が生じたとき、校正は完了する。
【００８５】
この後、第１スイッチ３１０、第２スイッチ３１１をともにオフし、第３スイッチ３４０をＤ／Ａコンバータ３２６の側に設定することにより、前記中間値が参照電圧３５４としてコンパレータ３０６の負入力に入力され、所期の目的が達成される。
【００８６】
これまでにいくつかの実施の形態を説明したが、以下変更例を挙げる。
【００８７】
まず、図３の前処理回路２において第１カウンタ２０、第２カウンタ２２はインクリメント動作をするものとしたが、これらはデクリメント動作をするものでもよい。その場合、再生電気信号６５の電流は校正開始直後に最大になるため、インクリメント動作のときとカウント許可信号３５の論理が逆になる。したがって、カウント許可信号３５としてバッファアンプ６８の負論理出力ではなく、正論理出力を用いればよい。同様の変更は、図７の後処理回路１０２の第３カウンタ１２０、第２カウンタ１２２についても可能である。その場合もカウント許可信号１６２の論理が逆になるため、バッファアンプ１１４に負論理出力を設け、それをカウント許可信号１６２として利用する。
【００８８】
他の変更例として、図３の前処理回路２において、第１カウンタ２０、第２カウンタ２２のカウンタ動作を禁止するために、クロック信号３２をマスクする構成としたが、たとえばカウント許可信号３５をそれらのカウンタのカウントイネーブル信号として利用してもよい。その場合、校正動作中以外のときでもクロック信号３２を停止する必要がなくなる。同様の変更は、図７の後処理回路１０２の第３カウンタ１２０、第２カウンタ１２２についても可能である。
【００８９】
以上、本発明の実施の形態といくつかの変更例を説明したが、本発明の技術的範囲は以上の記載の範囲には限定されない。さらに別の変更または改良が可能なことは当業者には理解されるところである。そうした変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが特許請求の範囲の記載から明らかである。
【００９０】
【発明の効果】
本発明によれば、光信号伝送システムで伝送すべき信号に所望の校正を加えることが可能になる。とくに、光信号伝送システムで伝送すべき複数の信号のスキューを軽減したり、信号のデューティ比を維持することが容易になる。これらの特徴は、光信号伝送システムによる伝送の高速化に寄与するものである。
【図面の簡単な説明】
【図１】 レーザーダイオードの駆動電流と明るさの相関図である。
【図２】レーザーダイオードの駆動電流と明るさの相関をもとに、目的信号を二値化する方法を説明する図である。
【図３】 ひとつの実施の形態に係る光信号伝送システムの構成図である。
【図４】 実施の形態に係る光信号伝送システムの校正方法の概要を示すフローチャートである。
【図５】図４の手順をより詳細に示すフローチャートである。
【図６】判定回路の動作に関するタイミングチャートである。
【図７】 別の実施の形態に係る光信号伝送システムの構成図である。
【図８】図７の光信号伝送システムにおける校正動作を示すフローチャートである。
【図９】図７の後処理回路に関する別の実施の形態の構成図である。
【図１０】さらに別の実施の形態に係る後処理回路の構成図である。
【符号の説明】
１，１００ 光信号伝送システム
２，１０１ 前処理回路
３ 光ファイバ
４，１０２，２００，３００ 後処理回路
５ 判定回路
１０ レーザーダイオード
１１ 発光回路
１２ 駆動電流
１３，１１０，２０１，３０１ 電流制御回路
１４ 補償回路
１６ 低駆動電流源
１７ 付加駆動電流源
２０ 第１カウンタ
２１ 第１Ｄ／Ａコンバータ
２２ 第２カウンタ
２３ 第２Ｄ／Ａコンバータ
２５，２７ トランジスタ
２６ バッファ
２８ 負荷抵抗
３０ 記憶回路
３２，１５２，２０９ クロック信号
３３，１５５ セレクト信号
３５，１６２，２１０ カウント許可信号
３６ 第１ＡＮＤゲート
３７ 第２ＡＮＤゲート
４０，１５６ バッファ
４１ バッファ４０の正論理出力
４５ 第１Ｄ／Ａコンバータ２１の出力
４６ 第２Ｄ／Ａコンバータ２３の出力
４８ 判定レベル
５０ コンパレータ
５１ フリップフロップ
５３ 異常検出信号
６０ フォトダイオード
６１ 光電変換回路
６３ 参照電流
６４ 参照電流源
６５，３５２ 再生電気信号
６６，１４０，３０６ 電流コンパレータ
６８, １１４ バッファアンプ
７０ 比較回路
１１０，２０１ 電流制御回路
１１１，２０２，３０２ 計測回路
１１２，２０３，３０４ 基準値生成回路
１２０ 第３カウンタ
１２１ 第３Ｄ／Ａコンバータ
１２２ 第４カウンタ
１２３ 第４Ｄ／Ａコンバータ
１２５ 第３Ｄ／Ａコンバータ１２１の出力
１２６ 第４Ｄ／Ａコンバータ１２３の出力
１３０ 低参照電流源
１３３ 第１付加参照電流源
１３４ 第２付加参照電流源
１４２，２２０ スイッチ
１５０ 第３ＡＮＤゲート
１５１ 第４ＡＮＤゲート
１５８ バッファ１５６の正論理出力
２０６ カウンタ
２０７ Ｄ／Ａコンバータ
２１２ ＡＮＤゲート
２１６ 第１参照電流源
２１７ 第２参照電流源
３１０ 第１スイッチ
３１１ 第２スイッチ
３１５ 差動誤差増幅器
３２０ Ａ／Ｄコンバータ
３２２ メモリ
３２３ 中間値算出部
３２６ Ｄ／Ａコンバータ
３４０ 第３スイッチ
３５０ 抵抗
３５２ 抵抗３５０によって生ずる電圧
３５４ 参照電圧
Claims (6)
- 発光作用によって光信号を生成するための低駆動電流及び高駆動電流を制御する電流制御回路と、
光ファイバの入力端に前記光信号を印加することにより前記光ファイバの出力端に現れる光信号を光電変換によって電気信号である再生電気信号に戻す光電変換回路と、
低参照電流、高参照電流及び参照電流を生成する参照電流源と、
通常動作において、前記再生電気信号の電流の大きさと前記参照電流の大きさとを比較して前記再生電気信号を二値化する比較回路と
を有する光信号伝送システムで前記低駆動電流及び前記高駆動電流の大きさを校正するための校正方法であって、
前記通常動作に先立って、前記電流制御回路は前記低駆動電流及び前記高駆動電流の大きさを徐々に変化させつつ、前記光信号を前記光ファイバに入力して前記再生電気信号を生成する段階と、
前記比較回路は、前記再生電気信号の電流の大きさと前記低参照電流の大きさとを比較して、電流の大小関係が逆転したときに前記低駆動電流を確定することで、前記低駆動電流の大きさを校正するとともに、前記再生電気信号の電流の大きさと前記高参照電流の大きさとを比較して、電流の大小関係が逆転したときに前記高駆動電流を確定することで、前記高駆動電流の大きさを校正する段階と、
を含むことを特徴とする光信号伝送システムの校正方法。 - 前記低参照電流は、前記光信号がゼロではない微弱な強度にある状態を想定して定められることを特徴とする請求項１に記載の光信号伝送システムの校正方法。
- 校正された前記低駆動電流及び前記高駆動電流の大きさが、所定の許容範囲にあるか否かを判定する段階をさらに含むことを特徴とする請求項１または２に記載の光信号伝送システムの校正方法。
- 発光作用によって光信号を生成するための低駆動電流及び高駆動電流を制御する電流制御回路と、
光ファイバの入力端に前記光信号を印加することにより前記光ファイバの出力端に現れる光信号を光電変換によって電気信号である再生電気信号に戻す光電変換回路と、
低参照電流、高参照電流及び参照電流を生成する参照電流源と、
通常動作において、前記再生電気信号の電流の大きさと前記参照電流の大きさとを比較して前記再生電気信号を二値化する比較回路と
を有する光信号伝送システムで前記低参照電流、前記高参照電流及び前記参照電流の大きさを校正するための校正方法であって、
通常動作に先立って、前記光信号を前記光ファイバに入力して前記再生電気信号を生成する段階と、
前記低参照電流の大きさを徐々に変化させて、前記比較回路は前記低駆動電流に対応する前記再生電気信号の電流の大きさと前記低参照電流の大きさとを比較して、電流の大小関係が逆転したときに前記低参照電流を確定することで、前記低参照電流の大きさを校正するとともに、前記高参照電流の大きさを徐々に変化させて、前記比較回路は前記高駆動電流に対応する前記再生電気信号の電流の大きさと前記高参照電流の大きさとを比較して、電流の大小関係が逆転したときに前記高参照電流を確定することで、前記高参照電流の大きさを校正する段階と、
校正した前記低参照電流及び前記高参照電流から前記参照電流を生成することにより、前記参照電流を校正する段階と
を含むことを特徴とする光信号伝送システムの校正方法。 - 前記参照電流は、前記低参照電流と前記高参照電流の中間値であることを特徴とする請求項４に記載の光信号伝送システムの校正方法。
- 校正された前記参照電流が、所定の許容範囲にあるか否かの判定を行う段階をさらに含むことを特徴とする請求項４または５に記載の光信号伝送システムの校正方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000155349A JP4571272B2 (ja) | 1999-06-01 | 2000-05-25 | 光信号伝送システムの校正方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11-153849 | 1999-06-01 | ||
| JP15384999 | 1999-06-01 | ||
| JP2000155349A JP4571272B2 (ja) | 1999-06-01 | 2000-05-25 | 光信号伝送システムの校正方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001053376A JP2001053376A (ja) | 2001-02-23 |
| JP4571272B2 true JP4571272B2 (ja) | 2010-10-27 |
Family
ID=26482349
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000155349A Expired - Fee Related JP4571272B2 (ja) | 1999-06-01 | 2000-05-25 | 光信号伝送システムの校正方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4571272B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3857099B2 (ja) | 2001-10-09 | 2006-12-13 | 株式会社アドバンテスト | データ伝送装置、光電変換回路、及び試験装置 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0456431A (ja) * | 1990-06-25 | 1992-02-24 | Nec Eng Ltd | 帰還制御光通信装置 |
| JPH04246932A (ja) * | 1991-01-31 | 1992-09-02 | Sumitomo Electric Ind Ltd | 半導体レーザ送信器 |
| JPH08279783A (ja) * | 1995-04-05 | 1996-10-22 | Ricoh Co Ltd | 光並列通信装置 |
| JPH09116982A (ja) * | 1995-10-23 | 1997-05-02 | Fujitsu Ltd | 遠隔式光信号制御装置及び遠隔式光信号制御装置の光信号レベル制御方法並びに光信号送信装置及び光信号送信装置における監視信号光レベル制御方法 |
| JPH10209975A (ja) * | 1997-01-20 | 1998-08-07 | Oki Electric Ind Co Ltd | 光受信器 |
| JPH11135872A (ja) * | 1997-08-20 | 1999-05-21 | Advantest Corp | 光信号送信装置、光信号伝送装置および光信号伝送方法 |
-
2000
- 2000-05-25 JP JP2000155349A patent/JP4571272B2/ja not_active Expired - Fee Related
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0456431A (ja) * | 1990-06-25 | 1992-02-24 | Nec Eng Ltd | 帰還制御光通信装置 |
| JPH04246932A (ja) * | 1991-01-31 | 1992-09-02 | Sumitomo Electric Ind Ltd | 半導体レーザ送信器 |
| JPH08279783A (ja) * | 1995-04-05 | 1996-10-22 | Ricoh Co Ltd | 光並列通信装置 |
| JPH09116982A (ja) * | 1995-10-23 | 1997-05-02 | Fujitsu Ltd | 遠隔式光信号制御装置及び遠隔式光信号制御装置の光信号レベル制御方法並びに光信号送信装置及び光信号送信装置における監視信号光レベル制御方法 |
| JPH10209975A (ja) * | 1997-01-20 | 1998-08-07 | Oki Electric Ind Co Ltd | 光受信器 |
| JPH11135872A (ja) * | 1997-08-20 | 1999-05-21 | Advantest Corp | 光信号送信装置、光信号伝送装置および光信号伝送方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001053376A (ja) | 2001-02-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6381054B1 (en) | Optical pulse transmission system, optical pulse transmitting method, and optical pulse detecting method | |
| US7812587B2 (en) | LED drive circuit | |
| US6559997B1 (en) | Optical transmitter and optical transmitting apparatus using the same | |
| US6982689B2 (en) | Light-emitting element drive apparatus | |
| US20080266283A1 (en) | Led Drive Circuit | |
| US6922045B2 (en) | Current driver and method of precisely controlling output current | |
| JP4984755B2 (ja) | レーザダイオード駆動回路 | |
| JP3784485B2 (ja) | 出力パルス幅制御システム | |
| JP2004222291A (ja) | 光ファイバ装置の節電方法と、信号検出用の閾値レベルを調整するレーザシステムおよび方法 | |
| JP2002198749A (ja) | 信号損失回路、光電子受信器、信号損失の信号を生成する装置およびその方法 | |
| JP4571272B2 (ja) | 光信号伝送システムの校正方法 | |
| Hu et al. | A $4\times25 $ Gb/s Optical Transmitter Using Low-Cost 10 Gb/s VCSELs in 40-nm CMOS | |
| JP3756905B2 (ja) | 光強度変調装置、これを用いたシステム及び装置と光強度変調方法 | |
| JP3647966B2 (ja) | 光強度制御装置 | |
| US11323182B2 (en) | Transmitting and receiving device, terminal device, and transmitting and receiving system | |
| JP2005057216A (ja) | レーザダイオード駆動回路及び光送信装置 | |
| JPWO2017208310A1 (ja) | 光受信器および光信号受信方法 | |
| JP3140763B2 (ja) | 光伝送装置 | |
| JP2794970B2 (ja) | 光送信方式 | |
| JPH11298080A (ja) | 半導体レーザの駆動装置及び駆動方法 | |
| JPS5943586A (ja) | 半導体レ−ザ出力安定化回路 | |
| JP2000201109A (ja) | 光送信器 | |
| JPH02205378A (ja) | 半導体レーザ制御装置 | |
| JP2004032515A (ja) | Ａｐｃ付き光送信器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070119 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100209 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100323 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100510 |
|
| RD13 | Notification of appointment of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7433 Effective date: 20100528 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20100528 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100629 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100726 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100810 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100812 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130820 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130820 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |