JP4557454B2 - 単結晶サファイア基板 - Google Patents

単結晶サファイア基板 Download PDF

Info

Publication number
JP4557454B2
JP4557454B2 JP2001095658A JP2001095658A JP4557454B2 JP 4557454 B2 JP4557454 B2 JP 4557454B2 JP 2001095658 A JP2001095658 A JP 2001095658A JP 2001095658 A JP2001095658 A JP 2001095658A JP 4557454 B2 JP4557454 B2 JP 4557454B2
Authority
JP
Japan
Prior art keywords
single crystal
crystal sapphire
sapphire substrate
heat treatment
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001095658A
Other languages
English (en)
Other versions
JP2002201096A (ja
Inventor
修平 竹澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2001095658A priority Critical patent/JP4557454B2/ja
Publication of JP2002201096A publication Critical patent/JP2002201096A/ja
Application granted granted Critical
Publication of JP4557454B2 publication Critical patent/JP4557454B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Description

【0001】
【発明の属する技術分野】
本発明はワイドギャップ半導体や、SOS(Silicon on Sapphire)デバイス等の成膜に適した単位ステップを表面に持つ単結晶サファイア基板およびその製造方法に関する。
【0002】
【従来の技術】
元来、単結晶サファイア基板は、特定の結晶面を表面に露出させた後、機械研磨及び、化学研磨によって鏡面状態に研磨され、この上に発光デバイス等に使用される各種化合物半導体素子が成膜される。その基板として用いられる単結晶サファイア基板は、その上に成膜させるためにも表面状態が不均一であってはならないが、化学研磨を行っただけでは単結晶サファイア基板上はnm単位で表面状態に凹凸がみられ、成膜に適さないことが明らかになった。
【0003】
そこで、結晶性の良い半導体を成長させる技術として、単結晶サファイア基板の主面を所定の面方位から若干ずらせ(オフアングル)た後熱処理を行い、主面に微小なステップを形成させることにより素子の寿命、出力を向上させることが提案されている。このとき、ステップは規則正しく形成されていることが望ましい(例えば、特開平11−74562号、特開2000−159600号各公報参照)。
【0004】
【発明が解決しようとする課題】
従来、ステップを有する単結晶サファイア基板の作製は様々な方法で行われてきた(例えば、特開平9−129651号、特開平8−83802号各公報参照)が、そのステップの高さが高すぎるものあるいは不揃いなものしか得られなかったため、エピタキシャル膜を成長させたとき表面の起伏のない高性能なデバイスを作製させることが困難であるという問題があった。
【0005】
そこで、本発明は結晶配列の均一な単位ステップのテラスのみを含む単結晶サファイア基板を得ることを目的とする。
【0006】
本発明の単結晶サファイア基板は、単位ステップを主面に規則的に形成し、前記主面は、単結晶サファイアのA面からC面又はM面方向に傾斜させた面であり、該傾斜角度が、0.05°以上0.7°以下であることを特徴とする。
【0007】
また、好ましくは、上記主面の表面粗さ(Ra)が0.06nm以下である。また、好ましくは、上記単位ステップの高さは、酸素原子2層分の高さである。また、好ましくは、上記単位ステップの高さは、1.5〜1.6Åである。
【0008】
【発明の実施の形態】
以下本発明の実施の形態を図によって説明する。
【0009】
図1に本発明によって得られた単結晶サファイア基板の主面の表面状態を示すようにステップ2とテラス3およびその境界のリッジ1が規則正しく形成されている。詳細を後述するように適度な熱処理を行うことにより、本発明の単結晶サファイア基板は以下のような特徴を有している。
【0010】
本発明の単結晶サファイア基板では、ステップ2の高さhがサファイアの酸素原子2層分の原子層からなる単位ステップのみで形成され、そのときの高さhは約1.5〜1.6Åとなっている。また、テラス5の幅wが一定の長さで形成され、このwの大きさは単結晶サファイア基板の主面のA面からの傾斜角度に依存する。さらにリッジ1が滑らかで直線的に形成され、かつテラス3が平坦に形成されている。
【0011】
結晶性の良い半導体を成長させるためには主面にステップ2が規則正しく形成されていることが望ましい。そして本発明のサファイア基板ではステップ2の高さhが酸素原子2層分の単位ステップのみで形成されることから高さhが均一となり、またリッジ1が直線的に形成されていることから、その主面上にエピタキシャル膜を成長させたとき表面の起伏のない高性能なデバイスを作製させることが可能になる。
【0012】
なお、ステップ2の高さhが、酸素原子2層分の単位ステップからなることは、AFM(原子間力顕微鏡)観察して高さを測定することにより確認できる。
【0013】
さらに、上記単結晶サファイア基板の主面の表面粗さ(Ra)は0.06nm以下に制御することができる。これは、単結晶サファイア表面上に最適な熱処理を施すことにより規則的に単位ステップが形成され、基板表面が原子レベルで平坦になったためであると思われる。なお、表面粗さ(Ra)は、AFM測定により確認できる。
【0014】
上記のような特徴を持った単結晶サファイア基板を得るためには、以下に示す条件で熱処理を施せばよい。図2(a)に示すように単結晶サファイアのA面基板をC面方向に角度θで傾斜させた面を主面とする基板1(以下A→C面OFF基板)の場合、上記のような単一ステップのみから形成される単結晶サファイア基板を作製するためには、角度θから以下の式(1)(2)により求めた熱処理温度T(℃)と熱処理時間(t)で熱処理すればよい。
【0015】
T(℃)=530θ2−1000θ+1100±100 …式(1)
t(h)=5θ2−11θ+6±1 …式(2)
また、図2(b)に示すように単結晶サファイアA面基板をM面方向に角度θで傾斜させた面を主面とする基板2(以下A→M面OFF基板)の場合、上記のような単一ステップのみから作製される単結晶基板を作製するためには、角度θから以下の式(3)(4)により求めた熱処理温度T(℃)、熱処理時間t(h)で熱処理すればよい。
【0016】
T(℃)=700θ2−1100θ+1200±100 …式(3)
t(h)=10θ2−15θ+7±1 …式(4)
すなわち、本発明は、熱処理条件である熱処理温度T、熱処理時間tが、傾斜方向の角度θに依存し、その関数で表されることを見いだしたものである。そして熱処理温度Tあるいは、熱処理時間tが不十分な時は単位ステップが形成されず、逆に熱処理温度Tが高すぎたり、熱処理時間tが長すぎると表面の原子のマイグレーション(移動)が不規則になり、単結晶サファイア基板表面に単位ステップ以外の層が混在してしまうバンチングを起こす。
【0017】
また、傾斜の角度θは0.05〜0.7°の範囲とすることが好ましい。これは角度θが0.7°を越えると、熱処理条件に関わらず、単結晶サファイア基板表面上に単位ステップがうまく形成されず、一方角度θが0.05°未満の時は、傾斜角度が小さすぎてステップとテラスとリッジが明確に形成できなくなるためである。
【0018】
本発明の単結晶サファイア基板は、発光デバイス等に使用される各種化合物半導体素子の成膜に好適に使用できる。
【0019】
【実施例】
本発明の単結晶サファイア基板を以下のようにして作製した。
【0020】
[実施例1]
図2(a)に示すように単結晶サファイアのA面を、C面方向に角度θが0.05°となるように傾斜させた単結晶サファイア基板(A→C面0.05°OFFサファイア基板)を作製した。
【0021】
この基板に化学研磨を行った後の表面は図3のようにステップは表れなかった。これに対し上述した式(1)(2)の範囲中の条件である850℃で3時間熱処理を施した後の表面をAFM(電子間力顕微鏡)観察したところ、図4のようにテラス幅150nmの滑らかで直線的なリッジを持つステップが形成されていることがわかった。また、ステップの高さをAFMのZ軸方向の高さ測定によって得た結果を図5に示すとおり、各テラスのステップ高さは単位ステップ高さに相当する約1.5〜1.6Åであり、単位ステップのみが表面に均一に形成されていることが確認された。
【0022】
一方、比較例として上記と同様のA→C面0.05°OFFサファイア基板を式(1)の範囲よりも低い温度である700°で3時間熱処理を施して、基板表面をAFM観察したところ図6のように表面にリッジは存在しなかった。また、図7にAFMのz軸方向の高さ測定によって得た結果を示すとおり、単結晶サファイア基板表面に単位ステップを形成する部分も見られたが、ステップが全く形成されていない部分も多いことが分かる。
【0023】
同じく比較例として上記と同様のA→C面0.5°OFFサファイア基板を式(1)の範囲よりも高い温度である1000℃で3時間熱処理した基板表面をAFM観察したところ、図8のように表面がバンチングを起こし、単位ステップ高さの整数倍の高さのステップが基板表面に形成された。
【0024】
以上の例のように熱処理後のサファイア基板は次の3種類の状態になっていることが明らかになった。
1)熱処理が不完全で図7のように単位ステップがまばらに見られる状態
2)適度な熱処理で図5のように全て単位ステップが形成されている状態
3)過度な熱処理で図8のようにバンチングを起こし単位ステップ高さの整数倍の高さのステップが形成されている状態
[実施例2]
表1に示すように角度θの異なるA→C面OFF基板に対し、異なる温度で3時間熱処理を行ったときの単結晶サファイア基板表面状態を観察した。結果を表1および図9に示す。図9の2つの曲線より下方が熱処理不十分状態で、上記実施例1に記載の状態1)に相当する。2つの曲線に囲まれた部分が最適熱処理温度で、上記実施例1に記載の状態2)に相当する。2つの曲線より上方は熱処理が過度で、上記実施例1に記載の状態3)に相当する。また、傾斜角度θが0.7°より大きいと熱処理条件に関わらず、単結晶サファイア基板表面は無秩序な状態になり、単位ステップが形成されにくかった。
【0025】
以上の結果より最適熱処理温度は、角度θに応じて変化することが分かり、両者の関係は実験的に式(1)で表される。また、図中の点線は上述した式(1)の中心値である T(℃)=530θ2−1000θ+1100を示しており、式(1)はこの中心値に対して±100℃の範囲を規定しているため、この式(1)を満たす温度で熱処理すれば、単位ステップのみで形成される単結晶サファイア基板を作製することができる。
【0026】
【表1】
Figure 0004557454
【0027】
[実施例3]
表2に示すように角度θの異なるA→C面OFF基板に対し、1000℃で異なる時間熱処理を行ったときの単結晶サファイア基板表面状態を観察した。結果を表1および図10に示す。図10の2つの曲線より下方が熱処理不十分状態で、上記実施例1に記載の状態1)に相当する。2つの曲線に囲まれた部分が最適熱処理温度で、上記実施例1に記載の状態2)に相当する。2つの曲線より上方は熱処理が過度で、上記実施例1に記載の状態3)に相当する。また、傾斜角度θが0.7°より大きいと熱処理条件に関わらず、単結晶サファイア基板表面は無秩序な状態になり、単位ステップが形成されにくかった。
【0028】
以上の結果より最適熱処理時間は、角度θに応じて変化することが分かり、両者の関係は実験的に式(2)で表される。また、図中の点線は上述した式(2)の中心値である t(h)=5θ2−11θ+6を示しており、式(2)はこの中心値に対して±1hの範囲を規定しているため、この式(2)を満たす時間で熱処理すれば、単位ステップのみで形成される単結晶サファイア基板を作製することができる。
【0029】
【表2】
Figure 0004557454
【0030】
[実施例4]
各A→M面OFF基板を用いて特定温度、特定時間熱処理を行った。表3は熱処理時間を3時間に固定させて異なる温度で熱処理を行ったときの単結晶サファイア基板表面状態を示し、図11に各OFF基板に対応する、単位ステップのみを持つ単結晶サファイア基板形成のための最適熱処理温度を示す。一方表4は熱処理温度を1000℃に固定して、異なる時間熱処理を行ったときの単結晶サファイア基板表面状態を示し、図12に各OFF基板に対応する、単位ステップのみを持つ単結晶サファイア基板形成のための最適熱処理温度を示す。
【0031】
図11、図12の2つの曲線より下方が熱処理不十分状態で、上記実施例1に記載の状態1)に相当する。2つの曲線に囲まれた部分が最適熱処理温度で、上記実施例1に記載の状態2)に相当する。2つの曲線より上方は熱処理が過度で、上記実施例1に記載の状態3)に相当する。また、傾斜角度θが0.7°より大きいと熱処理条件に関わらず、単結晶サファイア基板表面は無秩序な状態になり、単位ステップが形成されにくかった。
【0032】
以上の結果より最適熱処理温度及び最適熱処理時間は、角度θに応じて変化することが分かり、両者の関係は実験的に式(3)、(4)で表される。また、図中の点線は上述した式(3)及び(4)の中心値である T(℃)=700θ2−1100θ+1200及びt(h)=10θ2−15θ+7を示しており、式(3)、(4)はこの中心値に対して±100℃あるいは±1hの範囲を規定しているため、この式(3)あるいは(4)を満たす時間で熱処理すれば、単位ステップのみで形成される単結晶サファイア基板を作製することができる。
【0033】
【表3】
Figure 0004557454
【0034】
【表4】
Figure 0004557454
【0035】
[実施例5]
図13、14に各条件で熱処理を施した単結晶サファイアA→C面基板表面の表面粗さ(Ra)の結果及び、各基板表面状態における平均のRa値を示す。図中、白抜きで示した点が本発明実施例であり、単位ステップが形成される熱処理条件で熱処理を施した本発明の単結晶サファイア基板のRa値は全て0.06nm以下であることが分かる。すなわち、式(1)(2)(3)(4)の条件下で熱処理を施すことにより表面が原子レベルで平坦な単結晶サファイア基板を作製することができ、逆に熱処理が不充分あるいは熱処理が過度な場合は、安定してRa値を0.06nm以下に制御できないことがわかる。
【0036】
【発明の効果】
以上のように本発明によれば、単結晶サファイア基板の主面にサファイアの酸素原子2層分の高さを有する単位ステップを規則的に形成させたことによって、サファイア上にエピタキシャル膜を成長させると表面の起伏のない高性能なデバイスを作製することができる。また、上記のような特徴を持った単結晶サファイア基板はOFF角度θの関数で表される最適条件で熱処理を施すことにより容易に製造することができる。
【図面の簡単な説明】
【図1】単位ステップのみで形成された本発明の単結晶サファイア基板の表面状態を示す図である。
【図2】 (a)(b)は単結晶サファイア基板の傾斜方向を説明するための図である。
【図3】化学研磨後の単結晶サファイア基板表面のAFM画像の模式図である。
【図4】最適なステップが形成された、本発明の単結晶サファイア基板の表面のAFM画像の模式図である。
【図5】最適なステップが形成された本発明の単結晶サファイアの表面状態を示すグラフである。
【図6】完全に熱処理されていない状態の単結晶サファイアのAFM画像の模式図である。
【図7】完全に熱処理されていない状態の単結晶サファイアの表面状態を示すグラフである。
【図8】過度な熱処理を行った状態の単結晶サファイアの表面状態を示すグラフである。
【図9】単位ステップのみを持つ単結晶サファイア基板を得るための最適熱処理温度を示すグラフである。
【図10】単位ステップのみを持つ単結晶サファイア基板を得るための最適熱処理時間を示すグラフである。
【図11】単位ステップのみを持つ単結晶サファイア基板を得るための最適熱処理温度を示すグラフである。
【図12】単位ステップのみを持つ単結晶サファイア基板を得るための最適熱処理時間を示すグラフである。
【図13】各条件で熱処理を施したときの単結晶サファイア基板主面の表面粗さ(Ra)を示すグラフである。
【図14】各基板表面状態の平均の表面粗さ(Ra)を示すグラフである。
【符号の説明】
1:リッジ
2:ステップ
3:テラス
w:テラス幅
h:ステップ高さ

Claims (4)

  1. 単結晶サファイアの主面に、単位ステップが規則的に形成された単結晶サファイア基板であって、
    前記主面は、単結晶サファイアのA面からC面又はM面方向に傾斜させた面であり、該傾斜角度が、0.05°以上0.7°以下であることを特徴とする単結晶サファイア基板。
  2. 上記主面の表面粗さ(Ra)が0.06nm以下であることを特徴とする請求項1記載の単結晶サファイア基板。
  3. 上記単位ステップの高さは、酸素原子2層分の高さである請求項1または請求項2に記載の単結晶サファイア基板。
  4. 上記単位ステップの高さは、1.5〜1.6Åである請求項1または請求項2に記載の単結晶サファイア基板。
JP2001095658A 2000-10-31 2001-03-29 単結晶サファイア基板 Expired - Fee Related JP4557454B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001095658A JP4557454B2 (ja) 2000-10-31 2001-03-29 単結晶サファイア基板

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2000332419 2000-10-31
JP2000-332419 2000-10-31
JP2001095658A JP4557454B2 (ja) 2000-10-31 2001-03-29 単結晶サファイア基板

Publications (2)

Publication Number Publication Date
JP2002201096A JP2002201096A (ja) 2002-07-16
JP4557454B2 true JP4557454B2 (ja) 2010-10-06

Family

ID=26603131

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001095658A Expired - Fee Related JP4557454B2 (ja) 2000-10-31 2001-03-29 単結晶サファイア基板

Country Status (1)

Country Link
JP (1) JP4557454B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002289529A (ja) * 2001-03-23 2002-10-04 Yasuhiko Arakawa 半導体層成長用基板

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5129740B2 (ja) * 2006-04-17 2013-01-30 株式会社 斉藤光学製作所 単結晶サファイア基板
WO2009003008A1 (en) * 2007-06-25 2008-12-31 Saint-Gobain Ceramics & Plastics, Inc. Methods of crystallographically reorienting single crystal bodies
US10052848B2 (en) 2012-03-06 2018-08-21 Apple Inc. Sapphire laminates
US9221289B2 (en) 2012-07-27 2015-12-29 Apple Inc. Sapphire window
US9232672B2 (en) 2013-01-10 2016-01-05 Apple Inc. Ceramic insert control mechanism
US9678540B2 (en) 2013-09-23 2017-06-13 Apple Inc. Electronic component embedded in ceramic material
US9632537B2 (en) 2013-09-23 2017-04-25 Apple Inc. Electronic component embedded in ceramic material
JP2015111649A (ja) 2013-10-30 2015-06-18 京セラ株式会社 金属体付きサファイア構造体、金属体付きサファイア構造体の製造方法、電子機器、および外装体
US9154678B2 (en) 2013-12-11 2015-10-06 Apple Inc. Cover glass arrangement for an electronic device
JP2015136091A (ja) 2013-12-21 2015-07-27 京セラ株式会社 電子機器および透光性カバー部材
US9261915B2 (en) 2013-12-21 2016-02-16 Kyocera Corporation Electronic apparatus, light-transmissive cover plate, and portable device
US9151473B2 (en) * 2013-12-24 2015-10-06 Kyocera Corporation Electronic apparatus, light-transmissive cover plate, and portable device
US9225056B2 (en) 2014-02-12 2015-12-29 Apple Inc. Antenna on sapphire structure
US10406634B2 (en) 2015-07-01 2019-09-10 Apple Inc. Enhancing strength in laser cutting of ceramic components

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3015261B2 (ja) * 1994-09-12 2000-03-06 科学技術振興事業団 表面特性を改善するサファイア単結晶基板の熱処理方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002289529A (ja) * 2001-03-23 2002-10-04 Yasuhiko Arakawa 半導体層成長用基板

Also Published As

Publication number Publication date
JP2002201096A (ja) 2002-07-16

Similar Documents

Publication Publication Date Title
JP4557454B2 (ja) 単結晶サファイア基板
JP4522013B2 (ja) 単結晶サファイア基板の熱処理方法
TWI313087B (ja)
JP4651207B2 (ja) 半導体用基板とその製造方法
US6051849A (en) Gallium nitride semiconductor structures including a lateral gallium nitride layer that extends from an underlying gallium nitride layer
US6656573B2 (en) Method to grow self-assembled epitaxial nanowires
CN102656297B (zh) SiC外延晶片及其制造方法
WO2002023604A1 (fr) Materiau de base semi-conducteur et procede de fabrication dudit materiau
EP1757717A1 (en) Method to deposit ZnO-based crystalline layer and substrate for it
JPH0883802A (ja) 表面特性を改善するサファイア単結晶基板の熱処理方法
JP4459723B2 (ja) 炭化珪素単結晶、炭化珪素基板およびその製造方法
WO2020158571A1 (ja) 窒化物半導体基板、積層構造体、および窒化物半導体基板の製造方法
JP6973475B2 (ja) エピタキシャルシリコンウェーハの製造方法およびエピタキシャルシリコンウェーハ
WO2016136552A1 (ja) C面GaN基板
JP6579710B2 (ja) SiCエピタキシャルウェハの製造方法
JP2010168280A (ja) 単結晶サファイア基板
JP3979412B2 (ja) シリコンエピタキシャルウェーハの製造方法
JP5359991B2 (ja) シリコンエピタキシャルウェーハ及びその製造方法
WO2012124507A1 (ja) 結晶体、基板およびその作製方法
TW201718930A (zh) 具有經減低之線差排密度的基材之製造方法
JP2756320B2 (ja) 結晶の形成方法
EP0365166B1 (en) Crystal article and method for forming same
JP3972011B2 (ja) 超微細チャンネル構造の作製方法
Gossner et al. Facet formation of lineshaped silicon mesas grown with micro shadow masks
KR100938000B1 (ko) ZnO계 화합물 반도체 결정의 제조방법, 및 ZnO계화합물 반도체기판

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080218

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091208

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091215

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100215

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100622

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100720

R150 Certificate of patent or registration of utility model

Ref document number: 4557454

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130730

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees