JP4543542B2 - Semiconductor device - Google Patents
Semiconductor device Download PDFInfo
- Publication number
- JP4543542B2 JP4543542B2 JP2000359390A JP2000359390A JP4543542B2 JP 4543542 B2 JP4543542 B2 JP 4543542B2 JP 2000359390 A JP2000359390 A JP 2000359390A JP 2000359390 A JP2000359390 A JP 2000359390A JP 4543542 B2 JP4543542 B2 JP 4543542B2
- Authority
- JP
- Japan
- Prior art keywords
- control circuit
- power
- circuit board
- power circuit
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
Landscapes
- Combinations Of Printed Boards (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、インバータ装置などに適用するインテリジェントパワーモジュール(Intelligent Power Module) を対象とした半導体装置に関し、詳しくはその組立構造に係わる。
【0002】
【従来の技術】
頭記したインテリジェントパワーモジュールとして、そのパッケージ内に主回路ブロックおよび制御回路を内装した構成のものが公知であり、その従来例の組立構造を図4,図5に示す。
各図において、1は放熱用の金属ベース板(銅ベース)、2は端子一体形の外囲ケース(樹脂成形品)、3は主回路端子(主回路に対する入,出力用の外部導出端子)、4は制御端子(制御回路に対する外部導出端子)、5はパワー回路、6は制御回路、7は内部配線のボンディングワイヤである。ここで、パワー回路5は、パワー回路基板5aの上にIGBTなどのパワー半導体素子5b,およびフリーホイーリングダイオード5cなどを実装した構成になり、パワー回路基板5aは、アルミナ,窒化アルミニウムなどのセラミックス板の上面に銅回路パターン,下面に銅層を直接接合したDirect Bond Copper基板が採用されている。一方、制御回路6はプリント基板6aに前記パワー素子5bの駆動要IC6b,および各種の回路部品を実装した構成になる。
【0003】
そして、図4(a),(b) の例では、金属ベース板1の上面に前記したパワー回路5と制御回路6を同一面上に並べて搭載した構成になり、次に記す手順で組み立てる。まず、パワー回路5はそのパワー回路基板5aの銅層を下に向けて金属ベース板1に半田付し、制御回路6はそのプリント基板6aを接着剤で金属ベース板1に接着する。続いてパワー回路5と制御回路6との間にワイヤ7をボンディング接続して内部配線を施す。次に、金属ベース板1の上に端子一体形の外囲ケース2を被せて接着剤で接合した後に、主回路端子3のインナーリード部3aとパワー回路基板5aの回路パターンとの間、および制御端子4と制御回路基板6aの回路パターンとの間を半田付けする。そして、パッケージ内にゲル状充填材(例えばシリコーンゲル)を注入して主回路ブロック5,制御回路6を封止した上で、最後に外囲ケース2に上蓋(図示せず)を被せる。
【0004】
一方、図5に示した例は、パッケージ内にパワー回路5と制御回路6を二階建て式に組み込んた構成になる。ここで、パワー回路5は図4と同様に金属ベース板1の上に半田付けするのに対して、制御回路6は、図示のようにプリント基板6aがパワー回路基板5aと略同形な方形状になり、パワー回路5を搭載した金属ベース板1に端子一体形の外囲ケース2を重ねて主回路端子3とパワー回路基板5aの回路パターンとの間を半田付けした後、パワー回路5の上に樹脂フレーム8a,中継端子8bからなる中継端子ブロック8を重ねてその中継端子8bと回路パターンと半田付けした後に、該端子ブロック8の上に制御回路6を載置し、この状態でプリント基板基板6aと中継端子8b,および制御端子4との間を半田付けする。その後、図4で述べたと同様にパッケージ内にゲル状充填材を注入し、最後に上蓋を被せて組み立てる。
【0005】
【発明が解決しようとする課題】
ところで、図4あるいは図5の組立構造で構成した従来の半導体装置では、次記のような問題点がある。すなわち、
(1) 図4の構成では、パッケージの占有面積が大きくなって半導体装置が大形化するほか、その組立工程で金属ベース板1にパワー回路5,制御回路6を装着した状態で行う製品の中間テストで、制御回路6のプリント基板6aに実装した回路部品の不良が発見された場合には、既にプリント基板6aが金属ベース板1に接着剤で固着されていて、プリント基板5aだけを金属ベース板1から剥がして不良部品を交換するといった手立てが不可能であることから、製品の中間組立体を廃棄処分せざるを得ず、その部品のロスが大きくなる。
【0006】
(2) また、図5の構成では、二階建て方式としたことで、半導体装置の小型,コンパクト化、並びに組立工程の途中で行う中間テストで制御回路の実装部品に不良が発見された場合でも、制御回路を良品のものと簡単に交換できるなどの利点がある反面、パッケージ内でパワー回路5の上方にプリント基板が方形状になる制御回路6を組付けると、パワー回路5が制御回路6の裏側に隠れて外部から目視できなくなるため、パッケージ内部の構造チェックが行えなくなる。またパッケージ内にゲル状充填材を注入する工程では、外囲ケース2と制御回路6のプリント基板6aの周縁との間には狭い隙間が残るだけで充填材の注入に時間が掛かる。さらに加えて、半導体装置の実使用状態でヒートサイクルが加わった際に、パワー回路5はそのセラミックス基板の全面が金属ベース板1に接合されているので殆ど問題はないが、二階建て方式で中継端子ブロック8の上に載置支持した方形状になる制御回路6のプリント基板6aはヒートサイクルの影響を受け易く、このために端子との半田接合部に大きな応力が加わって半田接合が剥離するなどのトラブルを引き起こすおそれがある。
【0007】
本発明は上記の点に鑑みなされたものであり、その目的は前記課題を解決し、パッケージ内に制御回路とパワー回路を上下に並べた二階建て方式の利点を生かしつつ、組立性,信頼性の改善,およびコストの低減化が図れるように改良した半導体装置の組立構造を提供することにある。
【0008】
【課題を解決するための手段】
上記目的を達成するために、本発明によれば、放熱用の金属ベース板と、樹脂ケースの周縁部上面に主回路,制御回路の外部接続端子を配した端子一体形の外囲ケースからなるパッケージ内に、パワー回路および制御回路を組み込み、かつ前記の各回路ブロックをパッケージに注入したゲル状充填剤で封止した半導体装置であって、前記パワー回路はパワー回路基板にパワー半導体素子を搭載し、制御回路はプリント基板に制御回路部品を実装した構成になるものにおいて、
パワー回路の基板は従来と同様に金属ベース板上に半田付けして搭載するとともに、一方では制御回路のプリント基板の形状をコ字形となし、かつ該プリント基板を外囲ケースの内周側に沿わせてパワー回路の上方に二階建て式に配置した上で、パワー回路,および制御端子との間に内部配線を施して構成する。
【0009】
この構成によれば、二階建て方式の特長を生かしつつ、パワー回路の上方に配置した制御回路のプリント基板をコ字形としたことで、その中央の開口部を通してパッケージ内の底部側に配置したパワー回路の組立状況を外部から目視してチェックできるとともに、パッケージ内へのゲル状充填材の注入が隅々までスムーズに行える。また、コ字形のプリント基板は、方形状のプリント基板と比べてヒートサイクルにより生じる変形量が小さく、これにより半田付け部への応力緩和が図れて信頼性が向上する。さらに加えて、大きなサイズの材料板からコ字形のプリント基板を多面取りする場合に、各個のプリント基板に対応するコ字形を左右で互いに入り組むようにパターンニングしてカットすれば、基板のカットによって生じる破材が殆ど発生せず、これにより基板材料を殆ど無駄なく使ってコ字形プリント基板を効率よく多面取りすることができてコストダウンが図れる。
【0010】
また、本発明によれば、前記構成におけるパワー回路と制御回路との間の内部配線構造を次記のような態様で実現することができる。
(1) パッケージ内に組み込む制御回路のプリント基板と対峙するように、外囲ケースにはその底面側から起立する中継端子付き支持ブロックを設け、該支持ブロックを支持台としてその上に制御回路のプリント基板を載置した上で、中継端子を介してパワー回路と制御回路との間をワイヤボンディングして相互接続するようにし、具体的には前記の中継端子付き支持ブロックを、外囲ケースをモールド成形する際に前記のL字形の中継端子をインサートして一体に成形する。
【0011】
このように、外囲ケースの底部側に支持ブロックを一体成形しておくことにより、制御回路を載置支持することができて組立工程が簡単になるとともに、この支持ブロックに中継端子をインサート成形しておくことで、パワー回路と制御回路との間の内部配線も簡単に行うことができる。
(2) また、前項(1) の中継端子付き支持ブロックに代わる態様として、制御回路の基板に対峙して外囲ケースの底部側にパワー素子駆動用ICと一体成形した支持ブロックを起立形成し、該支持ブロックの上に制御回路を載置した上で、ICのリードをパワー回路,制御回路に接続するようにした構成(請求項1)がある。この構成においては、パワー素子駆動用ICとしてデュアル・イン・ライン・パッケージ型ICを使用し、かつ該ICのパッケージを横向きに起立させた姿勢にしてそのパッケージの側面から上下方向に引出したリードの一方を上方へ真っ直ぐに伸ばし、他方をL字状に折り曲げた上で、外囲ケースをモールド成形する際に、ICを支持ブロックと一体にインサート成形する(請求項2)ようにする。
【0012】
この構成によれば、二階建てのプリント基板にICを実装したものと比べて、ICの位置がパワー回路に実装したパワー半導体素子に近づいて両者間の配線長さが短くて済み、これにより配線インダクタンスの影響を低く抑えることができ、ICの誤動作が防げる。また、樹脂封止したパッケージ型ICをさらに支持ブロックと一体成形したことにより、図4,図5のようにベアチップのICをプリント基板上に実装した構成と比べて、熱,湿気に対して高い信頼性が確保できる。さらに、ICを制御回路のプリント基板から切り離して別置したことで、その分だけプリント基板の所要面積も少なくて済む。
【0013】
(3) さらに別な実施の態様として、パワー回路の基板に、該基板から側方へ延在してその基板上面にパワー回路基板上の回路パターンから引出したリードをパターン形成した補助基板を一体に形成しておき、パワー回路基板を金属ベース板上に半田付けして搭載した後に、前記補助基板を折り曲げて直角に起立させた上で、そのリードを上方に配した二階建ての制御回路のプリント基板に接続するようにした構成がある(請求項3)。なお、この補助基板は裏面側に銅層を設けず、かつパワー回路基板との間の境界に沿ってあらかじめスクライブラインを形成しておき、リードが繋がったまま補助基板を直角に折り曲げて起立させることができるようにする。また、前記のようにして起立させた補助基板は、外囲ケースの底部側に一体成形した支持ブロックに添わせて嵌合式に保持させるようにする(請求項4)。
【0014】
上記の構成により、補助基板,およびその基板にパターン形成したリードを使って制御回路の支持と内部配線が同時に行える。また、補助基板のリードを直接相手側のプリント基板に接続することで、パワー回路と制御回路との間にボンディングワイヤ,あるいは前項(1) で述べた中継端子を省略して内部配線を大幅に簡略化できる。
【0015】
【発明の実施の形態】
以下、本発明の実施の形態を図1,図2,図3で示す参考例及び実施例に基づいて説明する。なお、各参考例及び実施例において、図4,図5に対応する部材には同じ符号を付してその説明は省略する。
〔参考例〕
図1(a),(b) は本発明の参考例の構成図である。この参考例においては、パワー回路5の基板5aは、図5と同様に金属ベース板1の上面に半田付けして搭載されている。一方、制御回路6のプリント基板6aは図示のようにコ字形の形状になる。そして、該プリント基板6aは、外囲ケース2の内周側に沿わせて外囲ケース2の底部側に一体成形した中継端子ブロック9の上に載置し、パワー回路5の上方に二階建て式に配置しており、この位置でプリント基板6aのスルーホールに通した中継端子ブロック9の中継端子9aと半田付けするようにしている。なお、プリント基板6aにはパワー回路5に実装したパワー半導体素子5bの駆動用IC6b(ベアチップ)がそれぞのパワー半導体素子5bと対向するように実装されている。これにより、パワー半導体素子5bと駆動用IC6bとの間の距離が近づくので、駆動用IC6bの誤動作を防ぐことができる。
【0016】
ここで、コ字形のプリント基板6aを大きなサイズの基板材料の板から多面取りする際に、基板材料の板上に各個のプリント基板に対応したコ字形を左右で互いに入り組むようにパターンニングしてカットするようにする。これにより、基板のカットによって生じる破材が殆ど発生せず、これにより基板材料を殆ど無駄なく使ってコ字形のプリント基板を効率よく多面取りすることができてコストダウンが図れる。
【0017】
また、前記の中継端子ブロック9は、外囲ケース(樹脂成形品)2をモールド成形する際に同時成形され、そのブロックにはL字状の中継端子9aをインサート成形するようにしている。
そして、前記構成の半導体装置は次のような順序で組み立てる。まず、金属ベース板1の上面にパワー回路5の基板5aを半田付けして搭載する。続いて、金属ベース板1の上に端子一体形の外囲ケース2を被せて接着し、この状態でパワー回路5の基板上に形成されている回路パターンと主回路端子3との間、および前記した中継端子ブロック9の中継端子9aとの間をワイヤ7でボンディング接続する。次に、制御回路6のコ字形になるプリント基板6aを中継端子ブロック9の上に載置した上で、基板上面に突き出している中継端子9a,および制御端子4との間を半田付け,または導電性接着剤を用いて接続する。その後に、パッケージの上面側から外囲ケース2の内部にシリコーンゲルなどのゲル状充填材を注入してパワー回路5,制御回路6を封止する。この際にゲル充填材は前記したコ字形プリント基板6aの中央開口部6a-1を通じて基板の裏側に流れ込んで隅々まで充填する。最後に外囲ケース2に上蓋(図示せず)を被せて接着する。
【0018】
上記の説明で判るように、パッケージ内にパワー回路5,制御回路6を組み込んだ組立途中の状態でも、プリント基板6aの中央開口部6a-1を通してパワー回路5におけるパワー半導体素子5bなどの搭載状況を目視でチェックできる。また、コ字形のプリント基板6aは図5に示した方形状のプリント基板と比べて撓み易く、かつプリント基板6aの周縁部を中継端子ブロック9の上に載置して中継端子9a,制御端子4と半田付けしたことで、ヒートサイクルによって半田接合部に加わる応力を緩和できる効果もある。
【0019】
〔実施例1〕
図2(a)〜(c) は、先記参考例の応用実施例である本発明の請求項1,2に対応した実施例を示すものである。この実施例は基本的な組立構造が先記参考例と同様であり、パワー回路5と制御回路6が二階建て方式でパッケージに内装され、かつ制御回路6のプリント基板6aがコ字形になるが、この実施例では図1における中継端子ブロック9に代えて、次に記すような支持構造を採用している。
【0020】
すなわち、参考例では制御回路6のプリント基板6aにパワー半導体素子5bの駆動用IC(ベアチップ)6bを実装しているが、この実施例では駆動用ICとして図2(c) で示すような樹脂封止されたパッケージ型のIC6cを用い、これをプリント基板6aには実装せずに、外囲ケース2の内周側辺に沿ってその底面側に一体形成した支持ブロック10に、図示のような横向きに起立した姿勢でインサート成形する。なお、パッケージ型IC6cはそのパッケージ側面から上下に引出したICリード6c-1,6c-2のうち、一方のリード6c-1を上方へ真っ直ぐに伸ばし、他方のリード6c-2をL字状に屈曲してその先端を外囲ケース2の内側に向けておく。
【0021】
そして、半導体装置の組立時には、パワー回路5を搭載した金属ベース板1に外囲ケース2を被せた状態で、パワー回路5の基板5aに実装したパワー半導体素子5bと前記IC6cのリード6c-2との間をワイヤ7でボンディング接続する。その後に、IC6cと一体化した支持ブロック10を支持台としてこの上に制御回路6のプリント基板6aを載置し、該基板のスルーホールを通して基板上面側に突き出したIC6cのリード6c-1をプリント基板6aの回路パターンに半田付け,または導電性接着剤を用いて接続する。なお、駆動用IC6cは図1の参考例と同じ位置に配置されている。
【0022】
上記の構成によれば、二階建てのプリント基板6aにベアチップのIC6bを実装した図5の組立構造と比べて、それぞれのIC6cの位置がパワー回路5に実装したパワー半導体素子5bに近づいて両者間の配線長さが短くて済み、これにより配線インダクタンスの影響を低く抑えることができてICの誤動作が防げる。また、樹脂封止したパッケージ型IC6cを、支持ブロック10にインサート成形した二重成形構造としたことにより、図4,図5のようにベアチップのICをそのままプリント基板6aに実装した構成と比べて、熱,湿気に対して高い信頼性が確保できる。さらに、IC6cを制御回路6のプリント基板6aから切り離して別置したことで、その分だけプリント基板6aの所要面積を縮小して中央開口部6a-1を広げることが可能である。
【0023】
〔実施例2〕
図3(a) 〜(c) は本発明の請求項3,4に対応した実施例を示すものである。この実施例においては、パワー回路5の基板5aに、そのセラミックス基板に連ねて側方に延在する補助基板5dを形成し、この補助基板5dの上面にはパワー回路基板5aから引き出して制御回路に接続する内部配線用リード5d-1をパターン形成する。なお、前記リード5d-1の先端は補助基板5dの周縁から前方に突き出しており、また補助基板5dの裏面側には銅層を設けずに、パワー回路基板5aとの境界に沿ってスクライブライン5eを入れておき、前記リード5d-1が繋がったままこのスクライブライン5eの部分で補助基板5dが分断できるようにしている。
【0024】
また、図3(c) で示すように、外囲ケース2と一体にその内周底部側には前記した補助基板5dに対応した横幅を有し、かつその左右両端に補助基板5aを差し込んで起立姿勢に保持するように係合爪あるいは係合溝を形成した支持ブロック11を外囲ケースのモールド形成時に同時成形しておく。
そして、半導体装置の組立工程では、図示のように金属ベース板1にパワー回路5の基板5aを搭載して半田付けした後、前記したスクライブライン5eに沿って補助基板5dを折り曲げて上方に起立させ、金属基板1に外囲ケース2を被せた後に、前記のように起立させた補助基板5dを支持ブロック11に添わせてその爪あるいは係合溝に差し込んで起立姿勢に保持する。次に、制御回路6を二階建て式に支持するには、支持ブロック11を支持台としてその上にプリント基板6aを載置し、この状態で補助基板5dにパターン形成したリード5d-1の先端とプリント基板6aとの間を半田付けする。
【0025】
上記の構成によれば、パワー回路5と制御回路6との間の内部配線を、パワー回路基板5aに連ねて補助基板5dにパターン形成したリード5d-1を介して直接相手側のプリント基板6aに接続することができ、したがってパワー回路5と制御回路6との間の接続にボンディングワイヤ,あるいは参考例で述べた中継端子9a(図1参照)を省略できるので、その内部配線構造が大幅に簡略化される。
【0026】
【発明の効果】
以上述べたように、本発明の構成によれば次記の効果を奏する。
パワー回路基板を金属ベース板上に搭載するとともに、プリント基板はその形状をコ字形となし、かつ外囲ケースの内周に沿わせてパワー回路の上方に配置した上で、パワー回路,および制御回路の外部導出端子との間に内部配線を施した構成によれば、
(a) 半導体装置の小型コンパクト化が図れる。
【0027】
(b) 基板の中央開口部を通してパッケージの底部側に配置したパワー回路の状況を目視チェックできる。
(c) パッケージ内へのゲル状充填材の注入が行い易くなる。
(d) ヒートサイクルによるプリント基板の半田付け部への応力緩和が図れて信頼性が向上する。
【0028】
(e) コ字形のプリント基板を基板材料から多面取りする際に、各個のプリント基板に対応するコ字形を左右で互いに入り組むようにパターンニングすることで、コ字形のプリント基板を効率よく多面取りすることができる。
【0029】
さらに、制御回路の基板に対峙して外囲ケースの底部側に、デュアル・イン・ライン・パッケージ型のパワー素子駆動用ICと一体になる支持ブロックを形成し、該支持ブロックの上に制御回路を載置した上で、ICから引出したリードをパワー回路,制御回路に接続した請求項1,2の構成によれば、
(a) ICの位置がパワー回路に実装したパワー半導体素子に近づいて両者間の配線長さが短くて済み、これにより配線インダクタンスの影響が低減する。
【0030】
(b) パッケージ型ICを支持ブロックと一体成形したことにより、ベアチップのICをプリント基板上に実装した構成と比べて、熱,湿気に対して高い信頼性が確保できる。
(c) ICをプリント基板から切り離して別置したことで、プリント基板の所要サイズが少なくて済む。
【0031】
さらに、パワー回路のパワー回路基板に、該基板から側方へ延在してその基板上面にリードをパターン形成した補助基板を一体に形成し、パワー回路基板を金属ベース板上に搭載した後に補助基板を折り曲げて起立させるるとともに、その補助基板を外囲ケースの底部側に一体成形した支持ブロックに添わせて嵌合式に保持するようにした請求項3,4の構成によれば、
(a) 補助基板,および該基板にパターン形成したリードを使って制御回路の支持と内部配線が同時に行える。
【0032】
(b) 補助基板のリードを直接相手側のプリント基板に接続することで、パワー回路と制御回路との間にボンディングワイヤ,あるいは中継端子を省略して内部配線を大幅に簡略化が図れる。
【図面の簡単な説明】
【図1】 本発明の参考例に対応した半導体装置の組立構造図であり、(a) は分解斜視図、(b) は組立状態の斜視図
【図2】 本発明の実施例1に対応した半導体装置の組立構造図であり、(a) は分解斜視図、(b) は組立状態の要部断面図、(c) はパッケージ型ICの正面図
【図3】 本発明の実施例2に対応した半導体装置の要部構成図であり、(a),(b) はそれぞれ金属ベース板にパワー回路の基板を搭載した状態の平面図,および側面図、(c) はパッケージに組付けた組立状態の要部断面図
【図4】 従来例の半導体装置の組立構造図であり、(a) は分解斜視図、(b) は組立状態の斜視図
【図5】 図4と別な従来例の半導体装置の組立構造図であり、(a) は分解斜視図、(b) は組立状態の斜視図
【符号の説明】
1 金属ベース板
2 外囲ケース
3 主回路端子
4 制御端子
5 パワー回路
5a パワー回路基板
5b パワー半導体素子
5d 補助基板
5d-1 リード
5e スクライブライン
6 制御回路
6a プリント基板
6c パッケージ型IC
6c-1,6c-2 ICリード
7 ボンディングワイヤ
9 中継端子付き支持ブロック
9a 中継端子
10,11 支持ブロック[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a semiconductor device intended for an intelligent power module applied to an inverter device or the like, and more particularly to an assembly structure thereof.
[0002]
[Prior art]
As the intelligent power module described above, a structure in which a main circuit block and a control circuit are housed in a package is known, and an assembly structure of a conventional example is shown in FIGS.
In each figure, 1 is a metal base plate for heat dissipation (copper base), 2 is a terminal-integrated enclosure case (resin molded product), 3 is a main circuit terminal (input / output terminal for main circuit, external lead-out terminal) 4 is a control terminal (external lead-out terminal for the control circuit), 5 is a power circuit, 6 is a control circuit, and 7 is a bonding wire for internal wiring. Here, the
[0003]
In the example of FIGS. 4A and 4B, the
[0004]
On the other hand, the example shown in FIG. 5 has a configuration in which the
[0005]
[Problems to be solved by the invention]
Incidentally, the conventional semiconductor device configured with the assembly structure of FIG. 4 or 5 has the following problems. That is,
(1) In the configuration shown in FIG. 4, the area occupied by the package increases and the size of the semiconductor device increases, and the product is manufactured with the
[0006]
(2) In addition, in the configuration of FIG. 5, the two-story method is adopted, so that even if a defect is found in the mounted part of the control circuit in the intermediate test performed in the middle of the miniaturization and downsizing of the semiconductor device and the assembly process. While the control circuit can be easily replaced with a non-defective product, the
[0007]
The present invention has been made in view of the above points, and its object is to solve the above-mentioned problems, and to make use of the advantages of a two-story system in which a control circuit and a power circuit are arranged vertically in a package, while assembling and reliable. It is an object to provide an improved assembly structure of a semiconductor device so as to improve the cost and reduce the cost.
[0008]
[Means for Solving the Problems]
To achieve the above object, the present invention comprises a metal base plate for heat dissipation and a terminal-integrated outer case in which the main circuit and control circuit external connection terminals are arranged on the upper surface of the peripheral portion of the resin case. A semiconductor device in which a power circuit and a control circuit are incorporated in a package and each circuit block is sealed with a gel filler injected into the package. The power circuit includes a power semiconductor element mounted on a power circuit board. However, the control circuit has a configuration in which control circuit components are mounted on a printed circuit board.
The power circuit board is mounted on the metal base plate by soldering as in the prior art, while the control circuit printed board has a U-shape and the printed circuit board is placed on the inner peripheral side of the outer case. The power circuit is arranged in a two-story manner above the power circuit, and internal wiring is provided between the power circuit and the control terminal .
[0009]
According to this configuration, while taking advantage of the two-story system, the printed circuit board of the control circuit placed above the power circuit has a U shape, so that the power placed on the bottom side in the package through the central opening The circuit assembly state can be visually checked from the outside, and the gel filler can be smoothly injected into the package. In addition, the U-shaped printed circuit board has a smaller amount of deformation caused by the heat cycle than the rectangular printed circuit board, thereby reducing stress on the soldered portion and improving the reliability. In addition, when multiple U-shaped printed circuit boards are taken from a large-sized material board, if the U-shaped corresponding to each printed circuit board is patterned and cut so as to be intertwined on the left and right, the board will be cut. Almost no broken material is generated, so that the substrate material can be used almost without waste, and the U-shaped printed circuit board can be efficiently and multi-sided to reduce costs.
[0010]
Further, according to the present invention, the internal wiring structure between the power circuit and the control circuit in the above configuration can be realized in the following manner.
(1) Provide a support block with a relay terminal standing up from the bottom side of the outer case so as to face the printed circuit board of the control circuit incorporated in the package, and use the support block as a support base on the control circuit. After the printed circuit board is placed, the power circuit and the control circuit are interconnected by wire bonding via the relay terminal. Specifically, the support block with the relay terminal is attached to the outer case. When molding, the L-shaped relay terminal is inserted and molded integrally .
[0011]
Thus, by integrally forming the support block on the bottom side of the outer case, the control circuit can be placed and supported, simplifying the assembly process, and the relay terminal is insert-molded on the support block. By doing so, internal wiring between the power circuit and the control circuit can be easily performed.
(2) Also, as an alternative to the support block with relay terminals in the preceding paragraph (1), a support block integrally formed with the power element driving IC is formed upright on the bottom side of the outer case facing the control circuit board. , on placing the control circuit on the said support block, the power circuit lead of IC, there is a structure in which to be connected to the control circuit (claim 1). In this configuration, a dual-in-line package type IC is used as the power element driving IC, and the lead of the IC package that has been pulled out vertically from the side surface of the package in a posture in which the IC package is erected horizontally. One is straightened upward, the other is bent into an L shape, and when the outer case is molded, the IC is insert-molded integrally with the support block (claim 2) .
[0012]
According to this configuration, the position of the IC is closer to the power semiconductor element mounted on the power circuit and the wiring length between the two is shorter than that in which the IC is mounted on the two-story printed circuit board. The influence of inductance can be kept low, and IC malfunction can be prevented. Further, since the resin-sealed package type IC is further integrally formed with the support block, it is higher with respect to heat and moisture than the configuration in which the bare chip IC is mounted on the printed board as shown in FIGS. Reliability can be secured. Furthermore, since the IC is separated from the printed circuit board of the control circuit and placed separately, the required area of the printed circuit board can be reduced accordingly.
[0013]
(3) As yet another embodiment, the power circuit board is integrated with an auxiliary board that is formed by patterning leads extending from the board and extending from the circuit pattern on the power circuit board. After the power circuit board is soldered and mounted on the metal base plate, the auxiliary board is bent and erected at a right angle, and then the lead is disposed on the upper side of the two-story control circuit. There is a configuration for connecting to a printed circuit board (claim 3) . This auxiliary board is not provided with a copper layer on the back side, and a scribe line is formed in advance along the boundary with the power circuit board, and the auxiliary board is bent at a right angle while the leads are connected to stand up. To be able to. Further, the auxiliary board erected as described above is held in a fitting manner along a support block integrally formed on the bottom side of the outer case (claim 4) .
[0014]
With the above configuration, the control circuit can be supported and the internal wiring can be performed at the same time by using the auxiliary substrate and leads formed on the substrate. In addition, by connecting the lead of the auxiliary board directly to the printed circuit board on the other side, the bonding wire or the relay terminal described in the previous section (1) is omitted between the power circuit and the control circuit, greatly increasing the internal wiring. It can be simplified.
[0015]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described based on reference examples and examples shown in FIGS. In each reference example and embodiment, members corresponding to those in FIG. 4 and FIG.
[ Reference example ]
FIGS. 1A and 1B are configuration diagrams of a reference example of the present invention. In this reference example , the substrate 5a of the
[0016]
Here, when the U-shaped printed circuit board 6a is multi-sided from a large-sized board material plate, the U-shaped corresponding to each printed board is patterned on the board material board so as to be intertwined with each other on the left and right. Try to cut. As a result, almost no broken material is generated due to the cutting of the substrate, whereby the U-shaped printed circuit board can be efficiently and multi-sided by using the substrate material almost without waste, and the cost can be reduced.
[0017]
The
And the semiconductor device of the said structure is assembled in the following orders. First, the substrate 5 a of the
[0018]
As can be seen from the above description, even when the
[0019]
[ Example 1 ]
FIGS. 2A to 2C show an embodiment corresponding to
[0020]
That is, in the reference example , the driving IC (bare chip) 6b of the power semiconductor element 5b is mounted on the printed circuit board 6a of the
[0021]
When the semiconductor device is assembled, the power semiconductor element 5b mounted on the substrate 5a of the
[0022]
According to the above configuration, the position of each IC 6c approaches the power semiconductor element 5b mounted on the
[0023]
[ Example 2 ]
3 (a) to 3 (c) show an embodiment corresponding to
[0024]
Further, as shown in FIG. 3 (c), the
In the assembling process of the semiconductor device, the substrate 5a of the
[0025]
According to the above configuration, the internal wiring between the
[0026]
【The invention's effect】
As described above, according to the configuration of the present invention, the following effects can be obtained.
The power circuit board is mounted on the metal base plate, and the printed circuit board has a U-shape and is arranged above the power circuit along the inner periphery of the outer case, and then the power circuit and control. According to the configuration with internal wiring between the external lead-out terminal of the circuit,
(a) The semiconductor device can be reduced in size and size.
[0027]
(b) The state of the power circuit arranged on the bottom side of the package through the central opening of the board can be visually checked.
(c) It becomes easy to inject the gel filler into the package.
(d) The stress on the soldered part of the printed circuit board can be relaxed by heat cycle, and the reliability is improved.
[0028]
(e) When a U-shaped printed circuit board is multi-sided from the substrate material, the U-shaped printed circuit board is efficiently multi-sided by patterning the U-shaped corresponding to each printed circuit board so as to be intertwined on the left and right. it is Ru can be.
[0029]
Further, a support block that is integrated with the dual-in-line package type power element driving IC is formed on the bottom side of the enclosing case facing the control circuit board , and the control circuit is formed on the support block. According to the configuration of
(a) The position of the IC approaches the power semiconductor element mounted on the power circuit, and the wiring length between them can be shortened, thereby reducing the influence of wiring inductance.
[0030]
(b) Since the package type IC is integrally formed with the support block, high reliability against heat and moisture can be ensured as compared with the configuration in which the bare chip IC is mounted on the printed circuit board.
(c) Since the IC is separated from the printed circuit board and placed separately, the required size of the printed circuit board can be reduced.
[0031]
In addition, an auxiliary board is formed integrally on the power circuit board of the power circuit, extending laterally from the board and patterning the leads on the upper surface of the power circuit board, and the power circuit board is mounted on the metal base plate. According to the configuration of
(a) The control circuit can be supported and the internal wiring can be performed simultaneously by using the auxiliary board and leads formed on the board.
[0032]
(b) By connecting the lead of the auxiliary board directly to the printed circuit board on the other side, the internal wiring can be greatly simplified by omitting the bonding wire or the relay terminal between the power circuit and the control circuit.
[Brief description of the drawings]
FIG. 1 is an assembly structure diagram of a semiconductor device corresponding to a reference example of the present invention, (a) is an exploded perspective view, and (b) is a perspective view of an assembled state. FIG. 2 corresponds to a first embodiment of the present invention. was a assembled structure view of a semiconductor device, (a) shows the exploded perspective view, (b) cross sectional view of the assembled state, (c) example 2 of the front view of the packaged IC [3] the present invention Fig. 2 is a configuration diagram of the main part of a semiconductor device corresponding to Fig. 1. (a) and (b) are a plan view and a side view of a state where a power circuit board is mounted on a metal base plate, respectively. FIG. 4 is an assembly structure diagram of a conventional semiconductor device, (a) is an exploded perspective view, and (b) is a perspective view of the assembled state. FIG. 2 is an assembly structure diagram of a conventional semiconductor device, where (a) is an exploded perspective view, and (b) is a perspective view of an assembled state.
DESCRIPTION OF
6c-1, 6c-2
Claims (4)
さらに、制御回路のプリント基板に対峙して外囲ケースの底部側にパワー素子駆動用ICと一体になる支持ブロックを設け、該支持ブロックの上に制御回路を載置した上で、ICのリードをパワー回路,制御回路に接続したことを特徴とする半導体装置。 A power circuit and a control circuit are incorporated in a package comprising a metal base plate for heat dissipation and a terminal-integrated outer case in which a main circuit and an external lead-out terminal for the control circuit are arranged on the peripheral surface of the resin case. Is a semiconductor device in which each circuit block is sealed with a gel filler injected into a package, the power circuit having a power semiconductor element mounted on a power circuit board, and the control circuit having a control circuit component mounted on a printed circuit board In the case where the power circuit board is mounted on the metal base plate, the printed circuit board has a U-shape, and is arranged above the power circuit along the inner periphery of the outer case. Provide internal wiring between the power circuit and the external lead-out terminal of the control circuit,
Furthermore, a support block that is integrated with the power element driving IC is provided on the bottom side of the enclosure case so as to face the printed circuit board of the control circuit, and the control circuit is placed on the support block, and then the lead of the IC A semiconductor device characterized in that is connected to a power circuit and a control circuit.
さらに、パワー回路のパワー回路基板に、該基板から側方へ延在してその基板上面にリードをパターン形成した補助基板を一体に形成し、パワー回路基板を金属ベース板上に搭載した後に前記補助基板を折り曲げて起立させ、そのリードを上方に配した制御回路に接続したことを特徴とする半導体装置。 A power circuit and a control circuit are incorporated in a package comprising a metal base plate for heat dissipation and a terminal-integrated outer case in which a main circuit and an external lead-out terminal for the control circuit are arranged on the peripheral surface of the resin case. Is a semiconductor device in which each circuit block is sealed with a gel filler injected into a package, the power circuit having a power semiconductor element mounted on a power circuit board, and the control circuit having a control circuit component mounted on a printed circuit board In the case where the power circuit board is mounted on the metal base plate, the printed circuit board has a U-shape, and is arranged above the power circuit along the inner periphery of the outer case. Provide internal wiring between the power circuit and the external lead-out terminal of the control circuit,
Further, the power circuit board of the power circuit is integrally formed with an auxiliary board extending laterally from the board and patterning leads on the upper surface of the power circuit board, and after the power circuit board is mounted on the metal base plate, A semiconductor device, wherein the auxiliary substrate is bent and erected, and the lead is connected to a control circuit disposed above.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000359390A JP4543542B2 (en) | 2000-11-27 | 2000-11-27 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000359390A JP4543542B2 (en) | 2000-11-27 | 2000-11-27 | Semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002164500A JP2002164500A (en) | 2002-06-07 |
JP4543542B2 true JP4543542B2 (en) | 2010-09-15 |
Family
ID=18831158
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000359390A Expired - Fee Related JP4543542B2 (en) | 2000-11-27 | 2000-11-27 | Semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4543542B2 (en) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5028085B2 (en) | 2006-12-27 | 2012-09-19 | アイシン・エィ・ダブリュ株式会社 | Electronic circuit device and manufacturing method thereof |
JP5267221B2 (en) * | 2009-03-06 | 2013-08-21 | 富士電機株式会社 | Semiconductor device |
JP6485257B2 (en) | 2015-07-01 | 2019-03-20 | 富士電機株式会社 | Semiconductor device and manufacturing method of semiconductor device |
WO2019012677A1 (en) * | 2017-07-14 | 2019-01-17 | 新電元工業株式会社 | Electronic module |
JP6841291B2 (en) * | 2019-02-20 | 2021-03-10 | 富士電機株式会社 | Semiconductor devices and methods for manufacturing semiconductor devices |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1168035A (en) * | 1997-06-12 | 1999-03-09 | Hitachi Ltd | Power semiconductor module |
JPH1174433A (en) * | 1997-06-30 | 1999-03-16 | Toshiba Corp | Semiconductor device |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2869771B2 (en) * | 1995-01-20 | 1999-03-10 | 株式会社三社電機製作所 | Power semiconductor module |
JP3314607B2 (en) * | 1996-02-21 | 2002-08-12 | 富士電機株式会社 | Semiconductor device |
JPH1041460A (en) * | 1996-05-20 | 1998-02-13 | Fuji Electric Co Ltd | Semiconductor device |
JP2000068446A (en) * | 1998-08-25 | 2000-03-03 | Hitachi Ltd | Power semiconductor module |
-
2000
- 2000-11-27 JP JP2000359390A patent/JP4543542B2/en not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1168035A (en) * | 1997-06-12 | 1999-03-09 | Hitachi Ltd | Power semiconductor module |
JPH1174433A (en) * | 1997-06-30 | 1999-03-16 | Toshiba Corp | Semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
JP2002164500A (en) | 2002-06-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100307465B1 (en) | Power module | |
KR101505552B1 (en) | Complex semiconductor package and method of fabricating the same | |
EP0774782A2 (en) | Semiconductor power module | |
JP3901038B2 (en) | Semiconductor device and inverter device using the same | |
JP4543542B2 (en) | Semiconductor device | |
JP4208490B2 (en) | Semiconductor power module and manufacturing method thereof | |
JPS61258458A (en) | Resin-sealed ic | |
KR101008534B1 (en) | Power semiconductor mudule package and method for fabricating the same | |
JP3021070U (en) | Semiconductor device | |
JP4100483B2 (en) | Composite semiconductor device and manufacturing method thereof | |
JP3172393B2 (en) | Hybrid integrated circuit device | |
JP2000323646A (en) | Insulating material case and semiconductor device | |
JPH08279593A (en) | Semiconductor device for high-density mounting | |
JPH10303537A (en) | Unit for mounting power circuit | |
JPH08204115A (en) | Semiconductor device | |
JP2979637B2 (en) | Semiconductor device | |
KR100641511B1 (en) | Integrated semiconductor package and method for manufacturing thereof | |
JPH10223822A (en) | Semiconductor device | |
JP3314610B2 (en) | Semiconductor device and method of assembling the same | |
KR100325669B1 (en) | Semiconductor package | |
JPH0648875Y2 (en) | Semiconductor device | |
KR100567045B1 (en) | A package | |
JPH0334561A (en) | Semiconductor device | |
JPS62219531A (en) | Semiconductor integrated circuit device | |
JPH0442942Y2 (en) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060703 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060704 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070416 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071031 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20081216 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20090219 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20091112 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100323 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100520 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100608 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100621 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130709 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4543542 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130709 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130709 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |