JP6841291B2 - Semiconductor devices and methods for manufacturing semiconductor devices - Google Patents

Semiconductor devices and methods for manufacturing semiconductor devices Download PDF

Info

Publication number
JP6841291B2
JP6841291B2 JP2019028757A JP2019028757A JP6841291B2 JP 6841291 B2 JP6841291 B2 JP 6841291B2 JP 2019028757 A JP2019028757 A JP 2019028757A JP 2019028757 A JP2019028757 A JP 2019028757A JP 6841291 B2 JP6841291 B2 JP 6841291B2
Authority
JP
Japan
Prior art keywords
circuit board
printed circuit
semiconductor device
terminal
case
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019028757A
Other languages
Japanese (ja)
Other versions
JP2019071502A (en
Inventor
伸 征矢野
伸 征矢野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2019028757A priority Critical patent/JP6841291B2/en
Publication of JP2019071502A publication Critical patent/JP2019071502A/en
Application granted granted Critical
Publication of JP6841291B2 publication Critical patent/JP6841291B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires

Description

本発明は、半導体装置及び半導体装置の製造方法に関する。 The present invention relates to a semiconductor device and a method for manufacturing the semiconductor device.

パワー半導体モジュール（半導体装置）では、ＩＧＢＴ（Insulated Gate Bipolar Transistor）、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）、ＦＷＤ（Free Wheeling Diode）等の半導体チップを含み、電力変換装置として広く用いられている。 The power semiconductor module (semiconductor device) includes semiconductor chips such as an IGBT (Insulated Gate Bipolar Transistor), a MOSFET (Metal Oxide Semiconductor Field Effect Transistor), and an FWD (Free Wheeling Diode), and is widely used as a power conversion device.

このような半導体装置では、絶縁基板と、当該絶縁基板上に形成された銅箔により構成される回路パターンとを有する積層基板において、銅箔上に上記半導体チップが配置されて、当該積層基板がケース内に収納される。さらに、ケース内の積層基板及び半導体チップに対して配線されて、半導体チップの電極間と、半導体チップの電極及び外部電極端子と、がワイヤにより電気的にそれぞれ接続されて、ケース内のこれらの構成が樹脂により封止される（例えば、特許文献１参照）。 In such a semiconductor device, in a laminated substrate having an insulating substrate and a circuit pattern composed of a copper foil formed on the insulating substrate, the semiconductor chip is arranged on the copper foil, and the laminated substrate is formed. It is stored in the case. Further, it is wired to the laminated substrate and the semiconductor chip in the case, and the electrodes of the semiconductor chip and the electrodes of the semiconductor chip and the external electrode terminals are electrically connected by wires, respectively, and these in the case. The configuration is sealed with a resin (see, for example, Patent Document 1).

特開２０００−３２３６４６号公報Japanese Unexamined Patent Publication No. 2000-323646

ところで、半導体装置は、半導体チップの高機能化に伴い、一素子当たりの制御信号系の配線数が増加する傾向にある。そこで、半導体装置のケース内では配線の複雑化を抑制するために、例えば、積層基板上に回路パターン等を形成し、当該回路パターンを利用した配線の引き回しを行って、配線接続を簡素化することが試みられている。 By the way, in semiconductor devices, the number of wirings of a control signal system per element tends to increase as the functionality of semiconductor chips increases. Therefore, in order to suppress the complexity of wiring in the case of the semiconductor device, for example, a circuit pattern or the like is formed on a laminated substrate, and wiring using the circuit pattern is routed to simplify the wiring connection. Is being tried.

しかしながら、配線数が多いと、回路パターンを利用しても配線の引き回しが複雑となり、組み立て性が低下し、配線工数が増加する。また、制御信号系の配線であるために、引き回しの仕方によっては、スイッチング時に発生する磁場等が製品特性に影響し、誤動作が発生するおそれがある。 However, if the number of wires is large, the wiring is complicated even if the circuit pattern is used, the assembling property is lowered, and the wiring man-hours are increased. Further, since the wiring is a control signal system, the magnetic field generated at the time of switching affects the product characteristics depending on the routing method, and there is a possibility that a malfunction may occur.

本発明は、このような点を鑑みてなされたものであり、配線接続が簡素化された半導体装置及び半導体装置の製造方法を提供することを目的とする。 The present invention has been made in view of these points, and an object of the present invention is to provide a semiconductor device and a method for manufacturing the semiconductor device in which wiring connection is simplified.

本発明の一観点によれば、絶縁基板と前記絶縁基板のおもて面に配置された回路板とを有する積層基板と、前記回路板に配置された半導体チップと、前記積層基板及び前記半導体チップを収納する収納領域を備えるケースと、両端部及び胴体部を有する外部接続端子と、第１主面及び前記第１主面に対向する第２主面を備え、前記収納領域の周縁に配置され、前記半導体チップの制御電極と接続部材により電気的に接続され、前記外部接続端子の下端部と接続され、かつ、前記ケースに固着したプリント基板と、を有する半導体装置が提供される。 According to one aspect of the present invention, a laminated substrate having a arranged circuit board on the front surface of the insulating substrate and prior Symbol insulating substrate, a semiconductor chip disposed on the circuit board, the laminated substrate and the A case provided with a storage area for storing a semiconductor chip, an external connection terminal having both ends and a body portion, and a first main surface and a second main surface facing the first main surface are provided on the peripheral edge of the storage area. is arranged, is pre-Symbol electrically connected by the control electrode and the connecting member of the semiconductor chip, before being connected to the lower end of Kigaibu connection terminals, and a printed circuit board which is fixed to the case, a semiconductor device having a are provided To.

また、本発明の一観点によれば、両端部及び胴体部を有する外部接続端子と、第１主面及び前記第１主面に対向する第２主面を備えるプリント基板と、を準備し、前記外部接続端子の下端部を前記プリント基板のスルーホールに圧入し、前記プリント基板の端部を金型で挟みながら、前記プリント基板を樹脂を用いて一体成形してケースを形成する、半導体装置の製造方法が提供される。 Further, according to one aspect of the present invention, an external connection terminal having both ends and a body portion, and a printed circuit board having a first main surface and a second main surface facing the first main surface are prepared. A semiconductor device in which the lower end of the external connection terminal is press-fitted into a through hole of the printed circuit board, and the printed circuit board is integrally molded with a resin while sandwiching the end of the printed circuit board with a mold to form a case. Manufacturing method is provided .

開示の技術によれば、配線接続が簡素される。 According to the disclosed technique, wiring connections are simplified.

第１の実施の形態の半導体装置の斜視図である。It is a perspective view of the semiconductor device of 1st Embodiment. 第１の実施の形態の半導体装置の製造方法を示すフローチャートである。It is a flowchart which shows the manufacturing method of the semiconductor device of 1st Embodiment. 第１の実施の形態の半導体装置の絶縁基板に部品搭載した斜視図である。It is a perspective view which component mounted on the insulating substrate of the semiconductor device of 1st Embodiment. 第１の実施の形態の半導体装置の端子ブロックの斜視図である。It is a perspective view of the terminal block of the semiconductor device of 1st Embodiment. 第１の実施の形態の半導体装置の端子ブロックの他の例の斜視図である。It is a perspective view of another example of the terminal block of the semiconductor device of 1st Embodiment. 第１の実施の形態の半導体装置のプリント基板及び端子ブロックの斜視図（その１）である。It is a perspective view (the 1) of the printed circuit board and the terminal block of the semiconductor device of 1st Embodiment. 第１の実施の形態の半導体装置のプリント基板及び端子ブロックの斜視図（その２）である。It is a perspective view (the 2) of the printed circuit board and the terminal block of the semiconductor device of 1st Embodiment. 第１の実施の形態の半導体装置のプロント基板及び積層基板の要部断面図である。It is sectional drawing of the main part of the pronto substrate and the laminated substrate of the semiconductor device of 1st Embodiment. 第１の実施の形態の半導体装置のケースの平面図である。It is a top view of the case of the semiconductor device of 1st Embodiment. 第１の実施の形態の半導体装置のケースの裏面図である。It is a back view of the case of the semiconductor device of 1st Embodiment. 第１の実施の形態の半導体装置内に構成された回路構成を示す回路図である。It is a circuit diagram which shows the circuit structure configured in the semiconductor device of 1st Embodiment. 参考例の半導体装置の平面図である。It is a top view of the semiconductor device of a reference example. 第２の実施の形態の半導体装置の斜視図である。It is a perspective view of the semiconductor device of 2nd Embodiment. 第２の実施の形態の半導体装置の製造方法を示すフローチャートである。It is a flowchart which shows the manufacturing method of the semiconductor device of 2nd Embodiment. 第２の実施の形態の半導体装置のバスバーブロックの平面図である。It is a top view of the bus bar block of the semiconductor device of 2nd Embodiment. 第２の実施の形態の半導体装置の絶縁基板が収納されたケースの平面図である。It is a top view of the case which housed the insulating substrate of the semiconductor device of 2nd Embodiment.

以下、図面を参照して実施の形態について説明する。
［第１の実施の形態］
まず、第１の実施の形態の半導体装置について、図１を用いて説明する。 Hereinafter, embodiments will be described with reference to the drawings.
[First Embodiment]
First, the semiconductor device of the first embodiment will be described with reference to FIG.

図１は、第１の実施の形態の半導体装置の斜視図である。
半導体装置１００は、ケース１１０と、ケース１１０の収納部１１２ａ，１１２ｂ，１１２ｃにそれぞれ収納された積層基板１４０とを含む。 FIG. 1 is a perspective view of the semiconductor device of the first embodiment.
The semiconductor device 100 includes a case 110 and a laminated substrate 140 housed in the storage portions 112a, 112b, 112c of the case 110, respectively.

半導体装置１００は、Ｐ端子１１３ａ，１１３ｂ，１１３ｃに正極が、Ｎ端子１１４ａ，１１４ｂ，１１４ｃに負極がそれぞれ接続されて、各制御端子１２１，１３１に制御信号が印加されて、Ｕ端子１１５ａ、Ｖ端子１１５ｂ、Ｗ端子１１５ｃから制御信号に応じた出力が得られるものである。 In the semiconductor device 100, a positive electrode is connected to the P terminals 113a, 113b, 113c and a negative electrode is connected to the N terminals 114a, 114b, 114c, and control signals are applied to the control terminals 121, 131 to apply the control signals to the U terminals 115a, V. An output corresponding to a control signal can be obtained from the terminals 115b and W terminal 115c.

なお、このような半導体装置１００を構成するケース１１０と、ケース１１０に収納される積層基板１４０との詳細については後述する。
ここで、半導体装置１００の製造方法について、図２を用いて説明する。 The details of the case 110 constituting such a semiconductor device 100 and the laminated substrate 140 housed in the case 110 will be described later.
Here, a method of manufacturing the semiconductor device 100 will be described with reference to FIG.

図２は、第１の実施の形態の半導体装置の製造方法を示すフローチャートである。
［ステップＳ１１］ プリント基板１１９ａ，１１９ｂ及び端子ブロック１２０，１３０を用意する（ステップＳ１１ａ）。また、積層基板１４０を用意する（ステップＳ１１ｂ）。ステップＳ１１ａにおいて、端子ブロック１２０，１３０の制御端子１２１，１３１は、それぞれプリント基板１１９ａ，１１９ｂに圧入され、プリント基板１１９ａ，１１９ｂを端子ブロック１２０，１３０の下面側に保持する。 FIG. 2 is a flowchart showing a method of manufacturing the semiconductor device according to the first embodiment.
[Step S11] The printed circuit boards 119a and 119b and the terminal blocks 120 and 130 are prepared (step S11a). Further, the laminated substrate 140 is prepared (step S11b). In step S11a, the control terminals 121 and 131 of the terminal blocks 120 and 130 are press-fitted into the printed circuit boards 119a and 119b, respectively, and the printed circuit boards 119a and 119b are held on the lower surface side of the terminal blocks 120 and 130.

ここで、積層基板１４０について、図３を用いて説明する。
図３は、第１の実施の形態の半導体装置の絶縁基板に部品搭載した斜視図である。
積層基板１４０は、絶縁基板１４１の下面に銅等により構成された放熱板（図示を省略）と、絶縁基板１４１の上面に銅箔等により構成された回路板１４２ａ，１４２ｂとがそれぞれ配置されている。 Here, the laminated substrate 140 will be described with reference to FIG.
FIG. 3 is a perspective view in which components are mounted on the insulating substrate of the semiconductor device of the first embodiment.
In the laminated substrate 140, a heat radiating plate made of copper or the like (not shown) is arranged on the lower surface of the insulating substrate 141, and circuit boards 142a and 142b made of copper foil or the like are arranged on the upper surface of the insulating substrate 141, respectively. There is.

回路板１４２ａ上には、例えば、銅により構成された導電端子１４３ａが図中下側に配置され、半導体チップ１４４ａ，１４４ｂ，１４４ｃ（のコレクタ電極側）がはんだを介して一列に配置されている。さらに、一列に配置された半導体チップ１４４ａ，１４４ｂ，１４４ｃの各エミッタ電極に直線状のリードフレーム１４５ａがはんだを介して配置されて、半導体チップ１４４ａ，１４４ｂ，１４４ｃの各エミッタ電極が電気的に接続されている。 On the circuit board 142a, for example, conductive terminals 143a made of copper are arranged on the lower side in the drawing, and semiconductor chips 144a, 144b, 144c (collector electrode side) are arranged in a row via solder. .. Further, a linear lead frame 145a is arranged via solder on each emitter electrode of the semiconductor chips 144a, 144b, 144c arranged in a row, and each emitter electrode of the semiconductor chips 144a, 144b, 144c is electrically connected. Has been done.

回路板１４２ｂ上には、例えば、銅により構成された導電端子１４３ｂが図中上側に配置され、半導体チップ１４６ａ，１４６ｂ，１４６ｃ（のコレクタ電極側）がはんだを介して一列に配置されている。さらに、一列に配置された半導体チップ１４６ａ，１４６ｂ，１４６ｃの各エミッタ電極に直線状のリードフレーム１４５ｂがはんだを介して配置されて、半導体チップ１４６ａ，１４６ｂ，１４６ｃの各エミッタ電極が電気的に接続されている。 On the circuit board 142b, for example, conductive terminals 143b made of copper are arranged on the upper side in the drawing, and semiconductor chips 146a, 146b, 146c (collector electrode side) are arranged in a row via solder. Further, a linear lead frame 145b is arranged via solder on each emitter electrode of the semiconductor chips 146a, 146b, 146c arranged in a row, and each emitter electrode of the semiconductor chips 146a, 146b, 146c is electrically connected. Has been done.

半導体チップ１４４ａ，１４４ｂ，１４４ｃ、１４６ａ，１４６ｂ，１４６ｃとしてＩＧＢＴ、ＭＯＳＦＥＴやＦＷＤ等が用いられる。図３は半導体チップ１４４ａ等としてＲＣ−ＩＧＢＴ（Reverse Conducting IGBT：逆導通IGBT）を用いた例を示している。半導体チップ１４４ａ等はそれぞれ主電極（エミッタ電極及びコレクタ電極）に加えて、ゲート端子、センス端子やチップ温度測定用端子に接続される複数の制御電極１４４ａｃ，１４４ｂｃ，１４４ｃｃ、１４６ａｃ，１４６ｂｃ，１４６ｃｃを備えている。 IGBTs, MOSFETs, FWDs and the like are used as semiconductor chips 144a, 144b, 144c, 146a, 146b, 146c. FIG. 3 shows an example in which an RC-IGBT (Reverse Conducting IGBT) is used as the semiconductor chip 144a or the like. In addition to the main electrodes (emitter electrode and collector electrode), the semiconductor chip 144a and the like have a plurality of control electrodes 144ac, 144bc, 144cc, 146ac, 146bc, 146cc connected to the gate terminal, the sense terminal, and the chip temperature measurement terminal, respectively. I have.

なお、図３は、半導体チップ１４４ａ，１４４ｂ，１４４ｃのエミッタ電極をリードフレーム１４５ａで接続した場合を例示している。しかしながら、半導体チップ１４４ａ，１４４ｂ，１４４ｃのエミッタ電極の接続は、リードフレーム１４５ａに限らず、アルミニウム等で構成されるワイヤで行うことも可能である。半導体チップ１４６ａ，１４６ｂ，１４６ｃについても同様にワイヤで接続することが可能である。 Note that FIG. 3 illustrates a case where the emitter electrodes of the semiconductor chips 144a, 144b, 144c are connected by the lead frame 145a. However, the connection of the emitter electrodes of the semiconductor chips 144a, 144b, 144c is not limited to the lead frame 145a, and can be made by a wire made of aluminum or the like. Similarly, the semiconductor chips 146a, 146b, and 146c can be connected by wires.

次いで、端子ブロック１２０，１３０について図４〜図７を用いて説明する。
図４は、第１の実施の形態の半導体装置の端子ブロックの斜視図であり、図５は、第１の実施の形態の半導体装置の端子ブロックの他の例の斜視図である。 Next, the terminal blocks 120 and 130 will be described with reference to FIGS. 4 to 7.
FIG. 4 is a perspective view of the terminal block of the semiconductor device of the first embodiment, and FIG. 5 is a perspective view of another example of the terminal block of the semiconductor device of the first embodiment.

また、図６及び図７は、第１の実施の形態の半導体装置のプリント基板及び端子ブロックの斜視図である。なお、図６及び図７では、端子ブロック１２０，１３０をプリント基板１１９ａに配置している場合を示している。 6 and 7 are perspective views of the printed circuit board and the terminal block of the semiconductor device of the first embodiment. Note that FIGS. 6 and 7 show a case where the terminal blocks 120 and 130 are arranged on the printed circuit board 119a.

図４のように、端子ブロック１２０，１３０は、制御端子（外部接続端子）１２１，１３１を一体成形して樹脂により構成されており、略直方体状を成している。端子ブロック１２０，１３０の下面（第２面）側には、２つの突起により規定された隙間１２２，１３２がそれぞれ形成されている。端子ブロック１２０，１３０の下面はそれぞれプリント基板１１９ａに対して設置される面である。なお、隙間１２２，１３２は、端子ブロック１２０，１３０の図中正面側から裏面側に貫通している。また、端子ブロック１２０，１３０の互いに対向する面側には、段差部１２３，１３３がそれぞれ形成されている。端子ブロック１２０，１３０は図５に示す上面、下面から制御端子１５１が突出して一体成形された端子ブロック１５０のように単純な直方体状の樹脂本体を備えてもよい。 As shown in FIG. 4, the terminal blocks 120 and 130 are formed of resin by integrally molding control terminals (external connection terminals) 121 and 131, and have a substantially rectangular parallelepiped shape. On the lower surface (second surface) side of the terminal blocks 120 and 130, gaps 122 and 132 defined by the two protrusions are formed, respectively. The lower surfaces of the terminal blocks 120 and 130 are surfaces installed on the printed circuit board 119a, respectively. The gaps 122 and 132 penetrate from the front side to the back side of the terminal blocks 120 and 130 in the drawing. Further, stepped portions 123 and 133 are formed on the surface sides of the terminal blocks 120 and 130 facing each other, respectively. The terminal blocks 120 and 130 may be provided with a simple rectangular parallelepiped resin body such as the terminal block 150 in which the control terminals 151 project from the upper surface and the lower surface shown in FIG. 5 and are integrally molded.

このような端子ブロック１２０，１３０は、複数の制御端子１２１，１３１を保持している。制御端子１２１，１３１は、両端部が、胴体部よりも厚く構成されている。端子ブロック１２０，１３０は、このような制御端子１２１，１３１の胴体部を保持し、胴体部よりも厚く構成された両端部は端子ブロック１２０，１３０の図中上面（第１面）及び下面（第２面）にそれぞれ突出している。後述するように、端子ブロック１２０，１３０の図中下面側に突出している制御端子１２１，１３１の下端部は、プリント基板１１９ａに設けられたスルーホールに圧入（プレスフィット）されている。なお、制御端子１２１，１３１は、図６では、端子ブロック１２０，１３０に対して２列形成されている。これにより、制御端子１２１，１３１を一列形成する場合と比較して、端子ブロック１２０，１３０に保持させる制御端子１２１，１３１の本数を増加させることができる。また、端子ブロック１２０，１３０は、制御端子１２１，１３１を２列に限らず、３列以上にすることで、保持させる制御端子１２１，１３１の本数をより増加させることができる。端子ブロック１２０，１３０は、プリント基板１１９ａの一端部に配置されている。 Such terminal blocks 120 and 130 hold a plurality of control terminals 121 and 131. Both ends of the control terminals 121 and 131 are thicker than the body portion. The terminal blocks 120 and 130 hold the body portions of such control terminals 121 and 131, and both ends formed thicker than the body portions are the upper surface (first surface) and the lower surface (first surface) of the terminal blocks 120 and 130 in the drawing. The second surface) protrudes from each other. As will be described later, the lower ends of the control terminals 121 and 131 projecting toward the lower surface side of the terminal blocks 120 and 130 are press-fitted (press-fitted) into the through holes provided in the printed circuit board 119a. In FIG. 6, the control terminals 121 and 131 are formed in two rows with respect to the terminal blocks 120 and 130. As a result, the number of control terminals 121 and 131 held by the terminal blocks 120 and 130 can be increased as compared with the case where the control terminals 121 and 131 are formed in a row. Further, in the terminal blocks 120 and 130, the number of control terminals 121 and 131 to be held can be further increased by arranging the control terminals 121 and 131 in three or more rows instead of the two rows. The terminal blocks 120 and 130 are arranged at one end of the printed circuit board 119a.

なお、ケース１１０の形成で用いられるプリント基板（回路配線基板）１１９ａは、導電性材料からなる配線層と、耐熱性の高い材料からなる基板とを含み、配線層に電気的に接続される電極１１９ａ１がおもて面に複数配列されている。配線層の構成は単層、両面に積層された構成あるいは多層構成のいずれでもよい。また、プリント基板１１９ａは、上面（第１主面）から下面（第２主面）へ貫通する複数の貫通孔１１９ａ２が形成されている。後述するようにプリント基板１１９ａをケース１１０に一体成形する際に、当該貫通孔１１９ａ２にケース１１０の樹脂が入り込むことで、プリント基板１１９ａがケース１１０に固着しやすくなる。好ましくは、複数の貫通孔１１９ａ２は整列した複数の電極１１９ａ１を間に挟むように配置される。電極１１９ａ１の周囲を貫通孔１１９ａ２内の樹脂で固定することにより、後のステップにおけるワイヤ１４８の接続の信頼性を向上できる。 The printed circuit board (circuit wiring board) 119a used in forming the case 110 includes an electrode made of a conductive material and a substrate made of a highly heat-resistant material, and is electrically connected to the wiring layer. A plurality of 119a1s are arranged on the front surface. The configuration of the wiring layer may be a single layer, a configuration laminated on both sides, or a multilayer configuration. Further, the printed circuit board 119a is formed with a plurality of through holes 119a2 penetrating from the upper surface (first main surface) to the lower surface (second main surface). As will be described later, when the printed circuit board 119a is integrally molded with the case 110, the resin of the case 110 enters the through hole 119a2, so that the printed circuit board 119a is easily fixed to the case 110. Preferably, the plurality of through holes 119a2 are arranged so as to sandwich the plurality of aligned electrodes 119a1. By fixing the periphery of the electrode 119a1 with the resin in the through hole 119a2, the reliability of the connection of the wire 148 in a later step can be improved.

また、プリント基板１１９ａの裏面に銅によるパターンを形成しておき、当該パターンの表面に黒化処理により意図的に凹凸を設けておいてもよい。これにより、プリント基板１１９ａをケース１１０に一体成形する際に、裏面の凹凸がケース１１０と馴染んで、プリント基板１１９ａがケース１１０に固着しやすくなる。下面側の配線層のベタパターンはシールドとして用いることもできる。プリント基板１１９ａの下面にレジスト等の残渣がないほうが好ましい。 Further, a pattern made of copper may be formed on the back surface of the printed circuit board 119a, and unevenness may be intentionally provided on the surface surface of the pattern by blackening treatment. As a result, when the printed circuit board 119a is integrally molded with the case 110, the unevenness on the back surface becomes familiar with the case 110, and the printed circuit board 119a is easily fixed to the case 110. The solid pattern of the wiring layer on the lower surface side can also be used as a shield. It is preferable that there is no residue such as resist on the lower surface of the printed circuit board 119a.

このようなプリント基板１１９ａに、端子ブロック１２０，１３０の下面から突出した制御端子１２１，１３１の下端部が圧入（プレスフィット）により接続されて、端子ブロック１２０，１３０が配置されている。これにより、プリント基板１１９ａと制御端子１２１，１３１とが電気的に接続される。図７に示すように、制御端子１２１，１３１の端部がプリント基板１１９ａ，１１９ｂの下面側に露出もしくは突出してもよい。 The lower ends of the control terminals 121 and 131 protruding from the lower surfaces of the terminal blocks 120 and 130 are connected to such a printed circuit board 119a by press fitting, and the terminal blocks 120 and 130 are arranged. As a result, the printed circuit board 119a and the control terminals 121 and 131 are electrically connected. As shown in FIG. 7, the ends of the control terminals 121 and 131 may be exposed or protrude on the lower surface side of the printed circuit boards 119a and 119b.

なお、制御端子１２１，１３１の下端部が胴体部と同じ厚さである場合には、プリント基板１１９ａに対して圧入せずにはんだにより接続することも可能である。この場合には、プリント基板１１９ａに（プリント基板１１９ａのおもて面側から）貫通させた制御端子１２１，１３１の下端部をプリント基板１１９ａの裏面側ではんだ付けする。しかし、はんだは、温度によっては溶融し、溶融したはんだは樹脂に入り込んでしまう場合がある。このように溶融したはんだの樹脂への流入を防止するためにも、プリント基板１１９ａの裏面側の制御端子１２１，１３１のはんだ付け部をエポキシ樹脂で覆い、当該エポキシ樹脂を硬化させる処理を行うとよい。したがって、プリント基板１１９ａに制御端子１２１，１３１を取り付ける際には、半田を用いるよりも、圧入を行う方が好ましい。 When the lower ends of the control terminals 121 and 131 have the same thickness as the body portion, they can be connected to the printed circuit board 119a by soldering without press-fitting. In this case, the lower ends of the control terminals 121 and 131 penetrated through the printed circuit board 119a (from the front surface side of the printed circuit board 119a) are soldered on the back surface side of the printed circuit board 119a. However, the solder melts depending on the temperature, and the melted solder may enter the resin. In order to prevent the molten solder from flowing into the resin, the soldered portions of the control terminals 121 and 131 on the back surface side of the printed circuit board 119a are covered with the epoxy resin, and the epoxy resin is cured. Good. Therefore, when the control terminals 121 and 131 are attached to the printed circuit board 119a, it is preferable to press-fit them rather than using solder.

また、プリント基板１１９ａには、制御回路を設け、制御端子１２１，１３１と電気的に接続された電子部品等を搭載することもできる。なお、後述するプリント基板１１９ｂも、プリント基板１１９ａと同様の構成を成し、同様に取り扱うことができる。 Further, the printed circuit board 119a may be provided with a control circuit to mount electronic components and the like electrically connected to the control terminals 121 and 131. The printed circuit board 119b, which will be described later, has the same configuration as the printed circuit board 119a and can be handled in the same manner.

このような積層基板１４０、プリント基板１１９ａ，１１９ｂ及び端子ブロック１２０，１３０が用意される。
［ステップＳ１２］ 端子ブロック１２０，１３０が配置されたプリント基板１１９ａ，１１９ｂ、配線端子１１６，１１７，１１８、Ｐ端子１１３ａ，１１３ｂ，１１３ｃ、Ｎ端子１１４ａ，１１４ｂ，１１４ｃ、Ｕ端子１１５ａ、Ｖ端子１１５ｂ、Ｗ端子１１５ｃ等を一体成形により樹脂を用いてケース１１０を形成する。 Such laminated circuit boards 140, printed circuit boards 119a and 119b, and terminal blocks 120 and 130 are prepared.
[Step S12] Printed circuit boards 119a, 119b on which terminal blocks 120, 130 are arranged, wiring terminals 116, 117, 118, P terminals 113a, 113b, 113c, N terminals 114a, 114b, 114c, U terminals 115a, V terminals 115b. , W terminal 115c and the like are integrally molded to form a case 110 using a resin.

このようにして形成されたケース１１０について、図９及び図１０を用いて説明する。
図９は、第１の実施の形態の半導体装置のケースの平面図であり、図１０は、第１の実施の形態の半導体装置のケースの裏面図である。 The case 110 formed in this manner will be described with reference to FIGS. 9 and 10.
FIG. 9 is a plan view of the case of the semiconductor device of the first embodiment, and FIG. 10 is a back view of the case of the semiconductor device of the first embodiment.

ケース１１０は、例えば、射出成形により樹脂を用いて形成され、中央部に凹部が形成された枠型状を成している。中央部の凹部内には、上記積層基板１４０がそれぞれ収納される収納部１１２ａ，１１２ｂ，１１２ｃが形成されている。収納部１１２ａの周縁部には、（ケース１１０の短手方向に沿って）プリント基板１１９ａ，１１９ｂが配置されている。収納部１１２ｂの周縁部には、（ケース１１０の短手方向に沿って）一対のプリント基板１１９ａが配置されている。収納部１１２ｃの周縁部には、（ケース１１０の短手方向に沿って）プリント基板１１９ａ，１１９ｂが配置されている。また、各プリント基板１１９ａ，１１９ｂは、ケース１１０に一体成形により配置されている。なお、このようにして配置された各プリント基板１１９ａ上には、樹脂で構成された樹脂梁１１１ａ，１１１ｂがそれぞれ設置されている。樹脂梁１１１ａ，１１１ｂによりケース１１０の短手方向に係る圧力が支持される。 The case 110 is formed by injection molding using resin, for example, and has a frame shape having a recess formed in a central portion. Storage portions 112a, 112b, 112c in which the laminated substrate 140 is housed are formed in the recessed portion in the central portion. Printed circuit boards 119a and 119b are arranged (along the lateral direction of the case 110) on the peripheral edge of the storage portion 112a. A pair of printed circuit boards 119a are arranged (along the lateral direction of the case 110) on the peripheral edge of the storage portion 112b. Printed circuit boards 119a and 119b are arranged (along the lateral direction of the case 110) on the peripheral edge of the storage portion 112c. Further, the printed circuit boards 119a and 119b are integrally molded with the case 110. Resin beams 111a and 111b made of resin are installed on the printed circuit boards 119a arranged in this way, respectively. The resin beams 111a and 111b support the pressure of the case 110 in the lateral direction.

このようなケース１１０の収納部１１２ａに対して、ケース１１０の長手方向の一方の辺側（図中下側）にはＰ端子１１３ａと、Ｎ端子１１４ａとが、他方の辺側（図中上側）にはＵ端子１１５ａがそれぞれ設けられている。同様にして、収納部１１２ｂに対して、ケース１１０の長手方向の一方の辺側（図中下側）にはＰ端子１１３ｂと、Ｎ端子１１４ｂとが、他方の辺側（図中上側）にはＶ端子１１５ｂがそれぞれ設けられている。また、収納部１１２ｃに対して、長手方向の一方の辺側（図中下側）にはＰ端子１１３ｃと、Ｎ端子１１４ｃとが、他方の辺側（図中上側）にはＷ端子１１５ｃがそれぞれ設けられている。 With respect to the storage portion 112a of the case 110, the P terminal 113a and the N terminal 114a are on one side side (lower side in the drawing) of the case 110 in the longitudinal direction, and the other side side (upper side in the drawing). ) Are provided with U terminals 115a, respectively. Similarly, with respect to the storage portion 112b, the P terminal 113b and the N terminal 114b are on one side side (lower side in the drawing) of the case 110 in the longitudinal direction, and on the other side side (upper side in the drawing). Is provided with V terminals 115b, respectively. Further, with respect to the storage portion 112c, the P terminal 113c and the N terminal 114c are on one side side (lower side in the drawing) in the longitudinal direction, and the W terminal 115c is on the other side side (upper side in the drawing). Each is provided.

各収納部１１２ａ，１１２ｂ，１１２ｃには、Ｕ端子１１５ａ、Ｖ端子１１５ｂ、Ｗ端子１１５ｃに電気的に接続され、プリント基板１１９ａ，１１９ｂに平行に、後述する配線端子１１８の手前まで延伸する配線端子１１６が配置されている。また、各収納部１１２ａ，１１２ｂ，１１２ｃには、Ｎ端子１１４ａ，１１４ｂ，１１４ｃに電気的に接続され、Ｎ端子１１４ａ，１１４ｂ，１１４ｃからプリント基板１１９ａ，１１９ｂに平行に配線端子１１６の手前まで延伸する配線端子１１７が配置されている。さらに、各収納部１１２ａ，１１２ｂ，１１２ｃには、Ｐ端子１１３ａ，１１３ｂ，１１３ｃに電気的に接続され、Ｐ端子１１３ａ，１１３ｂ，１１３ｃから突出する配線端子１１８が配置されている。 Each storage unit 112a, 112b, 112c is a wiring terminal that is electrically connected to the U terminal 115a, V terminal 115b, and W terminal 115c and extends parallel to the printed circuit boards 119a, 119b to the front of the wiring terminal 118 described later. 116 are arranged. Further, the storage portions 112a, 112b, 112c are electrically connected to the N terminals 114a, 114b, 114c and extend from the N terminals 114a, 114b, 114c in parallel with the printed circuit boards 119a, 119b to the front of the wiring terminal 116. Wiring terminals 117 are arranged. Further, each storage portion 112a, 112b, 112c is provided with a wiring terminal 118 that is electrically connected to the P terminals 113a, 113b, 113c and projects from the P terminals 113a, 113b, 113c.

また、収納部１１２ａのＵ端子１１５ａ側のプリント基板１１９ａ，１１９ｂには、端子ブロック１２０，１３０がそれぞれ配置されており、制御端子１２１，１３１がプリント基板１１９ａ，１１９ｂと電気的に接続されている。なお、端子ブロック１２０，１３０は、ケース１１０の長手方向の辺のＵ端子１１５ａ、Ｖ端子１１５ｂ、Ｗ端子１１５ｃ近傍にそれぞれ配置されている。 Terminal blocks 120 and 130 are arranged on the printed circuit boards 119a and 119b on the U terminal 115a side of the storage unit 112a, respectively, and the control terminals 121 and 131 are electrically connected to the printed circuit boards 119a and 119b. .. The terminal blocks 120 and 130 are arranged in the vicinity of the U terminal 115a, the V terminal 115b, and the W terminal 115c on the longitudinal side of the case 110, respectively.

端子ブロック１２０，１３０は、一体成形することによりケース１１０の樹脂に一体化される。二次成形時に、端子ブロック１２０，１３０の上面、下面あるいは上面及び下面の間の側面（第３面）が加熱された樹脂と溶着することにより、端子ブロック１２０，１３０はケース１１０に接合される。図示した例では側面は上面及び下面に接続している。樹脂として例えばポリフェニレンサルファイド（ＰＰＳ）等の熱可塑性樹脂を用いることができる。制御端子１２１，１３１を保持する端子ブロック１２０，１３０を成形（一次成形）する際、ブロック本体の樹脂をケース１１０の樹脂と同種若しくは同一とするとよい。端子ブロック１２０，１３０とケース１１０の樹脂を同種の材料から選択することにより、二次成形が容易となる。 The terminal blocks 120 and 130 are integrally molded with the resin of the case 110. At the time of secondary molding, the terminal blocks 120 and 130 are joined to the case 110 by welding the upper surface and lower surface of the terminal blocks 120 and 130 or the side surface (third surface) between the upper surface and the lower surface with the heated resin. .. In the illustrated example, the side surfaces are connected to the upper surface and the lower surface. As the resin, for example, a thermoplastic resin such as polyphenylene sulfide (PPS) can be used. When molding (primary molding) the terminal blocks 120 and 130 holding the control terminals 121 and 131, the resin of the block body may be the same as or the same as the resin of the case 110. By selecting the resin of the terminal blocks 120, 130 and the case 110 from the same kind of materials, the secondary molding becomes easy.

二次成形の際、段差部１２３，１３３の上面側にケース１１０の一部が配置されるよう、樹脂で覆い一体成形することにより端子ブロック１２０，１３０とケース１１０の接合が強固になり得る。プリント基板１１９ａ，１１９ｂの下面（第２主面）側に露出もしくは突出した制御端子１２１，１３１の端部がケース１１０と接するよう一体成形することにより、プリント基板１１９ａ、１１９ｂが端子ブロック１２０，１３０の下面（第２面）側とケース１１０の間に保持（サンドイッチ）されるので、プリント基板１１９ａ，１１９ｂはケース１１０に強固に固定され得る。さらに、端子ブロック１２０，１３０の隙間１２２，１３２内に樹脂を流入させ、ケース１１０の一部が隙間１２２，１３２内に配置され端子ブロック１２０，１３０と接合し、かつ制御端子１２１，１３１と接するようにしてもよい。サンドイッチ構造によりプリント基板１１９ａ，１１９ｂをケース１１０に確実に固着できる。 At the time of secondary molding, the joint between the terminal blocks 120 and 130 and the case 110 can be strengthened by covering with resin and integrally molding so that a part of the case 110 is arranged on the upper surface side of the stepped portions 123 and 133. The printed circuit boards 119a and 119b are integrally molded so that the ends of the control terminals 121 and 131 exposed or protruding on the lower surface (second main surface) side of the printed circuit boards 119a and 119b are in contact with the case 110, so that the printed circuit boards 119a and 119b are terminal blocks 120 and 130. Since the printed circuit boards 119a and 119b are held (sandwiched) between the lower surface (second surface) side of the case 110 and the case 110, the printed circuit boards 119a and 119b can be firmly fixed to the case 110. Further, the resin is allowed to flow into the gaps 122 and 132 of the terminal blocks 120 and 130, and a part of the case 110 is arranged in the gaps 122 and 132 to be joined to the terminal blocks 120 and 130 and to be in contact with the control terminals 121 and 131. You may do so. The sandwich structure allows the printed circuit boards 119a and 119b to be securely fixed to the case 110.

ここで、ケース１１０に一次成形されたプリント基板１１９ａについて、図８を用いて説明する。
図８は、第１の実施の形態の半導体装置のプロント基板及び積層基板の要部断面図である。 Here, the printed circuit board 119a primary-molded on the case 110 will be described with reference to FIG.
FIG. 8 is a cross-sectional view of a main part of the pronto substrate and the laminated substrate of the semiconductor device of the first embodiment.

図８は図１の一点鎖線Ｘ−Ｘにおける要部断面図である。図示するように、プリント基板１１９ａは、その端部がケース１１０から収納部（収納領域）１１２ａの内側へ、すなわち積層基板１４０側へ張り出している。張り出した端部は二次成形の際、プリント基板１１９ａを金型で挟んだ結果、形成される。また、図６及び図７に示したように、プリント基板１１９ａの整列した電極１１９ａ１及び貫通孔１１９ａ２は、張り出した端部に沿って配置されている。 FIG. 8 is a cross-sectional view of a main part of the alternate long and short dash line XX of FIG. As shown in the figure, the end portion of the printed circuit board 119a projects from the case 110 to the inside of the storage portion (storage area) 112a, that is, to the laminated substrate 140 side. The overhanging end is formed as a result of sandwiching the printed circuit board 119a with a mold during secondary molding. Further, as shown in FIGS. 6 and 7, the aligned electrodes 119a1 and through holes 119a2 of the printed circuit board 119a are arranged along the overhanging ends.

なお、ステップＳ１２では、ケース１１０の形成に、配線端子１１６，１１７を一体成形する場合を例に挙げて説明した。この場合に限らず、ケース１１０は、配線端子１１６，１１７を除いて、他の構成を一体成形して、形成した後で、配線端子１１６，１１７を所定位置に溶接して接合することも可能である。 In step S12, a case where the wiring terminals 116 and 117 are integrally molded for forming the case 110 has been described as an example. Not limited to this case, the case 110 can be joined by welding the wiring terminals 116 and 117 to predetermined positions after integrally molding and forming other configurations except for the wiring terminals 116 and 117. Is.

［ステップＳ１３］ ステップＳ１２で形成したケース１１０に、ステップＳ１１ｂで用意した積層基板１４０を収納する。そして、プリント基板１１９ａ上に樹脂梁１１１ａ，１１１ｂを取り付ける。 [Step S13] The laminated substrate 140 prepared in step S11b is housed in the case 110 formed in step S12. Then, the resin beams 111a and 111b are mounted on the printed circuit board 119a.

具体的には、図３で説明した積層基板１４０を銅板あるいは冷却器に設置する。銅板あるいは冷却器に設置された積層基板１４０が、図９及び図１０で説明したケース１１０の収納部１１２ａ，１１２ｂ，１１２ｃにそれぞれ収納されるように、ケース１１０を接着する。収納の際、積層基板１４０の導電端子１４３ｂとリードフレーム１４５ａとが、ケース１１０の配線端子１１６（の裏面側）に接合される。また、積層基板１４０のリードフレーム１４５ｂが、ケース１１０の配線端子１１７（の裏面側）に接合される。さらに、積層基板１４０の導電端子１４３ａが、ケース１１０の配線端子１１８（の裏面側）に接合される。この後、プリント基板１１９ａ上に樹脂梁１１１ａ，１１１ｂを取り付ける。 Specifically, the laminated substrate 140 described with reference to FIG. 3 is installed on a copper plate or a cooler. The case 110 is adhered so that the laminated substrate 140 installed on the copper plate or the cooler is housed in the storage portions 112a, 112b, 112c of the case 110 described with reference to FIGS. 9 and 10, respectively. At the time of storage, the conductive terminal 143b of the laminated substrate 140 and the lead frame 145a are joined to the wiring terminal 116 (on the back surface side) of the case 110. Further, the lead frame 145b of the laminated substrate 140 is joined to the wiring terminal 117 (on the back surface side) of the case 110. Further, the conductive terminal 143a of the laminated substrate 140 is joined to the wiring terminal 118 (on the back surface side) of the case 110. After that, the resin beams 111a and 111b are mounted on the printed circuit board 119a.

［ステップＳ１４］ 半導体チップ１４４ａ，１４４ｂ，１４４ｃのゲート電極等の制御電極とプリント基板１１９ａとをワイヤ１４８で接続して、半導体チップ１４６ａ，１４６ｂ，１４６ｃのゲート電極等の制御電極とプリント基板１１９ｂとをワイヤ１４８で接続する。 [Step S14] The control electrodes such as the gate electrodes of the semiconductor chips 144a, 144b and 144c and the printed circuit board 119a are connected by a wire 148, and the control electrodes such as the gate electrodes of the semiconductor chips 146a, 146b and 146c and the printed circuit board 119b are connected. Is connected by wire 148.

これにより、図１に示されるような、半導体装置１００の構造が得られる。
なお、各制御電極がプリント基板１１９ａに沿って整列する様、半導体チップ１４４ａ，１４４ｂ，１４４ｃを配置するとよい。半導体チップ１４６ａ，１４６ｂ，１４６ｃについても同様である。このような配置によりワイヤ１４８による接続が容易になる。半導体チップ１４４ａ等としてＲＣ−ＩＧＢＴを用いると図３に示すように制御電極の整列が容易になる。 As a result, the structure of the semiconductor device 100 as shown in FIG. 1 can be obtained.
The semiconductor chips 144a, 144b, 144c may be arranged so that the control electrodes are aligned along the printed circuit board 119a. The same applies to the semiconductor chips 146a, 146b, and 146c. Such an arrangement facilitates the connection by the wire 148. When RC-IGBT is used as the semiconductor chip 144a or the like, the control electrodes can be easily aligned as shown in FIG.

［ステップＳ１５］ ケース１１０の凹部内の積層基板１４０、プリント基板１１９ａ，１１９ｂ、樹脂梁１１１ａ，１１１ｂ、配線端子１１６，１１７，１１８、ワイヤ１４８等を封止樹脂で封止し、封止樹脂を硬化する。これにより半導体装置１００が完成する。 [Step S15] The laminated substrate 140, the printed circuit board 119a, 119b, the resin beams 111a, 111b, the wiring terminals 116, 117, 118, the wire 148, etc. in the recess of the case 110 are sealed with the sealing resin, and the sealing resin is sealed. Hardens. This completes the semiconductor device 100.

なお、この際、樹脂を、端子ブロック１２０，１３０の隙間１２２，１３２内にも流入させて、隙間１２２，１３２内で制御端子１２１，１３１を樹脂封止してもよい。このように封止することにより制御端子１２１，１３１のプリント基板１１９ａ，１１９ｂに対する固着をより確実なものにできる。さらに、端子ブロック１２０，１３０を封止する際に、端子ブロック１２０，１３０の段差部１２３，１３３を樹脂で覆ってもよい。これにより、端子ブロック１２０，１３０がプリント基板１１９ａ，１１９ｂに押圧されることで、制御端子１２１，１３１のプリント基板１１９ａ，１１９ｂ対する固着をより確実なものにできる。このため、段差部１２３，１３３は、図４の位置に限らず、端子ブロック１２０，１３０のプリント基板１１９ａに配置される面に対して垂直な面であればどこでも構わず、また、一か所の面に限らず、複数の面に形成しても構わない。封止樹脂として例えばエポキシ樹脂を用いることができる。 At this time, the resin may also flow into the gaps 122 and 132 of the terminal blocks 120 and 130, and the control terminals 121 and 131 may be sealed with the resin in the gaps 122 and 132. By sealing in this way, the control terminals 121 and 131 can be more reliably fixed to the printed circuit boards 119a and 119b. Further, when sealing the terminal blocks 120 and 130, the stepped portions 123 and 133 of the terminal blocks 120 and 130 may be covered with resin. As a result, the terminal blocks 120 and 130 are pressed against the printed circuit boards 119a and 119b, so that the control terminals 121 and 131 can be more reliably fixed to the printed circuit boards 119a and 119b. Therefore, the step portions 123 and 133 are not limited to the positions shown in FIG. 4, and may be any surface perpendicular to the surface arranged on the printed circuit board 119a of the terminal blocks 120 and 130, and may be located at one place. It is not limited to the surface of, and may be formed on a plurality of surfaces. For example, an epoxy resin can be used as the sealing resin.

次に、このような半導体装置１００で構成される回路構成について図１、図３並びに図１１を用いて説明する。
図１１は、第１の実施の形態の半導体装置内に構成された回路構成を示す回路図である。 Next, a circuit configuration composed of such a semiconductor device 100 will be described with reference to FIGS. 1, 3, and 11.
FIG. 11 is a circuit diagram showing a circuit configuration configured in the semiconductor device of the first embodiment.

半導体装置１００の収納部１１２ａの積層基板１４０（図１及び図３）においては、Ｐ端子１１３ａに配線端子１１８を介して電気的に接続されている導電端子１４３ａは、回路板１４２ａを経由して、半導体チップ１４４ａ，１４４ｂ，１４４ｃのコレクタ電極に電気的に接続されている。半導体チップ１４４ａ，１４４ｂ，１４４ｃのエミッタ電極に電気的に接続されているリードフレーム１４５ａに、配線端子１１６が電気的に配線され、配線端子１１６は、Ｕ端子１１５ａに電気的に接続されている。 In the laminated substrate 140 (FIGS. 1 and 3) of the storage portion 112a of the semiconductor device 100, the conductive terminal 143a electrically connected to the P terminal 113a via the wiring terminal 118 is passed through the circuit board 142a. , Is electrically connected to the collector electrodes of the semiconductor chips 144a, 144b, 144c. The wiring terminal 116 is electrically wired to the lead frame 145a electrically connected to the emitter electrodes of the semiconductor chips 144a, 144b, 144c, and the wiring terminal 116 is electrically connected to the U terminal 115a.

導電端子１４３ｂは、Ｕ端子１１５ａに電気的に接続されている配線端子１１６に電気的に接続されており、回路板１４２ｂを経由して、半導体チップ１４６ａ，１４６ｂ，１４６ｃのコレクタ電極に電気的に接続されている。半導体チップ１４６ａ，１４６ｂ，１４６ｃのエミッタ電極に電気的に接続されているリードフレーム１４５ｂに、配線端子１１７が電気的に配線され、配線端子１１７は、Ｎ端子１１４ａに電気的に接続されている。 The conductive terminal 143b is electrically connected to the wiring terminal 116 which is electrically connected to the U terminal 115a, and is electrically connected to the collector electrodes of the semiconductor chips 146a, 146b, and 146c via the circuit board 142b. It is connected. The wiring terminal 117 is electrically wired to the lead frame 145b electrically connected to the emitter electrodes of the semiconductor chips 146a, 146b, 146c, and the wiring terminal 117 is electrically connected to the N terminal 114a.

また、半導体装置１００の収納部１１２ｂの積層基板１４０（図１及び図３）においては、Ｐ端子１１３ｂに配線端子１１８を介して電気的に接続されている導電端子１４３ａは、回路板１４２ａを経由して、半導体チップ１４４ａ，１４４ｂ，１４４ｃのコレクタ電極に電気的に接続されている。半導体チップ１４４ａ，１４４ｂ，１４４ｃのエミッタ電極に電気的に接続されているリードフレーム１４５ａに、配線端子１１６が電気的に配線され、配線端子１１６は、Ｖ端子１１５ｂに電気的に接続されている。 Further, in the laminated substrate 140 (FIGS. 1 and 3) of the storage portion 112b of the semiconductor device 100, the conductive terminal 143a electrically connected to the P terminal 113b via the wiring terminal 118 passes through the circuit board 142a. Then, it is electrically connected to the collector electrodes of the semiconductor chips 144a, 144b, 144c. The wiring terminal 116 is electrically wired to the lead frame 145a electrically connected to the emitter electrodes of the semiconductor chips 144a, 144b, 144c, and the wiring terminal 116 is electrically connected to the V terminal 115b.

導電端子１４３ｂは、Ｖ端子１１５ｂに電気的に接続されている配線端子１１６に電気的に接続されており、回路板１４２ｂを経由して、半導体チップ１４６ａ，１４６ｂ，１４６ｃのコレクタ電極に電気的に接続されている。半導体チップ１４６ａ，１４６ｂ，１４６ｃのエミッタ電極に電気的に接続されているリードフレーム１４５ｂに、配線端子１１７が電気的に配線され、配線端子１１７は、Ｎ端子１１４ｂに電気的に接続されている。 The conductive terminal 143b is electrically connected to the wiring terminal 116 which is electrically connected to the V terminal 115b, and is electrically connected to the collector electrodes of the semiconductor chips 146a, 146b, and 146c via the circuit board 142b. It is connected. The wiring terminal 117 is electrically wired to the lead frame 145b electrically connected to the emitter electrodes of the semiconductor chips 146a, 146b, 146c, and the wiring terminal 117 is electrically connected to the N terminal 114b.

また、半導体装置１００の収納部１１２ｃの積層基板１４０（図１及び図３）においては、Ｐ端子１１３ｃに配線端子１１８を介して電気的に接続されている導電端子１４３ａは、回路板１４２ａを経由して、半導体チップ１４４ａ，１４４ｂ，１４４ｃのコレクタ電極に電気的に接続されている。半導体チップ１４４ａ，１４４ｂ，１４４ｃのエミッタ電極に電気的に接続されているリードフレーム１４５ａに、配線端子１１６が電気的に配線され、配線端子１１６は、Ｗ端子１１５ｃに電気的に接続されている。 Further, in the laminated substrate 140 (FIGS. 1 and 3) of the storage portion 112c of the semiconductor device 100, the conductive terminal 143a electrically connected to the P terminal 113c via the wiring terminal 118 passes through the circuit board 142a. Then, it is electrically connected to the collector electrodes of the semiconductor chips 144a, 144b, 144c. The wiring terminal 116 is electrically wired to the lead frame 145a electrically connected to the emitter electrodes of the semiconductor chips 144a, 144b, 144c, and the wiring terminal 116 is electrically connected to the W terminal 115c.

導電端子１４３ｂは、Ｗ端子１１５ｃに電気的に接続されている配線端子１１６に電気的に接続されており、回路板１４２ｂを経由して、半導体チップ１４６ａ，１４６ｂ，１４６ｃのコレクタ電極に電気的に接続されている。半導体チップ１４６ａ，１４６ｂ，１４６ｃのエミッタ電極に電気的に接続されているリードフレーム１４５ｂに、配線端子１１７が電気的に配線され、配線端子１１７は、Ｎ端子１１４ｃに電気的に接続されている。 The conductive terminal 143b is electrically connected to the wiring terminal 116 which is electrically connected to the W terminal 115c, and is electrically connected to the collector electrodes of the semiconductor chips 146a, 146b, and 146c via the circuit board 142b. It is connected. The wiring terminal 117 is electrically wired to the lead frame 145b electrically connected to the emitter electrodes of the semiconductor chips 146a, 146b, 146c, and the wiring terminal 117 is electrically connected to the N terminal 114c.

このような構成により、半導体装置１００の内部には、図１１に示す回路が構成される。
したがって、Ｐ端子１１３ａに正極が、Ｎ端子１１４ａに負極が接続された状態で、制御端子１２１，１３１及びプリント基板１１９ａ，１１９ｂを経由して外部回路との間で制御信号が入出力される。この制御信号に応じて、プリント基板１１９ａ，１１９ｂ及びワイヤ１４８を経由して、半導体チップ１４４ａ，１４４ｂ，１４４ｃ並びに半導体チップ１４６ａ，１４６ｂ，１４６ｃのゲート電極に制御信号が入力されて、制御信号に応じてＵ端子１１５ａから出力される。 With such a configuration, the circuit shown in FIG. 11 is configured inside the semiconductor device 100.
Therefore, with the positive electrode connected to the P terminal 113a and the negative electrode connected to the N terminal 114a, a control signal is input / output to and from the external circuit via the control terminals 121 and 131 and the printed circuit boards 119a and 119b. In response to this control signal, the control signal is input to the gate electrodes of the semiconductor chips 144a, 144b, 144c and the semiconductor chips 146a, 146b, 146c via the printed circuit boards 119a, 119b and the wire 148, and responds to the control signal. Is output from the U terminal 115a.

また、Ｐ端子１１３ｂに正極が、Ｎ端子１１４ｂに負極が接続された状態で、制御端子１２１，１３１及びプリント基板１１９ａ，１１９ｂを経由して制御信号が入出力される。この制御信号に応じて、プリント基板１１９ａ，１１９ｂ及びワイヤ１４８を経由して、半導体チップ１４４ａ，１４４ｂ，１４４ｃ並びに半導体チップ１４６ａ，１４６ｂ，１４６ｃのゲート電極に制御信号が入力されて、制御信号に応じてＶ端子１１５ｂから出力される。 Further, with the positive electrode connected to the P terminal 113b and the negative electrode connected to the N terminal 114b, a control signal is input / output via the control terminals 121 and 131 and the printed circuit boards 119a and 119b. In response to this control signal, the control signal is input to the gate electrodes of the semiconductor chips 144a, 144b, 144c and the semiconductor chips 146a, 146b, 146c via the printed circuit boards 119a, 119b and the wire 148, and responds to the control signal. Is output from the V terminal 115b.

また、Ｐ端子１１３ｃに正極が、Ｎ端子１１４ｃに負極が接続された状態で、制御端子１２１，１３１及びプリント基板１１９ａ，１１９ｂを経由して制御信号が入出力される。この制御信号に応じて、プリント基板１１９ａ，１１９ｂ及びワイヤ１４８を経由して、半導体チップ１４４ａ，１４４ｂ，１４４ｃ並びに半導体チップ１４６ａ，１４６ｂ，１４６ｃのゲート電極に制御信号が入力されて、制御信号に応じてＷ端子１１５ｃから出力される。 Further, with the positive electrode connected to the P terminal 113c and the negative electrode connected to the N terminal 114c, control signals are input and output via the control terminals 121 and 131 and the printed circuit boards 119a and 119b. In response to this control signal, the control signal is input to the gate electrodes of the semiconductor chips 144a, 144b, 144c and the semiconductor chips 146a, 146b, 146c via the printed circuit boards 119a, 119b and the wire 148, and responds to the control signal. Is output from the W terminal 115c.

次に、半導体装置１００に対する参考例として、別の半導体装置について、図１２を用いて説明する。
図１２は、参考例の半導体装置の平面図である。 Next, as a reference example for the semiconductor device 100, another semiconductor device will be described with reference to FIG.
FIG. 12 is a plan view of the semiconductor device of the reference example.

半導体装置３００は、ケース３１０と、ケース３１０の中央部に設けられた収納部３３０に収納された３つの積層基板３２０とを有する。
ケース３１０は、射出形成により、樹脂を用いて、制御端子３１１と、制御端子３１１に電気的に接続されている制御電極３１２と、Ｐ端子３１３ａ，３１３ｂ，３１３ｃと、Ｎ端子３１４ａ，３１４ｂ，３１４ｃと、Ｕ端子３１５ａ、Ｖ端子３１５ｂ、Ｗ端子３１５ｃとが一体成形されている。 The semiconductor device 300 has a case 310 and three laminated substrates 320 housed in a storage unit 330 provided in the center of the case 310.
The case 310 is formed by injection molding and uses resin to form a control terminal 3, a control electrode 312 electrically connected to the control terminal 311, P terminals 313a, 313b, 313c, and N terminals 314a, 314b, 314c. And the U terminal 315a, the V terminal 315b, and the W terminal 315c are integrally molded.

積層基板３２０は、絶縁基板３２１の下面に放熱板（図示を省略）と、絶縁基板３２１の上面に回路板３２２ａ，３２２ｂ，３２２ｃ，３２２ｄ，３２２ｅ，３２２ｆとが形成されている。さらに、回路板３２２ｂ，３２２ｆ上に半導体チップ３２３ａ，３２３ｂ，３２３ｃ，３２３ｄがそれぞれはんだを介して配置されている。 The laminated substrate 320 has a heat radiating plate (not shown) formed on the lower surface of the insulating substrate 321 and circuit boards 322a, 322b, 322c, 322d, 322e, 322f on the upper surface of the insulating substrate 321. Further, semiconductor chips 323a, 323b, 323c, and 323d are arranged on the circuit boards 322b and 322f, respectively, via solder.

このような積層基板３２０がケース３１０の収納部３３０に収納されて、制御電極３１２と、回路板３２２ａ，３２２ｃ，３２２ｄと、半導体チップ３２３ａ，３２３ｂ，３２３ｃ，３２３ｄの主端子との間がワイヤ３２４により接続されている。 Such a laminated substrate 320 is housed in the storage portion 330 of the case 310, and the wire 324 is between the control electrode 312, the circuit boards 322a, 322c, 322d, and the main terminals of the semiconductor chips 323a, 323b, 323c, 323d. Is connected by.

このような半導体装置３００では、図１２に示されるように、制御信号を半導体チップ３２３ａ，３２３ｂ，３２３ｃ，３２３ｄに入力するために、配線が、制御端子３１１と電気的に接続されている制御電極３１２から、回路板３２２ｃ，３２２ｄに引き回されている。さらに、半導体チップ３２３ａ，３２３ｂ，３２３ｃ，３２３ｄからワイヤ３２４が１０本配線されており、ワイヤ３２４の配線が複雑化している。このような配線のために、組み立て性が低下し、配線工数が増加する。また、制御信号系の配線であるために、引き回しの仕方によっては、スイッチング時に発生する磁場等が製品特性に影響し、誤動作が発生するおそれがある。 In such a semiconductor device 300, as shown in FIG. 12, a control electrode whose wiring is electrically connected to the control terminal 311 in order to input a control signal to the semiconductor chips 323a, 323b, 323c, 323d. From 312, it is routed to the circuit boards 322c and 322d. Further, 10 wires 324 are wired from the semiconductor chips 323a, 323b, 323c, and 323d, which complicates the wiring of the wires 324. Due to such wiring, the assembling property is lowered and the wiring man-hours are increased. Further, since the wiring is a control signal system, the magnetic field generated at the time of switching affects the product characteristics depending on the routing method, and there is a possibility that a malfunction may occur.

一方、半導体装置１００では、ケース１１０の積層基板１４０を収納する収納部１１２ａ，１１２ｂ，１１２ｃの周縁部にプリント基板１１９ａ，１１９ｂを設けた。プリント基板１１９ａ，１１９ｂに制御信号を出力する制御端子１２１，１３１を保持する端子ブロック１２０，１３０をプリント基板１１９ａ，１１９ｂに設け、半導体チップ１４４ａ，１４４ｂ，１４４ｃ及び半導体チップ１４６ａ，１４６ｂ，１４６ｃのゲート電極と、プリント基板１１９ａ，１１９ｂとをワイヤ１４８により電気的に接続するようにした。 On the other hand, in the semiconductor device 100, the printed circuit boards 119a and 119b are provided on the peripheral edges of the storage portions 112a, 112b and 112c for accommodating the laminated substrate 140 of the case 110. Terminal blocks 120, 130 for holding control terminals 121, 131 that output control signals to the printed circuit boards 119a, 119b are provided on the printed circuit boards 119a, 119b, and gates for the semiconductor chips 144a, 144b, 144c and the semiconductor chips 146a, 146b, 146c. The electrodes and the printed circuit boards 119a and 119b are electrically connected by wires 148.

これにより、半導体装置１００の制御信号系の配線が簡素化される。このため、配線の引き回し、取りまとめの調整が容易となり、組み立て性が改善され、配線工数の増加が抑制される。また、複雑な引き回しがなくなり、誤配線の発生が抑制され、回路パターン、電極パッド等の部品を削減することができることから、半導体装置１００の小型化にも寄与する。さらには、半導体装置１００の制御信号系の配線が簡素化並びに整合化されることから、スイッチング時に発生する磁場等が製品特性に与える影響が改善されて、誤作動の発生が抑制されるようになる。 This simplifies the wiring of the control signal system of the semiconductor device 100. Therefore, it becomes easy to route the wiring and adjust the arrangement, the assembling property is improved, and the increase in the wiring man-hours is suppressed. In addition, complicated routing is eliminated, the occurrence of erroneous wiring is suppressed, and parts such as circuit patterns and electrode pads can be reduced, which contributes to miniaturization of the semiconductor device 100. Furthermore, since the wiring of the control signal system of the semiconductor device 100 is simplified and matched, the influence of the magnetic field generated at the time of switching on the product characteristics is improved, and the occurrence of malfunction is suppressed. Become.

［第２の実施の形態］
第２の実施の形態では、別の半導体装置について、図１３を用いて説明する。
図１３は、第２の実施の形態の半導体装置の斜視図である。 [Second Embodiment]
In the second embodiment, another semiconductor device will be described with reference to FIG.
FIG. 13 is a perspective view of the semiconductor device of the second embodiment.

半導体装置２００は、第１の実施の形態の半導体装置１００（図１）において、配線端子１１６，１１７が一体成形されたバスバーブロック２１０を、半導体装置２００の中央部の凹部に搭載している。 In the semiconductor device 200, in the semiconductor device 100 (FIG. 1) of the first embodiment, the bus bar block 210 in which the wiring terminals 116 and 117 are integrally molded is mounted in a recess in the central portion of the semiconductor device 200.

なお、半導体装置２００のケース１１０の配線端子１１６，１１７を除く他の構成については、半導体装置１００のケース１１０と同じ構成であって、半導体装置２００の積層基板１４０は、半導体装置１００の積層基板１４０と同じ構成である。 The configurations other than the wiring terminals 116 and 117 of the case 110 of the semiconductor device 200 are the same as those of the case 110 of the semiconductor device 100, and the laminated substrate 140 of the semiconductor device 200 is the laminated substrate of the semiconductor device 100. It has the same configuration as 140.

また、半導体装置２００は、第１の実施の形態の半導体装置１００と同様の回路構成（図１１）を備える。
このような半導体装置２００の製造方法について、図１４を用いて説明する。 Further, the semiconductor device 200 has the same circuit configuration (FIG. 11) as the semiconductor device 100 of the first embodiment.
A method of manufacturing such a semiconductor device 200 will be described with reference to FIG.

図１４は、第２の実施の形態の半導体装置の製造方法を示すフローチャートである。
［ステップＳ２１］ プリント基板１１９ａ，１１９ｂ及び端子ブロック１２０，１３０を用意する（ステップＳ２１ａ）。また、積層基板１４０を用意する（ステップＳ２１ｂ）。さらに、バスバーブロック２１０を用意する（ステップＳ２１ｃ）。ステップＳ２１ａにおいて、端子ブロック１２０，１３０の制御端子１２１，１３１は、それぞれプリント基板１１９ａ，１１９ｂに圧入され、プリント基板１１９ａ，１１９ｂを端子ブロック１２０，１３０の下面側に保持する。 FIG. 14 is a flowchart showing a method of manufacturing the semiconductor device according to the second embodiment.
[Step S21] The printed circuit boards 119a and 119b and the terminal blocks 120 and 130 are prepared (step S21a). Further, the laminated substrate 140 is prepared (step S21b). Further, a bus bar block 210 is prepared (step S21c). In step S21a, the control terminals 121 and 131 of the terminal blocks 120 and 130 are press-fitted into the printed circuit boards 119a and 119b, respectively, and hold the printed circuit boards 119a and 119b on the lower surface side of the terminal blocks 120 and 130, respectively.

積層基板１４０（図３）及び端子ブロック１２０，１３０（図４〜図７）は、第１の実施の形態で説明した構成を成している。
バスバーブロック２１０について、図１５を用いて説明する。 The laminated substrate 140 (FIG. 3) and the terminal blocks 120 and 130 (FIGS. 4 to 7) have the configuration described in the first embodiment.
The bus bar block 210 will be described with reference to FIG.

図１５は、第２の実施の形態の半導体装置のバスバーブロックの平面図である。
バスバーブロック２１０は、樹脂で形成されており、半導体装置２００の中央部の凹部に嵌まるように、例えば、複数のフレームにより枠型に組まれた構成をしている。また、このように組まれたフレームの裏面側には、収納部１１２ａ，１１２ｂ，１１２ｃに対応して配線端子１１６，１１７が、例えば、一体成形されている。 FIG. 15 is a plan view of the bus bar block of the semiconductor device of the second embodiment.
The bus bar block 210 is made of resin, and is formed in a frame shape by, for example, a plurality of frames so as to be fitted in a recess in the central portion of the semiconductor device 200. Further, on the back surface side of the frame assembled in this way, wiring terminals 116, 117 corresponding to the storage portions 112a, 112b, 112c are integrally molded, for example.

［ステップＳ２２］ プリント基板１１９ａ，１１９ｂ、端子ブロック１２０，１３０、配線端子１１８、Ｐ端子１１３ａ，１１３ｂ，１１３ｃ、Ｎ端子１１４ａ，１１４ｂ，１１４ｃ、Ｕ端子１１５ａ，Ｖ端子１１５ｂ、Ｗ端子１１５ｃを一体成形により樹脂を用いてケース１１０を形成する。 [Step S22] Printed circuit boards 119a, 119b, terminal blocks 120, 130, wiring terminals 118, P terminals 113a, 113b, 113c, N terminals 114a, 114b, 114c, U terminals 115a, V terminals 115b, W terminals 115c are integrally molded. The case 110 is formed by using a resin.

すなわち、ステップＳ２２で形成されるケース１１０は、図９及び図１０に示した第一の実施の形態のケース１１０から、配線端子１１６，１１７及び樹脂梁１１１ａ，１１１ｂが取り除かれた構成を有する。 That is, the case 110 formed in step S22 has a configuration in which the wiring terminals 116, 117 and the resin beams 111a, 111b are removed from the case 110 of the first embodiment shown in FIGS. 9 and 10.

［ステップＳ２３］ ステップＳ２２で形成したケース１１０に、ステップＳ２１ｂで用意した積層基板１４０を収納する。
具体的には、図３で説明した積層基板１４０を銅板あるいは冷却器に設置する。銅板あるいは冷却器に設置された積層基板１４０が、ステップ２２で形成したケース１１０の収納部１１２ａ，１１２ｂ，１１２ｃにそれぞれ収納されるように、ケース１１０を接着する。この際、収納部１１２ａでは、積層基板１４０の導電端子１４３ａが、Ｐ端子１１３ａに電気的に接続された配線端子１１８に接合する。収納部１１２ｂでは、積層基板１４０の導電端子１４３ａが、Ｐ端子１１３ｂに電気的に接続された配線端子１１８に接合する。収納部１１２ｃでは、積層基板１４０の導電端子１４３ａが、Ｐ端子１１３ｃに電気的に接続された配線端子１１８に接合する。 [Step S23] The laminated substrate 140 prepared in step S21b is housed in the case 110 formed in step S22.
Specifically, the laminated substrate 140 described with reference to FIG. 3 is installed on a copper plate or a cooler. The case 110 is adhered so that the laminated substrate 140 installed on the copper plate or the cooler is housed in the storage portions 112a, 112b, 112c of the case 110 formed in step 22, respectively. At this time, in the storage portion 112a, the conductive terminal 143a of the laminated substrate 140 is joined to the wiring terminal 118 electrically connected to the P terminal 113a. In the storage portion 112b, the conductive terminal 143a of the laminated substrate 140 is joined to the wiring terminal 118 electrically connected to the P terminal 113b. In the storage portion 112c, the conductive terminal 143a of the laminated substrate 140 is joined to the wiring terminal 118 electrically connected to the P terminal 113c.

［ステップＳ２４］ 半導体チップ１４４ａ，１４４ｂ，１４４ｃ及び半導体チップ１４６ａ，１４６ｂ，１４６ｃと、プリント基板１１９ａ，１１９ｂとをワイヤ１４８により接続する。 [Step S24] The semiconductor chips 144a, 144b, 144c, the semiconductor chips 146a, 146b, 146c, and the printed circuit boards 119a, 119b are connected by wires 148.

以下に、このワイヤ１４８による接続について図１６を用いて説明する。
図１６は、第２の実施の形態の半導体装置の絶縁基板が収納されたケースの平面図である。 Hereinafter, the connection by the wire 148 will be described with reference to FIG.
FIG. 16 is a plan view of a case in which the insulating substrate of the semiconductor device of the second embodiment is housed.

図１６に示されるように、半導体チップ１４４ａ，１４４ｂ，１４４ｃのゲート電極とプリント基板１１９ａとがワイヤ１４８で接続され、半導体チップ１４６ａ，１４６ｂ，１４６ｃのゲート電極とプリント基板１１９ｂとがワイヤ１４８で接続される。 As shown in FIG. 16, the gate electrodes of the semiconductor chips 144a, 144b, 144c and the printed circuit board 119a are connected by wires 148, and the gate electrodes of the semiconductor chips 146a, 146b, 146c and the printed circuit boards 119b are connected by wires 148. Will be done.

［ステップＳ２５］ このようにして得られた、積層基板１４０が収納され、半導体チップ１４４ａ，１４４ｂ，１４４ｃ及び半導体チップ１４６ａ，１４６ｂ，１４６ｃとプリント基板１１９ａ，１１９ｂとがワイヤ１４８により接続されたケース１１０の中央部の凹部に、ステップＳ２１ｃで用意したバスバーブロック２１０（図１５）を搭載する。次に、配線端子１１６が導電端子１４３ｂ及びリードフレーム１４５ａに、配線端子１１７がリードフレーム１４５ｂに、それぞれ溶接により接合される。 [Step S25] The case 110 in which the laminated substrate 140 thus obtained is housed, and the semiconductor chips 144a, 144b, 144c, the semiconductor chips 146a, 146b, 146c and the printed circuit boards 119a, 119b are connected by wires 148. The bus bar block 210 (FIG. 15) prepared in step S21c is mounted in the recess in the central portion of the above. Next, the wiring terminal 116 is joined to the conductive terminal 143b and the lead frame 145a, and the wiring terminal 117 is joined to the lead frame 145b by welding.

この際、収納部１１２ａでは、バスバーブロック２１０の配線端子１１６が、積層基板１４０の導電端子１４３ｂとリードフレーム１４５ａとに電気的に接続されると共に、Ｕ端子１１５ａに電気的に接続される。さらに、バスバーブロック２１０の配線端子１１７が、積層基板１４０のリードフレーム１４５ｂに電気的に接続される。 At this time, in the storage portion 112a, the wiring terminal 116 of the bus bar block 210 is electrically connected to the conductive terminal 143b of the laminated substrate 140 and the lead frame 145a, and is also electrically connected to the U terminal 115a. Further, the wiring terminal 117 of the bus bar block 210 is electrically connected to the lead frame 145b of the laminated substrate 140.

また、収納部１１２ｂでは、バスバーブロック２１０の配線端子１１６が、積層基板１４０の導電端子１４３ｂとリードフレーム１４５ａとに電気的に接続されると共に、Ｖ端子１１５ｂに電気的に接続される。さらに、バスバーブロック２１０の配線端子１１７が、積層基板１４０のリードフレーム１４５ｂに電気的に接続される。 Further, in the storage portion 112b, the wiring terminal 116 of the bus bar block 210 is electrically connected to the conductive terminal 143b of the laminated substrate 140 and the lead frame 145a, and is also electrically connected to the V terminal 115b. Further, the wiring terminal 117 of the bus bar block 210 is electrically connected to the lead frame 145b of the laminated substrate 140.

また、収納部１１２ｃでは、バスバーブロック２１０の配線端子１１６が、積層基板１４０の導電端子１４３ｂとリードフレーム１４５ａとに電気的に接続されると共に、Ｗ端子１１５ｃに電気的に接続される。さらに、バスバーブロック２１０の配線端子１１７が、積層基板１４０のリードフレーム１４５ｂに電気的に接続される。 Further, in the storage portion 112c, the wiring terminal 116 of the bus bar block 210 is electrically connected to the conductive terminal 143b of the laminated substrate 140 and the lead frame 145a, and is also electrically connected to the W terminal 115c. Further, the wiring terminal 117 of the bus bar block 210 is electrically connected to the lead frame 145b of the laminated substrate 140.

このようにして、図１３に示した半導体装置２００の構造が得られる。
［ステップＳ２６］ ケース１１０の凹部内の積層基板１４０、プリント基板１１９ａ，１１９ｂ、ワイヤ１４８、バスバーブロック２１０等を封止樹脂で封止して、硬化する。これにより半導体装置２００が完成する。 In this way, the structure of the semiconductor device 200 shown in FIG. 13 is obtained.
[Step S26] The laminated substrate 140, the printed circuit boards 119a, 119b, the wire 148, the bus bar block 210, and the like in the recess of the case 110 are sealed with a sealing resin and cured. This completes the semiconductor device 200.

このように、半導体装置２００では、ケース１１０の積層基板１４０を収納する収納部１１２ａ，１１２ｂ，１１２ｃの周縁部にプリント基板１１９ａ，１１９ｂを設けた。プリント基板１１９ａ，１１９ｂに制御信号を出力する制御端子１２１，１３１を保持する端子ブロック１２０，１３０をプリント基板１１９ａ，１１９ｂに設け、半導体チップ１４４ａ，１４４ｂ，１４４ｃ及び半導体チップ１４６ａ，１４６ｂ，１４６ｃのゲート電極と、プリント基板１１９ａ，１１９ｂとをワイヤ１４８により電気的に接続するようにした。 As described above, in the semiconductor device 200, the printed circuit boards 119a and 119b are provided on the peripheral edges of the storage portions 112a, 112b and 112c for accommodating the laminated substrate 140 of the case 110. Terminal blocks 120, 130 for holding control terminals 121, 131 that output control signals to the printed circuit boards 119a, 119b are provided on the printed circuit boards 119a, 119b, and gates for the semiconductor chips 144a, 144b, 144c and the semiconductor chips 146a, 146b, 146c. The electrodes and the printed circuit boards 119a and 119b are electrically connected by wires 148.

これにより、半導体装置２００の制御信号系の配線が簡素化される。このため、配線の引き回し、取りまとめの調整が容易となり、組み立て性が改善され、配線工数の増加が抑制される。また、複雑な引き回しがなくなり、誤配線の発生が抑制され、回路パターン、電極パッド等の部品を削減することができることから、半導体装置２００の小型化にも寄与する。さらには、半導体装置２００の制御信号系の配線が簡素化並びに整合化されることから、スイッチング時に発生する磁場等が製品特性に与える影響が改善されて、誤作動の発生が抑制されるようになる。 This simplifies the wiring of the control signal system of the semiconductor device 200. Therefore, it becomes easy to route the wiring and adjust the arrangement, the assembling property is improved, and the increase in the wiring man-hours is suppressed. In addition, complicated routing is eliminated, the occurrence of erroneous wiring is suppressed, and parts such as circuit patterns and electrode pads can be reduced, which contributes to miniaturization of the semiconductor device 200. Furthermore, since the wiring of the control signal system of the semiconductor device 200 is simplified and matched, the influence of the magnetic field generated at the time of switching on the product characteristics is improved, and the occurrence of malfunction is suppressed. Become.

また、半導体装置２００は、半導体装置２００の中央部の凹部に、配線端子１１６，１１７が設けられたバスバーブロック２１０を搭載するだけで、収納部１１２ａ，１１２ｂ，１１２ｃにおいて、配線端子１１６，１１７を取り付けることができる。このため、配線端子１６０，１７０の組み立て性が向上し、配線端子１６０，１７０の組み立て工数を減少させることができる。また、半導体装置２００は、このようなバスバーブロック２１０を含むために、剛性率が向上し、外部からの衝撃等に起因した曲げ、ねじりに対して生じる変形が小さくなる。このため、半導体装置２００の内部の半導体チップ１４４ａ，１４４ｂ，１４４ｃ及び半導体チップ１４６ａ，１４６ｂ，１４６ｃに対する衝撃、損傷等を防止することができるようになる。 Further, the semiconductor device 200 simply mounts the bus bar block 210 provided with the wiring terminals 116, 117 in the recess in the central portion of the semiconductor device 200, and the wiring terminals 116, 117 are provided in the storage portions 112a, 112b, 112c. Can be attached. Therefore, the assembling property of the wiring terminals 160 and 170 is improved, and the man-hours for assembling the wiring terminals 160 and 170 can be reduced. Further, since the semiconductor device 200 includes such a bus bar block 210, the rigidity is improved, and the deformation caused by bending and twisting due to an external impact or the like is reduced. Therefore, it is possible to prevent impact, damage, and the like on the semiconductor chips 144a, 144b, 144c and the semiconductor chips 146a, 146b, 146c inside the semiconductor device 200.

１００ 半導体装置
１１０ ケース
１１１ａ，１１１ｂ 樹脂梁
１１２ａ，１１２ｂ，１１２ｃ 収納部
１１３ａ，１１３ｂ，１１３ｃ Ｐ端子
１１４ａ，１１４ｂ，１１４ｃ Ｎ端子
１１５ａ Ｕ端子
１１５ｂ Ｖ端子
１１５ｃ Ｗ端子
１１６，１１７，１１８ 配線端子
１１９ａ，１１９ｂ プリント基板
１２０，１３０ 端子ブロック
１２１，１３１ 制御端子
１２２，１３２ 隙間
１２３，１３３ 段差部
１４０ 積層基板
１４１ 絶縁基板
１４２ａ，１４２ｂ 回路板
１４３ａ，１４３ｂ 導電端子
１４４ａ，１４４ｂ，１４４ｃ，１４６ａ，１４６ｂ，１４６ｃ 半導体チップ（半導体素子）
１４５ａ，１４５ｂ リードフレーム
１４８ ワイヤ 100 Semiconductor device 110 Case 111a, 111b Resin beam 112a, 112b, 112c Storage part 113a, 113b, 113c P terminal 114a, 114b, 114c N terminal 115a U terminal 115b V terminal 115c W terminal 116, 117, 118 Wiring terminal 119a, 119b Printed circuit board 120, 130 Terminal block 121, 131 Control terminal 122, 132 Gap 123, 133 Stepped part 140 Laminated circuit board 141 Insulated board 142a, 142b Circuit board 143a, 143b Conductive terminal 144a, 144b, 144c, 146a, 146b, 146c Semiconductor chip (Semiconductor element)
145a, 145b lead frame 148 wire

Claims (12)

絶縁基板と前記絶縁基板のおもて面に配置された回路板とを有する積層基板と、
前記回路板に配置された半導体チップと、
前記積層基板及び前記半導体チップを収納する収納領域を備えるケースと、
両端部及び胴体部を有する外部接続端子と、
第１主面及び前記第１主面に対向する第２主面を備え、前記収納領域の周縁に配置され、前記半導体チップの制御電極と接続部材により電気的に接続され、前記外部接続端子の下端部と接続され、かつ、前記ケースに固着したプリント基板と、
を有する半導体装置。 A laminated substrate having an insulating substrate and a circuit board arranged on the front surface of the insulating substrate, and
The semiconductor chip arranged on the circuit board and
A case provided with a storage area for accommodating the laminated substrate and the semiconductor chip, and
External connection terminals with both ends and body,
A first main surface and a second main surface facing the first main surface are provided, are arranged on the peripheral edge of the storage area, and are electrically connected to the control electrode of the semiconductor chip by a connecting member, and are of the external connection terminal. A printed circuit board that is connected to the lower end and fixed to the case,
Semiconductor device with. 前記プリント基板の端部が前記ケースから前記収納領域の内側へ張り出している、
請求項１に記載の半導体装置。 The end of the printed circuit board projects from the case to the inside of the storage area.
The semiconductor device according to claim 1. 前記プリント基板が配線層と前記配線層に電気的に接続される電極とを有し、
前記電極が、前記プリント基板において、前記ケースから前記収納領域の内側へ張り出した前記端部に沿って配置されている、
請求項２に記載の半導体装置。 The printed circuit board has a wiring layer and electrodes that are electrically connected to the wiring layer.
The electrodes are arranged on the printed circuit board along the end projecting from the case to the inside of the storage area.
The semiconductor device according to claim 2. 前記プリント基板が前記第１主面から前記第２主面へ貫通する複数の貫通孔を備え、前記貫通孔に前記ケースの樹脂が入り込んでいる、
請求項１乃至３のいずれかに記載の半導体装置。 The printed circuit board has a plurality of through holes penetrating from the first main surface to the second main surface, and the resin of the case has entered the through holes.
The semiconductor device according to any one of claims 1 to 3. 前記外部接続端子の前記下端部が前記プリント基板のスルーホールに圧入されている、
請求項１乃至４のいずれかに記載の半導体装置。 The lower end of the external connection terminal is press-fitted into the through hole of the printed circuit board.
The semiconductor device according to any one of claims 1 to 4. 前記外部接続端子において、前記両端部が前記胴体部よりも厚く構成されている、
請求項５に記載の半導体装置。 In the external connection terminal, both ends thereof are configured to be thicker than the body portion.
The semiconductor device according to claim 5. 前記プリント基板は前記ケースに一体成形により配置されている、
請求項１乃至６のいずれかに記載の半導体装置。 The printed circuit board is integrally molded with the case.
The semiconductor device according to any one of claims 1 to 6. 前記半導体装置は前記半導体チップを複数備え、前記半導体チップは、前記積層基板の前記回路板上に、前記プリント基板に沿って配置され、さらに、前記半導体チップの制御電極のそれぞれが、前記プリント基板に沿って配置されて前記プリント基板と電気的に接続されている、
請求項１に記載の半導体装置。 The semiconductor device includes a plurality of the semiconductor chips, the semiconductor chips are arranged on the circuit board of the laminated circuit board along the printed circuit board, and each of the control electrodes of the semiconductor chip is the printed circuit board. Is arranged along and electrically connected to the printed circuit board.
The semiconductor device according to claim 1. 前記半導体チップがそれぞれ主電極を備え、前記主電極と接続され、前記プリント基板に沿って配置された配線端子を備える、
請求項８に記載の半導体装置。 Each of the semiconductor chips has a main electrode, is connected to the main electrode, and has a wiring terminal arranged along the printed circuit board.
The semiconductor device according to claim 8. 両端部及び胴体部を有する外部接続端子と、
第１主面及び前記第１主面に対向する第２主面を備えるプリント基板と、を準備し、
前記外部接続端子の下端部を前記プリント基板のスルーホールに圧入し、前記プリント基板の端部を金型で挟みながら、前記プリント基板を樹脂を用いて一体成形してケースを形成する、
半導体装置の製造方法。 External connection terminals with both ends and body,
A printed circuit board having a first main surface and a second main surface facing the first main surface is prepared.
The lower end of the external connection terminal is press-fitted into the through hole of the printed circuit board, and the printed circuit board is integrally molded with a resin while sandwiching the end of the printed circuit board with a mold to form a case.
Manufacturing method of semiconductor devices. さらに、絶縁基板と前記絶縁基板のおもて面に形成された回路板とを有する積層基板と、
半導体チップと、を準備し、
前記ケースの収納領域に前記積層基板を収納し、
前記回路板に前記半導体チップを配置し、
前記半導体チップの制御電極と前記プリント基板とを導電性の接続部材により接続する、
請求項１０に記載の半導体装置の製造方法。 Further, a laminated substrate having an insulating substrate and a circuit board formed on the front surface of the insulating substrate, and
Prepare the semiconductor chip and
The laminated substrate is stored in the storage area of the case, and the laminated substrate is stored.
The semiconductor chip is placed on the circuit board,
The control electrode of the semiconductor chip and the printed circuit board are connected by a conductive connecting member.
The method for manufacturing a semiconductor device according to claim 10. 前記金型で挟まれた前記プリント基板の前記端部は、前記ケースの前記収納領域の内側へ張り出している、
請求項１１に記載の半導体装置の製造方法。 The end portion of the printed circuit board sandwiched between the molds projects inward of the storage area of the case.
The method for manufacturing a semiconductor device according to claim 11.
JP2019028757A 2019-02-20 2019-02-20 Semiconductor devices and methods for manufacturing semiconductor devices Active JP6841291B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019028757A JP6841291B2 (en) 2019-02-20 2019-02-20 Semiconductor devices and methods for manufacturing semiconductor devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019028757A JP6841291B2 (en) 2019-02-20 2019-02-20 Semiconductor devices and methods for manufacturing semiconductor devices

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2015132789A Division JP6485257B2 (en) 2015-07-01 2015-07-01 Semiconductor device and manufacturing method of semiconductor device

Publications (2)

Publication Number Publication Date
JP2019071502A JP2019071502A (en) 2019-05-09
JP6841291B2 true JP6841291B2 (en) 2021-03-10

Family

ID=66441304

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019028757A Active JP6841291B2 (en) 2019-02-20 2019-02-20 Semiconductor devices and methods for manufacturing semiconductor devices

Country Status (1)

Country Link
JP (1) JP6841291B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113097159A (en) * 2021-03-22 2021-07-09 西安交通大学 Silicon carbide MOSFET chip bidirectional switching power module and preparation method thereof
JP2022160270A (en) 2021-04-06 2022-10-19 三菱重工業株式会社 Power module and manufacturing method thereof

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3610749B2 (en) * 1997-12-04 2005-01-19 富士電機デバイステクノロジー株式会社 Semiconductor device package, manufacturing method thereof, and semiconductor device using the same
JPH11260998A (en) * 1998-03-13 1999-09-24 Nippon Inter Electronics Corp Hybrid semiconductor device
JP3519300B2 (en) * 1999-01-11 2004-04-12 富士電機デバイステクノロジー株式会社 Power module package structure
JP4543542B2 (en) * 2000-11-27 2010-09-15 富士電機システムズ株式会社 Semiconductor device
JP4566678B2 (en) * 2004-10-04 2010-10-20 日立オートモティブシステムズ株式会社 Power module
JP5136513B2 (en) * 2009-05-15 2013-02-06 トヨタ自動車株式会社 Semiconductor device
JP5665729B2 (en) * 2011-12-27 2015-02-04 三菱電機株式会社 Power semiconductor device
JP6485257B2 (en) * 2015-07-01 2019-03-20 富士電機株式会社 Semiconductor device and manufacturing method of semiconductor device

Also Published As

Publication number Publication date
JP2019071502A (en) 2019-05-09

Similar Documents

Publication Publication Date Title
JP6485257B2 (en) Semiconductor device and manufacturing method of semiconductor device
JP6488940B2 (en) Semiconductor device
US7872337B2 (en) Semiconductor device having a flexible board for connection to a semiconductor chip mounted on an insulating substrate
US9379083B2 (en) Semiconductor device and method for manufacturing semiconductor device
JP3910383B2 (en) Power module and inverter
JP6979864B2 (en) Power semiconductor devices and their manufacturing methods
JP3847676B2 (en) Power semiconductor device
US20160035646A1 (en) Semiconductor device, method for assembling semiconductor device, semiconductor device component, and unit module
JP5017332B2 (en) Inverter
JP6929813B2 (en) Power semiconductor device
JP6841291B2 (en) Semiconductor devices and methods for manufacturing semiconductor devices
JP4403166B2 (en) Power module and power converter
JP2013085470A (en) Inverter
JP5188602B2 (en) Inverter
CN111354709B (en) Semiconductor device and method for manufacturing the same
US11521925B2 (en) Semiconductor module
WO2022004332A1 (en) Circuit structure
CN115191155A (en) Circuit structure
JP2022143167A (en) Semiconductor device
US7750448B2 (en) Semiconductor package and method for manufacturing the same
JP7452146B2 (en) circuit construct
JP5202685B2 (en) Inverter
JP2023112739A (en) Semiconductor device and manufacturing method of semiconductor device
JP2022143169A (en) Semiconductor device
JP2022143168A (en) Semiconductor device

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190314

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190314

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20191209

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20191212

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20191212

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200204

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200403

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20200929

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201211

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20201211

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20201218

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20201222

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210119

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210201

R150 Certificate of patent or registration of utility model

Ref document number: 6841291

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250