JP4542731B2

JP4542731B2 - スルーレート制御手段を有するレベルコンバータ

Info

Publication number: JP4542731B2
Application number: JP2001500434A
Authority: JP
Inventors: アンネ、ジェイ．アネマ
Original assignee: Koninklijke Philips NV; Koninklijke Philips Electronics NV
Current assignee: Koninklijke Philips NV
Priority date: 1999-05-28
Filing date: 2000-05-19
Publication date: 2010-09-15
Anticipated expiration: 2020-05-19
Also published as: DE60032210T2; WO2000074239A1; KR20010072057A; EP1101286A1; EP1101286B1; US6380761B1; JP2003501855A; DE60032210D1

Description

【０００１】
【発明の属する技術分野】
本発明は、第１の電圧範囲の第１のデジタル信号を、第２の電圧範囲の第２のデジタル信号に変換するための、レベルコンバータに関する。
【０００２】
このレベルコンバータは、
前記第１のデジタル信号を受信するための入力と、前記第２のデジタル信号を供給するための出力とを有する、増幅器と、
前記第２のデジタル信号のスルーレートを制御するための直列配置部であって、少なくとも、第１のキャパシタと第２のキャパシタとを有し、前記増幅器の前記出力と前記入力との間を接続する、直列配置部と、
少なくとも前記第１及び第２のキャパシタを横切る電圧を制御するための電圧制御手段と、を備えている。
【０００３】
【従来の技術】
そのようなレベルコンバータは、図１に示すような技術の一般的な状態から、既知である。ここでは、「信号のレベル」という言葉が用いられていると、述べなければならない。「レベル」という言葉は、信号の可能な最大電圧値から、信号の可能な最小電圧値を、差し引いたものとして、解釈しなければならない。（可能な最小電圧レベルは、通常、ゼロボルトに近接している）。既知のレベルコンバータは、第１のデジタル信号Ｕ_１を受信するゲートと、基準電源端子ＧＮＤに接続するソースと、第２のデジタル信号Ｕ_２を送出する出力端子２に接続するドレインとを有する電界効果トランジスタＴ_０を、備えている。出力端子２は、負荷Ｚ_Ｌを介して、レベルコンバータの供給電圧源ＳＰＬ_ＬＶにより供給された供給電圧へ、接続されている。負荷Ｚ_Ｌは、例えば電流源のような、様々な種類の回路に置き換えてもよい。第１及び第２のキャパシタＣ_１、Ｃ_２の直列配置部は、電界効果トランジスタＴ_０のドレインとゲートの間に接続されている。第１及び第２のキャパシタＣ_１、Ｃ_２は、第１及び第２のシャント抵抗Ｒ_１、Ｒ_２により、それぞれシャントされている。既知のレベルコンバータは、さらに、基準電源端子ＧＮＤに接続する第１の基準電源を有するプレドライブ回路ＰＤＣと、プレドライブ供給電圧源ＳＰＬ_ＰＤＣへ直列抵抗Ｒ_ＰＤＣを介して接続される第２の基準電源と、レベルコンバータの入力端子１に接続する入力と、電界効果トランジスタＴ_０のゲートに接続する出力とを、備えている。
【０００４】
既知のレベルコンバータの動作原理は、次の通りである。入力１は何れかのデジタル回路に接続されており、このデジタル回路は、デジタル信号を供給する。デジタル信号の電圧レベルは、通常、高い電圧レベルに適合していなければならない。このデジタル信号は、プレドライブ回路ＰＤＣによりバッファされ、プレドライブ回路ＰＤＣは、レベルコンバータの第１のデジタル信号Ｕ_１を、送出する。第１のデジタル信号Ｕ_１のレベルは、プレドライブ供給電圧源ＳＰＬ_ＰＤＣにより供給される供給電圧の値により、決定される。負荷Ｚ_Ｌと結合する電界効果トランジスタＴ_０は、第１のデジタル信号Ｕ_１を、第２のデジタル信号Ｕ_２に変換する。第２のデジタル信号Ｕ_２のレベルは、レベルコンバータの供給電圧源ＳＰＬ_ＬＶにより供給される供給電圧の値により、決定される。
【０００５】
多くの既知のレベルコンバータは、集積回路に適用した場合に、他のデジタル回路とにおける電磁障害（electromagnetic interference）及び／又はグランドバウンス（groundbounce）を生じさせるという、欠点を有している。これは、図１に示すような既知のレベルコンバータにおいては、ある程度は解決されていた。実際には、２つの手段が、通常、実施されていた。第１の手段は、プレドライブ回路ＰＤＣの出力が供給することのできる電流を制限するための直列抵抗Ｒ_ＰＤＣの適用である。第２の手段は、電界効果トランジスタＴ_０のドレインとゲートとの間に接続される容量パスの適用である。そうすることによって、第２のデジタル信号信号Ｕ_２のスルーレートが制御され、制限された電流の値と、容量パスにより形成されるキャパシタンスの値との商とにおよそ等しくなる。直列抵抗Ｒ_ＰＤＣの適用は、任意である。なぜなら、電流はプレドライブ回路自体によっても制限されるからである。しかし、直列抵抗Ｒ_ＰＤＣの省略は、制限された電流の値は、一般に、極めて正確には予測することができない。容量パスの最も簡単な実現方法は、電界効果トランジスタＴ_０のドレインとゲートの間に接続される単一のキャパシタであろう。しかし、集積回路に適用された場合、これは、単一のキャパシタを横切る電圧が、許容よりも高いという問題を、もたらすことがある。図１に示すような既知のレベルコンバータは、この問題を、第１及び第２のキャパシタＣ１、Ｃ２の直列配置部により容量パスを形成することにより、解決している。第１及び第２のキャパシタの共通ノードはＤＣフローティングノードでないので、第１及び第２のキャパシタは、第１及び第２のシャント抵抗Ｒ_１、Ｒ_２により、それぞれシャントされる。
【０００６】
【発明が解決しようとする課題】
既知のレベルコンバータの問題は、シャント抵抗Ｒ_１、Ｒ_２がレベルコンバータの静的な電力消費が増大することである。
【０００７】
【課題を解決するための手段】
静的な電力消費の削減を図ったレベルコンバータを提供することが、本発明の１つの目的である。
【０００８】
この目的のため、本発明においては、冒頭で述べたタイプのレベルコンバータが、電圧制御手段は、直列配置部の各内部ノードに、個別バイアス電圧を供給する、少なくとも１つの電圧源を備え、個別バイアス電圧の値、又は、複数の個別バイアス電圧の値は、第１及び第２のデジタル信号の値に、依存している、ことを特徴とする。
【０００９】
本発明は、図１に示す既知のレベルコンバータにおいて、第１及び第２の抵抗が互いに電界効果トランジスタＴ_０のドレインとゲートとの間のＤＣパスを形成することにより、静的な電力消費を増大させるという見識に基づいている。原理的には、これは必要なものではない。１又は複数の内部ノード（図１においては、１つだけの内部ノードＮ_１）だけが、バイアスされていなければならない。なぜなら、さもなければ、これ／これらの内部ノードが、ＤＣフローティングノードとなるからである。明確化のために、第２のデジタル信号Ｕ_２のスルーレートを制御する直列配置部の外部ノードは、この直列配置部の内部ノードと解釈されないであろうと、明言する。
【００１０】
第１及び第２のデジタル信号の状態が変化した場合、内部ノードの電圧も同様に変化しなければならない。既知のレベルコンバータにおいては、これは、第１及び第２の抵抗の直列配置部が電圧ディバイダーを構成することによって、自動的に生じる。本発明に係るレベルコンバータは、そのような電圧ディバイダーを備えていないため、内部ノードの電圧は、異なるやり方で適合させなければならない。この理由により、内部ノードにバイアス電圧を供給する、又は、各内部ノードに個別バイアス電圧を供給する、少なくとも１つの電圧源は、第１及び第２のデジタル信号の値に依存するように形成されていなければならない。
【００１１】
本発明の１つの実施形態においては、バイアス抵抗が、少なくとも１つの電圧源の少なくとも１つが直列的に配置されていることを、特徴としても良い。上述した少なくとも１つの電圧源の依存性が最適化されていない場合（これは、実際には、かなりあり得るケースである）、レベルコンバータの動的な電力消費は増大するであろう。この動的な電力消費の増大は、第２のデジタル信号のスルーレートを制御する直列配置部の各内部ノードへのバイアス抵抗の適用により、減少する。しかし、バイアス抵抗の値は、任意の大きさに設定できない。なぜなら、バイアス抵抗の値が大きすぎると、内部ノードの電圧の制御が不正確になりすぎるからである。バイアス抵抗を物理的に実現することは、必ずしも必要ではない。なぜなら、内部ノードへ１又は複数のバイアス電圧を供給する１又は複数の電圧源の内部抵抗も同様に、バイアス抵抗として用いてもよい。
【００１２】
本発明のさらなる実施形態においては、スイッチング手段が、少なくとも１つの電圧源に、直列的に配置されている、ことを特徴としてもよい。そうすることにより、各内部ノードのクラスＣバイアスのタイプが、このスイッチの適切な機能により、達成することができる。すなわち、接続している対応する内部ノードがある電圧範囲にある限り、各スイッチが開いている（非導通状態）。この結果、対応する内部ノードの電圧が前記電圧範囲内にある限り、充電又は放電が発生しない。電圧源により送出される（個々の）バイアス電圧がそれほど正確でない場合でも、これは、レベルコンバータの動的な電力消費が低減されるという効果がある。
【００１３】
本発明のさらなる実施形態においては、スイッチング手段がダイオードで形成されるということを、特徴としても良い。これにより、極めて簡単に、上述したスイッチの実現を達成できる。
【００１４】
本発明のさらなる有利な実施形態は、請求項５及び６に特定されている。
【００１５】
【発明の実施の形態】
本発明は、添付した図面を参照してより詳細に記述されるであろう。
【００１６】
図２は、本発明に係るレベルコンバータの第１実施形態の回路図である。レベルコンバータは、電界効果トランジスタＴ_０を備えている。電界効果トランジスタＴ_０は、第１のデジタル信号Ｕ_１を受信するゲートと、供給基準端子ＧＮＤに接続するソースと、第２のデジタル信号Ｕ_２を送出するレベルコンバータの出力端子２に接続するドレインとを、有している。出力端子２は、負荷Ｚ_Ｌを介して、レベルコンバータの供給電圧源ＳＰＬ_ＬＶにより供給される供給電圧に、接続されている。負荷Ｚ_Ｌは、例えば電流源のような、様々な種類の回路に置き換えてもよい。第１及び第２のキャパシタＣ_１、Ｃ_２の直列的な配置は、電界効果トランジスタＴ_０のドレインとゲートとの間に接続されている。レベルコンバータは、さらに、プレドライブ回路ＰＤＣを備えている。このプレドライブ回路ＰＤＣは、電源基準端子ＧＮＤに接続された第１供給基準と、直列抵抗ＲＰＤＣを介してプレドライブ供給電圧源ＳＰＬ_ＰＤＣに接続された第２供給基準と、レベルコンバータの入力端子１に接続された入力と、電界効果トランジスタＴ_０のゲートに接続された出力とを、有している。レベルコンバータは、さらに電圧源Ｖ_ｌｓ１を備えている。これは、出力端子２と、バイアス抵抗ＲＢを介して、第１及び第２のキャパシタＣ_１、Ｃ_２の直列的な配置の内部ノードＮ_１との間に、接続されている。
【００１７】
レベルコンバータの動作原理は、次の通りである。入力１は何らかのデジタル回路に接続されており、デジタル信号Ｖ_１を供給する。このデジタル信号の電圧レベルを、通常、より高い電圧レベルに変更しなければならない。このデジタル信号Ｖ_１は、プレドライブ回路ＰＤＣでバッファされ、このプレドライブ回路ＰＤＣがレベルコンバータの第１のデジタル信号Ｕ_１を送出する。第１のデジタル信号Ｕ_１のレベルは、プレドライブ供給電圧源ＳＰＬ_ＰＤＣにより供給された供給電圧の値により、決定される。負荷ＺＬに結合した電界効果トランジスタＴ_０は、第１のデジタル信号Ｕ_１を、第２のデジタル信号Ｕ_２に、変換する。第２のデジタル信号Ｕ_２のレベルは、レベルコンバータの供給電圧源ＳＰＬ_ＬＶにより供給される供給電圧の値により、決定される。直列抵抗Ｒ_ＰＤＣは、プレドライブ回路ＰＤＣの出力により供給することのできる電流を制限する。第２のデジタル信号Ｕ_２のスルーレートは、制限された電流の値と、第１及び第２のキャパシタＣ_１、Ｃ_２の直列的な配置により形成されたキャパシタンスの値との、商におよそ等しい。
【００１８】
図２におけるレベルコンバータの動作は、図５に示す信号図Ｉ〜VIIとともに、さらに説明される。一例として、第１のキャパシタＣ_１のキャパシタンスは、第２のキャパシタＣ_２のキャパシタンスと、等しいと仮定する。さらに一例として、第１のデジタル信号Ｕ_１のレベルが２．５ボルトであり、第２のデジタル信号Ｕ_２のレベルが５．０ボルトであると、仮定する。この状態において、バイアス電圧Ｖ_ｌｓ１の最適な依存状態は、図II、III、VIIに示されている。図２における回路の動作をよりよく説明するために、１つにはまず、次のような理論上の状態を考えなければならない。内部ノードＮ_１はＤＣフローティングであり、第１及び第２のキャパシタＣ_１、Ｃ_２は理想的なキャパシタであって、チャージがされておらず、Ｖ_１が０ボルトであり、Ｕ_１が０ボルトであり、Ｕ_２が５．０ボルトである。時刻ｔ１で、Ｖ_１が０ボルトから２．５ボルトに変化する。その結果、Ｕ_１が０ボルトから２．５Ｖに変化し、Ｕ_２が５．０ボルトから０ボルトに変化する。第１のキャパシタＣ_１を横切る電圧Ｕ_Ｃ１と、第２のキャパシタＣ２を横切る電圧Ｕ_Ｃ２と、内部ノードＮ_１の電圧Ｕ_Ｎ１とは、信号Ｕ_１とＵ_２から直接決定され（キルヒホッフの法則）、図IV、Ｖ及びVIに示されている。ここで、実際の状態が、第１及び第２のキャパシタＣ_１及びＣ_２が理想的なキャパシタでなく、且つ、寄生ＤＣリークパスが生じてしまうと考えると、電圧Ｕ_Ｃ１、Ｕ_Ｃ２及びＵ_Ｎ１は、図IV、Ｖ及びVIに示されているように、理想的な状態から逸脱することは、明らかである。この問題を回避するため、内部ノードＮ_１が、バイアス抵抗ＲＢと電圧源Ｖ_ｌｓ１との直列配置部により、ＤＣ−バイアスされる。そうすることにより、レベルコンバータの静的な電力消費が、ほとんど増加しなくなる。なぜなら、第１及び第２のキャパシタの寄生ＤＣリークパスは、実質上無限であり、それゆえ、電界効果トランジスタＴ_０のドレインとゲートの間の重要なＤＣパスは存在しないからである。しかし、動的な電力消費の重大な増加を回避するために、図VIIに示すように電圧Ｖ_ｌｓ１は、図IVに示すように理想的な電圧Ｕ_Ｃ１に、およそ等しくなければならない。なぜなら、バイアス抵抗ＲＢを通る（動的な）電流は、無視できるからである。この理由により、バイアス電圧Ｖ_ｌｓ１の精度は、比較的高くなければならない。
【００１９】
図３は、本発明に係るレベルコンバータの第２実施形態の回路図を示す。図２と比較した図３の実施形態の差異は、バイアス抵抗ＲＢが第１のダイオードＤ_１により置き換えられていることである。もう１つの差異は、第２の電圧源Ｖ_ｌｓ２と第２のダイオードＤ_２の直列的な配置が、第１の電圧源Ｖ_ｌｓ１（これまでは電圧源Ｖ_ｌｓ１として示された）と第１のダイオードＤ_１との直列的な配置と、並列に配置されていることである。さらにもう１つの差異は、第１のバイアス電圧Ｖ_ｌｓ１が、もはや依存性のある信号ではなく、一定のＤＣ値を有することである。第２のバイアス電圧Ｖ_ｌｓ２も依存性のある信号ではなく、通常、第１のバイアス電圧Ｖ_ｌｓ１の一定のＤＣ値と異なる一定のＤＣ値を有している。第１及び第２のダイオードＤ_１及びＤ_２は、実際は、スイッチであり、内部ノードＮ_１に第１の電圧源Ｖ_ｌｓ１を結合するか、内部ノードＮ_１に第２の電圧源Ｖ_ｌｓ２を結合するかを、自動的に選択する。そうすることにより、単一の、しかし、信号依存電圧源Ｖ_ｌｓ１（図５の図VII参照）の機能が、第１の電圧源Ｖ_ｌｓ１と、第２の電圧源Ｖ_ｌｓ２と、第１のダイオードＤ_１と、第２のダイオードＤ_２とにより、より簡単に実現される。第１及び第２のダイオードＤ_１及びＤ_２のさらなる適用により、内部ノードＮ_１の望ましい電圧近傍のある電圧範囲が、生成される。この結果、内部ノードＮ_１の電圧が前記電圧範囲にある限り、第１及び第２のキャパシタの充電や放電が発生しない。これは、第１及び第２の電圧源Ｖ_ｌｓ１及びＶ_ｌｓ２によりそれぞれ送出される別々のバイアス電圧Ｖ_ｌｓ１及びＶ_ｌｓ２がそれほど精度の高いものでなくとも、レベルコンバータの動的な電力消費を削減するという効果を有する。１つの例において、第１及び第２のキャパシタＣ_１及びＣ_２のキャパシタンスが等しいと仮定し、さらに、第１のデジタル信号Ｕ_１のレベルは２．５ボルトであり、第２のデジタル信号Ｕ_２のレベルは２．５ボルトであり、第１及び第２のダイオードのしきい値電圧が０．５ボルトと仮定すると、Ｖ_ｌｓ１及びＶ_ｌｓ２として適切な一定のＤＣ値は、それぞれ、＋１．７５ボルトと、−１．０ボルトである。
【００２０】
図４は、本発明に係るレベルコンバータの第３実施形態の回路図を示す。
【００２１】
第２実施形態と比較した差異は、第２のデジタル信号Ｕ_２のスルーレートを制御する直列配置部が、第１キャパシタＣ_１と、第２キャパシタＣ_２と、第３キャパシタＣ_３とを、備えていることである。この結果、前記直列配置部は、第１の内部ノードＮ_１と第２の内部ノードＮ_２の、２つの内部ノードを備えることになる。
【００２２】
電圧制御手段は、第１乃至第７のＮ型電界効果トランジスタＴ_１〜Ｔ_７と、第８乃至第１１のＰ型電界効果トランジスタＴ_８〜Ｔ_１１とを、備えている。第１の電界効果トランジスタＴ_１は、第１のキャパシタＣ_１と第２のキャパシタＣ_２の共通ノードＮ１に接続するソースと、トランジスタＴ_０のドレインＤに接続するドレインと、ゲートとを、備えている。第２の電界効果トランジスタＴ_２は、第１の電界効果トランジスタＴ_１のゲートに接続するソースと、第１の電界効果トランジスタＴ_１のソースに共に接続されるドレイン及びゲートとを、備えている。第３の電界効果トランジスタＴ_３は、ソースと、トランジスタＴ_０のドレインＤに接続されるドレインと、ゲートとを、備えている。第４の電界効果トランジスタＴ_４は、第１の電界効果トランジスタＴ_１のゲートに接続されるソースと、第３の電界効果トランジスタＴ_３のソースに接続されるドレインと、ゲートとを、備えている。第５の電界効果トランジスタＴ_５は、第２のキャパシタＣ_２と第３のキャパシタＣ_３との共通ノードＮ_２に接続されるソースと、第１の電界効果トランジスタＴ_１のソースに接続されるドレインと、ゲートとを、備えている。第６の電界効果トランジスタＴ_６は、バイアス電圧Ｖ_ＢＩＡＳが入力されるバイアス基準端子ＢＩＡＳに接続されるソースと、第５の電界効果トランジスタＴ_５のソースに共に接続されるドレイン及びゲートとを、備えている。第７の電界効果トランジスタＴ_７は、第５の電界効果トランジスタＴ_５のゲートに接続するソースと、第４の電界効果トランジスタＴ_４のソースに接続するドレインと、バイアス基準端子ＢＩＡＳに接続されるゲートとを、備えている。第８の電界効果トランジスタＴ_８は、第３の電界効果トランジスタＴ_３のゲートに接続されるソースと、トランジスタＴ_０のドレインに接続されるドレインと、ゲートとを、備えている。第９の電界効果トランジスタＴ_９は、第３の電界効果トランジスタＴ_３のゲートに接続されるソースと、第８の電界効果トランジスタＴ_８のゲートに接続されるドレインと、トランジスタＴ_０のドレインに接続されるゲートとを、備えている。第１０の電界効果トランジスタＴ_１０は、第４の電界効果トランジスタＴ_４のゲートと第８の電界効果トランジスタＴ_８のゲートとに接続されるソースと、第４の電界効果トランジスタＴ_４のドレインに接続されるドレインと、第７の電界効果トランジスタＴ_７のゲートに接続されるゲートとを、備えている。第１１の電界効果トランジスタＴ_１１は、第４の電界効果トランジスタＴ_４のゲートに接続されるソースと、第１０の電界効果トランジスタＴ_１０のゲートに接続されるドレインと、第１０の電界効果トランジスタＴ_１０のドレインに接続されるゲートとを、備えている。
【００２３】
第１及び第５の電界効果トランジスタＴ_１、Ｔ_５はそれぞれ、第２実施形態の第１ダイオードＤ_１と同様の機能を有しており、第２及び第５の電界効果トランジスタＴ_２、Ｔ_６はそれぞれ、第２実施形態の第２のダイオードＤ_２と同様の機能を有している。他の電界効果トランジスタ（Ｔ_０を除く）は、実際は、電圧源Ｖ_ｌｓ１、Ｖ_ｌｓ２などのための装置である。
【図面の簡単な説明】
【図１】図１は、既知のレベルコンバータの回路図である。
【図２】本発明に係るレベルコンバータの第１実施形態の回路図である。
【図３】本発明に係るレベルコンバータの第２実施形態の回路図である。
【図４】本発明に係るレベルコンバータの第３実施形態の回路図である。
【図５】図２の実施形態をさらに説明するための信号図Ｉ〜VIIのセットである。
【符号の説明】
これらの図において、同様の機能又は目的を持つパーツやエレメントは、同じ参照符号が付されている。

Claims

第１の電圧範囲の第１のデジタル信号を、第２の電圧範囲の第２のデジタル信号に変換する、レベルコンバータであって、
前記第１のデジタル信号を受信する入力と、前記第２のデジタル信号を供給する出力とを有する、増幅器と、
前記第２のデジタル信号のスルーレートを制御する直列配置部であって、少なくとも第１のキャパシタと第２のキャパシタとを有し、前記増幅器の前記出力と前記入力との間を接続する、直列配置部と、
前記少なくとも第１及び第２のキャパシタを横切る電圧を制御する、電圧制御手段と、
を備えるとともに、
前記電圧制御手段は、前記直列配置部の各内部ノードに、個別バイアス電圧を供給する、少なくとも１つの電圧源を備え、
前記個別バイアス電圧の値、又は、複数の前記個別バイアス電圧の値は、前記第１及び第２のデジタル信号の値に、依存している、
ことを特徴とするレベルコンバータ。
バイアス抵抗が、前記少なくとも１つの電圧源のうちの少なくとも１つに、直列的に配置されている、ことを特徴とする請求項１に記載のレベルコンバータ。
スイッチング手段が、前記少なくとも１つの電圧源に、直列的に配置されている、ことを特徴とする請求項１又は請求項２に記載のレベルコンバータ。
前記スイッチング手段は、ダイオードにより形成されている、請求項３に記載のレベルコンバータ。
第１の電圧範囲の第１のデジタル信号を、第２の電圧範囲の第２のデジタル信号に変換する、レベルコンバータであって、
制御端子と第１のメイン端子と第２のメイン端子とを有するトランジスタであって、前記制御端子と前記第１のメイン端子とが共に前記第１のデジタル信号を受信する入力を形成し、前記第２のメイン端子と前記第１のメイン端子とが共に前記第２のデジタル信号を供給する出力を形成する、トランジスタと、
前記第２のデジタル信号のスルーレートを制御する直列配置部であって、少なくとも第１のキャパシタと第２のキャパシタとを有し、前記トランジスタの前記第２のメイン端子と前記制御端子との間を接続する、直列配置部と、
前記少なくとも第１及び第２のキャパシタを横切る電圧を制御する、電圧制御手段と、
を備えるとともに、
前記電圧制御手段は、第１の電圧源と、前記第１の電圧源に直列的に配置された第１のダイオードと、第２の電圧源と、前記第２の電圧源に直列的に配置された第２のダイオードとを備え、
前記第１の電圧源と前記第１のダイオードとの直列的な配置は、前記第１のキャパシタと並列的に配置されており、前記第２の電圧源と前記第２のダイオードとの直列的な配置は、前記第１のキャパシタと並列的に配置されている、
ことを特徴とするレベルコンバータ。
第１の電圧範囲の第１のデジタル信号を、第２の電圧範囲の第２のデジタル信号に変換する、レベルコンバータであって、
制御端子と供給基準端子に接続された第１のメイン端子と第２のメイン端子とを有するトランジスタであって、前記制御端子と前記供給基準端子とが共に前記第１のデジタル信号を受信する入力を形成し、前記第２のメイン端子と前記供給基準端子とが共に前記第２のデジタル信号を供給する出力を形成する、トランジスタと、
前記第２のデジタル信号のスルーレートを制御する直列配置部であって、第１のキャパシタと第２のキャパシタと第３のキャパシタを有し、前記トランジスタの前記第２のメイン端子と前記制御端子との間を接続する、直列配置部と、
前記第１、第２及び第３のキャパシタを横切る電圧を制御する、電圧制御手段と、
を備えるとともに、
前記電圧制御手段は、第１の伝導型の第１乃至第７の電界効果トランジスタと、第２の伝導型の第８乃至第１１の電界効果トランジスタとを備え、
前記第１の電界効果トランジスタは、前記第１のキャパシタと前記第２のキャパシタの共通ノードに接続された第１のメイン端子と、前記トランジスタの前記第２のメイン端子に接続された第２のメイン端子と、ゲートとを、備え、
前記第２の電界効果トランジスタは、前記第１の電界効果トランジスタのゲートに接続された第１のメイン端子と、前記第１の電界効果トランジスタの前記第１のメイン端子にともに接続された第２のメイン端子及びゲートと、を備え、
前記第３の電界効果トランジスタは、第１のメイン端子と、前記トランジスタの前記第２のメイン端子に接続された第２のメイン端子と、ゲートとを、備え、
前記第４の電界効果トランジスタは、前記第１の電界効果トランジスタのゲートに接続された第１のメイン端子と、前記第３の電界効果トランジスタの前記第１のメイン端子に接続された第２のメイン端子と、ゲートとを、備え、
前記第５の電界効果トランジスタは、前記第２のキャパシタと前記第３のキャパシタとの共通ノードに接続された第１のメイン端子と、前記第１の電界効果トランジスタの前記第１のメイン端子に接続された第２のメイン端子と、ゲートとを、備え、
前記第６の電界効果トランジスタは、バイアス電圧を受信するバイアス基準端子に接続された第１のメイン端子と、前記第５の電界効果トランジスタの前記第１のメイン端子に共に接続された第２のメイン端子及びゲートとを、備え、
前記第７の電界効果トランジスタは、前記第５の電界効果トランジスタの前記ゲートに接続された第１のメイン端子と、前記第４の電界効果トランジスタの前記第１のメイン端子に接続された第２のメイン端子と、前記バイアス基準端子に接続されたゲートとを、備え、
前記第８の電界効果トランジスタは、前記第３の電界効果トランジスタの前記ゲートに接続された第１のメイン端子と、前記トランジスタの前記第２のメイン端子に接続された第２のメイン端子と、ゲートとを、備え、
前記第９の電界効果トランジスタは、前記第３の電界効果トランジスタのゲートに接続された第１のメイン端子と、前記第８の電界効果トランジスタのゲートに接続された第２のメイン端子と、前記トランジスタの前記第２のメイン端子に接続されたゲートとを、備え、
前記第１０の電界効果トランジスタは、前記第４の電界効果トランジスタの前記ゲート及び前記第８の電界効果トランジスタの前記ゲートに接続された第１のメイン端子と、前記第４の電界効果トランジスタの前記第２のメイン端子に接続された第２のメイン端子と、前記第７の電界効果トランジスタの前記ゲートに接続されたゲートとを、備え
前記第１１の電界効果トランジスタは、前記第４の電界効果トランジスタのゲートに接続された第１のメイン端子と、前記第１０の電界効果トランジスタの前記ゲートに接続された第２のメイン端子と、前記第１０の電界効果トランジスタの前記第２のメイン端子に接続されたゲートとを、備える、
ことを特徴とするレベルコンバータ。