KR20010072057A - 슬루 레이트 제어 수단을 구비한 레벨 컨버터 - Google Patents

슬루 레이트 제어 수단을 구비한 레벨 컨버터 Download PDF

Info

Publication number
KR20010072057A
KR20010072057A KR1020017001061A KR20017001061A KR20010072057A KR 20010072057 A KR20010072057 A KR 20010072057A KR 1020017001061 A KR1020017001061 A KR 1020017001061A KR 20017001061 A KR20017001061 A KR 20017001061A KR 20010072057 A KR20010072057 A KR 20010072057A
Authority
KR
South Korea
Prior art keywords
main terminal
effect transistor
field effect
gate
digital signal
Prior art date
Application number
KR1020017001061A
Other languages
English (en)
Inventor
안네마안느제이
Original Assignee
롤페스 요하네스 게라투스 알베르투스
코닌클리즈케 필립스 일렉트로닉스 엔.브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 롤페스 요하네스 게라투스 알베르투스, 코닌클리즈케 필립스 일렉트로닉스 엔.브이. filed Critical 롤페스 요하네스 게라투스 알베르투스
Publication of KR20010072057A publication Critical patent/KR20010072057A/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00346—Modifications for eliminating interference or parasitic voltages or currents
    • H03K19/00361—Modifications for eliminating interference or parasitic voltages or currents in field effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/165—Modifications for eliminating interference voltages or currents in field-effect transistor switches by feedback from the output circuit to the control circuit
    • H03K17/166—Soft switching

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)

Abstract

제 1 전압 범위를 갖는 제 1 디지탈 신호(U1)를 제 2 전압 범위를 갖는 제 2 디지탈 신호(U2)로 변환하기 위한 레벨 컨버터가 개시되며, 이 레벨 컨버터는, 상기 제 1 디지탈 신호(U1)를 수신하기 위한 입력단과 상기 제 2 디지탈 신호(U2)를 공급하기 위한 출력단을 갖는 증폭기(T0)와, 적어도 제 1 캐패시터(C1)와 제 2 캐패시터(C2)를 포함하며 상기 증폭기(T0)의 출력단과 입력단 사이에 접속되며 상기 제 2 디지탈 신호(U2)의 슬루 레이트를 제어하기 위한 직렬 장치(series arrangement)와, 적어도 상기 제 1 및 제 2 캐패시터(C1,C2) 양단의 전압(VC1,VC2)들을 제어하기 위한 전압 제어 수단을 포함한다. 상기 전압 제어 수단은 별도의 바이어스 전압을 상기 직렬 장치의 각각의 내부 노드(N1,N2)에 공급하기 위한 적어도 하나의 전압원(Vls1,Vls2)을 포함한다. 상기 별도의 바이어스 전압의 값은 상기 제 1 디지탈 신호(U1) 및 상기 제 2 디지탈 신호(U2)의 값에 종속한다.

Description

슬루 레이트 제어 수단을 구비한 레벨 컨버터{A LEVEL CONVERTER PROVIDED WITH SLEW-RATE CONTROLLING MEANS}
그러한 레벨 컨버터는 도 1에 도시된 바와 같이 본 기술 분야의 일반적인 현재 기술로부터 공지된다. "신호 레벨"이라는 용어가 사용될 경우 "레벨"이라는 단어는 신호의 이용가능한 최대 전압값 마이너스 신호의 이용가능한 최소 전압값으로서 해석되어야 하는 것으로 말할 수 있어야 한다(이용가능한 최소 전압 레벨은제로 볼트에 통상 가깝다). 공지된 레벨 컨버터는 제 1 디지탈 신호 U1을 수신하기 위한 게이트와 공급 기준 단자 GND에 접속된 소스와 제 2 디지탈 신호 U2를 전달하기 위한 출력 단자(2)에 접속된 드레인을 갖는 전계 효과 트랜지스터 T0을 포함한다. 출력 단자(2)는 레벨 컨버터의 공급 전압원 SPLLV에 의해 공급되는 공급 전압에 부하 ZL을 통해 접속된다. 부하 ZL은 또한 다양한 종류의 회로, 가령 전류원에 의해 대체될 수도 있다. 제 1 캐패시터 C1및 제 2 캐패시터 C2의 직렬 장치는 전계 효과 트랜지스터 T0의 드레인과 게이트 사이에 접속된다. 제 1 및 제 2 캐패시터 C1,C2는 각각 제 1 및 제 2 션트 저항(shunt resistor) R1,R2에 의해 션트로 접속된다(shunted). 공지된 레벨 컨버터는 또한 공급 기준 단자 GND에 접속된 제 1 공급 기준단, 직렬 저항 RPDC를 통해 사전 구동 공급 전압원 SPLPDC에 접속된 제 2 공급 기준단, 레벨 컨버터의 입력 단자(1)에 접속된 입력단, 전계 효과 트랜지스터 T0의 게이트에 접속된 출력단을 갖는 사전 구동 회로 PDC를 더 포함한다.
공지된 레벨 컨버터의 주요 동작은 다음과 같다. 입력단(1)은 디지탈 신호의 전압 레벨을 통상적으로 보다 더 높은 전압 레벨로 적응시키는 임의의 디지탈 회로에 접속된다. 이 디지탈 신호는 레벨 컨버터의 제 1 디지탈 신호 U1을 전달하는 사전 구동 회로에 의해 버퍼링된다. 제 1 디지탈 신호 U1의 레벨은 사전 구동공급 전압원 SPLPDC에 의해 공급되는 공급 전압값에 의해 결정된다. 전계 효과 트랜지스터 T0은 부하 ZL과 연계하여 제 1 디지탈 신호 U1을 제 2 디지탈 신호 U2로 변환시킨다. 제 2 디지탈 신호 U2의 레벨은 레벨 컨버터의 공급 전압원 SPLLV에 의해 공급되는 공급 전압값에 의해 결정된다.
여러 공지된 레벨 컨버터는 집적 회로에 적용되는 경우 다른 디지탈 회로에 전자기 간섭 및 접지바운스(groundbounce)를 일으킨다고 하는 단점을 갖는다. 이러한 것은 도 1에 도시된 바와 같은 공지된 레벨 컨버터에서와 같은 방식으로 해결된다. 사실상, 두개의 해결책이 통상적으로 구현된다. 제 1 해결책은 사전 구동 회로 PDC의 출력에 의해 공급될 수 있는 전류를 제한하기 위한 직렬 저항 RPDC를 적용하는 것이다. 제 2 해결책은 전계 효과 트랜지스터 T0의 드레인과 게이트 사이에 접속된 용량성 경로를 적용하는 것이다. 그렇게 함으로써, 제 2 디지탈 신호 U2의 슬루 레이트는 제어되며, 상기 제한된 전류값과 상기 용량성 경로에 의해 형성된 캐패시턴스 값의 추정치와 거의 동일하게 된다. 직렬 저항 RPDC를 적용하는 것은 선택적인데, 그 이유는 전류가 또한 사전 구동 회로 자체에 의해 제한되기도 하기 때문이다. 그러나, 직렬 저항 RPDC가 생략되면, 제한된 전류값은 일반적으로 매우 정확하게 예측될 수 없다. 용량성 경로에 대한 가장 간단한 구현예는 전계 효과 트랜지스터 T0의 드레인과 게이트 사이에 접속된 단일 캐패시터일 것이다. 그러나, 집적 회로에 적용될 경우, 이러한 것은 단일 캐패시터 양단의 전압이 허용되는 것보다 더 높아지는 문제를 초래할 수 있다. 도 1에 도시된 바와 같은 공지된 레벨 컨버터에서, 이러한 문제들은 제 1 캐패시터 C1및 제 2 캐패시터 C2의 직렬 장치에 의해 용량성 경로를 형성함으로써 해결된다. 제 1 캐패시터와 제 2 캐패시터의 공통 노드가 DC 플로팅 노드일 수 없기 때문에 제 1 캐패시터 C1및 제 2 캐패시터 C2는 제 1 및 제 2 션트 저항 R1,R2에 의해 제각기 션트로 접속된다.
공지된 레벨 컨버터의 문제는 제 1 및 제 2 션트 저항 R1,R2가 레벨 컨버터의 정적 전력 소비를 증가시킨다는 것이다.
본 발명은 제 1 전압 범위를 갖는 제 1 디지탈 신호를 제 2 전압 범위를 갖는 제 2 디지탈 신호로 변환하기 위한 레벨 컨버터에 관한 것으로, 이 레벨 컨버터는 상기 제 1 디지탈 신호를 수신하기 위한 입력단과 상기 제 2 디지탈 신호를 출력하기 위한 출력단을 갖는 증폭기와, 적어도 제 1 캐패시터와 제 2 캐패시터를 포함하며 상기 증폭기의 출력단과 입력단 사이에 접속되며 상기 제 2 디지탈 신호의 슬루 레이트를 제어하기 위한 직렬 장치(series arrangement)와, 적어도 상기 제 1 및 제 2 캐패시터 양단의 전압들을 제어하기 위한 전압 제어 수단을 포함한다.
본 발명의 목적은 정적 전력 소비를 감소시키는 레벨 컨버터를 제공하는데 있다.
본 발명에 따른 목적 달성을 위해, 전술한 서두에서 정의된 종류의 레벨 컨버터는, 전압 제어 수단이 직렬 장치의 각 내부 노드에 별도의 바이어스 전압을 공급하기 위한 적어도 하나의 전압원을 포함하며, 상기 별도의 바이어스 전압값은 제 1 및 제 2 디지탈 신호값에 의존하는 것을 특징으로 하고 있다.
본 발명은, 도 1에 도시된 바와 같은 공지된 레벨 컨버터에서 정적 전력 소비의 증가가, 제 1 및 제 2 저항이 함께 전계 효과 트랜지스터 T0의 드레인과 게이트 사이에서 DC 경로를 형성한다는 사실로부터 발생된다는 것에 토대를 두고 있다. 원칙상 이러한 것은 불필요하다. 단지 내부 노드만(도 1에서는 오직 하나의 내부 노드 N1이 존재함)이 바이어스되어야 하는데, 그 이유는 만약 그렇게 되지 않을 경우 내부 노드들은 DC 플로팅 노드가 될 것이기 때문이다. 명료하게 하기 위해, 다시 언급하면, 제 2 디지탈 신호 U2의 슬루 레이트를 제어하기 위한 직렬 장치의 외부 노드들은 직렬 장치의 내부 노드로서 해석될 수는 없다는 것이다.
제 1 디지탈 신호와 제 2 디지탈 신호의 상태가 변화할 경우, 내부 노드들 상의 전압들도 또한 변화되어야만 한다. 공지된 레벨 컨버터에서 이러한 것은 제 1 및 제 2 저항의 직렬 장치가 전압 분배기를 형성한다는 사실로부터 자동으로 발생된다. 본 발명에 따른 레벨 컨버터가 상기 전압 분배기를 갖지 않기 때문에, 내부 노드들 상의 전압들은 다른 방식으로 적응되어야만 한다. 이러한 이유로 인해, 내부 노드에 바이어스 전압을 공급하거나 각각의 내부 노드에 별도의 바이어스 전압을 공급하기 위한 적어도 하나의 전압원은 제 1 및 제 2 디지탈 신호의 값들에 의존하도록 제조되어야 한다.
본 발명에 따른 실시예에서, 바이어스 저항은 상기 적어도 하나의 전압원들 중의 적어도 하나의 전압원과 직렬로 배열된다는 특징이 있다. 전술한 적어도 하나의 전압원의 의존성(종속성)이 적절하지 않다면(실제로 거의 항상 적절하지 않음), 레벨 컨버터의 다이나믹 전력 소비는 증가할 것이다. 이러한 다이나믹 전력 소비의 증가는 제 2 디지탈 신호 U2의 슬루 레이트를 제어하기 위한 직렬 장치의 각각의 내부 노드에 바이어스 저항을 적용함으로써 감소된다. 그러나 바이어스 저항의 값은 임의의 높은 값으로 선택될 수 없는데, 그 이유는 너무 높은 바이어스 저항 값은 내부 노드의 전압 제어를 너무 부정확하게 할 것이기 때문이다. 각각의 노드에 바이어스 전압을 공급하기 위한 전압원의 내부 저항이 상기 바이어스 저항으로 그 역할을 충분히 잘 할 수 있기 때문에 바이어스 저항을 항상 실제로 구현할 필요는 없다.
본 발명의 다른 실시예에서, 스위칭 수단은 적어도 하나의 전압원과 직렬로 배열된다는 특징이 있다. 그렇게 하면, 각 노드의 C급 바이어싱은 상기 스위치의 적절한 기능에 의해 달성된다. 즉, 제각기의 스위치는 접속된 대응 내부 노드가 소정의 전압 내에 존재하는 한 개방된다(도통되지 않는다). 그 결과, 대응하는 내부 노드에서의 전압이 상기 전압 범위 내에 존재하는 한 충전이나 방전은 발생하지 않는다. 이러한 것은 전압원에 의해 전달된 (별도의) 바이어스 전압이 매우 정확하지 않는 경우에서라도 레벨 컨버터의 다이나믹 전력 소비가 감소된다고 하는 장점을 갖는다.
본 발명의 또다른 실시예에서, 스위칭 수단은 다이오드로 형성되는 특징이 있다. 이것에 의해 전술한 스위치에 대한 매우 간단한 구현이 가능하다.
본 발명의 또다른 실시예는 청구항 제 5 항 및 제 6 항에서 규정되고 있다.
도면의 간단한 설명
도 1은 공지된 레벨 컨버터의 회로도이며,
도 2는 본 발명에 따른 레벨 컨버터의 실시예 1의 회로도이며,
도 3은 본 발명에 따른 레벨 컨버터의 실시예 2의 회로도이며,
도 4는 본 발명에 따른 레벨 컨버터의 실시예 3의 회로도이며,
도 5는 도 2의 실시예를 보다 상세하게 설명하기 위한 신호 Ⅰ-Ⅶ를 도시한 도면이다.
도 2는 본 발명에 따른 레벨 컨버터의 실시예 1의 회로도이다. 레벨 컨버터는 제 1 디지틸 신호 U1을 수신하기 위한 게이트와 공급 기준 단자 GND에 접속된 소스와 제 2 디지탈 신호 U2를 전달하기 위한 레벨 컨버터의 출력 단자(2)에 접속된 드레인을 갖는 전계 효과 트랜지스터 T0을 포함한다. 출력 단자(2)는 레벨 컨버터의 공급 전압원 SPLLV에 의해 공급되는 공급 전압에 부하 ZL을 통해 접속된다. 부하 ZL은 또한 다양한 종류의 회로, 가령 전류원에 의해 대체될 수도 있다. 제 1 캐패시터 C1및 제 2 캐패시터 C2의 직렬 장치는 전계 효과 트랜지스터 T0의 드레인과 게이트 사이에 접속된다. 레벨 컨버터는 또한 공급 기준 단자 GND에 접속된 제 1 공급 기준단, 직렬 저항 RPDC를 통해 사전 구동 공급 전압원 SPLPDC에 접속된 제 2 공급 기준단, 레벨 컨버터의 입력 단자(1)에 접속된 입력단, 전계 효과 트랜지스터 T0의 게이트에 접속된 출력단을 갖는 사전 구동 회로 PDC를 더 포함한다. 이레벨 컨버터는 또한 출력단(2)과 제 1 및 제 2 캐패시터 C1,C2의 직렬 장치의 내부 노드 N1의 사이에서 바이어스 저항 RB를 경유하여 접속된 전압원 Vls1을 더 포함한다.
이 레벨 컨버터의 주요 동작은 다음과 같다. 입력단(1)은 디지탈 신호 V1의 전압 레벨을 통상적으로 보다 더 높은 전압 레벨로 적응시키는 임의의 디지탈 회로에 접속된다. 이 디지탈 신호 V1은 레벨 컨버터의 제 1 디지탈 신호 U1을 전달하는 사전 구동 회로 PDC에 의해 버퍼링된다. 제 1 디지탈 신호 U1의 레벨은 사전 구동 공급 전압원 SPLPDC에 의해 공급되는 공급 전압값에 의해 결정된다. 전계 효과 트랜지스터 T0은 부하 ZL과 연계하여 제 1 디지탈 신호 U1을 제 2 디지탈 신호 U2로 변환시킨다. 제 2 디지탈 신호 U2의 레벨은 레벨 컨버터의 공급 전압원 SPLLV에 의해 공급되는 공급 전압값에 의해 결정된다. 직렬 저항 RPDC는 사전 구동 회로 PDC의 출력에 의해 공급될 수 있는 전류를 제한한다. 제 2 디지탈 신호 U2의 슬루 레이트는 상기 제한된 전류의 값과 제 1 및 제 2 캐패시터 C1,C2의 직렬 저항에 의해 형성되는 캐패시턴스의 값의 추정치와 대략 동일하다.
도 2에 따른 레벨 컨버터의 동작은 도 5에서 도시된 신호 Ⅰ-Ⅶ와 연계하여 보다 상세히 설명된다. 일예로서, 제 1 캐패시터 C1의 캐패시턴스는 제 2 캐패시터 C2의 캐패시턴스와 동일하다고 가정한다. 또한, 일예에서 제 1 디지탈 신호 U1의 레벨은 2.5볼트와 동일하며, 제 2 디지탈 신호 U2의 레벨은 5볼트와 동일하다고 가정한다. 이러한 상황에서, 바이어스 전압 Vls1의 최적의 종속성은 신호 Ⅱ, Ⅲ, Ⅶ에 도시되고 있다. 도 2에 따른 회로의 동작을 보다 상세히 설명하기 위해, 가장 먼저 고려해야 할 것은, 다음과 같은 이론적 상황이다. 즉, 내부 노드 N1은 DC 플로팅 노드이며, 제 1 및 제 2 캐패시터 C1, C2는 이상적인 캐패시터이며, 충전되지 않으며, V1은 0볼트이며, U1은 0볼트이며, U2은 5볼트이다. 시간 t1에서, V1은 0볼트에서 2.5볼트로 변화한다. 그 결과, U1은 0볼트에서 2.5볼트로 변화하며, U2은 5볼트에서 0볼트로 변화한다. 제 1 캐패시터 C1의 양단 전압 Uc1, 제 2 캐패시터 C2의 양단 전압 Uc2, 및 내부 노드 N1에서의 전압 UN1은 신호 U1및 U2로부터 직접 결정(키르호프의 법칙에 의해)되며, 신호 Ⅳ, Ⅴ, Ⅵ으로 도시된다. 이제 제 1 및 제 2 캐패시터 C1, C2가 이상적이지 않고 기생 DC 누설 경로가 부담지어지는 실제 상황이 고려되면, 전압 Uc1, Uc2, UN1은 신호 Ⅳ, Ⅴ, Ⅵ으로 도시된 바와 같이 이상적인 상황에서 벗어나게 될 수도 있다는 것이 확실시 된다. 이러한 문제를 해결하기 위해, 내부 노드 전압 N1은 바이어스 저항 RB 및 전압원 전압 Vls1의 직렬 장치에 의해 DC 바이어싱된다. 이렇게 하게 되면, 제 1 및 제 2 캐패시터의 기생DC 누설 경로가 가상적으로 무한대로 되기 때문에 레벨 컨버터의 정적 전력 소비는 거의 증가하지 않으며 그에 따라 전계 효과 트랜지스터 T0의 드레인과 게이트 간의 DC 경로는 거의 존재하지 않게 된다. 그러나, 커다란 다이나믹 전력 소비의 증가를 막기 위해서, 신호 Ⅶ로 도시되는 바와 같은 전압 Vls1은 신호 Ⅵ으로 도시되는 바와 같은 이상적인 전압 Uc1과 거의 동일해야 하는데, 그 이유는 바이어스 저항 RB를 통한 다이나믹 전류가 무시되기 때문이다. 이러한 이유로 인해 바이어스 전압 Vls1은 비교적 높아야만 한다.
도 3은 본 발명에 따른 레벨 컨버터의 실시예 2의 회로도이다. 도 2와 비교할 때 도 3의 실시예의 차이점은 바이어스 저항 RB가 제 1 다이오드 D1에 의해 대체된다는 것이다. 다른 차이점은, 제 2 전압원 Vls2와 제 2 다이오드 D2의 직렬 장치가 제 1 전압원 Vls1과 제 1 다이오드 D1의 직렬 장치와 병렬로 배열된다는 것이다. 또다른 차이점은, 제 1 바이어스 전압 Vls1이 신호 종속적이지는 않지만 일정한 DC 값을 가진다는 것이며, 제 2 바이어스 전압 Vls2가 신호 종속적이지는 않지만, 제 1 바이어스 전압 Vls1의 일정 DC 값과는 통상 상이한 일정 DC 값을 갖는다는 것이다. 제 1 및 제 2 다이오드 D1, D2는 사실상 내부 노드 N1에 접속될 제 1 전압원 Vls1이나 내부 노드 N1에 접속될 제 2 전압원 Vls2를 자동으로 선택하는 스위치이다.이렇게 하면, 단일이지만 신호 종속인 전압원 Vls1의(도 5의 신호 Ⅶ을 참조) 기능은 제 1 전압원 Vls1, 제 2 전압원 Vls2, 제 1 다이오드 D1, 및 제 2 다이오드 D2에 의해 보다 용이하게 구현된다. 또한 제 1 및 제 2 다이오드 D1, D2를 적용함으로써 내부 노드 N1의 소정 전압 근처의 소정의 전압 범위를 생성한다. 그 결과, 제 1 캐패시터 및 제 2 캐패시터의 충전이나 방전은 내부 노드 N1에서의 전압이 상기 전압 범위 내에만 존재하는 한 발생하지 않는다. 이러한 것은, 레벨 컨버터의 다이나믹 전력 소비가 제 1 및 제 2 전압원 Vls1, Vls2에 의해 제각기 전달되는 별도의 바이어스 전압 Vls1, Vls2가 매우 정확하지 않는 경우에서도 감소된다고 하는 장점을 갖는다. 일예에서 제 1 및 제 2 캐패시터 C1, C2의 캐패시턴스가 동일하고, 제 1 디지탈 신호 U1의 레벨이 2.5볼트이며, 제 2 디지탈 신호 U2의 레벨은 2.5볼트이며, 그리고 제 1 다이오드 및 제 2 다이오드의 임계 전압이 0.5볼트라고 가정한다면, Vls1및 Vls2에 대한 적절한 일정 DC 값은 제각기 1.75 및 -1.0 볼트로 된다.
도 4는 본 발명에 따른 실시예 3의 회로도이다.
실시예 2와 비교할 때의 차이점은, 제 2 디지탈 신호 U2의 슬루 레이트를 제어하기 위한 직렬 장치가 제 1 캐패시터 C1, 제 2 캐패시터 C2, 및 제 3 캐패시터 C3를 포함한다는 것이다. 그 결과, 상기 직렬 장치는 두개의 내부 노드, 즉 제 1내부 노드 N1및 제 2 내부 노드 N2를 포함한다는 것이다.
전압 제어 수단은 제 1 내지 제 7 N 타입 전계 효과 트랜지스터 T1-T7과, 제 8 내지 제 11 P 타입 전계 효과 트랜지스터 T8-T11를 포함한다. 제 1 전계 효과 트랜지스터 T1은 제 1 캐패시터 C1과 제 2 캐패시터 C2의 공통 노드 N1에 접속된 소스와, 트랜지스터 T0의 드레인 D에 접속된 드레인과, 게이트를 포함한다. 제 2 전계 효과 트랜지스터 T2는 제 1 전계 효과 트랜지스터 T1의 게이트에 접속된 소스와, 제 1 전계 효과 트랜지스터 T1의 소스에 공통으로 접속된 드레인 및 게이트를 포함한다. 제 3 전계 효과 트랜지스터 T3은 소스와, 트랜지스터 T0의 드레인 D에 접속된 드레인과, 게이트를 포함한다. 제 4 전계 효과 트랜지스터 T4는 제 1 전계 효과 트랜지스터 T1의 게이트에 접속된 소스와, 제 3 전계 효과 트랜지스터 T3의 소스에 접속된 드레인과, 게이트를 포함한다. 제 5 전계 효과 트랜지스터 T5는 제 2 캐패시터 C2및 제 3 캐패시터 C3의 공통 노드 N2에 접속된 소스와, 제 1 전계 효과 트랜지스터 T1의 소스에 접속된 드레인과, 게이트를 포함한다. 제 6 전계 효과 트랜지스터 T6은 바이어스 전압 VBIAS를 수신하기 위한 바이어스 기준 단자 BIAS에 접속된 소스와, 제 5 트랜지스터 T5의 소스에 접속된 드레인 및 게이트를 포함한다. 제 7전계 효과 트랜지스터 T7은 제 5 전계 효과 트랜지스터 T5의 게이트에 접속된 소스와, 제 4 전계 효과 트랜지스터 T4의 소스에 접속된 드레인과, 바이어스 기준 단자 BIAS에 접속된 게이트를 포함한다. 제 8 전계 효과 트랜지스터 T8은 제 3 전계 효과 트랜지스터 T3의 게이트에 접속된 소스와, 트랜지스터 T0의 드레인에 접속된 드레인과, 게이트를 포함한다. 제 9 전계 효과 트랜지스터 T9는 제 3 전계 효과 트랜지스터 T3의 게이트에 접속된 소스와, 제 8 전계 효과 트랜지스터 T8의 게이트에 접속된 드레인과, 트랜지스터 T0의 드레인에 접속된 게이트를 포함한다. 제 10 전계 효과 트랜지스터 T10은 제 4 전계 효과 트랜지스터 T4의 게이트 및 제 8 전계 효과 트랜지스터 T8의 게이트에 접속된 소스와, 제 4 전계 효과 트랜지스터 T4의 드레인에 접속된 드레인과, 제 7 전계 효과 트랜지스터 T7의 게이트에 접속된 게이트를 포함한다. 제 11 전계 효과 트랜지스터 T11은 제 4 전계 효과 트랜지스터 T4의 게이트에 접속된 소스와, 제 10 전계 효과 트랜지스터 T10의 게이트에 접속된 드레인과, 제 10 전계 효과 트랜지스터 T10의 드레인에 접속된 게이트를 포함한다.
제 1 및 제 5 전계 효과 트랜지스터 T1, T5각각은 실시예 2의 제 1 다이오드 D1과 유사한 동작을 가지며, 제 2 및 제 6 전계 효과 트랜지스터 T2, T6의 각각은 실시예 2의 제 2 다이오드 D2와 유사한 동작을 갖는다는 것을 말할 수 있다. 다른 전계 효과 트랜지스터들(T0을 제외함)은 사실상 전압원 Vls1, Vls2등을 위한 구현예이다.

Claims (6)

  1. 제 1 전압 범위를 갖는 제 1 디지탈 신호(U1)를 제 2 전압 범위를 갖는 제 2 디지탈 신호(U2)로 변환하기 위한 레벨 컨버터에 있어서,
    상기 제 1 디지탈 신호(U1)를 수신하기 위한 입력단과 상기 제 2 디지탈 신호(U2)를 공급하기 위한 출력단을 갖는 증폭기(T0)와, 적어도 제 1 캐패시터(C1)와 제 2 캐패시터(C2)를 포함하며 상기 증폭기(T0)의 출력단과 입력단 사이에 접속되며 상기 제 2 디지탈 신호(U2)의 슬루 레이트를 제어하기 위한 직렬 장치(series arrangement)와, 적어도 상기 제 1 및 제 2 캐패시터(C1,C2) 양단의 전압(VC1,VC2)들을 제어하기 위한 전압 제어 수단을 포함하며,
    상기 전압 제어 수단은 별도의 바이어스 전압을 상기 직렬 장치의 각각의 내부 노드(N1,N2)에 공급하기 위한 적어도 하나의 전압원(Vls1,Vls2)을 포함하며,
    상기 별도의 바이어스 전압의 값은 상기 제 1 디지탈 신호(U1) 및 상기 제 2 디지탈 신호(U2)의 값에 종속하는
    레벨 컨버터.
  2. 제 1 항에 있어서,
    바이어스 저항(RB)이 상기 적어도 하나의 전압원(Vls1,Vls2) 중의 적어도 하나와 직렬로 배열되는 레벨 컨버터.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 적어도 하나의 전압원(Vls1,Vls2)과 직렬로 스위칭 수단이 배열되는 레벨 컨버터.
  4. 제 3 항에 있어서,
    상기 스위칭 수단(D1,D2)은 다이오드(D1,D2)에 의해 형성되는 레벨 컨버터.
  5. 제 1 전압 범위를 갖는 제 1 디지탈 신호(U1)를 제 2 전압 범위를 갖는 제 2 디지탈 신호(U2)로 변환하기 위한 레벨 컨버터에 있어서,
    제어 단자(G), 제 1 메인 단자(S), 제 2 메인 단자(D)를 갖되, 상기 제어 단자(G)와 상기 제 1 메인 단자(S)가 함께 상기 제 1 디지탈 신호(U1)를 수신하기 위한 입력단을 형성하고 상기 제 2 메인 단자(D)와 상기 제 1 메인 단자(S)가 함께 상기 제 2 디지탈 신호(U2)를 공급하기 위한 출력단을 형성하는 트랜지스터(T0)와,
    제 1 캐패시터(C1)와 제 2 캐패시터(C2)를 포함하며 상기 트랜지스터(T0)의 제 2 메인 단자(D)와 제어 단자(G) 사이에 접속되며 상기 제 2 디지탈 신호(U2)의 슬루 레이트를 제어하기 위한 직렬 장치(series arrangement)와,
    상기 제 1 및 제 2 캐패시터(C1,C2) 양단의 전압(VC1,VC2)들을 제어하기 위한 전압 제어 수단을 포함하며,
    상기 전압 제어 수단은 제 1 전압원(Vls1), 상기 제 1 전압원(Vls1)에 직렬로 배열된 제 1 다이오드(D1), 제 2 전압원(Vls2), 및 상기 제 2 전압원(Vls2)에 직렬로 배열된 제 2 다이오드(D2)를 포함하며,
    상기 제 1 다이오드(D1)와 상기 제 1 전압원(Vls1)의 직렬 장치는 상기 제 1 캐패시터(C1)와 병렬로 배열되며,
    상기 제 2 다이오드(D1)와 상기 제 2 전압원(Vls2)의 직렬 장치는 상기 제 1 캐패시터(C1)와 병렬로 배열되는
    레벨 컨버터.
  6. 제 1 전압 범위를 갖는 제 1 디지탈 신호(U1)를 제 2 전압 범위를 갖는 제 2 디지탈 신호(U2)로 변환하기 위한 레벨 컨버터에 있어서,
    제어 단자(G), 공급 기준 단자(GND)에 접속된 제 1 메인 단자(S), 제 2 메인 단자(D)를 갖되, 상기 제어 단자(G)와 상기 공급 기준 단자(GND)가 함께 상기 제 1 디지탈 신호(U1)를 수신하기 위한 입력단을 형성하고 상기 제 2 메인 단자(D)와 상기 공급 기준 단자(GND)가 함께 상기 제 2 디지탈 신호(U2)를 공급하기 위한 출력단을 형성하는 트랜지스터(T0)와,
    제 1 캐패시터(C1)와 제 2 캐패시터(C2)와 제 3 캐패시터(C3)를 포함하며 상기 트랜지스터(T0)의 제 2 메인 단자(D)와 제어 단자(G) 사이에 접속되며 상기 제 2 디지탈 신호(U2)의 슬루 레이트를 제어하기 위한 직렬 장치(series arrangement)와,
    상기 제 1, 제 2, 및 제 3 캐패시터(C1,C2,C3) 양단의 전압(VC1,VC2,VC3)들을 제어하기 위한 전압 제어 수단을 포함하며,
    상기 전압 제어 수단은 제 1 전도성 타입의 제 1 내지 제 7 전계 효과 트랜지스터(T1-T7)와, 제 2 전도성 타입의 제 8 내지 제 11 전계 효과 트랜지스터(T8-T11)를 포함하며,
    상기 제 1 전계 효과 트랜지스터(T1)는 상기 제 1 캐패시터(C1)와 제 2 캐패시터(C2)의 공통 노드(N1)에 접속된 제 1 메인 단자와, 트랜지스터(T0)의 제 2 메인 단자(D)에 접속된 제 2 메인 단자와, 게이트를 포함하며,
    상기 제 2 전계 효과 트랜지스터(T2)는 상기 제 1 전계 효과 트랜지스터(T1)의 게이트에 접속된 제 1 메인 단자와, 상기 제 1 전계 효과 트랜지스터(T1)의 제 1 메인 단자에 접속된 제 2 메인 단자 및 게이트를 포함하며,
    상기 제 3 전계 효과 트랜지스터(T3)는 제 1 메인 단자와, 트랜지스터(T0)의 제 2 메인 단자(D)에 제 2 메인 단자와, 게이트를 포함하며,
    상기 제 4 전계 효과 트랜지스터(T4)는 상기 제 1 전계 효과 트랜지스터(T1)의 게이트에 접속된 제 1 메인 단자와, 상기 제 3 전계 효과 트랜지스터(T3)의 제 1 메인 단자에 접속된 제 2 메인 단자와, 게이트를 포함하며,
    상기 제 5 전계 효과 트랜지스터(T5)는 상기 제 2 캐패시터(C2) 및 제 3 캐패시터(C3)의 공통 노드(N2)에 접속된 제 1 메인 단자와, 상기 제 1 전계 효과 트랜지스터(T1)의 제 1 메인 단자에 접속된 제 2 메인 단자와, 게이트를 포함하며,
    상기 제 6 전계 효과 트랜지스터(T6)는 바이어스 전압(VBIAS)을 수신하기 위한 바이어스 기준 단자(BIAS)에 접속된 제 1 메인 단자와, 상기 제 5 트랜지스터(T5)의제 1 메인 단자에 접속된 제 2 메인 단자 및 게이트를 포함하며,
    상기 제 7 전계 효과 트랜지스터(T7)는 상기 제 5 전계 효과 트랜지스터(T5)의 게이트에 접속된 제 1 메인 단자와, 상기 제 4 전계 효과 트랜지스터(T4)의 제 1 메인 단자에 접속된 제 2 메인 단자와, 바이어스 기준 단자(BIAS)에 접속된 게이트를 포함하며,
    상기 제 8 전계 효과 트랜지스터(T8)는 상기 제 3 전계 효과 트랜지스터(T3)의 게이트에 접속된 제 1 메인 단자와, 트랜지스터(T0)의 제 2 메인 단자에 접속된 제 2 메인 단자와, 게이트를 포함하며,
    상기 제 9 전계 효과 트랜지스터(T9)는 상기 제 3 전계 효과 트랜지스터(T3)의 게이트에 접속된 제 1 메인 단자와, 상기 제 8 전계 효과 트랜지스터(T8)의 게이트에 접속된 제 2 메인 단자와, 트랜지스터(T0)의 제 2 메인 단자에 접속된 게이트를 포함하며,
    상기 제 10 전계 효과 트랜지스터(T10)는 상기 제 4 전계 효과 트랜지스터(T4)의 게이트 및 상기 제 8 전계 효과 트랜지스터(T8)의 게이트에 접속된 제 1 메인 단자와, 상기 제 4 전계 효과 트랜지스터(T4)의 제 2 메인 단자에 접속된 제 2 메인 단자와, 상기 제 7 전계 효과 트랜지스터(T7)의 게이트에 접속된 게이트를 포함하며,
    상기 제 11 전계 효과 트랜지스터(T11)는 상기 제 4 전계 효과 트랜지스터(T4)의 게이트에 접속된 제 1 메인 단자와, 상기 제 10 전계 효과 트랜지스터(T10)의 게이트에 접속된 제 2 메인 단자와, 상기 제 10 전계 효과 트랜지스터(T10)의 제 2 메인 단자에 접속된 게이트를 포함하는
    레벨 컨버터.
KR1020017001061A 1999-05-28 2000-05-19 슬루 레이트 제어 수단을 구비한 레벨 컨버터 KR20010072057A (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
EP99201681 1999-05-28
EP99201681.6 1999-05-28
EP99202595.7 1999-08-06
EP99202595 1999-08-06
PCT/EP2000/004626 WO2000074239A1 (en) 1999-05-28 2000-05-19 A level converter provided with slew-rate controlling means

Publications (1)

Publication Number Publication Date
KR20010072057A true KR20010072057A (ko) 2001-07-31

Family

ID=26153320

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020017001061A KR20010072057A (ko) 1999-05-28 2000-05-19 슬루 레이트 제어 수단을 구비한 레벨 컨버터

Country Status (6)

Country Link
US (1) US6380761B1 (ko)
EP (1) EP1101286B1 (ko)
JP (1) JP4542731B2 (ko)
KR (1) KR20010072057A (ko)
DE (1) DE60032210T2 (ko)
WO (1) WO2000074239A1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6653878B2 (en) * 2001-09-24 2003-11-25 Microchip Technology Inc. Low-power output controlled circuit
CN101416391B (zh) * 2006-03-31 2011-04-06 Nxp股份有限公司 使用电容反馈的信号驱动器的方法以及系统
KR101022360B1 (ko) 2010-11-26 2011-03-22 엘아이지넥스원 주식회사 Ｄｃ-ｄｃ 컨버터의 ｐｗｍ 제어 장치
KR20210100478A (ko) 2020-02-06 2021-08-17 삼성전자주식회사 레벨 시프터를 포함하는 전자 장치

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3323446A1 (de) * 1983-06-29 1985-01-10 Siemens AG, 1000 Berlin und 8000 München Eingangssignalpegelwandler fuer eine mos-digitalschaltung
JPS6444619A (en) * 1987-08-12 1989-02-17 Seiko Epson Corp Level shift circuit
US5008568A (en) * 1989-01-24 1991-04-16 Integrated Device Technology, Inc. CMOS output driver
US5157351A (en) * 1991-08-28 1992-10-20 Sgs-Thomson Microelectronics, Inc. Insulated gate enhancement mode field effect transistor with slew-rate control on drain output
US5194760A (en) * 1991-12-23 1993-03-16 Motorola, Inc. Slew rate limited inductive load driver
JPH10294660A (ja) * 1997-02-20 1998-11-04 Matsushita Electric Ind Co Ltd 差動増幅装置
JPH1168534A (ja) * 1997-08-25 1999-03-09 Sony Corp 高電圧駆動回路

Also Published As

Publication number Publication date
JP4542731B2 (ja) 2010-09-15
EP1101286A1 (en) 2001-05-23
US6380761B1 (en) 2002-04-30
JP2003501855A (ja) 2003-01-14
DE60032210D1 (de) 2007-01-18
WO2000074239A1 (en) 2000-12-07
DE60032210T2 (de) 2007-09-13
EP1101286B1 (en) 2006-12-06

Similar Documents

Publication Publication Date Title
US10461732B1 (en) System and method of driving a power switch in combination with regulated DI/DT and/or DV/DT
US4857863A (en) Low power output driver circuit with slew rate limiting
US4622482A (en) Slew rate limited driver circuit which minimizes crossover distortion
EP0195525A1 (en) Low power CMOS reference generator with low impedance driver
US20050195676A1 (en) Level shift circuit and semiconductor device
KR20010049227A (ko) 레벨조정회로 및 이를 포함하는 데이터 출력회로
US5541546A (en) Signal level conversion circuit for converting a level of an input voltage into a larger level
US5420526A (en) Circuit for pulling an integrated circuit input to a determined state
US5565795A (en) Level converting circuit for reducing an on-quiescence current
JP3623536B2 (ja) 絶縁破壊強度の増加されたｃｍｏｓ回路
US4587447A (en) Input signal level converter for an MOS digital circuit
US4549151A (en) Pulse width modulator circuit with thermal breakdown prevention
US6621329B2 (en) Semiconductor device
US6236195B1 (en) Voltage variation correction circuit
US5905399A (en) CMOS integrated circuit regulator for reducing power supply noise
KR20010072057A (ko) 슬루 레이트 제어 수단을 구비한 레벨 컨버터
US5517152A (en) Current source circuit and operating method thereof
US5786723A (en) Voltage switching circuit for a semiconductor memory device
US6191624B1 (en) Voltage comparator
US5227673A (en) Differential output buffer with feedback
US6064240A (en) Comparator circuit with low current consumption
US5170078A (en) Highly stable high-voltage output buffer using CMOS technology
KR0144900B1 (ko) 저전원전압 반도체 장치의 입력버퍼
EP1341307B1 (en) Logic circuit with compensation for the effects of process, voltage, and temperature variations
US6646470B2 (en) High speed output buffers using voltage followers

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid