JP4533951B2 - 電子機器、プリント回路基板および電子部品 - Google Patents

電子機器、プリント回路基板および電子部品 Download PDF

Info

Publication number
JP4533951B2
JP4533951B2 JP2008305183A JP2008305183A JP4533951B2 JP 4533951 B2 JP4533951 B2 JP 4533951B2 JP 2008305183 A JP2008305183 A JP 2008305183A JP 2008305183 A JP2008305183 A JP 2008305183A JP 4533951 B2 JP4533951 B2 JP 4533951B2
Authority
JP
Japan
Prior art keywords
electronic component
component
printed circuit
circuit board
bga type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008305183A
Other languages
English (en)
Other versions
JP2010129902A (ja
Inventor
秀典 田中
稔 滝澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2008305183A priority Critical patent/JP4533951B2/ja
Priority to US12/552,244 priority patent/US20100132991A1/en
Publication of JP2010129902A publication Critical patent/JP2010129902A/ja
Application granted granted Critical
Publication of JP4533951B2 publication Critical patent/JP4533951B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H05K3/305—Affixing by adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10515—Stacked components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0502—Patterning and lithography
    • H05K2203/0545—Pattern for applying drops or paste; Applying a pattern made of drops or paste
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Wire Bonding (AREA)

Description

本発明は、電子機器およびプリント回路基板ならびに当該電子部品に関し、特には、ＢＧＡ、ＬＧＡ、ＣＳＰ等に代表される下面電極構造の電子部品を実装した電子機器およびプリント回路基板ならびに当該電子部品に関するものである。
ＢＧＡ、ＬＧＡ、ＣＳＰ等に代表される下面電極構造の電子部品が登場して以来、様々な電子機器において、下面電極構造のパッケージの電子部品の採用は拡大している。この下面電極構造の電子部品を実装する場合、この電子部品を実装した後のプリント回路基板に対して外部ストレスがかかったときの接合破壊に対する防止策が必要とされる。この防止策として、従来では、１つの方法として、当該電子部品の周囲に補強用接着剤を塗布しプリント回路基板に固定する方法や、別法として、電子部品とこの電子部品を実装するプリント回路基板の間に補強板を設ける方法（特許文献１）等が用いられている。
特開２００１−２９１７４５号公報
しかしながら、接着剤を用いてＢＧＡ等の電子部品を固定する方法では、接着剤が電子部品の実装面とプリント回路基板の部品実装面との間に流れ込むと、電子部品をプリント回路基板から取り外すことができかつプリント回路基板の再利用ができる、いわゆるリワークする際の「リペア性」が悪くなる。十分な補強強度をもたせる一方で、リペア性を向上させるには、電子部品とプリント回路基板の間に接着剤を侵入させないことが望ましい。また、特許文献１の技術のように、補強板を用いるのではコストがかかるなどの問題がある。
本発明は、上記に鑑みてなされたものであって、低コストでリワークし易い構造をもたせた電子機器、プリント回路基板および電子部品を提供することを目的とする。
上記の目的を達成するために、この発明においては、筐体と、前記筐体に収納されたプリント回路基板と、ＢＧＡ型電子部品と、前記ＢＧＡ型電子部品の外周に沿った４隅から前記プリント回路基板上に亘って塗布され、前記ＢＧＡ型電子部品と前記プリント回路基板とを接合した接着部材と、前記プリント回路基板上で、前記ＢＧＡ型電子部品の外周に沿った４隅に、少なくとも一部が前記プリント回路基板と前記ＢＧＡ型電子部品の実装面との間に位置するように、かつ、前記ＢＧＡ型電子部品の４隅をＬ字状に囲むように配置された接着部材侵入防止用部品と、を有したことを特徴とする電子機器を提供する。
さらに、筐体と、前記筐体に収納されたプリント回路基板と、ＢＧＡ型電子部品と、前記ＢＧＡ型電子部品の外周に沿った４隅から前記プリント回路基板上に亘って塗布され、前記ＢＧＡ型電子部品と前記プリント回路基板とを接合した接着部材と、前記ＢＧＡ型電子部品の実装面上で、前記ＢＧＡ型電子部品の外周に沿った４隅に、少なくとも一部が前記プリント回路基板と前記ＢＧＡ型電子部品の実装面との間に位置するように、かつ、前記ＢＧＡ型電子部品の４隅をＬ字状に囲むように配置された接着部材接着部材侵入防止用部品と、を有したことを特徴とする電子機器を提供する。
さらに、プリント回路基板上で、該プリント回路基板に実装されるＢＧＡ型電子部品の外周に沿った４隅に、少なくとも一部が前記プリント回路基板と前記ＢＧＡ型電子部品の実装面との間に位置するように、かつ、前記ＢＧＡ型電子部品の４隅をＬ字状に囲むように配置された接着部材侵入防止用部品を有したことを特徴とするプリント回路基板を提供する。
さらに、ＢＧＡ型電子部品の実装面上で、前記ＢＧＡ型電子部品の外周に沿った４隅に、少なくとも一部が前記プリント回路基板と前記ＢＧＡ型電子部品の実装面との間に位置するように、かつ、前記ＢＧＡ型電子部品の４隅をＬ字状に囲むように配置された接着部材侵入防止用部品を有したことを特徴とする電子部品を提供する。
この発明によれば、実装されるプリント回路基板に対向する実装面に電極を有する電子部品と該電子部品を実装するプリント回路基板間の間隙への補強用接着剤の侵入を防ぐことができ、よって、低コストでリワークを容易にするという効果を奏する。
以下に添付図面を参照して、この発明にかかる電子機器、プリント回路基板および電子部品の最良な実施の形態を詳細に説明する。以下では、本発明にかかるプリント回路基板または下面電極構造の電子部品を実装した電子機器としてのノート型のパーソナルコンピュータの例を示す。但し、本発明は、パーソナルコンピュータに限られず、デジタルカメラ、ビデオカメラ、パーソナルデジタルアシスタント、テレビジョン受像器、録画機器など様々な電子機器に適用することができる。
はじめに、図１および図２を用いて、本発明の一実施形態であるノート型のパーソナルコンピュータ（以下、ノートＰＣとする）１の構成について説明する。図１は、本実施形態のノートＰＣの斜視図である。図２は、本実施形態のノートＰＣの筐体内を示す斜視図である。
本実施形態にかかるノートＰＣ１は、本体２と、表示ユニット３と、を備えている。
本体２は、本体ベース４と本体カバー５とを備えている。本体カバー５は、本体ベース４に上方から組み合わされる。本体ベース４と本体カバー５とが互いに協働することにより、本体２は箱状に形成されている筐体６を備える。
筐体６は、上壁６ａ、周壁６ｂ、および下壁６ｃを有する。上壁６ａは、キーボード７を支持している。周壁６ｂは、前周壁６ｂａ、後周壁６ｂｂ、左周壁６ｂｃ、および右周壁６ｂｄを有する。
表示ユニット３は、ディスプレイハウジング８と、このディスプレイハウジング８に収容されている液晶表示パネル９とを備える。液晶表示パネル９は、表示画面９ａを有する。表示画面９ａは、ディスプレイハウジング８の前面の開口部８ａを通じてディスプレイハウジング８の外部に露出されている。
表示ユニット３は、筐体６の後端部にヒンジ装置を介して支持されている。これにより、表示ユニット３は、上壁６ａを上方から覆うように倒される閉じ位置と、上壁６ａを露出させるように起立する開き位置と、の間で回動可能である。
また、筐体６は、基板１０およびＬＧＡ、ＢＧＡ、ＣＳＰ等に代表される下面電極構造の電子部品１１（以下、電子部品１１と略称）を収納している。図１では、簡単のため、１つの電子部品１１を図示しているが、通常、複数の電子部品が実装される。
基板（ＰＷＢ：プリント配線板）１０は、絶縁板の上に銅箔などの導電体で回路パターンが描かれたものであり、後述する電子部品１１やチップ部品１２等が搭載され、はんだ付け接続されることによりプリント回路基板として機能するものである。
電子部品１１は、基板１０との電気的接続にリードあるいはピンを用いることのない表面実装型電子部品であり、基板１０上に隣接して実装されている。
電子部品１１のパッケージとしては、ＢＧＡ、ＬＧＡ、ＣＳＰ等が挙げられる。ここで、ＢＧＡとは、パッケージの底面に半田ボール等のバンプをディスペンサで格子状に並べたものあり、表面実装で、リフロー半田付けをする場合に使われるパッケージ方式である。ＬＧＡは、半田ボール等のバンプなしの状態のパッケージ方式である。ＣＳＰとは、半導体チップのパッケージ方式の一種であり、チップの大きさと同様か、わずかに大きいサイズのパッケージ方式である。
なお、電子部品１１としては、例えば、ＣＰＵ（Central Processing Unit）、ＧＰＵ（Graphics Processing Unit）等のＬＳＩが挙げられる。なお、電子部品１１は、これらに限定されるものではなく、各種の電子部品が該当するものとする。
接着剤である接着部材１３は、基板１０に実装されている電子部品１１の四隅（または対角２隅）近傍の外縁に沿ってＬ字状に塗布され、基板１０と電子部品１１とを接着している。接着部材１３は、電子部品１１の実装において、そのパッケージと基板１０とを接着する絶縁性の樹脂であり、ノートＰＣ１の落下衝撃や基板１０の曲げなどによる基板１０と電子部品１１の接合部であるバンプへの外部応力を緩和させることができる。
ここで、電子部品１１の各角部近傍の外縁に沿って接着部材１３を設けているのは、ノートＰＣ１の落下衝撃等による外部応力による影響を受けてクラックなどの接合不良を起こしやすい箇所が、最外周に配置されているバンプ、特に４隅に配置されているバンプだからである。よって、図１および図２に示す例では、電子部品１１の各角部（４隅）近傍の外縁に沿って接着部材１３を塗布しているが、電子部品１１の対角２角の近傍の外縁に沿って塗布するようにしてもよい。その場合も、同様の効果を得ることができる。もちろん、電子部品１１の外縁部全周を覆うように接着部材１３を塗布してもよい。
次に、電子部品１１の実装構造の諸実施例について、図面を用いて詳細に説明する。
（第１の実施例）
図３（側面図）および図４（上面図）に、第１の実施例としての電子部品１１の実装構造を示す。
図３（Ａ）に示すように、基板１０の所定位置（後述）にチップ部品１２が予め搭載されはんだ付けされている。チップ部品実装済みの基板１０に電子部品１１を搭載しＰＷＢ電極２１と半田ボール２２をリフロー半田付けした状態が、同図（Ｂ）となる。同図（Ｃ）は、補強用の接着部材１３を、さらに塗布した状態である。同図（Ｃ）に示すように、チップ部品１２によって、接着部材１３は、基板１０と電子部品１１の間の間隙への侵入を防止している。このように、チップ部品１２は、接着部材１３の上記間隙への侵入を防止するダムとして機能する。
なお、チップ部品１２は、リフロー後の基板１０と電子部品１１との間の間隙に収容できる高さをもつものとする。また、チップ部品１２としては、例えば、０４０２サイズや、０６０３サイズや、１００５サイズの抵抗、コンデンサ等の、低コストのチップ部品を使用することができる。また、チップ部品１２は、回路用部品としても利用することができ、例えば、チップ部品の抵抗は、ダンピング抵抗として使用することができる。
図４では、チップ部品１２の配置を示している。チップ部品１２が搭載される位置は、同図に示すように、基板１０上の、電子部品１１が搭載される部品実装面の領域（通常は四角の領域）２０の外周に沿った４隅であり、複数のチップ部品１２が、同図に示すようにＬ字状に配置される。また、このチップ部品１２を基板１０に電気的に接続し回路素子として機能させる場合には、チップ部品１２が搭載される基板１０上の位置まで配線がなされる。なお、各チップ部品間には、回路パターンの関係で、０．１５ｍｍ〜０．２５ｍｍの間隔が生じる。
上述のように、単に接着部材１３の上記間隙への侵入を防止するダムとして利用する場合には、基板１０上の配線は不要である。なお、接着部材１３は、図１または図２に示されるように、電子部品１１が搭載される基板１０上の領域２０のチップ部品１２が配置された部分の領域外側と、その近傍である電子部品１１の４隅の外周部分とをＬ字状に被覆するように塗布される。
（第２の実施例）
図５（上面図）に、第２の実施例としての電子部品１１の実装構造を示す。上述した第１の実施例では、チップ部品１２が搭載される位置が、基板１０上の、電子部品１１が搭載される領域２０の外周に沿った４隅としているが、本実施例では、図５（Ａ），（Ｂ）に示すように、電子部品１１が搭載される領域２０の外周に沿った４隅の内、対角の２隅のみにチップ部品１２を配置する。そして、接着部材１３の塗布も、第１の実施例に対して、この対角２隅の外周近傍のみに塗布するようにする。この例でも、接着部材１３の、基板１０と電子部品１１の間の間隙への侵入を防止できるとともに、所望の補強強度を得ることができる。
（第３の実施例）
図６（側面図）、図７（上面図）に、第３の実施例としての電子部品１１の実装構造を示す。上述した第１の実施例および第２の実施例では、チップ部品１２を、電子部品１１が搭載される領域２０の内側に、各チップ部品１２の全体が配置されるようにしているが、本実施例の実装構造は、各チップ部品１２の一部が、電子部品１１が搭載される領域２０の内側に配置され、残りの部分が、電子部品１１が搭載される領域２０の外側に配置されるようにした構造をもつ（図６、図７（Ａ）〜（Ｃ））。その他の点は、第１の実施例または第２の実施例と同様である。この例でも、接着部材１３の、基板１０と電子部品１１の間の間隙への侵入を防止できるとともに、所望の補強強度を得ることができる。
（第４の実施例）
図８（側面図）に、第４の実施例としての電子部品１１の実装構造を示す。第１の実施例にて前述した図３（Ｂ），（Ｃ）の例では、チップ部品１２は、このチップ部品１２と電子部品１１間にギャップ（間隙）が生じない高さをもつものとなっているが、チップ部品１２の高さによっては、チップ部品１２と電子部品１１間にギャップが生じる場合がある。また、同じ高さのチップ部品１２を用いることが好ましいが、複数種類のチップ部品１２を用いる場合でその種類による高さの違いがある。この高さの違いによっても、チップ部品１２と電子部品１１間にギャップが生じる。このギャップが生じる場合に、そのギャップに半田を充填させる構造としたのが本実施例である（図７）。その他については、前述の第１〜第３の実施例の場合と同様である。
（第５の実施例）
図９（側面図）、図１０（上面透視図）に、第５の実施例としての電子部品１１の実装構造を示す。前述の第１〜第４の実施例は、チップ部品１２を基板１０に予め搭載し半田付けした実装構造をもつが、本実施例は、電子部品１１の実装面外周部の四隅（図１０（Ａ））または対角２隅（図１０（Ｂ），（Ｃ））にチップ部品１２を予め接着剤等により固着させた実装構造をもたせた点に特徴がある。チップ部品１２は、電子部品１１のリフロー時に電子部品１１とともに基板１０に半田付け接続される。その他については、第１〜第４の実施例と同様である。このチップ部品１２を基板１０に電気的に接続し回路素子として機能させる場合には、チップ部品１２が搭載される基板１０上の位置まで配線がなされる。なお、各チップ部品間には、回路パターンの関係で、０．１５ｍｍ〜０．２５ｍｍの間隔が生じる。
本実施例も、同図（Ｃ）に示すように、チップ部品１２によって、接着部材１３は、基板１０と電子部品１１の間の間隙への侵入を防止でき、チップ部品１２は、接着部材１３の上記間隙への侵入を防止するダムとして機能する。なお、チップ部品１２は、電子部品１１側に予め固着されるので、チップ部品１２と電子部品１１との間にギャップは生じない。チップ部品１２の実装面と基板１０の電極側にギャップが生じる場合は、半田により充填される。
（第６の実施例）
図１１（側面図）、図１２（上面透視図）に、第６の実施例としての電子部品１１の実装構造を示す。上述した第５の実施例では、チップ部品１２を、電子部品１１の実装面外周の４隅部分または対角２隅部分の内側に、各チップ部品１２の全体が配置されるように固着させているが、本実施例の実装構造は、各チップ部品１２の一部が、電子部品１１の実装面外周の４隅部分または対角２隅部分の内側に固着され、残りの部分が、外側にはみ出るように配置されるようにした構造をもつ（図１１、図１２（Ａ）〜（Ｃ））。その他の点は、第５の実施例と同様である。この例でも、接着部材１３の、基板１０と電子部品１１の間の間隙への侵入を防止できるとともに、所望の補強強度を得ることができる。
（第７の実施例）
図１３（側面図）、図１４（上面図）に、第７の実施例としての電子部品１１の実装構造を示す。図１３（Ａ）に示すように、基板１０の所定位置（後述）に接着部材１３の侵入を防止するための木材や金属等からなる侵入防止用部品１２’が予め搭載されその材質に応じて接着剤による接着やランドへの半田付けにより固着されている。侵入防止用部品実装済みの基板１０に電子部品１１を搭載しＰＷＢ電極２１と半田ボール２２をリフロー半田付けした状態が、同図（Ｂ）となる。同図（Ｃ）は、補強用の接着部材１３を、さらに塗布した状態である。同図（Ｃ）に示すように、侵入防止用部品１２’によって、接着部材１３は、基板１０と電子部品１１の間の間隙への侵入を防止している。このように、侵入防止用部品１２’は、接着部材１３の上記間隙への侵入を防止するダムとして機能する。なお、チップ部品１２は、リフロー後の基板１０と電子部品１１との間の間隙に収容できる高さをもつものとする。
図１４では、侵入防止用部品１２’の配置を示している。侵入防止用部品１２’が搭載される位置は、同図に示すように、基板１０上の、電子部品１１が搭載される部品実装面の領域（通常は四角の領域）２０の外周に沿った４隅または対角２隅であり、侵入防止用部品１２’が、同図に示すように上記４隅または対角２隅に、電子部品１１が搭載される領域２０の辺に対し斜めに配置される。この侵入防止用部品１２’は、上述のように、単に接着部材１３の上記間隙への侵入を防止するダムとして利用される。
なお、接着部材１３は、図１または図２に示されるように、基板１０上の電子部品１１が搭載される領域２０の侵入防止用部品１２’が配置された部分の外側と、その近傍である電子部品１１の４隅または対角２隅の外周部分とを被覆するように塗布される。また、図１４に示した例では、侵入防止用部品１２’を、短冊状の形状をもつ部品として示しているが、これに限らず、前述の第１〜第４の実施例で示したチップ部品１２の配置形状に相当するＬ字型形状としても、その他の形状であってもよい。また、その配置は、図１４の例に示すように一部が電子部品１１の搭載される領域２０内にあっても、全体が領域２０内にあるようにしてもよい。また、侵入防止用部品１２’の高さは、リフロー後の基板１０と電子部品１１の間の間隙に収容できる高さをもつものとするが、電子部品１１の下面との間にギャップが生じない程度の高さが好ましい。
（第８の実施例）
図１５（側面図）に、第８の実施例としての電子部品１１の実装構造を示す。前述の第６の実施例は、侵入防止用部品１２’を基板１０に予め固着させた実装構造をもつが、本実施例は、電子部品１１の実装面外周部に侵入防止用部品１２’を予めその材質に応じた接着剤等により固着させた実装構造をもたせた点に特徴がある。
本実施例も、同図（Ｃ）に示すように、侵入防止用部品１２’によって、接着部材１３は、基板１０と電子部品１１の間の間隙への侵入を防止する。本実施例による実装構造においても、侵入防止用部品１２’は、接着部材１３の上記間隙への侵入を防止するダムとして機能する。なお、侵入防止用部品１２’は、電子部品１１側に予め固着されるので、チップ部品１２と電子部品１１との間にギャップは生じない。侵入防止用部品１２’の高さは、リフロー後の基板１０と電子部品１１の間の間隙に収容できる高さをもつものとするが、電子部品１１の実装面との間にギャップが生じない程度の高さが好ましい。
図１６（上面透視図）では、侵入防止用部品１２’の配置を示している。侵入防止用部品１２’が固着される位置は、同図に示すように、電子部品１１の実装面外周の４隅または対角２隅であり、侵入防止用部品１２’が、同図に示すように上記４隅または対角２隅に、電子部品１１の各辺に対し斜めに配置される。図１６の例では、侵入防止用部品１２’の一部が電子部品１１の実装面にあり、残りが外側にはみ出ているが、侵入防止用部品１２’の全体が電子部品１１の実装面にあるようにしてもよい。この侵入防止用部品１２’は、上述のように、単に接着部材１３の上記間隙への侵入を防止するダムとして利用されるので、侵入防止用部品１２’に対する基板１０上の配線は不要である。
以上の諸実施例において説明したように、チップ部品１２または侵入防止用部品１２’を、基板１０または電子部品１１に設けたことで、接着部材１３の、基板１０と電子部品１１の間の間隙への侵入を防止することできる。その結果、リワークを容易にすることができる。特に、チップ部品１２として、低コストの抵抗やコンデンサ等のチップ部品を用いることで、低コストに実施することができる。
本発明の一実施形態にかかるノートＰＣの斜視図である。 同実施形態にかかるノートＰＣの筐体内を示す斜視図である。 同実施形態における第１の実施例としての電子部品１１の実装構造を示す側面図である。 同実施形態における第１の実施例としての電子部品１１の実装構造（特にチップ部品の配置）を示す上面図である。 同実施形態における第２の実施例としての電子部品１１の実装構造（特にチップ部品の配置）を示す上面図である。 同実施形態における第３の実施例としての電子部品１１の実装構造を示す側面図である。 同実施形態における第３の実施例としての電子部品１１の実装構造（特にチップ部品の配置）を示す上面図である。 同実施形態における第４の実施例としての電子部品１１の実装構造を示す側面図である。 同実施形態における第５の実施例としての電子部品１１の実装構造を示す側面図である。 同実施形態における第５の実施例としての電子部品１１の実装構造（特にチップ部品の配置）を示す上面透視図である。 同実施形態における第６の実施例としての電子部品１１の実装構造を示す側面図である。 同実施形態における第６の実施例としての電子部品１１の実装構造（特にチップ部品の配置）を示す上面透視図である。 同実施形態における第７の実施例としての電子部品１１の実装構造を示す側面図である。 同実施形態における第７の実施例としての電子部品１１の実装構造（特に侵入防止用部品の配置）を示す上面図である。 同実施形態における第８の実施例としての電子部品１１の実装構造を示す側面図である。 同実施形態における第８の実施例としての電子部品１１の実装構造（特に侵入防止用部品の配置）を示す上面透視図である。
符号の説明
１…パーソナルコンピュータ、２…本体、３…表示ユニット、４…本体ベース、５…本体カバー、６…筐体、６ａ…上壁、６ｂ…周壁、６ｃ…下壁、６ｂａ…前周壁、６ｂｂ…後周壁、６ｂｃ…左周壁、６ｂｄ…右周壁、７…キーボード、８…ディプレイハウジング、８ａ…開口部、９…液晶表示パネル、９ａ…表示画面、１０…基板、１１…電子部品、１２…チップ部品、１２’…侵入防止用部品、１３…接着部材、２１…ＰＷＢ電極、２２…半田ボール

Claims (10)

  1. 筐体と、
    前記筐体に収納されたプリント回路基板と、
    ＢＧＡ型電子部品と、
    前記ＢＧＡ型電子部品の外周に沿った４隅から前記プリント回路基板上に亘って塗布され、前記ＢＧＡ型電子部品と前記プリント回路基板とを接合した接着部材と、
    前記プリント回路基板上で、前記ＢＧＡ型電子部品の外周に沿った４隅に、少なくとも一部が前記プリント回路基板と前記ＢＧＡ型電子部品の実装面との間に位置するように、かつ、前記ＢＧＡ型電子部品の４隅をＬ字状に囲むように配置された接着部材侵入防止用部品と、
    を有したことを特徴とする電子機器。
  2. 前記接着部材は、前記接着部材侵入防止用部品の配置箇所に対応する部分に塗布されたことを特徴とする請求項１に記載の電子機器。
  3. 前記ＢＧＡ型電子部品および前記プリント回路基板と、前記接着部材侵入防止用部品との間の間隙を、半田で充填したことを特徴とする請求項１または請求項２に記載の電子機器。
  4. 前記接着部材侵入防止用部品は、チップ部品であることを特徴とする請求項１乃至請求項３のいずれか１項に記載の電子機器。
  5. 筐体と、
    前記筐体に収納されたプリント回路基板と、
    ＢＧＡ型電子部品と、
    前記ＢＧＡ型電子部品の外周に沿った４隅から前記プリント回路基板上に亘って塗布され、前記ＢＧＡ型電子部品と前記プリント回路基板とを接合した接着部材と、
    前記ＢＧＡ型電子部品の実装面上で、前記ＢＧＡ型電子部品の外周に沿った４隅に、少なくとも一部が前記プリント回路基板と前記ＢＧＡ型電子部品の実装面との間に位置するように、かつ、前記ＢＧＡ型電子部品の４隅をＬ字状に囲むように配置された接着部材接着部材侵入防止用部品と、
    を有したことを特徴とする電子機器。
  6. 前記接着部材は、前記接着部材侵入防止用部品の配置箇所に対応する部分に塗布されたことを特徴とする請求項５に記載の電子機器。
  7. 前記ＢＧＡ型電子部品および前記プリント回路基板と、前記接着部材侵入防止用部品との間の間隙を、半田で充填することを特徴とする請求項５または請求項６に記載の電子機器。
  8. 前記接着部材侵入防止用部品は、チップ部品であることを特徴とする請求項５乃至請求項７のいずれか１項に記載の電子機器。
  9. プリント回路基板上で、該プリント回路基板に実装されるＢＧＡ型電子部品の外周に沿った４隅に、少なくとも一部が前記プリント回路基板と前記ＢＧＡ型電子部品の実装面との間に位置するように、かつ、前記ＢＧＡ型電子部品の４隅をＬ字状に囲むように配置された接着部材侵入防止用部品を有したことを特徴とするプリント回路基板。
  10. ＢＧＡ型電子部品の実装面上で、前記ＢＧＡ型電子部品の外周に沿った４隅に、少なくとも一部が前記プリント回路基板と前記ＢＧＡ型電子部品の実装面との間に位置するように、かつ、前記ＢＧＡ型電子部品の４隅をＬ字状に囲むように配置された接着部材侵入防止用部品を有したことを特徴とする電子部品。
JP2008305183A 2008-11-28 2008-11-28 電子機器、プリント回路基板および電子部品 Expired - Fee Related JP4533951B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008305183A JP4533951B2 (ja) 2008-11-28 2008-11-28 電子機器、プリント回路基板および電子部品
US12/552,244 US20100132991A1 (en) 2008-11-28 2009-09-01 Electronic device, printed circuit board, and electronic component

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008305183A JP4533951B2 (ja) 2008-11-28 2008-11-28 電子機器、プリント回路基板および電子部品

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2010130855A Division JP2010192939A (ja) 2010-06-08 2010-06-08 電子機器、プリント回路基板および電子部品

Publications (2)

Publication Number Publication Date
JP2010129902A JP2010129902A (ja) 2010-06-10
JP4533951B2 true JP4533951B2 (ja) 2010-09-01

Family

ID=42221767

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008305183A Expired - Fee Related JP4533951B2 (ja) 2008-11-28 2008-11-28 電子機器、プリント回路基板および電子部品

Country Status (2)

Country Link
US (1) US20100132991A1 (ja)
JP (1) JP4533951B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5132801B1 (ja) * 2011-07-14 2013-01-30 株式会社東芝 テレビジョン受像機、及び電子機器
WO2014037978A1 (ja) 2012-09-06 2014-03-13 パナソニック株式会社 実装構造体および補強用樹脂材の供給方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH067250U (ja) * 1992-02-06 1994-01-28 株式会社精工舎 電気部品の実装構造
JP2000077458A (ja) * 1998-08-31 2000-03-14 Matsushita Electric Works Ltd フリップチップ実装方法
JP2002270645A (ja) * 2001-03-14 2002-09-20 Canon Inc 半導体装置及びハンダ付け方法
JP2007048976A (ja) * 2005-08-10 2007-02-22 Toshiba Corp プリント回路板、およびプリント回路板を備えた電子機器

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3234666B2 (ja) * 1993-03-02 2001-12-04 株式会社東芝 半導体集積回路装置
US6570259B2 (en) * 2001-03-22 2003-05-27 International Business Machines Corporation Apparatus to reduce thermal fatigue stress on flip chip solder connections
US7148560B2 (en) * 2005-01-25 2006-12-12 Taiwan Semiconductor Manufacturing Co., Ltd. IC chip package structure and underfill process
US7531899B2 (en) * 2006-04-17 2009-05-12 Agilent Technologies, Inc. Ball grid array package

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH067250U (ja) * 1992-02-06 1994-01-28 株式会社精工舎 電気部品の実装構造
JP2000077458A (ja) * 1998-08-31 2000-03-14 Matsushita Electric Works Ltd フリップチップ実装方法
JP2002270645A (ja) * 2001-03-14 2002-09-20 Canon Inc 半導体装置及びハンダ付け方法
JP2007048976A (ja) * 2005-08-10 2007-02-22 Toshiba Corp プリント回路板、およびプリント回路板を備えた電子機器

Also Published As

Publication number Publication date
US20100132991A1 (en) 2010-06-03
JP2010129902A (ja) 2010-06-10

Similar Documents

Publication Publication Date Title
JP5179014B2 (ja) デュアル金属層を有するテープ配線基板及びそれを用いたチップオンフィルムパッケージ
US7625222B2 (en) Printed circuit board, method of manufacturing a printed circuit board and electronic apparatus
JP5445340B2 (ja) 基板補強構造、基板組立体、及び電子機器
US20080225500A1 (en) Printed circuit board unit and printed wiring board
JP2007095739A (ja) 半導体装置
JP2007088313A (ja) 半導体装置
JP2006210852A (ja) 表面実装型回路部品を実装する回路基板及びその製造方法
US20060267215A1 (en) Semiconductor device, semiconductor device mounting board, and method for mounting semiconductor device
JP2000151083A (ja) Ｉｃパッケージの補強構造
JP2009016398A (ja) プリント配線板構造、電子部品の実装方法および電子機器
JP4533951B2 (ja) 電子機器、プリント回路基板および電子部品
JP2010192939A (ja) 電子機器、プリント回路基板および電子部品
US20100018759A1 (en) Electronic device and circuit board
US20130194515A1 (en) Television and electronic apparatus
US20130194516A1 (en) Television and electronic apparatus
JP5466218B2 (ja) 半導体パッケージ
JP2007012695A (ja) 電子機器、電子部品の実装方法およびプリント回路板
JP2010093310A (ja) 電子機器
JP2007036086A (ja) 半導体装置及び液晶モジュール
JP2010010212A (ja) プリント回路板、電子機器および半導体パッケージ
JP5300995B2 (ja) 電子機器
JP5437670B2 (ja) 電子回路ユニット
JP2011187497A (ja) 半導体装置の実装構造およびその実装方法
JP4249772B2 (ja) 電子回路ユニット
JP3576910B2 (ja) Ｉｃパッケージの補強構造

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100419

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100518

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100614

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130618

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees