JP4529231B2 - 電子機器 - Google Patents
電子機器 Download PDFInfo
- Publication number
- JP4529231B2 JP4529231B2 JP2000133963A JP2000133963A JP4529231B2 JP 4529231 B2 JP4529231 B2 JP 4529231B2 JP 2000133963 A JP2000133963 A JP 2000133963A JP 2000133963 A JP2000133963 A JP 2000133963A JP 4529231 B2 JP4529231 B2 JP 4529231B2
- Authority
- JP
- Japan
- Prior art keywords
- unit
- submodule
- node
- communication unit
- packet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【発明の属する技術分野】
この発明は、例えばIEEE1394ノードを備える電子機器に関する。詳しくは、複数の物理エントリによって構成された1つの論理エントリであるノードを備えることによって、複数の物理エントリを1つのノードとして機能させることができ、またノードIDの資源の節約を図ることができるようにした電子機器に係るものである。
【0002】
【従来の技術】
図6は、従来のモジュールによるノード構成例を示している。文献[1](IEEE Std 1394-1995)、文献[2](ISO/IEC 13213:1994(E),ANSI/IEEE Std 1212,1994 Edition)では、物理エントリであるモジュール(module)の内部に論理エントリであるノード(node)が1つ以上あると定義されている。また、ノードは、1つ以上の論理エントリであるユニット(unit)で構成でき、さらにユニットは1つ以上の論理エントリであるサブユニット(subunit)から構成できると定義されている。
【0003】
ユニットへのアクセス方法について説明する。あるユニットへのアクセスは、これが属するノードや、そのノード内に存在するその他のユニットに影響を与えることはない。また、各ユニットには、文献[1],[2]で定義された、CSR(Control and Status Registers)のアドレス空間内で、それぞれが独立したアドレスが割り当てられる。同じノード内に存在するユニットの10ビットのバスID(bus_ID)と6ビットのノードID(node_ID)は同じ値である。これらのアドレスへの個別のアクセスによって、ユニットへの個別のアクセスが可能になる。なお、このアクセス方法に関しては、上記した文献[1],[2]に詳しく説明されている。
【0004】
図7は、CSRのアドレッシングの一例を示している。バスIDとノードIDで決まる16ビットのフィールドは省略したので、48ビットのノード内CSRのアドレス空間を示している。図中の数字は、レジスタアドレス(register address)を16進数表記で表したものである。この図7では、CSRアドレス領域にユニットA,B,Cのアドレス領域が割り当てられている例を示した。
【0005】
アドレスA〜Dはそれぞれアドレス値を表しており、アドレスA以降アドレスBまでがユニットAに、アドレスB以降アドレスCまでがユニットBに、アドレスC以降アドレスDまでがユニットCに割り当てられているとする。これらユニットA〜Cのアドレス、つまり各ユニットのアドレスオフセット情報は、コンフィグレーション(Configuration)ROMのユニットディレクトリ(Unit_derectory)内に記録されている。
【0006】
また、ユニット内には、論理エントリであるサブユニットを1つ以上配置できる。ユニットへのアクセスと同様に、これらサブユニットへのアクセスは、CSRアドレス空間内で自由に行うことができる。
【0007】
図8は、図6に示す従来のモジュールによるシリアルバス構成例を示している。モジュール12a,12b,12c(モジュールA,B,C)は、文献[1]で定義されているIEEE1394シリアルバス11で接続されている。モジュール12a,12b,12cは、それぞれ文献[1]で定義された物理エントリであって、それぞれノードA,B,Cとして機能する。
【0008】
モジュール12a,12b,12cは、それぞれIEEE1394通信部13a,13b,13cと、記憶部14a,14b,14cと、ホストコントローラ15a,15b,15cとを備えている。ここで、IEEE1394通信部は、IEEE1394リンク層と物理層の機能等を有している。トランザクション層を含む場合もある。記憶部は、文献[1],[2]にあるCSRとして機能するRAMやROMを含んでいる。ホストコントローラは、IEEE1394のトランザクション層やアプリケーション層等を有している。
【0009】
【発明が解決しようとする課題】
赤外線や電波等を使ったワイヤレス通信環境において、複数のワイヤレス機器を1つのIEEE1394ノードとして機能させたい場合、図6に示すようなノード構成では、これを実現することができない。その理由は、複数の物理エントリが、1つの論理エントリであるIEEE1394ノードとして機能することができないからである。したがって、ワイヤレス機器の各々を独立した論理エントリであるIEEE1394ノードとして機能させるしかない。この場合、ノードとして存在させるワイヤレス機器の数だけノードIDが消費される。
【0010】
そこで、この発明では、複数の物理エントリを1つのノードとして機能させることができ、またノードIDの資源の節約を図ることができる電子機器を提供することを目的とする。
【0011】
【課題を解決するための手段】
この発明に係る電子機器は、複数の物理エントリによって構成された1つの論理エントリであるノードを備えるものである。例えば、物理エントリは、論理エントリであるユニットまたはサブユニットを有する。また、物理エントリは、上記ユニットまたはサブユニットのための記憶部をさらに有し、この記憶部にはユニットまたはサブユニットに割り当てられたアドレス空間内の記憶情報が記憶されている。
【0012】
この発明においては、複数の物理エントリ(サブモジュール)を1つのノードとして機能させることが可能となる。また、この発明においては、ノードを構成する複数の論理エントリで1つのノードIDが消費されるものであり、ノードIDの資源の節約が可能となる。
【0013】
【発明の実施の形態】
以下、図面を参照しながら、この発明の実施の形態を説明する。
この発明では、サブモジュール(submodule)という概念を、IEEE1394シリアルバスプロトコルに導入する。サブモジュールは1つの物理エントリであり、1つ以上のサブモジュールを用いて1つの論理エントリであるノードを形成することができる。
【0014】
図1は、サブモジュールを用いたノード構成例を示している。論理エントリであるノードは、1つ以上の物理エントリであるサブモジュールによって構成される。サブモジュール内には、論理エントリであるユニットが1つ以上含まれる。この場合、ユニットを区別することで、サブモジュールを区別することが可能になる。
【0015】
上述の図6に示すように、従来のIEEE1394では、1つの論理エントリであるノード内に複数の物理エントリが存在することができなかった。しかし、図1に示すノード構成例では、複数の物理エントリであるサブモジュールが、1つの論理エントリであるノード内に存在することが可能である。これにより、ノードIDを無駄に消費するという問題を解決できる。また、例えば、ワイヤレス機器の端末をサブモジュールとして、ある1つのワイヤレスネットワークを1つのIEEE1394ノードとして機能させることができる。
【0016】
図2は、サブモジュールを用いたシリアルバス構成例を示している。この図2において、図8と対応する部分には同一符号を付して示している。モジュール12a(モジュールA)は、IEEE1394通信部13aと、記憶部14aと、ホストコントローラ15aとを備えている。このモジュール12aは、文献[1]で定義された物理エントリであってノードAとして機能する。
【0017】
サブモジュール16b(サブモジュールB)は、IEEE1394通信部13bと、記憶部14bと、ホストコントローラ15bと、ユニット間の通信を行うためのユニット間通信部17bとを備えている。サブモジュール16c(サブモジュールC)は、記憶部14cと、ホストコントローラ15cと、ユニット間の通信を行うためのユニット間通信部17cとを備えている。
【0018】
ここで、IEEE1394通信部は、IEEE1394リンク層と物理層の機能等を有している。トランザクション層を含む場合もある。記憶部は、文献[1],[2]にあるCSRとして機能するRAMやROMを含んでいる。ホストコントローラは、IEEE1394のトランザクション層やアプリケーション層等を有している。
【0019】
モジュール12aおよびサブモジュール16bは、IEEE1394シリアルバス11で接続されている。サブモジュール16bおよびサブモジュール16cは、ユニット間通信用バス18で接続されている。このユニット間通信用バス18は、PCI,USB,IEEE1394,SCSI,IrDA,Bluetooth等の通信バスでも構成できる汎用バスである。
【0020】
この例において、サブモジュール16bはユニットA,Bとして機能し、サブモジュール16cはユニットCとして機能し、これらサブモジュール16b,16cによって1つのIEEE1394ノードDを構成している。サブモジュール16bにあるIEEE1394通信部13bが、サブモジュール16b,16cで構成するノードDのIEEE1394バスインタフェースの働きをする。したがって、IEEE1394シリアルバス11には、2つのIEEE1394ノードA,Dが接続されていることになる。
【0021】
この例では、上述の図8に示す例と同様に、ネットワーク内には物理エントリが3つ存在するが、ノードIDは2つしか消費しない。また、サブモジュール16b,16cをワイヤレス機器とすることで、これらワイヤレス機器を1つの論理エントリであるノードDとして機能させることができる。
【0022】
次に、サブモジュール間のパケット送信例について説明する。ここでは、図2において、ノードAから送られるノードDのユニットC宛てのパケットPについて考えてみる。これは、モジュールAからサブモジュールC宛てのパケットPの送信手順説明と言い換えることもできる。ここで、ノードDのCSRアドレッシングとしては、上述の図7で示したアドレッシング例を使用する。
【0023】
モジュールA(12a)のIEEE1394通信部13aからIEEE1394シリアルバス11に出力されたパケットPは、まず、サブモジュールB(16b)のIEEE1394通信部13bで受信される。受信されたパケットPは、ホストコントローラ15bによって処理される。ホストコントローラ15bは、受信したパケットPが、アシンクロナスライト/リード/ロックリクエストパケット(asynchronous write/read/lock request packet)のいずれかである場合、パケットP内のディスティネーションオフセット(destination_offset)の値を読む。ディスティネーションオフセットは、着信先ノードのメモリアドレスであって、文献[1]に詳細な説明がある。また、アシンクロナスパケットのフォーマットに関しても、文献[1]で定義されているので説明は省略する。
【0024】
次に、ディスティネーションオフセットの値Rが、アドレスC≦R<アドレスDである場合、パケットPはユニットC宛てであると判断し、そのパケットPをユニット間通信部17bに送信する。そして、このパケットPは、ユニット間通信用バス18を介してサブモジュールC(16c)のユニット間通信部17cに渡され、ホストコントローラ15cによって処理される。以上で、ノードAから、ノードDのユニットC宛てのパケットPの送信が完了する。
【0025】
また、ホストコントローラ15cは、必要に応じて、アシンクロナスライト/リード/ロックリクエストに対するレスポンスパケット(response packet)Qの発行処理を行う。ホストコントローラ15cは、レスポンスパケットQに必要な情報をユニット間通信部17c、ユニット間通信用バス18を介して、サブモジュールBのユニット間通信部17bに送る。
【0026】
次に、ユニット間通信部17bで受け取ったレスポンスパケットQ用のデータは、直接IEEE1394通信部13bに送られるか、またはホストコントローラ15bを介してIEEE1394通信部13bに送られる。最後に、IEEE1394通信部13bによってIEEE1394シリアルバス11にレスポンスパケットQとして発信される。このレスポンスパケットQがモジュールA宛てであれば、モジュールAのIEEE1394通信部13aがこのレスポンスパケットQを受信し、モジュールA内でレスポンスに対応した処理が行われる。
【0027】
なお、図2の例では、サブモジュールC(16c)はノードDのユニットCとして機能する。そのために、アドレスC以降アドレスDまで記録されるべきユニットCの情報は、サブモジュールCの記憶部14cに記憶されている。
【0028】
図3は、サブモジュールを用いた他のノード構成例を示している。論理エントリであるノードは、1つ以上の物理エントリであるサブモジュールによって構成される。この場合、同時に、1つ以上の物理エントリであるサブモジュールで、1つの論理エントリであるユニットも構成している。そして、サブモジュール内には、論理エントリであるサブユニットが1つ以上含まれる。この場合、サブユニットを区別することで、サブモジュールを区別することが可能になる。
【0029】
この図3に示すノード構成例においても、複数の物理エントリであるサブモジュールが、1つの論理エントリであるノード内に存在するものであり、図1に示すノード構成例と同様に、ノードIDを無駄に消費するという問題を解決でき、またある1つのワイヤレスネットワークを1つのIEEE1394ノードとして機能させることができる。
【0030】
図4は、サブモジュールを用いたシリアルバス構成例を示している。この図4において、図2と対応する部分には同一符号を付し、その詳細説明は省略する。
【0031】
モジュール12a(モジュールA)は、IEEE1394通信部13aと、記憶部14aと、ホストコントローラ15aとを備えている。このモジュール12aは、文献[1]で定義された物理エントリであってノードAとして機能する。
【0032】
サブモジュール16b(サブモジュールB)は、IEEE1394通信部13bと、記憶部14bと、ホストコントローラ15bと、サブユニット間の通信を行うためのサブユニット間通信部19bとを備えている。サブモジュール16c(サブモジュールC)は、記憶部14cと、ホストコントローラ15cと、サブユニット間の通信を行うためのサブユニット間通信部19cとを備えている。
【0033】
モジュール12aおよびサブモジュール16bは、IEEE1394シリアルバス11で接続されている。サブモジュール16bおよびサブモジュール16cは、サブユニット間通信用バス20で接続されている。このサブユニット間通信用バス20は、図2におけるユニット間通信用バス18と同様に、PCI,USB,IEEE1394,SCSI,IrDA,Bluetooth等の通信バスでも構成できる汎用バスである。
【0034】
この例において、サブモジュール16bはサブユニットA,Bとして機能し、サブモジュール16cはサブユニットCとして機能し、これらサブモジュール16b,16cによって1つのIEEE1394ノードDを構成している。サブモジュール16bにあるIEEE1394通信部13bが、サブモジュール16b,16cで構成するノードDのIEEE1394バスインタフェースの働きをする。したがって、IEEE1394シリアルバス11には、2つのIEEE1394ノードA,Dが接続されていることになる。
【0035】
この例では、上述の図8に示す例と同様に、ネットワーク内には物理エントリが3つ存在するが、ノードIDは2つしか消費しない。また、サブモジュール16b,16cをワイヤレス機器とすることで、これらワイヤレス機器を1つの論理エントリであるノードDとして機能させることができる。
【0036】
次に、サブモジュール間のパケット送信例について説明する。ここでは、図4において、ノードAから送られるノードDのサブユニットC宛てのパケットPについて考えてみる。これは、モジュールAからサブモジュールC宛てのパケットPの送信手順説明と言い換えることもできる。
【0037】
図5は、ノードDのCSRアドレッシング例を示している。バスIDとノードIDで決まる16ビットのフィールドは省略したので、48ビットのノード内CSRのアドレス空間を示している。図中の数字は、レジスタアドレスを16進数表記で表したものである。この図5では、CSRアドレス領域にユニットAのアドレス領域が割り当てられている。アドレスA,Bはそれぞれアドレス値を表しており、アドレスA以降アドレスBまでがユニットAに、割り当てられている。
【0038】
さらに、この図5では、このユニットAのアドレス領域に、サブユニットA〜Cのアドレス領域が割り当てられている。アドレスAs〜Dsはそれぞれアドレス値を表しており、アドレスAs以降アドレスBsまでがサブユニットAに、アドレスBs以降アドレスCsまでがサブユニットBに、アドレスCs以降アドレスDsまでがサブユニットCに割り当てられているとする。これらサブユニットA〜Cのアドレス、つまり各サブユニットのアドレスオフセット情報は、コンフィグレーション(Configuration)ROMのユニットディレクトリ(Unit_derectory)内に記録されている。
【0039】
モジュールA(12a)のIEEE1394通信部13aからIEEE1394シリアルバス11に出力されたパケットPは、まず、サブモジュールB(16b)のIEEE1394通信部13bで受信される。受信されたパケットPは、ホストコントローラ15bによって処理される。ホストコントローラ15bは、受信したパケットPが、アシンクロナスライト/リード/ロックリクエストパケットのいずれかである場合、パケットP内のディスティネーションオフセットの値を読む。
【0040】
次に、ディスティネーションオフセットの値Rが、アドレスCs≦R<アドレスDsである場合、パケットPはサブユニットC宛てであると判断し、そのパケットPをサブユニット間通信部19bに送信する。そして、このパケットPは、サブユニット間通信用バス20を介してサブモジュールC(16c)のサブユニット間通信部19cに渡され、ホストコントローラ15cによって処理される。以上で、ノードAから、ノードDのサブユニットC宛てのパケットPの送信が完了する。
【0041】
また、ホストコントローラ15cは、必要に応じて、アシンクロナスライト/リード/ロックリクエストに対するレスポンスパケット(response packet)Qの発行処理を行う。ホストコントローラ15cは、レスポンスパケットQに必要な情報をサブユニット間通信部19c、サブユニット間通信用バス20を介して、サブモジュールBのサブユニット間通信部19bに送る。
【0042】
次に、サブユニット間通信部19bで受け取ったレスポンスパケットQ用のデータは、直接IEEE1394通信部13bに送られるか、またはホストコントローラ15bを介してIEEE1394通信部13bに送られる。最後に、IEEE1394通信部13bによってIEEE1394シリアルバス11にレスポンスパケットQとして発信される。このレスポンスパケットQがモジュールA宛てであれば、モジュールAのIEEE1394通信部13aがこのレスポンスパケットQを受信し、モジュールA内でレスポンスに対応した処理が行われる。
【0043】
なお、図4の例では、サブモジュールC(16c)はノードDのユニットAのサブユニットCとして機能する。そのために、アドレスCs以降アドレスDsまで記録されるべきサブユニットCの情報は、サブモジュールCの記憶部14cに記憶されている。
【0044】
なお、上述実施の形態においては、2つのサブモジュール16b,16cによって1つの論理エントリであるIEEE1394ノードDが構成されるものを示したが、1つの論理エントリであるIEEE1394ノードを構成するサブモジュールの個数はこれに限定されるものではない。
【0045】
【発明の効果】
この発明によれば、複数の物理エントリによって構成された1つの論理エントリであるノードを備えるものであり、複数の物理エントリを1つのノードとして機能させることができ、またノードIDの資源の節約を図ることができる。例えば、複数のワイヤレス機器で1つのワイヤレスネットワークを構成した場合、そのワイヤレスネットワーク全体を1つの論理ユニットであるノードとして機能させることができ、またワイヤレスネットワーク全体に1つのノードIDを付与すればよく、ノードIDの資源の節約を図ることができる。
【図面の簡単な説明】
【図1】サブモジュールを用いたノード構成例を示す図である。
【図2】サブモジュールを用いたシリアルバス構成例を示すブロック図(ユニットを用いた場合)である。
【図3】サブモジュールを用いた他のノード構成例を示す図である。
【図4】サブモジュールを用いたシリアルバス構成例を示すブロック図(サブユニットを用いた場合)である。
【図5】ノード内のCSRアドレッシング(サブユニットを用いた場合)の一例を示す図である。
【図6】従来のモジュールによるノード構成例を示す図である。
【図7】ノード内のCSRアドレッシングの一例を示す図である。
【図8】従来のシリアルバス構成例を示すブロック図である。
【符号の説明】
11・・・IEEE1394シリアルバス、12a・・・モジュール、13a,13b・・・IEEE1394通信部、14a〜14c・・・記憶部、15a〜15c・・・ホストコントローラ、16b,16c・・・サブモジュール、17b,17c・・・ユニット間通信部、18・・・ユニット間通信用バス、19b,19c・・・サブユニット間通信部、20・・・サブユニット間通信用バス
Claims (2)
- 論理エントリである複数のユニットを含む物理エントリであるサブモジュール、を複数有する1つの論理エントリとして各々が機能する複数のモジュールと、
前記モジュールと前記サブモジュールとを接続する第1のシリアルバスと、
前記複数のサブモジュール間を接続する第2のシリアルバスと、
を備え、
前記各モジュールは、
IEEE1394方式のリンク層及び物理層として機能するIEEE1394通信部と、
CSR(Control and Status Registers)として機能し、前記ユニットに割り当てられたアドレス空間内の記憶情報、及び前記サブユニットに割り当てられたアドレス空間内の記憶情報を記憶する記憶部と、
IEEE1394方式のトランザクション層及びアプリケーション層として機能するホストコントローラと、
を有し、
前記各サブモジュールは、
ワイヤレス機器であり、
IEEE1394方式のリンク層及び物理層として機能するIEEE1394通信部と、
CSR(Control and Status Registers)として機能し、前記ユニットに割り当てられたアドレス空間内の記憶情報、及び前記サブユニットに割り当てられたアドレス空間内の記憶情報を記憶する記憶部と、
IEEE1394方式のトランザクション層及びアプリケーション層として機能するホストコントローラと、
前記複数のユニット間の通信を行うためのユニット間通信部と、
を有する、電子機器。 - 前記モジュールのIEEE1394通信部から出力されたパケットが前記第1のシリアルバスを介して第1の前記サブモジュールに送信される第1ステップと、
前記第1ステップで送信されたパケットが前記第1のサブモジュールのIEEE1394通信部により受信される第2ステップと、
前記第1のサブモジュールのIEEE1394通信部により受信されたパケットがアシンクロナスライト、リード、又はロックリクエストパケットである場合に、前記第1のサブモジュールのホストコントローラにより、当該パケット内にある、着信先ユニットのメモリアドレスを示すディスティネーションオフセットが読み込まれる第3ステップと、
前記第1のサブモジュールのホストコントローラにより、読み込まれたディスティネーションオフセットに基づいて着信先ユニットが判断される第4ステップと、
前記第1のサブモジュールのホストコントローラにより判断された着信先ユニットの情報が前記ユニット間通信部に送られる第5ステップと、
前記ユニット間通信部により、前記第2のシリアルバスを介して、前記着信先ユニットを含む第2の前記サブモジュールに前記パケットが送信される第6ステップと、
を実行する、
請求項1に記載の電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000133963A JP4529231B2 (ja) | 2000-05-02 | 2000-05-02 | 電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000133963A JP4529231B2 (ja) | 2000-05-02 | 2000-05-02 | 電子機器 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2001318877A JP2001318877A (ja) | 2001-11-16 |
JP2001318877A5 JP2001318877A5 (ja) | 2007-04-05 |
JP4529231B2 true JP4529231B2 (ja) | 2010-08-25 |
Family
ID=18642336
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000133963A Expired - Fee Related JP4529231B2 (ja) | 2000-05-02 | 2000-05-02 | 電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4529231B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006506706A (ja) * | 2002-11-12 | 2006-02-23 | ゼテーラ・コーポレイシヨン | Ip対応パーティションを備えたデータ記憶装置 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11288400A (ja) * | 1998-04-03 | 1999-10-19 | Nec Shizuoka Ltd | Pciブリッジデバイス |
WO1999057860A1 (en) * | 1998-05-06 | 1999-11-11 | Sony United Kingdom Limited | Networked conditional access module |
JPH11317755A (ja) * | 1998-02-24 | 1999-11-16 | Canon Inc | デ―タ通信システム、デ―タ通信方法、デ―タ通信装置及びディジタルインタ―フェイス |
JP2000059420A (ja) * | 1998-04-24 | 2000-02-25 | Sony Corp | 情報処理装置 |
JP2000124930A (ja) * | 1998-10-19 | 2000-04-28 | Sony Corp | データ伝送制御装置及びデータ伝送方法 |
-
2000
- 2000-05-02 JP JP2000133963A patent/JP4529231B2/ja not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11317755A (ja) * | 1998-02-24 | 1999-11-16 | Canon Inc | デ―タ通信システム、デ―タ通信方法、デ―タ通信装置及びディジタルインタ―フェイス |
JPH11288400A (ja) * | 1998-04-03 | 1999-10-19 | Nec Shizuoka Ltd | Pciブリッジデバイス |
JP2000059420A (ja) * | 1998-04-24 | 2000-02-25 | Sony Corp | 情報処理装置 |
WO1999057860A1 (en) * | 1998-05-06 | 1999-11-11 | Sony United Kingdom Limited | Networked conditional access module |
JP2000124930A (ja) * | 1998-10-19 | 2000-04-28 | Sony Corp | データ伝送制御装置及びデータ伝送方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2001318877A (ja) | 2001-11-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6513085B1 (en) | Link/transaction layer controller with integral microcontroller emulation | |
US6327637B1 (en) | Interface tap for 1394-enabled serial bus device | |
JP6579140B2 (ja) | 変換装置、ホスト装置、入出力スイッチシステム、情報処理システム、方法およびプログラム | |
US11409679B2 (en) | System component and use of a system component | |
EP1091523B1 (en) | Speed converter for IEEE-1394 serial bus network | |
US6775714B1 (en) | Communication method, communication apparatus, communication system and providing medium | |
JP4529231B2 (ja) | 電子機器 | |
JP2002521942A (ja) | メモリ装置およびメモリ装置の作動方法 | |
EP1384355B1 (en) | Interface circuit | |
US6694198B2 (en) | Control system, control device and control method | |
EP1331775A1 (en) | Physical layer circuit and interface circuit | |
US6993022B1 (en) | Method of and apparatus for directly mapping communications through a router between nodes on different buses within a network of buses | |
JP4041453B2 (ja) | 通信機器及びシステム | |
CN1965539A (zh) | 在分布式站的网络中提供站专有信息表的方法和执行方法的网络站 | |
JP3749625B2 (ja) | ノード管理方法、ネットワークアダプタ、及び記録媒体 | |
JPH09190390A (ja) | サイクリック伝送システム | |
JP2023143302A (ja) | 中継装置および中継方法 | |
JP4502653B2 (ja) | パケット送受信装置及びそれに用いるパケット識別方法 | |
JP3365262B2 (ja) | 通信プロトコル処理装置 | |
JPH09200203A (ja) | インターフェース変換装置 | |
JP2006323579A (ja) | Dmaコントローラ | |
JP2000174773A (ja) | データ通信装置及びその制御方法 | |
KR19990076150A (ko) | 아이 트리플 이 1394 망에서의 노드 아이디 관리방법 | |
JP2001156816A (ja) | 情報処理装置及び方法 | |
JP2000209252A (ja) | 通信処理装置、その上位装置、通信処理システム、通信処理システムネットワ―ク、通信処理方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060515 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070209 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070209 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20090916 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20091028 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091130 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091208 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100126 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100518 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100531 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130618 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |