JP4509202B2 - 信号処理装置及び撮像装置 - Google Patents
信号処理装置及び撮像装置 Download PDFInfo
- Publication number
- JP4509202B2 JP4509202B2 JP2008150486A JP2008150486A JP4509202B2 JP 4509202 B2 JP4509202 B2 JP 4509202B2 JP 2008150486 A JP2008150486 A JP 2008150486A JP 2008150486 A JP2008150486 A JP 2008150486A JP 4509202 B2 JP4509202 B2 JP 4509202B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage follower
- follower circuit
- photoelectric conversion
- signal
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
図1は本発明の特徴を最もよく表す図面であり、同図において、1は光電変換を行うpnフォトダイオード、2はフォトダイオードの電位をVRESにリセットするリセット用MOS、3は差動増幅器であり、1〜3によって1つの光電変換画素21を構成する。4はクランプ容量、5はクランプ電位を入力するためのクランプMOSで、4と5でクランプ回路を構成している。6〜9はスイッチ用MOS、10は最大値検出用差動増幅器、11は最小値検出用差動増幅器であり、それぞれの差動増幅器は電圧フォロワ回路を構成している。12は最大値出力用スイッチMOS、13は最小値出力用スイッチMOS、14はOR回路、15は走査回路、16、17は定電流用MOSトランジスタである。又、図2に差動増幅器10、11の具体的な回路構成図を示す。最大値検出回路用には最終段がnMOSのソースフォロワ回路、最小値検出回路用には最終段がpMOSのソースフォロワ回路となっている。
VCP=Vdark+VFPN+VRN+Voff (1)
(Vdark=画素暗時電圧、VFPN=固定パターンノイズ電圧、VRN=ランダムノイズ電圧、Voff=電圧フォロワ回路オフセット電圧)
この時の画素からの最大値又は最小値の出力は、
VPB+Vdark+VFPN+VRN(2)
となる。ここでVPBは最大値又は最小値電圧である。この電圧がスイッチMOS8を介してクランプ回路へ入力される。この時、先に蓄積されている電圧(1)との差分により、差動増幅器10、11からの出力は、
VOUT=(2)−(1)+Voff=VPB
となる。つまり、差動増幅器からは光電変換画素のノイズのみならず、差動増幅器のノイズ(オフセット成分)も除去された信号を得ることができる。
図5に本発明の第2実施例の回路構成図を示す。
図6に本発明の第3実施例の回路構成図を示す。
図7に本発明の第4実施例の回路構成図を示す。
図8は、本発明の第5実施形態をあらわす回路図である。本実施形態では光電変換画素を2次元に配列したものであり、1列ごとに最大値検出回路と最小値検出回路が設けられている。
図9、実施形態1〜5で説明した光電変換装置を用いた具体的な撮像装置のブロック図である。
2 リセット、MOSトランジスタ
3 差動増幅器
4 クランプ容量
5 クランプMOSトランジスタ
6〜9 スイッチMOSトランジスタ
10 最大値検出用差動増幅器
11 最小値検出用差動増幅器
12 最大値出力線接続トランジスタ
13 最小値出力線接続トランジスタ
14 OR回路
15 走査回路
16 最大値検出用定電流MOSトランジスタ
17 最小値検出用定電流MOSトランジスタ
18 nMOS定電流源
19 pMOS定電流源
15 ソースフォロワアンプMOSトランジスタ
26 ソースフォロワ定電流源
51 npnフォトトランジスタ
52 リセットMOSトランジスタ
53 接地MOSトランジスタ
54 最大値検出用差動増幅器
55 最小値検出用差動増幅器
56、57 定電流源
58、59 MOS容量
60〜63 スイッチMOSトランジスタ
64 走査回路
65、66 電圧フォロワ回路
67 差動増幅器
101 光電変換装置
102、110 差動増幅器
103 コンパレータ
104 マイクロコンピュータ
Claims (5)
- 複数の光電変換画素と、
各光電変換画素に対応して設けられ、前記光電変換画素で発生した電荷に基づく信号を第1の出力線へ出力する最大値検出用の電圧フォロワ回路と、
各光電変換画素に対応して設けられ、前記光電変換画素で発生した電荷に基づく信号を第2の出力線へ出力する最小値検出用の電圧フォロワ回路と、
各最大値検出用の電圧フォロワ回路の出力部を、順次、前記第1の出力線へ電気的に接続することにより前記第1の出力線に個別信号を出力する動作と、複数の最大値検出用の電圧フォロワ回路の出力部を、同時に、前記第1の出力線へ電気的に接続することにより前記第1の出力線に最大値信号を出力する動作とを切り替える切り替え部と、
前記最大値検出用の電圧フォロワ回路の前段及び前記最小値検出用の電圧フォロワ回路の前段に配されたノイズ除去手段と、を有し、
前記ノイズ除去回路は、
クランプ容量と、
前記クランプ容量の第1の端子に接続されたクランプスイッチと、
前記光電変換画素からの信号を前記電圧フォロワ回路に転送する第1のスイッチと、
前記光電変換画素からの信号を前記クランプ容量の第2の端子に転送する第2のスイッチと、
前記クランプ容量の前記第1の端子からの信号を前記電圧フォロワ回路に転送する第3のスイッチと、
前記電圧フォロワ回路から出力された信号を前記クランプ容量の前記第2の端子に転送する第4のスイッチとを有することを特徴とする信号処理装置。 - 複数の光電変換画素と、
各光電変換画素に対応して設けられ、前記光電変換画素で発生した電荷に基づく信号を第1の出力線へ出力する最大値検出用の電圧フォロワ回路と、
各光電変換画素に対応して設けられ、前記光電変換画素で発生した電荷に基づく信号を第2の出力線へ出力する最小値検出用の電圧フォロワ回路と、
各最小値検出用の電圧フォロワ回路の出力部を、順次、前記第2の出力線へ電気的に接続することにより前記第2の共通出力線に個別信号を出力する動作と、複数の最小値検出用の電圧フォロワ回路の出力部を、同時に、前記第2の出力線へ電気的に接続することにより前記第2の出力線に最大値信号を出力する動作とを切り替える切り替え部と、
前記最大値検出用の電圧フォロワ回路の前段及び前記最小値検出用の電圧フォロワ回路の前段に配されたノイズ除去手段と、を有し、
前記ノイズ除去回路は、
クランプ容量と、
前記クランプ容量の第1の端子に接続されたクランプスイッチと、
前記光電変換画素からの信号を前記電圧フォロワ回路に転送する第1のスイッチと、
前記光電変換画素からの信号を前記クランプ容量の第2の端子に転送する第2のスイッチと、
前記クランプ容量の前記第1の端子からの信号を前記電圧フォロワ回路に転送する第3のスイッチと、
前記電圧フォロワ回路から出力された信号を前記クランプ容量の前記第2の端子に転送する第4のスイッチとを有することを特徴とする信号処理装置。 - 複数の光電変換画素と、
各光電変換画素に対応して設けられ、前記光電変換画素で発生した電荷に基づく信号を第1の出力線へ出力する最大値検出用の電圧フォロワ回路と、
各光電変換画素に対応して設けられ、前記光電変換画素で発生した電荷に基づく信号を第2の出力線へ出力する最小値検出用の電圧フォロワ回路と、
各最大値検出用の電圧フォロワ回路の出力部を、順次、前記第1の出力線へ電気的に接続することにより前記第1の出力線に個別信号を出力する動作と、複数の最大値検出用の電圧フォロワ回路の出力部を、同時に、前記第1の出力線へ電気的に接続することにより前記第1の出力線に最大値信号を出力する動作とを切り替える切り替え部と、
前記最大値検出用の電圧フォロワ回路の前段及び前記最小値検出用の電圧フォロワ回路の前段に配されたノイズ除去手段と、を有し、
前記ノイズ除去回路は、
前記光電変換画素の信号をリセットした際のリセット信号を前記電圧フォロワ回路に供給し、前記電圧フォロワ回路からの出力を当該電圧フォロワ回路の入力部に設けられたクランプ容量に保持し、当該クランプ容量に保持された信号と、前記光電変換画素に蓄積された電荷に基づく信号との差分処理を行なうことにより、前記電圧フォロワ回路から出力される信号に重畳された、前記光電変換画素のノイズ成分レベル及び前記電圧フォロワ回路のオフセットレベルを抑制することを特徴とする信号処理装置。 - 複数の光電変換画素と、
各光電変換画素に対応して設けられ、前記光電変換画素で発生した電荷に基づく信号を第1の出力線へ出力する最大値検出用の電圧フォロワ回路と、
各光電変換画素に対応して設けられ、前記光電変換画素で発生した電荷に基づく信号を第2の出力線へ出力する最小値検出用の電圧フォロワ回路と、
各最小値検出用の電圧フォロワ回路の出力部を、順次、前記第2の出力線へ電気的に接続することにより前記第2の出力線に個別信号を出力する動作と、複数の最小値検出用の電圧フォロワ回路の出力部を、同時に、前記第2の出力線へ電気的に接続することにより前記第2の出力線に最大値信号を出力する動作とを切り替える切り替え部と、
前記最大値検出用の電圧フォロワ回路の前段及び前記最小値検出用の電圧フォロワ回路の前段に配されたノイズ除去手段と、を有し、
前記ノイズ除去手段は、
前記光電変換画素の信号をリセットした際のリセット信号を前記電圧フォロワ回路に供給し、前記電圧フォロワ回路からの出力を当該電圧フォロワ回路の入力部に設けられたクランプ容量に保持し、当該クランプ容量に保持された信号と、前記光電変換画素に蓄積された電荷に基づく信号との差分処理を行なうことにより、前記電圧フォロワ回路から出力される信号に重畳された、前記光電変換画素のノイズ成分レベル及び前記電圧フォロワ回路のオフセットレベルを抑制することを特徴とする信号処理装置。 - 請求項1〜4の何れか1項に記載の信号処理装置と、
前記信号処理装置から出力された前記最大値信号と前記最小値信号の差分値が所定値以上になることを検知する比較手段と、
前記比較手段の出力に基づいて前記光電変換画素の光の蓄積時間を制御する制御手段と、
を有することを特徴とする撮像装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008150486A JP4509202B2 (ja) | 2008-06-09 | 2008-06-09 | 信号処理装置及び撮像装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008150486A JP4509202B2 (ja) | 2008-06-09 | 2008-06-09 | 信号処理装置及び撮像装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP35762098A Division JP4323599B2 (ja) | 1998-07-30 | 1998-12-16 | 信号処理装置及び撮像装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008245323A JP2008245323A (ja) | 2008-10-09 |
JP4509202B2 true JP4509202B2 (ja) | 2010-07-21 |
Family
ID=39916009
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008150486A Expired - Fee Related JP4509202B2 (ja) | 2008-06-09 | 2008-06-09 | 信号処理装置及び撮像装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4509202B2 (ja) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000050164A (ja) * | 1998-07-30 | 2000-02-18 | Canon Inc | 信号処理装置及びそれを用いた撮像装置 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3128012B2 (ja) * | 1991-10-15 | 2001-01-29 | キヤノン株式会社 | 光電変換装置 |
JP3548301B2 (ja) * | 1995-10-16 | 2004-07-28 | キヤノン株式会社 | 固体撮像装置及びその駆動方法 |
JP3774499B2 (ja) * | 1996-01-24 | 2006-05-17 | キヤノン株式会社 | 光電変換装置 |
-
2008
- 2008-06-09 JP JP2008150486A patent/JP4509202B2/ja not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000050164A (ja) * | 1998-07-30 | 2000-02-18 | Canon Inc | 信号処理装置及びそれを用いた撮像装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2008245323A (ja) | 2008-10-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8159582B2 (en) | Solid-state imaging apparatus and method of driving the same | |
JP4323599B2 (ja) | 信号処理装置及び撮像装置 | |
JP4542041B2 (ja) | 固体撮像装置およびこれを用いたカメラ | |
US9781278B2 (en) | Solid-state image sensor and image reading apparatus | |
EP2448254B1 (en) | Solid-state image pickup device | |
JP4315032B2 (ja) | 固体撮像装置および固体撮像装置の駆動方法 | |
US6781624B1 (en) | Signal processing apparatus | |
JP4969771B2 (ja) | 固体撮像装置及びそのキャパシタ調整方法 | |
JP2010141928A (ja) | 固体撮像装置 | |
US8294798B2 (en) | Solid-state imaging apparatus | |
JP4533367B2 (ja) | 固体撮像装置 | |
JP4557469B2 (ja) | 光電変換装置、及び固体撮像システム | |
JP2008271186A (ja) | 固体撮像装置 | |
JP2000180706A5 (ja) | ||
JP2007181088A (ja) | 固体撮像装置及びカメラシステム | |
US10652498B2 (en) | Photoelectric conversion device, image capturing device, and photoelectric conversion method | |
JPWO2017141847A1 (ja) | 固体撮像装置および撮像装置 | |
US8102441B2 (en) | Solid-state imaging apparatus | |
US20090244337A1 (en) | Solid-state imaging apparatus | |
JP4509202B2 (ja) | 信号処理装置及び撮像装置 | |
JP2011091724A (ja) | 固体撮像素子 | |
JP2000050164A (ja) | 信号処理装置及びそれを用いた撮像装置 | |
JP2016014729A (ja) | 撮像装置及びその駆動方法 | |
JP5308937B2 (ja) | 固体撮像装置 | |
JP2008079001A (ja) | 固体撮像装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20100201 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100420 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100427 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130514 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140514 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |