JP4489457B2 - 広帯域位相器 - Google Patents
広帯域位相器 Download PDFInfo
- Publication number
- JP4489457B2 JP4489457B2 JP2004048536A JP2004048536A JP4489457B2 JP 4489457 B2 JP4489457 B2 JP 4489457B2 JP 2004048536 A JP2004048536 A JP 2004048536A JP 2004048536 A JP2004048536 A JP 2004048536A JP 4489457 B2 JP4489457 B2 JP 4489457B2
- Authority
- JP
- Japan
- Prior art keywords
- input terminal
- degree phase
- terminal
- output terminal
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000003990 capacitor Substances 0.000 claims description 285
- RDYMFSUJUZBWLH-UHFFFAOYSA-N endosulfan Chemical group C12COS(=O)OCC2C2(Cl)C(Cl)=C(Cl)C1(Cl)C2(Cl)Cl RDYMFSUJUZBWLH-UHFFFAOYSA-N 0.000 claims description 8
- 238000004088 simulation Methods 0.000 description 31
- 238000010586 diagram Methods 0.000 description 16
- 230000010355 oscillation Effects 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 4
- 238000004891 communication Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- -1 polyphenylene Polymers 0.000 description 3
- 238000013461 design Methods 0.000 description 2
- 230000014509 gene expression Effects 0.000 description 2
- 230000002194 synthesizing effect Effects 0.000 description 2
- 229920000265 Polyparaphenylene Polymers 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000004069 differentiation Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Landscapes
- Filters And Equalizers (AREA)
Description
図19において、131は周波数fRFの高周波信号が入出力されるRF信号入出力端子、132は周波数fLOの局部発振波を発生する局部発振器、133、134は互いに90度の位相差を有したべースバンド信号が入出力されるベースバンド信号入出力端子、135はRF信号入出力端子131に入力されたRF信号を同相で分配するか、あるいは偶高調波ミキサ137、138が出力したRF信号を同相で合成する同相電力分配合成回路、136は局部発振器132で発生した周波数fLOの局部発振波を45度の位相差で分配する45度電力分配器、137、138は偶高調波ミキサであって、同相電力分配合成器135の出力した周波数fRFの高周波信号と45度電力分配器136の出力した周波数fLOの局部発振波とを混合したベースバンド信号をベースバンド信号入出力端子133、134に出力するか、あるいはベースバンド信号入出力端子133、134に入力したベースバンド信号と45度電力分配器136の出力した周波数fLOの局部発振波とをそれぞれ混合してRF信号入出力端子131からRF信号として出力する機能を有している。この偶高調波ミキサ137、138を用いることにより、ダイレクトコンバージョン方式で問題となるDCオフセットを低減出来、特性の向上を図ることが出来る。但し、偶高調波ミキサは局部発振波の2倍波と高周波信号波との混合を行うため、直交変復調するためには電力分配器136の位相差を45度とする必要がある。
また、本発明の請求項6における位相器は、抵抗素子と容量素子とから構成され、入力電力の0度位相信号、90度位相信号、180度位相信号、270度位相信号を出力するポリフェーズフィルタ型4相電力分配器と、前記ポリフェーズフィルタ型4相電力分配器から出力される前記4信号を入力し、0<x<90の任意の値xに対して0度、x度、180度、(180+x)度の位相差を持つ4信号を出力するx度位相器とから構成され、前記x度位相器として、第1の入力端子に第1の抵抗素子の一端および第1の容量素子の一端を接続し、第2の入力端子に第2の抵抗素子の一端および第2の容量素子の一端を接続し、第3の入力端子に第3の抵抗素子の一端および第3の容量素子の一端を接続し、第4の入力端子に第4の抵抗素子の一端および第4の容量素子の一端を接続し、前記第1の抵抗素子の他端に第5の容量素子の一端を接続し、前記第2の抵抗素子の他端に第6の容量素子の一端を接続し、前記第3の抵抗素子の他端に第7の容量素子の一端を接続し、前記第4の抵抗素子の他端に第8の容量素子の一端を接続し、前記第5の容量素子の他端に前記第4の容量素子の他端および第1の出力端子を接続し、前記第6の容量素子の他端に前記第1の容量素子の他端および第2の出力端子を接続し、前記第7の容量素子の他端に前記第2の容量素子の他端および第3の出力端子を接続し、前記第8の容量素子の他端に前記第3の容量素子の他端および第4の出力端子を接続したRC位相器を用い、前記x度位相器の第1の入力端子に前記ポリフェーズフィルタ型4相電力分配器の0度位相信号を出力する端子を接続し、前記x度位相器の第2の入力端子に前記ポリフェーズフィルタ型4相電力分配器の90度位相信号を出力する端子を接続し、前記x度位相器の第3の入力端子に前記ポリフェーズフィルタ型4相電力分配器の180度位相信号を出力する端子を接続し、前記x度位相器の第4の入力端子に前記ポリフェーズフィルタ型4相電力分配器の270度位相信号を出力する端子を接続する広帯域位相器において、前記ポリフェーズフィルタ型4相電力分配器として、基本ブロックが、第1の入力端子に第1の抵抗素子の一端および第1の容量素子の一端を接続し、第2の入力端子に第2の抵抗素子の一端および第2の容量素子の一端を接続し、第3の入力端子に第3の抵抗素子の一端および第3の容量素子の一端を接続し、第4の入力端子に第4の抵抗素子の一端および第4の容量素子の一端を接続し、前記第1の抵抗素子の他端に前記第4の容量素子の他端および第1の出力端子を接続し、前記第2の抵抗素子の他端に前記第1の容量素子の他端および第2の出力端子を接続し、前記第3の抵抗素子の他端に前記第2の容量素子の他端および第3の出力端子を接続し、前記第4の抵抗素子の他端に前記第3の容量素子の他端および第4の出力端子を接続した構成であり、前記基本ブロックの複数段構成とする場合の第1の出力端子に後段の第1の入力端子を接続し、第2の出力端子に後段の第2の入力端子を接続し、第3の出力端子に後段の第3の入力端子を接続し、第4の出力端子に後段の第4の入力端子を接続し、前記第1段目の基本ブロックにおける第2と第4の入力端子を接地し、前記第1と第3の入力端子に180度の位相差の信号を入力し、0度、90度、180度、270度の位相差を持つ4信号を出力するポリフェーズフィルタ型4相電力分配器を用いる構成とした。
また、本発明の請求項7における位相器は、抵抗素子と容量素子とから構成され、入力電力の0度位相信号、90度位相信号、180度位相信号、270度位相信号を出力するポリフェーズフィルタ型4相電力分配器と、前記ポリフェーズフィルタ型4相電力分配器から出力される前記4信号を入力し、0<x<90の任意の値xに対して0度、x度、180度、(180+x)度の位相差を持つ4信号を出力するx度位相器とから構成され、前記x度位相器として、第1の入力端子に第1の抵抗素子の一端および第1の容量素子の一端を接続し、第2の入力端子に第2の抵抗素子の一端および第2の容量素子の一端を接続し、第3の入力端子に第3の抵抗素子の一端および第3の容量素子の一端を接続し、第4の入力端子に第4の抵抗素子の一端および第4の抵抗素子の一端を接続し、前記第1の容量素子の他端に第5の抵抗素子の一端を接続し、前記第2の容量素子の他端に第6の抵抗素子の一端を接続し、前記第3の容量素子の他端に第7の抵抗素子の一端を接続し、前記第4の容量素子の他端に第8の抵抗素子の一端を接続し、前記第1の抵抗素子の他端に前記第8の抵抗素子の他端および第1の出力端子を接続し、前記第2の抵抗素子の他端に前記第5の抵抗素子の他端および第2の出力端子を接続し、前記第3の抵抗素子の他端に前記第6の抵抗素子の他端および第3の出力端子を接続し、前記第4の抵抗素子の他端に前記第7の抵抗素子の他端および第4の出力端子を接続したRC位相器を用い、前記x度位相器の第1の入力端子に前記ポリフェーズフィルタ型4相電力分配器の0度位相信号を出力する端子を接続し、前記x度位相器の第2の入力端子に前記ポリフェーズフィルタ型4相電力分配器の90度位相信号を出力する端子を接続し、前記x度位相器の第3の入力端子に前記ポリフェーズフィルタ型4相電力分配器の180度位相信号を出力する端子を接続し、前記x度位相器の第4の入力端子に前記ポリフェーズフィルタ型4相電力分配器の270度位相信号を出力する端子を接続する広帯域位相器において、前記ポリフェーズフィルタ型4相電力分配器として、基本ブロックが、第1の入力端子に第1の抵抗素子の一端および第1の容量素子の一端を接続し、第2の入力端子に第2の抵抗素子の一端および第2の容量素子の一端を接続し、第3の入力端子に第3の抵抗素子の一端および第3の容量素子の一端を接続し、第4の入力端子に第4の抵抗素子の一端および第4の容量素子の一端を接続し、前記第1の抵抗素子の他端に前記第4の容量素子の他端および第1の出力端子を接続し、前記第2の抵抗素子の他端に前記第1の容量素子の他端および第2の出力端子を接続し、前記第3の抵抗素子の他端に前記第2の容量素子の他端および第3の出力端子を接続し、前記第4の抵抗素子の他端に前記第3の容量素子の他端および第4の出力端子を接続した構成であり、前記基本ブロックの複数段構成とする場合の第1の出力端子に後段の第1の入力端子を接続し、第2の出力端子に後段の第2の入力端子を接続し、第3の出力端子に後段の第3の入力端子を接続し、第4の出力端子に後段の第4の入力端子を接続し、前記第1段目の基本ブロックにおける第2と第4の入力端子を接地し、前記第1と第3の入力端子に180度の位相差の信号を入力し、0度、90度、180度、270度の位相差を持つ4信号を出力するポリフェーズフィルタ型4相電力分配器を用いる構成とした。
また、本発明の請求項8における位相器は、抵抗素子と容量素子とから構成され入力電力の0度位相信号、90度位相信号、180度位相信号、270度位相信号を出力するポリフェーズフィルタ型4相電力分配器と、前記ポリフェーズフィルタ型4相電力分配器から出力される前記4信号を入力し、0<x<90の任意の値xに対して0度、x度、180度、(180+x)度の位相差を持つ4信号を出力するx度位相器とから構成され、前記x度位相器として、第1の入力端子に第1の抵抗素子の一端および第1の容量素子の一端を接続し、第2の入力端子に第2の抵抗素子の一端および第2の容量素子の一端を接続し、第3の入力端子に第3の抵抗素子の一端および第3の容量素子の一端を接続し、第4の入力端子に第4の抵抗素子の一端および第4の容量素子の一端を接続し、前記第1の抵抗素子の他端に第5の容量素子の一端を接続し、前記第2の抵抗素子の他端に第6の容量素子の一端を接続し、前記第3の抵抗素子の他端に第7の容量素子の一端を接続し、前記第4の抵抗素子の他端に第8の容量素子の一端を接続し、前記第1の容量素子の他端に第5の抵抗素子の一端を接続し、前記第2の容量素子の他端に第6の抵抗素子の一端を接続し、前記第3の容量素子の他端に第7の抵抗素子の一端を接続し、前記第4の容量素子の他端に第8の抵抗素子の一端を接続し、前記第5の容量素子の他端に前記第8の抵抗素子の他端および第1の出力端子を接続し、前記第6の容量素子の他端に前記第5の抵抗素子の他端および第2の出力端子を接続し、前記第7の容量素子の他端に前記第6の抵抗素子の他端および第3の出力端子を接続し、前記第8の容量素子の他端に前記第7の抵抗素子の他端および第4の出力端子を接続したRC位相器を用い、前記x度位相器の第1の入力端子に前記ポリフェーズフィルタ型4相電力分配器の0度位相信号を出力する端子を接続し、前記x度位相器の第2の入力端子に前記ポリフェーズフィルタ型4相電力分配器の90度位相信号を出力する端子を接続し、前記x度位相器の第3の入力端子に前記ポリフェーズフィルタ型4相電力分配器の180度位相信号を出力する端子を接続し、前記x度位相器の第4の入力端子に前記ポリフェーズフィルタ型4相電力分配器の270度位相信号を出力する端子を接続する広帯域位相器において、前記ポリフェーズフィルタ型4相電力分配器として、基本ブロックが、第1の入力端子に第1の抵抗素子の一端および第1の容量素子の一端を接続し、第2の入力端子に第2の抵抗素子の一端および第2の容量素子の一端を接続し、第3の入力端子に第3の抵抗素子の一端および第3の容量素子の一端を接続し、第4の入力端子に第4の抵抗素子の一端および第4の容量素子の一端を接続し、前記第1の抵抗素子の他端に前記第4の容量素子の他端および第1の出力端子を接続し、前記第2の抵抗素子の他端に前記第1の容量素子の他端および第2の出力端子を接続し、前記第3の抵抗素子の他端に前記第2の容量素子の他端および第3の出力端子を接続し、前記第4の抵抗素子の他端に前記第3の容量素子の他端および第4の出力端子を接続した構成であり、前記基本ブロックの複数段構成とする場合の第1の出力端子に後段の第1の入力端子を接続し、第2の出力端子に後段の第2の入力端子を接続し、第3の出力端子に後段の第3の入力端子を接続し、第4の出力端子に後段の第4の入力端子を接続し、前記第1段目の基本ブロックにおける第2と第4の入力端子を接地し、前記第1と第3の入力端子に180度の位相差の信号を入力し、0度、90度、180度、270度の位相差を持つ4信号を出力するポリフェーズフィルタ型4相電力分配器を用いる構成とした。
また、本発明の請求項10における位相器は、抵抗素子と容量素子とから構成され、入力電力の0度位相信号、90度位相信号、180度位相信号、270度位相信号を出力するポリフェーズフィルタ型4相電力分配器と、前記ポリフェーズフィルタ型4相電力分配器から出力される前記4信号を入力し、0<x<90の任意の値xに対して0度、x度、180度、(180+x)度の位相差を持つ4信号を出力するx度位相器とから構成され、前記x度位相器として、第1の入力端子に第1の抵抗素子の一端および第1の容量素子の一端を接続し、第2の入力端子に第2の抵抗素子の一端および第2の容量素子の一端を接続し、第3の入力端子に第3の抵抗素子の一端および第3の容量素子の一端を接続し、第4の入力端子に第4の抵抗素子の一端および第4の容量素子の一端を接続し、前記第1の抵抗素子の他端に第5の容量素子の一端を接続し、前記第2の抵抗素子の他端に第6の容量素子の一端を接続し、前記第3の抵抗素子の他端に第7の容量素子の一端を接続し、前記第4の抵抗素子の他端に第8の容量素子の一端を接続し、前記第5の容量素子の他端に前記第4の容量素子の他端および第1の出力端子を接続し、前記第6の容量素子の他端に前記第1の容量素子の他端および第2の出力端子を接続し、前記第7の容量素子の他端に前記第2の容量素子の他端および第3の出力端子を接続し、前記第8の容量素子の他端に前記第3の容量素子の他端および第4の出力端子を接続したRC位相器を用い、前記x度位相器の第1の入力端子に前記ポリフェーズフィルタ型4相電力分配器の0度位相信号を出力する端子を接続し、前記x度位相器の第2の入力端子に前記ポリフェーズフィルタ型4相電力分配器の90度位相信号を出力する端子を接続し、前記x度位相器の第3の入力端子に前記ポリフェーズフィルタ型4相電力分配器の180度位相信号を出力する端子を接続し、前記x度位相器の第4の入力端子に前記ポリフェーズフィルタ型4相電力分配器の270度位相信号を出力する端子を接続する広帯域位相器において、前記ポリフェーズフィルタ型4相電力分配器として、基本ブロックが、第1の入力端子に第1の抵抗素子の一端および第1の容量素子の一端を接続し、第2の入力端子に第2の抵抗素子の一端および第2の容量素子の一端を接続し、第3の入力端子に第3の抵抗素子の一端および第3の容量素子の一端を接続し、第4の入力端子に第4の抵抗素子の一端および第4の容量素子の一端を接続し、前記第1の抵抗素子の他端に前記第4の容量素子の他端および第1の出力端子を接続し、前記第2の抵抗素子の他端に前記第1の容量素子の他端および第2の出力端子を接続し、前記第3の抵抗素子の他端に前記第2の容量素子の他端および第3の出力端子を接続し、前記第4の抵抗素子の他端に前記第3の容量素子の他端および第4の出力端子を接続した構成であり、前記基本ブロックを複数段構成とする場合の第1の出力端子に後段の第1の入力端子を接続し、第2の出力端子に後段の第2の入力端子を接続し、第3の出力端子に後段の第3の入力端子を接続し、第4の出力端子に後段の第4の入力端子を接続し、前記第1段目の基本ブロックの第1と第2の入力端子に0度の、第3と第4の入力端子に180度の位相差の信号をそれぞれ入力し、0度、90度、180度、270度の位相差を持つ4信号を出力するポリフェーズフィルタ型4相電力分配器を用いる構成とした。
また、本発明の請求項11における位相器は、抵抗素子と容量素子とから構成され、入力電力の0度位相信号、90度位相信号、180度位相信号、270度位相信号を出力するポリフェーズフィルタ型4相電力分配器と、前記ポリフェーズフィルタ型4相電力分配器から出力される前記4信号を入力し、0<x<90の任意の値xに対して0度、x度、180度、(180+x)度の位相差を持つ4信号を出力するx度位相器とから構成され、前記x度位相器として、第1の入力端子に第1の抵抗素子の一端および第1の容量素子の一端を接続し、第2の入力端子に第2の抵抗素子の一端および第2の容量素子の一端を接続し、第3の入力端子に第3の抵抗素子の一端および第3の容量素子の一端を接続し、第4の入力端子に第4の抵抗素子の一端および第4の抵抗素子の一端を接続し、前記第1の容量素子の他端に第5の抵抗素子の一端を接続し、前記第2の容量素子の他端に第6の抵抗素子の一端を接続し、前記第3の容量素子の他端に第7の抵抗素子の一端を接続し、前記第4の容量素子の他端に第8の抵抗素子の一端を接続し、前記第1の抵抗素子の他端に前記第8の抵抗素子の他端および第1の出力端子を接続し、前記第2の抵抗素子の他端に前記第5の抵抗素子の他端および第2の出力端子を接続し、前記第3の抵抗素子の他端に前記第6の抵抗素子の他端および第3の出力端子を接続し、前記第4の抵抗素子の他端に前記第7の抵抗素子の他端および第4の出力端子を接続したRC位相器を用い、前記x度位相器の第1の入力端子に前記ポリフェーズフィルタ型4相電力分配器の0度位相信号を出力する端子を接続し、前記x度位相器の第2の入力端子に前記ポリフェーズフィルタ型4相電力分配器の90度位相信号を出力する端子を接続し、前記x度位相器の第3の入力端子に前記ポリフェーズフィルタ型4相電力分配器の180度位相信号を出力する端子を接続し、前記x度位相器の第4の入力端子に前記ポリフェーズフィルタ型4相電力分配器の270度位相信号を出力する端子を接続する広帯域位相器において、前記ポリフェーズフィルタ型4相電力分配器として、基本ブロックが、第1の入力端子に第1の抵抗素子の一端および第1の容量素子の一端を接続し、第2の入力端子に第2の抵抗素子の一端および第2の容量素子の一端を接続し、第3の入力端子に第3の抵抗素子の一端および第3の容量素子の一端を接続し、第4の入力端子に第4の抵抗素子の一端および第4の容量素子の一端を接続し、前記第1の抵抗素子の他端に前記第4の容量素子の他端および第1の出力端子を接続し、前記第2の抵抗素子の他端に前記第1の容量素子の他端および第2の出力端子を接続し、前記第3の抵抗素子の他端に前記第2の容量素子の他端および第3の出力端子を接続し、前記第4の抵抗素子の他端に前記第3の容量素子の他端および第4の出力端子を接続した構成であり、前記基本ブロックを複数段構成とする場合の第1の出力端子に後段の第1の入力端子を接続し、第2の出力端子に後段の第2の入力端子を接続し、第3の出力端子に後段の第3の入力端子を接続し、第4の出力端子に後段の第4の入力端子を接続し、前記第1段目の基本ブロックの第1と第2の入力端子に0度の、第3と第4の入力端子に180度の位相差の信号をそれぞれ入力し、0度、90度、180度、270度の位相差を持つ4信号を出力するポリフェーズフィルタ型4相電力分配器を用いる構成とした。
また、本発明の請求項12における位相器は、抵抗素子と容量素子とから構成され入力電力の0度位相信号、90度位相信号、180度位相信号、270度位相信号を出力するポリフェーズフィルタ型4相電力分配器と、前記ポリフェーズフィルタ型4相電力分配器から出力される前記4信号を入力し、0<x<90の任意の値xに対して0度、x度、180度、(180+x)度の位相差を持つ4信号を出力するx度位相器とから構成され、前記x度位相器として、第1の入力端子に第1の抵抗素子の一端および第1の容量素子の一端を接続し、第2の入力端子に第2の抵抗素子の一端および第2の容量素子の一端を接続し、第3の入力端子に第3の抵抗素子の一端および第3の容量素子の一端を接続し、第4の入力端子に第4の抵抗素子の一端および第4の容量素子の一端を接続し、前記第1の抵抗素子の他端に第5の容量素子の一端を接続し、前記第2の抵抗素子の他端に第6の容量素子の一端を接続し、前記第3の抵抗素子の他端に第7の容量素子の一端を接続し、前記第4の抵抗素子の他端に第8の容量素子の一端を接続し、前記第1の容量素子の他端に第5の抵抗素子の一端を接続し、前記第2の容量素子の他端に第6の抵抗素子の一端を接続し、前記第3の容量素子の他端に第7の抵抗素子の一端を接続し、前記第4の容量素子の他端に第8の抵抗素子の一端を接続し、前記第5の容量素子の他端に前記第8の抵抗素子の他端および第1の出力端子を接続し、前記第6の容量素子の他端に前記第5の抵抗素子の他端および第2の出力端子を接続し、前記第7の容量素子の他端に前記第6の抵抗素子の他端および第3の出力端子を接続し、前記第8の容量素子の他端に前記第7の抵抗素子の他端および第4の出力端子を接続したRC位相器を用い、前記x度位相器の第1の入力端子に前記ポリフェーズフィルタ型4相電力分配器の0度位相信号を出力する端子を接続し、前記x度位相器の第2の入力端子に前記ポリフェーズフィルタ型4相電力分配器の90度位相信号を出力する端子を接続し、前記x度位相器の第3の入力端子に前記ポリフェーズフィルタ型4相電力分配器の180度位相信号を出力する端子を接続し、前記x度位相器の第4の入力端子に前記ポリフェーズフィルタ型4相電力分配器の270度位相信号を出力する端子を接続する広帯域位相器において、前記ポリフェーズフィルタ型4相電力分配器として、基本ブロックが、第1の入力端子に第1の抵抗素子の一端および第1の容量素子の一端を接続し、第2の入力端子に第2の抵抗素子の一端および第2の容量素子の一端を接続し、第3の入力端子に第3の抵抗素子の一端および第3の容量素子の一端を接続し、第4の入力端子に第4の抵抗素子の一端および第4の容量素子の一端を接続し、前記第1の抵抗素子の他端に前記第4の容量素子の他端および第1の出力端子を接続し、前記第2の抵抗素子の他端に前記第1の容量素子の他端および第2の出力端子を接続し、前記第3の抵抗素子の他端に前記第2の容量素子の他端および第3の出力端子を接続し、前記第4の抵抗素子の他端に前記第3の容量素子の他端および第4の出力端子を接続した構成であり、前記基本ブロックを複数段構成とする場合の第1の出力端子に後段の第1の入力端子を接続し、第2の出力端子に後段の第2の入力端子を接続し、第3の出力端子に後段の第3の入力端子を接続し、第4の出力端子に後段の第4の入力端子を接続し、前記第1段目の基本ブロックの第1と第2の入力端子に0度の、第3と第4の入力端子に180度の位相差の信号をそれぞれ入力し、0度、90度、180度、270度の位相差を持つ4信号を出力するポリフェーズフィルタ型4相電力分配器を用いる構成とした。
図1は本発明による第1の実施の形態である広帯域位相器の構成を示す回路構成図であって、図中、1は入力端子、2、3、4、5は出力端子、6は抵抗素子と容量素子から構成されるポリフェーズフィルタ型4相電力分配器、7、8、9、10は抵抗値がそれぞれR1、R2、R1、R2の抵抗素子、11、12、13、14は容量値がそれぞれCl、C2、Cl、C2の容量素子である。4相電力分配器6の出力端子AとRC回路で構成された後続の位相器の第1の入力端子A’とを接続し、A’に抵抗素子7の一端および容量素子11の一端を接続し、4相電力分配器6の出力端子Bと後続の位相器の入力端子B’とを接続し、B’に抵抗素子8の一端および容量素子12の一端を接続し、4相電力分配器6の出力端子Cと後続の位相器の第3の入力端子C’とを接続し、C’に抵抗素子9の一端および容量素子13の一端を接続し、4相電力分配器6の出力端子Dと後続の位相器の入力端子D’とを接続し、D’に抵抗素子10の一端および容量素子14の一端を接続し、抵抗素子7の他端に容量素子14の他端と第1の出力端子2を接続し、抵抗素子8の他端に容量素子11の他端と第2の出力端子3を接続し、抵抗素子9の他端に容量素子12の他端と第3の出力端子4を接続し、抵抗素子10の他端に容量素子13の他端と第4の出力端子5を接続している。
抵抗素子と容量素子とから構成されるポリフェーズフィルタ型4相電力分配器としては、非特許文献1に記載されている図20に示すポリフェーズフィルタを用いた4相電力分配器を使用している。この場合、出力端子Aには0度位相信号が出力され、出力端子Bには90度位相信号が出力され、出力端子Cには180度位相信号が出力され、出力端子Dには270度位相信号が出力される。
図29において231、232は入力端子、233、234、235、236は順に第1〜第4の出力端子、237,238,239,240は抵抗値がR34 の抵抗素子、241、242、243、244は容量値がC34の容量素子である。ここでポリフェーズフィルタヘの入力電圧をVinとし、第1〜第4の出力端子における出力電圧をそれぞれVout14、Vout24、Vout34、Vout44とし、出力インピーダンスをZ0とすると、図29に示す構成の位相器の出力電圧は
図23において、171,172は入力端子、173,174,175,176は出力端子、177,178,179,180は抵抗値がR17の抵抗素子、181,182,183,184は抵抗値がR27の抵抗素子、185,186,187,188は抵抗値がR37の抵抗素子、189,190,191,192は容量値がC17の容量素子、193,194,195,196は容量値がC27の容量素子、197,198,199,200は容量値がC37の容量素子である。図25は図23に示すポリフェーズフィルタの振幅特性のシミュレーション結果であり、広帯域に渉り低振幅誤差を実現していることがわかる。一方、位相特性は図24に示すように周波数依存性を有し、2GHz以上で位相誤差が増大する。
図4は本発明の第2の実施の形態による広帯域位相器の構成を示す回路構成図である。図中、21は入力端子、22,23,24,25は出力端子、26は4相電力分配器、27,28,29,30は抵抗値がそれぞれR19,R29,R19,R29の抵抗素子、31,32,33,34,35,36,37,38は容量値がそれぞれC19,C29,C19,C29,C39,C49,C39,C49の容量素子である。
このように本第2の実施の形態においても、位相特性、振幅特性とも広帯域化を図ることが可能である。
図7は本発明による第3の実施の形態の広帯域位相器の構成を示す回路構成図である。図7において、41は入力端子、42,43、44、45は出力端子、46は4相電力分配器、47,48,49,50,51,52,53,54は抵抗値がそれぞれR10,R20,R10,R20,R30、R40、R30、R40の抵抗素子、55,56,57,58は容量値がそれぞれC10,C20,C10,C20の容量素子である。
図10は本発明の第4の実施の形態の広帯域位相器の構成を示す回路構成図である。図10において、61は入力端子、62,63、・64,65は出力端子、66は4相電力分配器、67,68,69,70,71,72,73,74は抵抗値がそれぞれR18,R28,R18,R28,R38、R48、R38、R48の抵抗素子、75,76,77,78,79,80,81,82は容量値がそれぞれC18,C28,C18,C28,C38,C48,C38,C48の容量素子である。4相電力分配器66の出力端子Aに抵抗素子67の一端および容量素子79の一端を接続し、4相電力分配器66の出力端子Bに抵抗素子68の一端および容量素子80の一端を接続し、4相電力分配器66の出力端子Cに抵抗素子69の一端および容量素子81の一端を接続し、4相電力分配器66の出力端子Dに抵抗素子70の一端および容量素子82の一端を接続し、抵抗素子67の他端に容量素子75の一端を接続し、抵抗素子68の他端に容量素子76の一端を接続し、抵抗素子69の他端に容量素子77の一端を接続し、抵抗素子70の他端に容量素子78の一端を接続し、容量素子79の他端に抵抗素子71の一端を接続し、容量素子80の他端に抵抗素子72の一端を接続し、容量素子81の他端に抵抗素子73の一端を接続し、容量素子82の他端に抵抗素子74の一端を接続し、容量素子75の他端に抵抗素子74の他端と第1の出力端子を接続し、容量素子76の他端に抵抗素子71の他端と第2の出力端子を接続し、容量素子77の他端に抵抗素子72の他端と第3の出力端子を接続し、容量素子78の他端に抵抗素子73の他端と第4の出力端子を接続している。
[その他の実施形態]
以上述べた実施の形態は全て本発明の実施の形態を例示的に示すものであって限定的に示すものではなく、本発明は他の種々の変形態様および変更態様で実施することが出来る。
201、202、231、232:入力端子
2、3、4、5、22、23、24、25、42、43、44、45、62、
63、64、65、92、93、102、103、143、144、145、
146、173、174、175、176、203、204、205、206、233、234、235、236:出力端子
6、26、46、66、223:ポリフェーズ型4相電力分配器
7〜10、27〜30、47〜54、67〜74、94、95、104〜107、
147〜158、177〜188、207〜214、237〜240:抵抗素子
11〜14、31〜38、55〜58、75〜82、96、97、108〜
111、159〜170、189〜200、215〜222、241〜245:容量素子
131:RF信号入出力端子
132:局部発振器
133、134:ベースバンド信号入出力端子
135:同相電力分配合成回路
136:45度電力分配器
137,138:偶高調波ミキサ
Claims (12)
- 抵抗素子と容量素子とから構成され、入力電力の0度位相信号、90度位相信号、180度位相信号、270度位相信号を出力するポリフェーズフィルタ型4相電力分配器と、
前記ポリフェーズフィルタ型4相電力分配器から出力される前記4信号を入力し、0<x<90の任意の値xに対して0度、x度、180度、(180+x)度の位相差を持つ4信号を出力するx度位相器とから構成され、
前記x度位相器として、
第1の入力端子に第1の抵抗素子の一端および第1の容量素子の一端を接続し、第2の入力端子に第2の抵抗素子の一端および第2の容量素子の一端を接続し、第3の入力端子に第3の抵抗素子の一端および第3の容量素子の一端を接続し、第4の入力端子に第4の抵抗素子の一端および第4の容量素子の一端を接続し、前記第1の抵抗素子の他端に前記第4の容量素子の他端および第1の出力端子を接続し、前記第2の抵抗素子の他端に前記第1の容量素子の他端および第2の出力端子を接続し、前記第3の抵抗素子の他端に前記第2の容量素子の他端および第3の出力端子を接続し、前記第4の抵抗素子の他端に前記第3の容量素子の他端および第4の出力端子を接続したRC位相器を用い、
前記x度位相器の第1の入力端子に前記ポリフェーズフィルタ型4相電力分配器の0度位相信号を出力する端子を接続し、前記x度位相器の第2の入力端子に前記ポリフェーズフィルタ型4相電力分配器の90度位相信号を出力する端子を接続し、前記x度位相器の第3の入力端子に前記ポリフェーズフィルタ型4相電力分配器の180度位相信号を出力する端子を接続し、前記x度位相器の第4の入力端子に前記ポリフェーズフィルタ型4相電力分配器の270度位相信号を出力する端子を接続することを特徴とした広帯域位相器。 - 抵抗素子と容量素子とから構成され、入力電力の0度位相信号、90度位相信号、180度位相信号、270度位相信号を出力するポリフェーズフィルタ型4相電力分配器と、
前記ポリフェーズフィルタ型4相電力分配器から出力される前記4信号を入力し、0<x<90の任意の値xに対して0度、x度、180度、(180+x)度の位相差を持つ4信号を出力するx度位相器とから構成され、
前記x度位相器として、
第1の入力端子に第1の抵抗素子の一端および第1の容量素子の一端を接続し、第2の入力端子に第2の抵抗素子の一端および第2の容量素子の一端を接続し、第3の入力端子に第3の抵抗素子の一端および第3の容量素子の一端を接続し、第4の入力端子に第4の抵抗素子の一端および第4の容量素子の一端を接続し、前記第1の抵抗素子の他端に第5の容量素子の一端を接続し、前記第2の抵抗素子の他端に第6の容量素子の一端を接続し、前記第3の抵抗素子の他端に第7の容量素子の一端を接続し、前記第4の抵抗素子の他端に第8の容量素子の一端を接続し、前記第5の容量素子の他端に前記第4の容量素子の他端および第1の出力端子を接続し、前記第6の容量素子の他端に前記第1の容量素子の他端および第2の出力端子を接続し、前記第7の容量素子の他端に前記第2の容量素子の他端および第3の出力端子を接続し、前記第8の容量素子の他端に前記第3の容量素子の他端および第4の出力端子を接続したRC位相器を用い、
前記x度位相器の第1の入力端子に前記ポリフェーズフィルタ型4相電力分配器の0度位相信号を出力する端子を接続し、前記x度位相器の第2の入力端子に前記ポリフェーズフィルタ型4相電力分配器の90度位相信号を出力する端子を接続し、前記x度位相器の第3の入力端子に前記ポリフェーズフィルタ型4相電力分配器の180度位相信号を出力する端子を接続し、前記x度位相器の第4の入力端子に前記ポリフェーズフィルタ型4相電力分配器の270度位相信号を出力する端子を接続することを特徴とした広帯域位相器。 - 抵抗素子と容量素子とから構成され、入力電力の0度位相信号、90度位相信号、180度位相信号、270度位相信号を出力するポリフェーズフィルタ型4相電力分配器と、
前記ポリフェーズフィルタ型4相電力分配器から出力される前記4信号を入力し、0<x<90の任意の値xに対して0度、x度、180度、(180+x)度の位相差を持つ4信号を出力するx度位相器とから構成され、
前記x度位相器として、
第1の入力端子に第1の抵抗素子の一端および第1の容量素子の一端を接続し、第2の入力端子に第2の抵抗素子の一端および第2の容量素子の一端を接続し、第3の入力端子に第3の抵抗素子の一端および第3の容量素子の一端を接続し、第4の入力端子に第4の抵抗素子の一端および第4の抵抗素子の一端を接続し、前記第1の容量素子の他端に第5の抵抗素子の一端を接続し、前記第2の容量素子の他端に第6の抵抗素子の一端を接続し、前記第3の容量素子の他端に第7の抵抗素子の一端を接続し、前記第4の容量素子の他端に第8の抵抗素子の一端を接続し、前記第1の抵抗素子の他端に前記第8の抵抗素子の他端および第1の出力端子を接続し、前記第2の抵抗素子の他端に前記第5の抵抗素子の他端および第2の出力端子を接続し、前記第3の抵抗素子の他端に前記第6の抵抗素子の他端および第3の出力端子を接続し、前記第4の抵抗素子の他端に前記第7の抵抗素子の他端および第4の出力端子を接続したRC位相器を用い、
前記x度位相器の第1の入力端子に前記ポリフェーズフィルタ型4相電力分配器の0度位相信号を出力する端子を接続し、前記x度位相器の第2の入力端子に前記ポリフェーズフィルタ型4相電力分配器の90度位相信号を出力する端子を接続し、前記x度位相器の第3の入力端子に前記ポリフェーズフィルタ型4相電力分配器の180度位相信号を出力する端子を接続し、前記x度位相器の第4の入力端子に前記ポリフェーズフィルタ型4相電力分配器の270度位相信号を出力する端子を接続することを特徴とした広帯域位相器。 - 抵抗素子と容量素子とから構成され入力電力の0度位相信号、90度位相信号、180度位相信号、270度位相信号を出力するポリフェーズフィルタ型4相電力分配器と、
前記ポリフェーズフィルタ型4相電力分配器から出力される前記4信号を入力し、0<x<90の任意の値xに対して0度、x度、180度、(180+x)度の位相差を持つ4信号を出力するx度位相器とから構成され、
前記x度位相器として、
第1の入力端子に第1の抵抗素子の一端および第1の容量素子の一端を接続し、第2の入力端子に第2の抵抗素子の一端および第2の容量素子の一端を接続し、第3の入力端子に第3の抵抗素子の一端および第3の容量素子の一端を接続し、第4の入力端子に第4の抵抗素子の一端および第4の容量素子の一端を接続し、前記第1の抵抗素子の他端に第5の容量素子の一端を接続し、前記第2の抵抗素子の他端に第6の容量素子の一端を接続し、前記第3の抵抗素子の他端に第7の容量素子の一端を接続し、前記第4の抵抗素子の他端に第8の容量素子の一端を接続し、前記第1の容量素子の他端に第5の抵抗素子の一端を接続し、前記第2の容量素子の他端に第6の抵抗素子の一端を接続し、前記第3の容量素子の他端に第7の抵抗素子の一端を接続し、
前記第4の容量素子の他端に第8の抵抗素子の一端を接続し、前記第5の容量素子の他端に前記第8の抵抗素子の他端および第1の出力端子を接続し、前記第6の容量素子の他端に前記第5の抵抗素子の他端および第2の出力端子を接続し、前記第7の容量素子の他端に前記第6の抵抗素子の他端および第3の出力端子を接続し、前記第8の容量素子の他端に前記第7の抵抗素子の他端および第4の出力端子を接続したRC位相器を用い、
前記x度位相器の第1の入力端子に前記ポリフェーズフィルタ型4相電力分配器の0度位相信号を出力する端子を接続し、前記x度位相器の第2の入力端子に前記ポリフェーズフィルタ型4相電力分配器の90度位相信号を出力する端子を接続し、前記x度位相器の第3の入力端子に前記ポリフェーズフィルタ型4相電力分配器の180度位相信号を出力する端子を接続し、前記x度位相器の第4の入力端子に前記ポリフェーズフィルタ型4相電力分配器の270度位相信号を出力する端子を接続することを特徴とした広帯域位相器。 - 抵抗素子と容量素子とから構成され、入力電力の0度位相信号、90度位相信号、180度位相信号、270度位相信号を出力するポリフェーズフィルタ型4相電力分配器と、
前記ポリフェーズフィルタ型4相電力分配器から出力される前記4信号を入力し、0<x<90の任意の値xに対して0度、x度、180度、(180+x)度の位相差を持つ4信号を出力するx度位相器とから構成され、
前記x度位相器として、
第1の入力端子に第1の抵抗素子の一端および第1の容量素子の一端を接続し、第2の入力端子に第2の抵抗素子の一端および第2の容量素子の一端を接続し、第3の入力端子に第3の抵抗素子の一端および第3の容量素子の一端を接続し、第4の入力端子に第4の抵抗素子の一端および第4の容量素子の一端を接続し、前記第1の抵抗素子の他端に前記第4の容量素子の他端および第1の出力端子を接続し、前記第2の抵抗素子の他端に前記第1の容量素子の他端および第2の出力端子を接続し、前記第3の抵抗素子の他端に前記第2の容量素子の他端および第3の出力端子を接続し、前記第4の抵抗素子の他端に前記第3の容量素子の他端および第4の出力端子を接続したRC位相器を用い、
前記x度位相器の第1の入力端子に前記ポリフェーズフィルタ型4相電力分配器の0度位相信号を出力する端子を接続し、前記x度位相器の第2の入力端子に前記ポリフェーズフィルタ型4相電力分配器の90度位相信号を出力する端子を接続し、前記x度位相器の第3の入力端子に前記ポリフェーズフィルタ型4相電力分配器の180度位相信号を出力する端子を接続し、前記x度位相器の第4の入力端子に前記ポリフェーズフィルタ型4相電力分配器の270度位相信号を出力する端子を接続する広帯域位相器において、
前記ポリフェーズフィルタ型4相電力分配器として、
基本ブロックが、
第1の入力端子に第1の抵抗素子の一端および第1の容量素子の一端を接続し、第2の入力端子に第2の抵抗素子の一端および第2の容量素子の一端を接続し、第3の入力端子に第3の抵抗素子の一端および第3の容量素子の一端を接続し、第4の入力端子に第4の抵抗素子の一端および第4の容量素子の一端を接続し、前記第1の抵抗素子の他端に前記第4の容量素子の他端および第1の出力端子を接続し、前記第2の抵抗素子の他端に前記第1の容量素子の他端および第2の出力端子を接続し、前記第3の抵抗素子の他端に前記第2の容量素子の他端および第3の出力端子を接続し、前記第4の抵抗素子の他端に前記第3の容量素子の他端および第4の出力端子を接続した構成であり、
前記基本ブロックの複数段構成とする場合の第1の出力端子に後段の第1の入力端子を接続し、第2の出力端子に後段の第2の入力端子を接続し、第3の出力端子に後段の第3の入力端子を接続し、第4の出力端子に後段の第4の入力端子を接続し、
前記第1段目の基本ブロックにおける第2と第4の入力端子を接地し、前記第1と第3の入力端子に180度の位相差の信号を入力し、0度、90度、180度、270度の位相差を持つ4信号を出力するポリフェーズフィルタ型4相電力分配器を用いることを特徴とした広帯域位相器。 - 抵抗素子と容量素子とから構成され、入力電力の0度位相信号、90度位相信号、180度位相信号、270度位相信号を出力するポリフェーズフィルタ型4相電力分配器と、
前記ポリフェーズフィルタ型4相電力分配器から出力される前記4信号を入力し、0<x<90の任意の値xに対して0度、x度、180度、(180+x)度の位相差を持つ4信号を出力するx度位相器とから構成され、
前記x度位相器として、
第1の入力端子に第1の抵抗素子の一端および第1の容量素子の一端を接続し、第2の入力端子に第2の抵抗素子の一端および第2の容量素子の一端を接続し、第3の入力端子に第3の抵抗素子の一端および第3の容量素子の一端を接続し、第4の入力端子に第4の抵抗素子の一端および第4の容量素子の一端を接続し、前記第1の抵抗素子の他端に第5の容量素子の一端を接続し、前記第2の抵抗素子の他端に第6の容量素子の一端を接続し、前記第3の抵抗素子の他端に第7の容量素子の一端を接続し、前記第4の抵抗素子の他端に第8の容量素子の一端を接続し、前記第5の容量素子の他端に前記第4の容量素子の他端および第1の出力端子を接続し、前記第6の容量素子の他端に前記第1の容量素子の他端および第2の出力端子を接続し、前記第7の容量素子の他端に前記第2の容量素子の他端および第3の出力端子を接続し、前記第8の容量素子の他端に前記第3の容量素子の他端および第4の出力端子を接続したRC位相器を用い、
前記x度位相器の第1の入力端子に前記ポリフェーズフィルタ型4相電力分配器の0度位相信号を出力する端子を接続し、前記x度位相器の第2の入力端子に前記ポリフェーズフィルタ型4相電力分配器の90度位相信号を出力する端子を接続し、前記x度位相器の第3の入力端子に前記ポリフェーズフィルタ型4相電力分配器の180度位相信号を出力する端子を接続し、前記x度位相器の第4の入力端子に前記ポリフェーズフィルタ型4相電力分配器の270度位相信号を出力する端子を接続する広帯域位相器において、
前記ポリフェーズフィルタ型4相電力分配器として、
基本ブロックが、
第1の入力端子に第1の抵抗素子の一端および第1の容量素子の一端を接続し、第2の入力端子に第2の抵抗素子の一端および第2の容量素子の一端を接続し、第3の入力端子に第3の抵抗素子の一端および第3の容量素子の一端を接続し、第4の入力端子に第4の抵抗素子の一端および第4の容量素子の一端を接続し、前記第1の抵抗素子の他端に前記第4の容量素子の他端および第1の出力端子を接続し、前記第2の抵抗素子の他端に前記第1の容量素子の他端および第2の出力端子を接続し、前記第3の抵抗素子の他端に前記第2の容量素子の他端および第3の出力端子を接続し、前記第4の抵抗素子の他端に前記第3の容量素子の他端および第4の出力端子を接続した構成であり、
前記基本ブロックの複数段構成とする場合の第1の出力端子に後段の第1の入力端子を接続し、第2の出力端子に後段の第2の入力端子を接続し、第3の出力端子に後段の第3の入力端子を接続し、第4の出力端子に後段の第4の入力端子を接続し、
前記第1段目の基本ブロックにおける第2と第4の入力端子を接地し、前記第1と第3の入力端子に180度の位相差の信号を入力し、0度、90度、180度、270度の位相差を持つ4信号を出力するポリフェーズフィルタ型4相電力分配器を用いることを特徴とした広帯域位相器。 - 抵抗素子と容量素子とから構成され、入力電力の0度位相信号、90度位相信号、180度位相信号、270度位相信号を出力するポリフェーズフィルタ型4相電力分配器と、
前記ポリフェーズフィルタ型4相電力分配器から出力される前記4信号を入力し、0<x<90の任意の値xに対して0度、x度、180度、(180+x)度の位相差を持つ4信号を出力するx度位相器とから構成され、
前記x度位相器として、
第1の入力端子に第1の抵抗素子の一端および第1の容量素子の一端を接続し、第2の入力端子に第2の抵抗素子の一端および第2の容量素子の一端を接続し、第3の入力端子に第3の抵抗素子の一端および第3の容量素子の一端を接続し、第4の入力端子に第4の抵抗素子の一端および第4の抵抗素子の一端を接続し、前記第1の容量素子の他端に第5の抵抗素子の一端を接続し、前記第2の容量素子の他端に第6の抵抗素子の一端を接続し、前記第3の容量素子の他端に第7の抵抗素子の一端を接続し、前記第4の容量素子の他端に第8の抵抗素子の一端を接続し、前記第1の抵抗素子の他端に前記第8の抵抗素子の他端および第1の出力端子を接続し、前記第2の抵抗素子の他端に前記第5の抵抗素子の他端および第2の出力端子を接続し、前記第3の抵抗素子の他端に前記第6の抵抗素子の他端および第3の出力端子を接続し、前記第4の抵抗素子の他端に前記第7の抵抗素子の他端および第4の出力端子を接続したRC位相器を用い、
前記x度位相器の第1の入力端子に前記ポリフェーズフィルタ型4相電力分配器の0度位相信号を出力する端子を接続し、前記x度位相器の第2の入力端子に前記ポリフェーズフィルタ型4相電力分配器の90度位相信号を出力する端子を接続し、前記x度位相器の第3の入力端子に前記ポリフェーズフィルタ型4相電力分配器の180度位相信号を出力する端子を接続し、前記x度位相器の第4の入力端子に前記ポリフェーズフィルタ型4相電力分配器の270度位相信号を出力する端子を接続する広帯域位相器において、
前記ポリフェーズフィルタ型4相電力分配器として、
基本ブロックが、
第1の入力端子に第1の抵抗素子の一端および第1の容量素子の一端を接続し、第2の入力端子に第2の抵抗素子の一端および第2の容量素子の一端を接続し、第3の入力端子に第3の抵抗素子の一端および第3の容量素子の一端を接続し、第4の入力端子に第4の抵抗素子の一端および第4の容量素子の一端を接続し、前記第1の抵抗素子の他端に前記第4の容量素子の他端および第1の出力端子を接続し、前記第2の抵抗素子の他端に前記第1の容量素子の他端および第2の出力端子を接続し、前記第3の抵抗素子の他端に前記第2の容量素子の他端および第3の出力端子を接続し、前記第4の抵抗素子の他端に前記第3の容量素子の他端および第4の出力端子を接続した構成であり、
前記基本ブロックの複数段構成とする場合の第1の出力端子に後段の第1の入力端子を接続し、第2の出力端子に後段の第2の入力端子を接続し、第3の出力端子に後段の第3の入力端子を接続し、第4の出力端子に後段の第4の入力端子を接続し、
前記第1段目の基本ブロックにおける第2と第4の入力端子を接地し、前記第1と第3の入力端子に180度の位相差の信号を入力し、0度、90度、180度、270度の位相差を持つ4信号を出力するポリフェーズフィルタ型4相電力分配器を用いることを特徴とした広帯域位相器。 - 抵抗素子と容量素子とから構成され入力電力の0度位相信号、90度位相信号、180度位相信号、270度位相信号を出力するポリフェーズフィルタ型4相電力分配器と、
前記ポリフェーズフィルタ型4相電力分配器から出力される前記4信号を入力し、0<x<90の任意の値xに対して0度、x度、180度、(180+x)度の位相差を持つ4信号を出力するx度位相器とから構成され、
前記x度位相器として、
第1の入力端子に第1の抵抗素子の一端および第1の容量素子の一端を接続し、第2の入力端子に第2の抵抗素子の一端および第2の容量素子の一端を接続し、第3の入力端子に第3の抵抗素子の一端および第3の容量素子の一端を接続し、第4の入力端子に第4の抵抗素子の一端および第4の容量素子の一端を接続し、前記第1の抵抗素子の他端に第5の容量素子の一端を接続し、前記第2の抵抗素子の他端に第6の容量素子の一端を接続し、前記第3の抵抗素子の他端に第7の容量素子の一端を接続し、前記第4の抵抗素子の他端に第8の容量素子の一端を接続し、前記第1の容量素子の他端に第5の抵抗素子の一端を接続し、前記第2の容量素子の他端に第6の抵抗素子の一端を接続し、前記第3の容量素子の他端に第7の抵抗素子の一端を接続し、
前記第4の容量素子の他端に第8の抵抗素子の一端を接続し、前記第5の容量素子の他端に前記第8の抵抗素子の他端および第1の出力端子を接続し、前記第6の容量素子の他端に前記第5の抵抗素子の他端および第2の出力端子を接続し、前記第7の容量素子の他端に前記第6の抵抗素子の他端および第3の出力端子を接続し、前記第8の容量素子の他端に前記第7の抵抗素子の他端および第4の出力端子を接続したRC位相器を用い、
前記x度位相器の第1の入力端子に前記ポリフェーズフィルタ型4相電力分配器の0度位相信号を出力する端子を接続し、前記x度位相器の第2の入力端子に前記ポリフェーズフィルタ型4相電力分配器の90度位相信号を出力する端子を接続し、前記x度位相器の第3の入力端子に前記ポリフェーズフィルタ型4相電力分配器の180度位相信号を出力する端子を接続し、前記x度位相器の第4の入力端子に前記ポリフェーズフィルタ型4相電力分配器の270度位相信号を出力する端子を接続する広帯域位相器において、
前記ポリフェーズフィルタ型4相電力分配器として、
基本ブロックが、
第1の入力端子に第1の抵抗素子の一端および第1の容量素子の一端を接続し、第2の入力端子に第2の抵抗素子の一端および第2の容量素子の一端を接続し、第3の入力端子に第3の抵抗素子の一端および第3の容量素子の一端を接続し、第4の入力端子に第4の抵抗素子の一端および第4の容量素子の一端を接続し、前記第1の抵抗素子の他端に前記第4の容量素子の他端および第1の出力端子を接続し、前記第2の抵抗素子の他端に前記第1の容量素子の他端および第2の出力端子を接続し、前記第3の抵抗素子の他端に前記第2の容量素子の他端および第3の出力端子を接続し、前記第4の抵抗素子の他端に前記第3の容量素子の他端および第4の出力端子を接続した構成であり、
前記基本ブロックの複数段構成とする場合の第1の出力端子に後段の第1の入力端子を接続し、第2の出力端子に後段の第2の入力端子を接続し、第3の出力端子に後段の第3の入力端子を接続し、第4の出力端子に後段の第4の入力端子を接続し、
前記第1段目の基本ブロックにおける第2と第4の入力端子を接地し、前記第1と第3の入力端子に180度の位相差の信号を入力し、0度、90度、180度、270度の位相差を持つ4信号を出力するポリフェーズフィルタ型4相電力分配器を用いることを特徴とした広帯域位相器。 - 抵抗素子と容量素子とから構成され、入力電力の0度位相信号、90度位相信号、180度位相信号、270度位相信号を出力するポリフェーズフィルタ型4相電力分配器と、
前記ポリフェーズフィルタ型4相電力分配器から出力される前記4信号を入力し、0<x<90の任意の値xに対して0度、x度、180度、(180+x)度の位相差を持つ4信号を出力するx度位相器とから構成され、
前記x度位相器として、
第1の入力端子に第1の抵抗素子の一端および第1の容量素子の一端を接続し、第2の入力端子に第2の抵抗素子の一端および第2の容量素子の一端を接続し、第3の入力端子に第3の抵抗素子の一端および第3の容量素子の一端を接続し、第4の入力端子に第4の抵抗素子の一端および第4の容量素子の一端を接続し、前記第1の抵抗素子の他端に前記第4の容量素子の他端および第1の出力端子を接続し、前記第2の抵抗素子の他端に前記第1の容量素子の他端および第2の出力端子を接続し、前記第3の抵抗素子の他端に前記第2の容量素子の他端および第3の出力端子を接続し、前記第4の抵抗素子の他端に前記第3の容量素子の他端および第4の出力端子を接続したRC位相器を用い、
前記x度位相器の第1の入力端子に前記ポリフェーズフィルタ型4相電力分配器の0度位相信号を出力する端子を接続し、前記x度位相器の第2の入力端子に前記ポリフェーズフィルタ型4相電力分配器の90度位相信号を出力する端子を接続し、前記x度位相器の第3の入力端子に前記ポリフェーズフィルタ型4相電力分配器の180度位相信号を出力する端子を接続し、前記x度位相器の第4の入力端子に前記ポリフェーズフィルタ型4相電力分配器の270度位相信号を出力する端子を接続する広帯域位相器において、
前記ポリフェーズフィルタ型4相電力分配器として、
基本ブロックが、
第1の入力端子に第1の抵抗素子の一端および第1の容量素子の一端を接続し、第2の入力端子に第2の抵抗素子の一端および第2の容量素子の一端を接続し、第3の入力端子に第3の抵抗素子の一端および第3の容量素子の一端を接続し、第4の入力端子に第4の抵抗素子の一端および第4の容量素子の一端を接続し、前記第1の抵抗素子の他端に前記第4の容量素子の他端および第1の出力端子を接続し、前記第2の抵抗素子の他端に前記第1の容量素子の他端および第2の出力端子を接続し、前記第3の抵抗素子の他端に前記第2の容量素子の他端および第3の出力端子を接続し、前記第4の抵抗素子の他端に前記第3の容量素子の他端および第4の出力端子を接続した構成であり、
前記基本ブロックを複数段構成とする場合の第1の出力端子に後段の第1の入力端子を接続し、第2の出力端子に後段の第2の入力端子を接続し、第3の出力端子に後段の第3の入力端子を接続し、第4の出力端子に後段の第4の入力端子を接続し、
前記第1段目の基本ブロックの第1と第2の入力端子に0度の、第3と第4の入力端子に180度の位相差の信号をそれぞれ入力し、0度、90度、180度、270度の位相差を持つ4信号を出力するポリフェーズフィルタ型4相電力分配器を用いることを特徴とした広帯域位相器。 - 抵抗素子と容量素子とから構成され、入力電力の0度位相信号、90度位相信号、180度位相信号、270度位相信号を出力するポリフェーズフィルタ型4相電力分配器と、
前記ポリフェーズフィルタ型4相電力分配器から出力される前記4信号を入力し、0<x<90の任意の値xに対して0度、x度、180度、(180+x)度の位相差を持つ4信号を出力するx度位相器とから構成され、
前記x度位相器として、
第1の入力端子に第1の抵抗素子の一端および第1の容量素子の一端を接続し、第2の入力端子に第2の抵抗素子の一端および第2の容量素子の一端を接続し、第3の入力端子に第3の抵抗素子の一端および第3の容量素子の一端を接続し、第4の入力端子に第4の抵抗素子の一端および第4の容量素子の一端を接続し、前記第1の抵抗素子の他端に第5の容量素子の一端を接続し、前記第2の抵抗素子の他端に第6の容量素子の一端を接続し、前記第3の抵抗素子の他端に第7の容量素子の一端を接続し、前記第4の抵抗素子の他端に第8の容量素子の一端を接続し、前記第5の容量素子の他端に前記第4の容量素子の他端および第1の出力端子を接続し、前記第6の容量素子の他端に前記第1の容量素子の他端および第2の出力端子を接続し、前記第7の容量素子の他端に前記第2の容量素子の他端および第3の出力端子を接続し、前記第8の容量素子の他端に前記第3の容量素子の他端および第4の出力端子を接続したRC位相器を用い、
前記x度位相器の第1の入力端子に前記ポリフェーズフィルタ型4相電力分配器の0度位相信号を出力する端子を接続し、前記x度位相器の第2の入力端子に前記ポリフェーズフィルタ型4相電力分配器の90度位相信号を出力する端子を接続し、前記x度位相器の第3の入力端子に前記ポリフェーズフィルタ型4相電力分配器の180度位相信号を出力する端子を接続し、前記x度位相器の第4の入力端子に前記ポリフェーズフィルタ型4相電力分配器の270度位相信号を出力する端子を接続する広帯域位相器において、
前記ポリフェーズフィルタ型4相電力分配器として、
基本ブロックが、
第1の入力端子に第1の抵抗素子の一端および第1の容量素子の一端を接続し、第2の入力端子に第2の抵抗素子の一端および第2の容量素子の一端を接続し、第3の入力端子に第3の抵抗素子の一端および第3の容量素子の一端を接続し、第4の入力端子に第4の抵抗素子の一端および第4の容量素子の一端を接続し、前記第1の抵抗素子の他端に前記第4の容量素子の他端および第1の出力端子を接続し、前記第2の抵抗素子の他端に前記第1の容量素子の他端および第2の出力端子を接続し、前記第3の抵抗素子の他端に前記第2の容量素子の他端および第3の出力端子を接続し、前記第4の抵抗素子の他端に前記第3の容量素子の他端および第4の出力端子を接続した構成であり、
前記基本ブロックを複数段構成とする場合の第1の出力端子に後段の第1の入力端子を接続し、第2の出力端子に後段の第2の入力端子を接続し、第3の出力端子に後段の第3の入力端子を接続し、第4の出力端子に後段の第4の入力端子を接続し、
前記第1段目の基本ブロックの第1と第2の入力端子に0度の、第3と第4の入力端子に180度の位相差の信号をそれぞれ入力し、0度、90度、180度、270度の位相差を持つ4信号を出力するポリフェーズフィルタ型4相電力分配器を用いることを特徴とした広帯域位相器。 - 抵抗素子と容量素子とから構成され、入力電力の0度位相信号、90度位相信号、180度位相信号、270度位相信号を出力するポリフェーズフィルタ型4相電力分配器と、
前記ポリフェーズフィルタ型4相電力分配器から出力される前記4信号を入力し、0<x<90の任意の値xに対して0度、x度、180度、(180+x)度の位相差を持つ4信号を出力するx度位相器とから構成され、
前記x度位相器として、
第1の入力端子に第1の抵抗素子の一端および第1の容量素子の一端を接続し、第2の入力端子に第2の抵抗素子の一端および第2の容量素子の一端を接続し、第3の入力端子に第3の抵抗素子の一端および第3の容量素子の一端を接続し、第4の入力端子に第4の抵抗素子の一端および第4の抵抗素子の一端を接続し、前記第1の容量素子の他端に第5の抵抗素子の一端を接続し、前記第2の容量素子の他端に第6の抵抗素子の一端を接続し、前記第3の容量素子の他端に第7の抵抗素子の一端を接続し、前記第4の容量素子の他端に第8の抵抗素子の一端を接続し、前記第1の抵抗素子の他端に前記第8の抵抗素子の他端および第1の出力端子を接続し、前記第2の抵抗素子の他端に前記第5の抵抗素子の他端および第2の出力端子を接続し、前記第3の抵抗素子の他端に前記第6の抵抗素子の他端および第3の出力端子を接続し、前記第4の抵抗素子の他端に前記第7の抵抗素子の他端および第4の出力端子を接続したRC位相器を用い、
前記x度位相器の第1の入力端子に前記ポリフェーズフィルタ型4相電力分配器の0度位相信号を出力する端子を接続し、前記x度位相器の第2の入力端子に前記ポリフェーズフィルタ型4相電力分配器の90度位相信号を出力する端子を接続し、前記x度位相器の第3の入力端子に前記ポリフェーズフィルタ型4相電力分配器の180度位相信号を出力する端子を接続し、前記x度位相器の第4の入力端子に前記ポリフェーズフィルタ型4相電力分配器の270度位相信号を出力する端子を接続する広帯域位相器において、
前記ポリフェーズフィルタ型4相電力分配器として、
基本ブロックが、
第1の入力端子に第1の抵抗素子の一端および第1の容量素子の一端を接続し、第2の入力端子に第2の抵抗素子の一端および第2の容量素子の一端を接続し、第3の入力端子に第3の抵抗素子の一端および第3の容量素子の一端を接続し、第4の入力端子に第4の抵抗素子の一端および第4の容量素子の一端を接続し、前記第1の抵抗素子の他端に前記第4の容量素子の他端および第1の出力端子を接続し、前記第2の抵抗素子の他端に前記第1の容量素子の他端および第2の出力端子を接続し、前記第3の抵抗素子の他端に前記第2の容量素子の他端および第3の出力端子を接続し、前記第4の抵抗素子の他端に前記第3の容量素子の他端および第4の出力端子を接続した構成であり、
前記基本ブロックを複数段構成とする場合の第1の出力端子に後段の第1の入力端子を接続し、第2の出力端子に後段の第2の入力端子を接続し、第3の出力端子に後段の第3の入力端子を接続し、第4の出力端子に後段の第4の入力端子を接続し、
前記第1段目の基本ブロックの第1と第2の入力端子に0度の、第3と第4の入力端子に180度の位相差の信号をそれぞれ入力し、0度、90度、180度、270度の位相差を持つ4信号を出力するポリフェーズフィルタ型4相電力分配器を用いることを特徴とした広帯域位相器。 - 抵抗素子と容量素子とから構成され入力電力の0度位相信号、90度位相信号、180度位相信号、270度位相信号を出力するポリフェーズフィルタ型4相電力分配器と、
前記ポリフェーズフィルタ型4相電力分配器から出力される前記4信号を入力し、0<x<90の任意の値xに対して0度、x度、180度、(180+x)度の位相差を持つ4信号を出力するx度位相器とから構成され、
前記x度位相器として、
第1の入力端子に第1の抵抗素子の一端および第1の容量素子の一端を接続し、第2の入力端子に第2の抵抗素子の一端および第2の容量素子の一端を接続し、第3の入力端子に第3の抵抗素子の一端および第3の容量素子の一端を接続し、第4の入力端子に第4の抵抗素子の一端および第4の容量素子の一端を接続し、前記第1の抵抗素子の他端に第5の容量素子の一端を接続し、前記第2の抵抗素子の他端に第6の容量素子の一端を接続し、前記第3の抵抗素子の他端に第7の容量素子の一端を接続し、前記第4の抵抗素子の他端に第8の容量素子の一端を接続し、前記第1の容量素子の他端に第5の抵抗素子の一端を接続し、前記第2の容量素子の他端に第6の抵抗素子の一端を接続し、前記第3の容量素子の他端に第7の抵抗素子の一端を接続し、
前記第4の容量素子の他端に第8の抵抗素子の一端を接続し、前記第5の容量素子の他端に前記第8の抵抗素子の他端および第1の出力端子を接続し、前記第6の容量素子の他端に前記第5の抵抗素子の他端および第2の出力端子を接続し、前記第7の容量素子の他端に前記第6の抵抗素子の他端および第3の出力端子を接続し、前記第8の容量素子の他端に前記第7の抵抗素子の他端および第4の出力端子を接続したRC位相器を用い、
前記x度位相器の第1の入力端子に前記ポリフェーズフィルタ型4相電力分配器の0度位相信号を出力する端子を接続し、前記x度位相器の第2の入力端子に前記ポリフェーズフィルタ型4相電力分配器の90度位相信号を出力する端子を接続し、前記x度位相器の第3の入力端子に前記ポリフェーズフィルタ型4相電力分配器の180度位相信号を出力する端子を接続し、前記x度位相器の第4の入力端子に前記ポリフェーズフィルタ型4相電力分配器の270度位相信号を出力する端子を接続する広帯域位相器において、
前記ポリフェーズフィルタ型4相電力分配器として、
基本ブロックが、
第1の入力端子に第1の抵抗素子の一端および第1の容量素子の一端を接続し、第2の入力端子に第2の抵抗素子の一端および第2の容量素子の一端を接続し、第3の入力端子に第3の抵抗素子の一端および第3の容量素子の一端を接続し、第4の入力端子に第4の抵抗素子の一端および第4の容量素子の一端を接続し、前記第1の抵抗素子の他端に前記第4の容量素子の他端および第1の出力端子を接続し、前記第2の抵抗素子の他端に前記第1の容量素子の他端および第2の出力端子を接続し、前記第3の抵抗素子の他端に前記第2の容量素子の他端および第3の出力端子を接続し、前記第4の抵抗素子の他端に前記第3の容量素子の他端および第4の出力端子を接続した構成であり、
前記基本ブロックを複数段構成とする場合の第1の出力端子に後段の第1の入力端子を接続し、第2の出力端子に後段の第2の入力端子を接続し、第3の出力端子に後段の第3の入力端子を接続し、第4の出力端子に後段の第4の入力端子を接続し、
前記第1段目の基本ブロックの第1と第2の入力端子に0度の、第3と第4の入力端子に180度の位相差の信号をそれぞれ入力し、0度、90度、180度、270度の位相差を持つ4信号を出力するポリフェーズフィルタ型4相電力分配器を用いることを特徴とした広帯域位相器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004048536A JP4489457B2 (ja) | 2004-02-24 | 2004-02-24 | 広帯域位相器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004048536A JP4489457B2 (ja) | 2004-02-24 | 2004-02-24 | 広帯域位相器 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2005244361A JP2005244361A (ja) | 2005-09-08 |
JP2005244361A5 JP2005244361A5 (ja) | 2006-06-15 |
JP4489457B2 true JP4489457B2 (ja) | 2010-06-23 |
Family
ID=35025662
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004048536A Expired - Lifetime JP4489457B2 (ja) | 2004-02-24 | 2004-02-24 | 広帯域位相器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4489457B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4818809B2 (ja) * | 2006-05-22 | 2011-11-16 | 三菱電機株式会社 | ポリフェーズフィルタ回路、イメージリジェクションミクサ及び直交変調器 |
US8412141B2 (en) * | 2009-10-19 | 2013-04-02 | Qualcomm Incorporated | LR polyphase filter |
JP6299637B2 (ja) * | 2015-03-19 | 2018-03-28 | 三菱電機株式会社 | 高周波ミクサ |
WO2020110196A1 (ja) * | 2018-11-27 | 2020-06-04 | 三菱電機株式会社 | ベクトル合成型移相器 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001045080A (ja) * | 1999-07-26 | 2001-02-16 | Nippon Telegr & Teleph Corp <Ntt> | 振幅整合型ポリフェーズフィルタおよび位相振幅整合型ポリフェーズフィルタならびにイメージ抑圧型受信機 |
JP2002353741A (ja) * | 2001-03-23 | 2002-12-06 | Rf Chips Technology Inc | ミキサ回路 |
-
2004
- 2004-02-24 JP JP2004048536A patent/JP4489457B2/ja not_active Expired - Lifetime
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001045080A (ja) * | 1999-07-26 | 2001-02-16 | Nippon Telegr & Teleph Corp <Ntt> | 振幅整合型ポリフェーズフィルタおよび位相振幅整合型ポリフェーズフィルタならびにイメージ抑圧型受信機 |
JP2002353741A (ja) * | 2001-03-23 | 2002-12-06 | Rf Chips Technology Inc | ミキサ回路 |
Also Published As
Publication number | Publication date |
---|---|
JP2005244361A (ja) | 2005-09-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101240044B1 (ko) | 고조파 배제 믹서를 구현하기 위한 시스템 및 방법 | |
EP2611031B1 (en) | Signal filtering | |
US6636085B2 (en) | Phase shifter with an RC polyphase filter | |
JP2006295562A (ja) | 90度ハイブリッド回路 | |
EP3096453A1 (en) | 0/90 degree coupler with complex termination | |
EP2586125A1 (en) | Improved double balanced mixer | |
US2147728A (en) | Phase changer | |
JP4489457B2 (ja) | 広帯域位相器 | |
US20080051054A1 (en) | Integrated millimeter-wave quadrature generator | |
JP3625753B2 (ja) | 電力分配合成回路 | |
CN104796088A (zh) | 用于混频器的系统和方法 | |
JP4519769B2 (ja) | 分配回路 | |
Leifso et al. | A monolithic 6 GHz quadrature frequency doubler with adjustable phase offset | |
JP3974786B2 (ja) | 信号生成回路 | |
JP2002261565A (ja) | 電力分配回路 | |
US20060068742A1 (en) | High order trans-impedance filter with a single operational amplifier | |
JP4864758B2 (ja) | 直交ミクサおよびイメージリジェクションミクサ | |
JP5673041B2 (ja) | 電子回路 | |
JP3501949B2 (ja) | バラン | |
JP6504925B2 (ja) | 高周波フィルタ回路及び高周波ミクサ | |
US7123070B2 (en) | High frequency gain amplifier with phase compensation circuit | |
JP2009177463A (ja) | ポリフェーズフィルタ | |
WO2023089727A1 (ja) | 分布型ダブルバランスドミキサ | |
Klumperink et al. | Multipath polyphase circuits and their application to RF transceivers | |
Hung et al. | An 18–50 GHz RF-CMOS Transmitter Front-End for a Digital Phased Array System |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060417 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060417 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090303 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090430 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20090515 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20090515 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20090430 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100105 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100305 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100330 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100331 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130409 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140409 Year of fee payment: 4 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |