JP2009177463A - ポリフェーズフィルタ - Google Patents

Abstract

【課題】半導体集積回路中に構成したポリフェーズフィルタの抵抗素子及びキャパシタにバラツキが生じても、位相器として正確に９０度位相差の信号を生成でき、イメージ除去フィルタとして用いた場合にはイメージ抑圧効果を改善できること。
【解決手段】複数の容量及び複数の抵抗で回路網を構成しているポリフェーズフィルタ３５において、キャパシタＣ１、Ｃ２，Ｃ３，Ｃ４と抵抗素子Ｒ１，Ｒ２，Ｒ３，Ｒ４からなる素子群を複数備え、各キャパシタＣ１、Ｃ２，Ｃ３，Ｃ４を、下部電極１，４，６，８、上部電極２，５，７，９及び電極間に形成された絶縁層３で構成し、各素子群の上部電極２，５，７，９で同一素子群の抵抗素子Ｒ１，Ｒ２，Ｒ３，Ｒ４を形成し、当該上部電極２，５，７，９で形成された抵抗素子Ｒ１，Ｒ２，Ｒ３，Ｒ４の形状を信号の流れる方向の長さが幅方向に対して十分長くなるようにした。
【選択図】図１

Description

本発明は、半導体集積回路上に配置された抵抗と容量で構成されるポリフェーズフィルタに関する。

ポリフェーズフィルタは、無線受信機においてイメージ妨害波を抑圧するイメージ除去フィルタとして用いられ、また局部発振回路において９０度位相の異なる発振信号を生成する位相器として用いられている（例えば、特許文献１参照）。

図６（ａ）は、半導体集積回路上に作成されたポリフェーズフィルタ（１段）のパターン構成を示す図であり、同図（ｂ）は当該ポリフェーズフィルタの等価回路図である。このポリフェーズフィルタは、同じ容量値のキャパシタＣ１〜Ｃ４、同じ抵抗値の抵抗素子Ｒ１〜Ｒ４を備え、該抵抗素子Ｒ１〜Ｒ４と該キャパシタＣ１−Ｃ４を交互にループ形状に接続したＲＣネットワークからなるものである。Ｃ４とＲ４の共通接続点を２１、Ｃ３とＲ３の共通接続点を２２、Ｃ２とＲ２の共通接続点を２３、Ｃ１とＲ１の共通接続点を２４とし、Ｒ４とＣ３の共通接続点を２５、Ｒ３とＣ２の共通接続点を２６、Ｒ２とＣ１の共通接続点を２７、Ｒ１とＣ４の共通接続点を２８とし、共通接続点２１、２２と共通接続点２３、２４との間に差動信号（−cos(ωt)、cos(ωt)）を入力することで、共通接続点２５〜２８に９０度ずつ位相の異なる直交信号を得るように構成されている。すなわち、共通接続点２５と２７の間に第１の差動出力信号（−sin(ωt+θ)、sin(ωt+θ)）が、共通接続点２６と２８の間に第２の差動出力信号（−cos(ωt+θ)、cos(ωt+θ)）が得られ、第１の差動出力信号と第２の差動出力信号は直交関係にある。

図６（ａ）に示すように、従来のポリフェーズフィルタは、各部品の配線長を短くするため抵抗素子及びキャパシタを交互に配置するのが一般的であった。ところが、同一基板でも製造プロセスの製造条件のバラツキにより抵抗値及び容量値にバラツキが生じるので、そのバラツキに起因してポリフェーズフィルタの周波数特性が設計値と異なってしまう問題があった。

特許文献１では、図７に示すようにポリフェーズフィルタの１段目の４個の抵抗Ｒ１〜Ｒ４を縦方向に近接させて配置し、同様に１段目の４個のキャパシタＣ１〜Ｃ４もそれぞれ近接して配置することで、抵抗値及び容量値のバラツキを小さくしていた。これは、抵抗やキャパシタを形成する場合、酸化膜生成、イオン注入、エッチングなどにおいて、同種の部品であれば近傍に配置されているものほど、膜厚、不純物濃度、エッチングなどのバラツキが小さくなるといった経験によっている。図７に示す例では、２段目、３段目についても同様に抵抗Ｒ１１〜Ｒ１４、Ｒ２１〜Ｒ２４を縦方向に近接させて配置し、キャパシタＣ１１〜Ｃ１４、Ｃ２１〜Ｃ２４もそれぞれ近接して配置している。
特開２００５−２６８５６９号公報

しかしながら、特許文献１記載のように抵抗素子及びキャパシタをそれぞれ近接配置するレイアウトでは、各部品の膜厚、不純物濃度等のバラツキはある程度抑制できるが、抵抗素子及びキャパシタの形状のバラツキまでは抑え込むことは困難であった。特に、抵抗のパターニングでの抵抗素子幅のバラツキは抑え込むことが困難であり、ポリフェーズフィルタの周波数特性に大きな影響を与えていた。

本発明は、かかる点に鑑みてなされたものであり、半導体集積回路中に形成した抵抗素子及びキャパシタにバラツキが生じても、位相器として正確に９０度位相差の信号を生成でき、イメージ除去フィルタとして用いた場合にはイメージ抑圧効果の改善を図ることのできるポリフェーズフィルタを提供することを目的とする。

本発明のポリフェーズフィルタは、複数の容量及び複数の抵抗で回路網を構成しているポリフェーズフィルタにおいて、キャパシタと抵抗素子からなる素子群を複数備え、前記各キャパシタを、下部電極、上部電極及び前記電極間に形成された絶縁層で構成し、前記各素子群の上部電極で同一素子群の抵抗素子を形成し、当該上部電極で形成された抵抗素子の形状を信号の流れる方向の長さが幅方向に対して十分長くなるようにしたことを特徴とする。

この構成によれば、下部電極、上部電極及び絶縁層で構成されるキャパシタの上部電極で同一素子群の抵抗素子を形成したので、抵抗素子の幅方向のバラツキに起因して抵抗素子のインピーダンスが変化しても、当該抵抗素子はキャパシタの上部電極を兼ねるのでキャパシタのインピーダンスが同一方向に変化することとなり、抵抗素子とキャパシタを同じインピーダンスに保つことができる。たとえば、抵抗素子の幅方向のバラツキで抵抗値がある大きさだけ小さくなった場合、同じ割合でキャパシタの容量値も大きくなり、希望周波数での抵抗素子とキャパシタのインピーダンスが等しくなる。抵抗素子の幅方向のバラツキは抵抗値と容量値のバランスを常に同じに保つ方向に働くので、抵抗素子の長さを十分に確保していれば、素子のバラツキによる周波数特性の変動は防止することができる。

また本発明は、上記ポリフェーズフィルタにおいて、前記上部電極がミアンダ形状であることを特徴とする。

この構成により、上部電極をミアンダ形状としたので、上部電極で形成される抵抗素子の信号が流れる方向の長さを限られた空間において十分に確保することができる。

上記ポリフェーズフィルタにおいて、抵抗素子として機能させるキャパシタの上部電極はポリシリコンで構成することができる。

また本発明は、上記ポリフェーズフィルタにおいて、前記複数の素子群は、一段分の回路網を構成する第１の素子群から第４の素子群を有し、前記第１の素子群の抵抗素子の入力端を、当該第１の素子群のキャパシタを介して前記第２の素子群の抵抗素子の出力端に接続し、前記第２の素子群の抵抗素子の入力端を、当該第２の素子群のキャパシタを介して前記第３の素子群の抵抗素子の出力端に接続し、前記第３の素子群の抵抗素子の入力端を、当該第３の素子群のキャパシタを介して前記第４の素子群の抵抗素子の出力端に接続し、前記第４の素子群の抵抗素子の入力端を、当該第４の素子群のキャパシタを介して前記第１の素子群の抵抗素子の出力端に接続したことを特徴とする。

この構成により、４入力４出力の１段構成のポリフェーズフィルタを実現することができる。

また本発明は、上記ポリフェーズフィルタにおいて、前記第１の素子群の抵抗素子の入力端に、周波数変換後のＩＦ信号のうち同相成分のＩ信号を入力し、前記第２の素子群の抵抗素子の入力端に、周波数変換後のＩＦ信号のうち直交成分のＱ信号を入力し、前記第３の素子群の抵抗素子の入力端に、前記Ｉ信号から１８０度位相を異ならせた反転Ｉ信号を入力し、前記第４の素子群の抵抗素子の入力端に、前記Ｑ信号から１８０度位相を異ならせた反転Ｑ信号を入力し、前記第１から第４の素子群の出力端で信号合成することで、希望波と同一周波数のＩＦ信号に周波数変換されるイメージ信号を除去することを特徴とする。

この構成により、４入力４出力の１段構成のポリフェーズフィルタで希望波と同一周波数のＩＦ信号に周波数変換されるイメージ信号を除去することができる。

本発明によれば、半導体集積回路中に構成したポリフェーズフィルタの抵抗素子及びキャパシタにバラツキが生じても、位相器として正確に９０度位相差の信号を生成でき、イメージ除去フィルタとして用いた場合にはイメージ抑圧効果の改善を図ることができる。

以下、本発明の実施の形態について添付図面を参照して詳細に説明する。
図１は一実施の形態に係るポリフェーズフィルタのパターンレイアウトを示す図であり、図６（ａ）に示す回路構成と同じ等価回路となっている。半導体集積回路基板上に４つのキャパシタＣ１〜Ｃ４が隣接して形成されている。図２はキャパシタＣ１のＡ−Ａ線矢視断面図である。キャパシタＣ１は、図示していない回路基板上に金属材料にて形成された下部電極１と、ミアンダ形状を有する上部電極２と、両電極間に形成された絶縁層３とで構成されている。上部電極２は、キャパシタＣ１の一方の電極として機能すると共に抵抗素子Ｒ１として機能する。キャパシタ電極として機能すると共に抵抗素子として機能する材料としてポリシリコンを用いている。他のキャパシタＣ２、Ｃ３、Ｃ４も上記キャパシタＣ１と同様に構成されている。すなわち、キャパシタＣ２、Ｃ３、Ｃ４は、下部電極４，６，８と、上部電極５，７，９と、両電極に挟まれた図示していない絶縁層とでそれぞれ構成されており、上部電極５，７，９が抵抗素子Ｒ２，Ｒ３，Ｒ４を構成している。キャパシタＣ１、Ｃ２、Ｃ３、Ｃ４と、それらの上部電極を構成する抵抗素子Ｒ１、Ｒ２、Ｒ３、Ｒ４とで第１〜第４の素子群を構成している。

キャパシタＣ１〜Ｃ４は、上部電極２，５，７，９の左端に位置する一端部に伝送ラインを構成するパターン１１ａ，１２ａ，１３ａ，１４ａが形成されている。上部電極２，５，７，９の右端に位置する他端部に伝送ラインを構成するパターン１１ｂ，１２ｂ，１３ｂ，１４ｂが形成されている。図１において１段目のキャパシタＣ１の下部電極１と２段目のキャパシタＣ２の上部電極５の他端部（パターン１２ｂ）とを接続するパターン１１ｃが形成されている。パターン１１ｃと１２ｂとの連結点が、図６（ａ）における共通接続点２７となる。２段目のキャパシタＣ２の下部電極４と３段目のキャパシタＣ３の上部電極７の他端部（パターン１３ｂ）とを接続するパターン１２ｃが形成されている。パターン１２ｃと１３ｂとの連結点が、図６（ａ）における共通接続点２６となる。３段目のキャパシタＣ３の下部電極６と４段目のキャパシタＣ４の上部電極９の他端部（パターン１４ｂ）とを接続するパターン１３ｃが形成されている。パターン１３ｃと１４ｂとの連結点が、図６（ａ）における共通接続点２５となる。４段目のキャパシタＣ４の下部電極９と１段目のキャパシタＣ１の上部電極２の他端部（パターン１１ｂ）とを接続するパターン１４ｃが形成されている。パターン１１ｂと１４ｃとの連結点が、図６（ａ）における共通接続点２８となる。

以上のように構成されたポリフェーズフィルタを既知の製造プロセスで作製した場合、キャパシタＣ１〜Ｃ４の容量値及び抵抗素子Ｒ１〜Ｒ４の抵抗値のそれぞれでバラツキが生じる。特に、抵抗のパターニングで抵抗素子の幅がばらつくために容量値よりも抵抗値のバラツキが大きくなる。抵抗素子の抵抗値が設計値よりも小さくなった場合、同じ割合でキャパシタの容量値が大きくなれば、インピーダンスは設計値と等しくなる。

本実施の形態のように、キャパシタの上部電極を抵抗素子として一体で形成した場合、容量値は上部電極の面積で決まり、抵抗値は上部電極の長さ及び幅で決まるので、キャパシタと抵抗素子のインピーダンスのバラツキが同一方向（容量大なら抵抗小、容量小なら抵抗大）になり、相対的な位相の変化のバラツキが小さくなる。したがって、抵抗素子の長さを十分にとれば、抵抗素子の電流が流れる方向の寸法誤差は無視でき、素子バラツキによって発生するインピーダンス変化を防止することができる。抵抗素子の電流が流れる方向の長さを幅方向に比べて十分大きくするためには、ミアンダ形状以外の構造を採用することもできる。

図３は上部電極を抵抗素子として一体で形成したキャパシタ（Ｃ１）を、集中定数近似した回路モデルである。図１における上部電極２の入力端子がポートＰ１に相当し、出力端子がポートＰ２に相当する。下部電極１はポートＰ３に接続された下側ラインが相当する。抵抗Ｒ０１〜Ｒ０８は抵抗素子２の長手方向の抵抗分布を集中定数近似し、容量Ｃ０１〜Ｃ０８はキャパシタＣ１の抵抗素子２長手方向に沿った容量分布を集中定数近似している。

上記集中定数近似モデルを用いて図１に示すポリフェーズフィルタのイメージ除去性能についてシミュレーションした。

図４（ａ）は容量及び抵抗のバラツキを０％に設定したシミュレーション結果を示す図である。図１に示すポリフェーズフィルタの周波数特性を太線で示し、比較例として図６（ａ）に示す従来回路（ポリフェーズフィルタ）の周波数特性を細線で示す。容量及び抵抗のバラツキが無い状態（０％）では本実施の形態及び従来回路共に７０ｄＢ以上の十分なイメージ減衰量を実現している。

図４（ｂ）は容量及び抵抗のバラツキを１％に設定したシミュレーション結果を示し、図４（ｃ）はバラツキを１０％に設定したシミュレーション結果を示している。従来回路は容量及び抵抗のバラツキが大きくなるのに従ってイメージ減衰量が大幅に低下しているが、本実施の形態では１０％のバラツキでも５０ｄＢ程度のイメージ減衰量を達成できていることが判る。

図５は３段のポリフェーズフィルタをイメージ除去フィルタに用いたＬｏｗ-ＩＦ受信機の構成図である。同図に示すＬｏｗ-ＩＦ受信機は、図示していないアンテナで受信されたＲＦ（Radio Frequency）帯の受信信号を、ＬＮＡ（Low Noise Amplifier）３１に入力して増幅してからミキサ３２，３３に入力する。Ｉ側となる一方のミキサ３２に対して局部発振信号ｃｏｓ（ωｃｔ）が直接入力し、Ｑ側となる他方のミキサ３３に対して局部発振信号ｃｏｓ（ωｃｔ）を位相器３４で９０度位相を異ならせた局部発振信号ｓｉｎ（ωｃｔ））が入力する。その結果、ミキサ３２、３３において直流付近の低いＩＦ周波数に周波数変換され、Ｉ側のミキサ３２からｃｏｓ（ωｃ−ωｒ）ｔが出力され、Ｑ側のミキサ３３からｓｉｎ（ωｃ−ωｒ）ｔが出力される。なお、図５のＬｏｗ-ＩＦ受信機ではＩ信号、Ｑ信号が差動信号で構成されているので、Ｉ_ＩＮに対してＩ_Ｂ_ＩＮは１８０度位相が異なり、Ｑ_ＩＮに対してＱ_Ｂ_ＩＮは１８０度位相が異なっている。

ポリフェーズフィルタ３５は、各段の構成が上記図１及び図２に示す構造を有している。Ｉ_ＩＮとＩ_Ｂ_ＩＮとはＩ信号の差動入力であり、Ｉ_ＯＵＴとＩ_Ｂ_ＯＵＴとはＩ信号の差動出力となる。また、Ｑ_ＩＮとＱ_Ｂ_ＩＮとはＱ信号の差動入力であり、Ｑ_ＯＵＴとＱ_Ｂ_ＯＵＴとはＱ信号の差動出力である。ポリフェーズフィルタ３５では、Ｑ_ＯＵＴ端子においてＩ_ＩＮからの出力が９０度遅れて入力され、Ｑ_ＩＮからの入力と合成される。この結果、Ｑ出力は希望波ωｒ（＝ωｃ＋ωｓ）とイメージ信号ωｒ´（＝ωｃ−ωｓ）とで位相が反転する。したがって、希望波ωｒ（＝ωｃ＋ωｓ）に対してＩ出力はｃｏｓ（ωｓｔ）、Ｑ出力はｓｉｎ（ωｓｔ）となるので、信号が加算されて大きな信号として出力される。一方、イメージ信号ωｒ´（＝ωｃ−ωｓ）に対してＩ出力はｃｏｓ（ωｓｔ）、Ｑ出力は−ｓｉｎ（ωｓｔ）となるので、信号が減算されてイメージ信号が抑圧される。キャパシタＣのリアクタンスがωｓにおいて抵抗素子Ｒの抵抗値と等しいように設定されていれば、イメージ信号は出力されないことになる。

ポリフェーズフィルタ３５でイメージ信号を除去し、ローパスフィルタ３６で高調波成分を除去した希望波ωｒ（＝ωｃ＋ωｓ）のＩＦ信号がＩＦアンプ３７で増幅されて出力される。

このように、縦接続された３段のポリフェーズフィルタ３５のキャパシタ及び抵抗素子を図１及び図２に示すように一体形成することにより、素子のバラツキによらず正確に位相を反転させてイメージ信号を確実に除去することができる。

なお、図５ではポリフェーズフィルタ３５をＬｏｗ-ＩＦ受信機のイメージ除去フィルタに用いた例を説明したが、本発明は上記用途に限定されるものでは無く９０度位相を回転させる用途であれば位相器等の他の用途に適用可能である。

本発明は、無線受信機におけるイメージ除去フィルタ又は局部発振回路において９０度位相の異なる発振信号を生成する位相器に適用可能である。

一実施の形態に係るポリフェーズフィルタのパターンレイアウトを示す図 図１に示すキャパシタのＡ−Ａ線矢視断面図 上記一実施の形態のポリフェーズフィルタにおいてキャパシタおよび抵抗素子を集中定数近似した回路図 （ａ）容量及び抵抗のバラツキを０％に設定したシミュレーション結果を示す図、（ｂ）容量及び抵抗のバラツキを１％に設定したシミュレーション結果を示す図、（ｃ）容量及び抵抗のはバラツキを１０％に設定したシミュレーション結果を示す図 ３段ポリフェーズフィルタをイメージ除去フィルタに用いたＬｏｗ-ＩＦ受信機の構成図 （ａ）半導体集積回路上に作成された１次ポリフェーズフィルタのパターン構成を示す図、（ｂ）同図（ａ）に示すポリフェーズフィルタの等価回路図 従来のポリフェーズフィルタのパターン構成を示す図

符号の説明

Ｃ１〜Ｃ４…キャパシタ
Ｒ１、Ｒ２、Ｒ３、Ｒ４…抵抗素子
１，４，６，８…下部電極
２，５，７，９…上部電極
３…絶縁層
１１ａ，１２ａ，１３ａ，１４ａ…パターン（抵抗素子入力側）
１１ｂ，１２ｂ，１３ｂ，１４ｂ…パターン（抵抗素子出力側）
３１…ＬＮＡ
３２、３３…ミキサ
３４…位相器
３５…ポリフェーズフィルタ
３６…ローパスフィルタ
３７…ＩＦアンプ

Claims (5)

1. 複数の容量及び複数の抵抗で回路網を構成してなるポリフェーズフィルタにおいて、
   キャパシタと抵抗素子からなる素子群を複数備え、
   前記各キャパシタを、下部電極、上部電極及び前記電極間に形成された絶縁層で構成し、前記各素子群の上部電極で同一素子群の抵抗素子を形成し、当該上部電極で形成された抵抗素子の形状を信号の流れる方向の長さが幅方向に対して十分長くなるようにしたことを特徴とするポリフェーズフィルタ。
2. 前記上部電極がミアンダ形状であることを特徴とする請求項１記載のポリフェーズフィルタ。
3. 前記上部電極をポリシリコン製の電極で構成したことを特徴とする請求項１又は請求項２記載のポリフェーズフィルタ。
4. 前記複数の素子群は、一段分の回路網を構成する第１の素子群から第４の素子群を有し、
   前記第１の素子群の抵抗素子の入力端を、当該第１の素子群のキャパシタを介して前記第２の素子群の抵抗素子の出力端に接続し、
   前記第２の素子群の抵抗素子の入力端を、当該第２の素子群のキャパシタを介して前記第３の素子群の抵抗素子の出力端に接続し、
   前記第３の素子群の抵抗素子の入力端を、当該第３の素子群のキャパシタを介して前記第４の素子群の抵抗素子の出力端に接続し、
   前記第４の素子群の抵抗素子の入力端を、当該第４の素子群のキャパシタを介して前記第１の素子群の抵抗素子の出力端に接続したことを特徴とする請求項１から請求項３のいずれかに記載のポリフェーズフィルタ。
5. 前記第１の素子群の抵抗素子の入力端に、周波数変換後のＩＦ信号のうち同相成分のＩ信号を入力し、
   前記第２の素子群の抵抗素子の入力端に、周波数変換後のＩＦ信号のうち直交成分のＱ信号を入力し、
   前記第３の素子群の抵抗素子の入力端に、前記Ｉ信号から１８０度位相を異ならせた反転Ｉ信号を入力し、
   前記第４の素子群の抵抗素子の入力端に、前記Ｑ信号から１８０度位相を異ならせた反転Ｑ信号を入力し、
   前記第１から第４の素子群の出力端で信号合成することで、希望波と同一周波数のＩＦ信号に周波数変換されるイメージ信号を除去することを特徴とする請求項４記載のポリフェーズフィルタ。

Images