JP4477253B2 - 乱数発生装置 - Google Patents
乱数発生装置 Download PDFInfo
- Publication number
- JP4477253B2 JP4477253B2 JP2001074695A JP2001074695A JP4477253B2 JP 4477253 B2 JP4477253 B2 JP 4477253B2 JP 2001074695 A JP2001074695 A JP 2001074695A JP 2001074695 A JP2001074695 A JP 2001074695A JP 4477253 B2 JP4477253 B2 JP 4477253B2
- Authority
- JP
- Japan
- Prior art keywords
- random number
- selector
- latch
- number generator
- update
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Pinball Game Machines (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、遊技機に最適な乱数発生装置に関する。
【０００２】
【従来の技術】
従来より、パチンコ遊技機では必要な乱数をソフトウェアで作成および更新していた。また、パチスロ遊技機では、ソフトウェアで作成および更新する場合と、
ハードウェアで乱数を保持し抽選タイミングにより読み出した乱数値を採用する場合とがあった。
【０００３】
【発明が解決しようとする課題】
しかしながら、パチンコ遊技機およびパチスロ遊技機のいずれにおいても、乱数の更新タイミングを選択することや、乱数を読み出すタイミングを選択することが出来ない点で改善余地があった。
【０００４】
本発明は、上記の問題点に鑑みてなされたもので、遊技機において、乱数の更新タイミングを選択することや乱数を読み出すタイミングを選択することが可能な乱数発生装置の提供を目的とする。
【０００５】
【課題を解決するための手段】
この目的を達成するために、請求項１の発明は、乱数発生器（１〜ｎ）と、乱数発生器（１〜ｎ）が発生する乱数の更新をハードウェアにより指令する第１更新手段（１１、２１、３１）と、乱数発生器（１〜ｎ）が発生する乱数の更新をソフトウェアにより指令する第２更新手段（１２、２２、３２）と、乱数発生器（１〜ｎ）が発生する乱数のラッチをハードウェアにより指令する第１ラッチ手段（１４、２４、３４）と、乱数発生器（１〜ｎ）が発生する乱数のラッチをソフトウェアにより指令する第２ラッチ手段（１５、２５、３５）とを具備することを特徴とする。
【０００６】
請求項２の発明は、請求項１において、第１更新手段（１１、２１、３１）の出力と、第２更新手段（１２、２２、３２）の出力とを、切り替えて乱数発生器（１〜ｎ）に供給する第１セレクタ（１３、２３、３３）を更に具備することを特徴とする。
【０００７】
請求項３の発明は、請求項１および請求項２において、第１ラッチ手段（１４、２４、３４）の出力と、第２ラッチ手段（１５、２５、３５）の出力とを、切り替えて乱数発生器（１〜ｎ）に供給する第２セレクタ（１６、２６、３６）を更に具備することを特徴とする。
【０００８】
請求項４の発明は、請求項２および請求項３において、第１セレクタ（１３、２３、３３）および／または第２セレクタ（１６、２６、３６）の切り替え状態を設定する切替状態設定手段（４００）を更に具備することを特徴とする。
【０００９】
請求項５の発明は、請求項４において、切替状態設定手段（４００）が、第１セレクタ（１３、２３、３３）および／または第２セレクタ（１６、２６、３６）の切り替え状態を、共通にまたは個別に設定することを特徴とする。
【００１０】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて説明する。
【００１１】
図１は、本発明による乱数発生装置の一実施形態を示すブロック結線図である。図１に示す回路は、遊技機内では図２に示す乱数発生回路５００としてデータバス１００に結線される。
【００１２】
図１において、複数の乱数発生器１〜ｎ（ｎは整数）は、データバス１００に接続されている。複数の乱数発生器１〜ｎは、例えば、大当り決定用乱数（１個）、大当り図柄決定用乱数（１個）、図柄決定用乱数（３個）、および普通図柄決定用乱数（１個）を生成するのに利用される。
【００１３】
大当り決定用乱数（１個）は、大当りを決定する乱数で例えば３００分の１の確率値で設定される。大当り図柄決定用乱数（１個）は、図柄により確率が変動するゲーム状態（次の大当りまで高確率状態となる）で図柄を決定する乱数として利用される。図柄決定用乱数（３個）は、パチンコ遊技機の、左、中央、右の各位置に配置される図柄を決定する乱数として利用される。普通図柄決定用乱数（１個）は、パチンコ遊技機の普通図柄（当り以外の図柄）を決定する乱数として利用される。
【００１４】
乱数発生器１には、発生する乱数の更新指令として、プリスケーラ１１の出力またはソフトウェア更新指令１２のいずれかがセレクタ１３で切り替えて供給される。プリスケーラ１１は、クロック回路２００（図２）から供給されるクロック信号を分周した信号を更新指令としてセレクタ１３に供給する。ソフトウェア更新指令１２は、遊技機制御用ＣＰＵ回路３００（図２）から供給される。また、乱数発生器１には、発生する乱数をラッチする指令として、ソフトウェアラッチ指令１４または外部端子ＣＴ１から供給されるラッチ指令１５のいずれかがセレクタ１６で切り替えて供給される。ソフトウェアラッチ指令１４は、遊技機制御用ＣＰＵ回路３００（図２）から供給される。ラッチ指令１５は、遊技機に設けられている外部端子ＣＴ１（図２）から供給される。
【００１５】
乱数発生器２には、発生する乱数の更新指令として、プリスケーラ２１の出力またはソフトウェア更新指令２２のいずれかがセレクタ２３で切り替えて供給される。プリスケーラ２１は、クロック回路２００（図２）から供給されるクロック信号から生成した信号を更新指令としてセレクタ２３に供給する。ソフトウェア更新指令２２は、遊技機制御用ＣＰＵ回路３００（図２）から供給される。また、乱数発生器２には、発生する乱数をラッチする指令として、ソフトウェアラッチ指令２４または外部端子ＣＴ２から供給されるラッチ指令２５のいずれかがセレクタ２６で切り替えて供給される。ソフトウェアラッチ指令２４は、遊技機制御用ＣＰＵ回路３００（図２）から供給される。ラッチ指令２５は、遊技機に設けられている外部端子ＣＴ２（図２）から供給される。
【００１６】
以下、乱数発生器ｎまで同様に構成される。
【００１７】
セレクタ１３、２３、および３３等は、設定レジスタ４００（図１）のロード値によって切り替えられる。切り替え状態は、セレクタ１３、２３、および３３等で共通（同一）であっても良いし個別に異なっていても良い。同様に、セレクタ１６、２６、および３６等は、設定レジスタ４００（図１）のロード値によって切り替えられる。切り替え状態は、セレクタ１６、２６、および３６等で共通（同一）であっても良いし個別に異なっていても良い。設定レジスタ４００のロード値は、遊技機制御用ＣＰＵ回路３００（図２）によって変更される。
【００１８】
【発明の効果】
以上のように、本発明の乱数発生装置によれば、乱数発生器（１〜ｎ）が発生する乱数の更新をハードウェアにより指令する第１更新手段（１１、２１、３１）と、乱数発生器（１〜ｎ）が発生する乱数の更新をソフトウェアにより指令する第２更新手段（１２、２２、３２）と、乱数発生器（１〜ｎ）が発生する乱数のラッチをハードウェアにより指令する第１ラッチ手段（１４、２４、３４）と、乱数発生器（１〜ｎ）が発生する乱数のラッチをソフトウェアにより指令する第２ラッチ手段（１５、２５、３５）とを設けたので、乱数の更新タイミングを選択することや乱数を読み出すタイミングを選択することが出来る。これにより、必要な機能を選択して使用することが可能となる。
【図面の簡単な説明】
【図１】本発明による乱数発生装置の一実施形態を示すブロック結線図である。
【図２】本発明による乱数発生装置が使用される遊技機を示すブロック結線図である。
【符号の説明】
１ 乱数発生器
２ 乱数発生器
３ 乱数発生器
１１ プリスケーラ
１２ ソフトウェア更新指令
１３ セレクタ
１４ ソフトウェアラッチ指令
１５ ラッチ指令
１６ セレクタ
２１ プリスケーラ
２２ ソフトウェア更新指令
２３ セレクタ
２４ ソフトウェアラッチ指令
２５ ラッチ指令
２６ セレクタ
３１ プリスケーラ
３２ ソフトウェア更新指令
３３ セレクタ
３４ ソフトウェアラッチ指令
３５ ラッチ指令
３６ セレクタ
１００ データバス
２００ クロック回路
３００ 遊技機制御用ＣＰＵ回路
４００ 設定レジスタ
５００ 乱数発生回路
ＣＴ１〜ＣＴｎ 外部端子
【発明の属する技術分野】
本発明は、遊技機に最適な乱数発生装置に関する。
【０００２】
【従来の技術】
従来より、パチンコ遊技機では必要な乱数をソフトウェアで作成および更新していた。また、パチスロ遊技機では、ソフトウェアで作成および更新する場合と、
ハードウェアで乱数を保持し抽選タイミングにより読み出した乱数値を採用する場合とがあった。
【０００３】
【発明が解決しようとする課題】
しかしながら、パチンコ遊技機およびパチスロ遊技機のいずれにおいても、乱数の更新タイミングを選択することや、乱数を読み出すタイミングを選択することが出来ない点で改善余地があった。
【０００４】
本発明は、上記の問題点に鑑みてなされたもので、遊技機において、乱数の更新タイミングを選択することや乱数を読み出すタイミングを選択することが可能な乱数発生装置の提供を目的とする。
【０００５】
【課題を解決するための手段】
この目的を達成するために、請求項１の発明は、乱数発生器（１〜ｎ）と、乱数発生器（１〜ｎ）が発生する乱数の更新をハードウェアにより指令する第１更新手段（１１、２１、３１）と、乱数発生器（１〜ｎ）が発生する乱数の更新をソフトウェアにより指令する第２更新手段（１２、２２、３２）と、乱数発生器（１〜ｎ）が発生する乱数のラッチをハードウェアにより指令する第１ラッチ手段（１４、２４、３４）と、乱数発生器（１〜ｎ）が発生する乱数のラッチをソフトウェアにより指令する第２ラッチ手段（１５、２５、３５）とを具備することを特徴とする。
【０００６】
請求項２の発明は、請求項１において、第１更新手段（１１、２１、３１）の出力と、第２更新手段（１２、２２、３２）の出力とを、切り替えて乱数発生器（１〜ｎ）に供給する第１セレクタ（１３、２３、３３）を更に具備することを特徴とする。
【０００７】
請求項３の発明は、請求項１および請求項２において、第１ラッチ手段（１４、２４、３４）の出力と、第２ラッチ手段（１５、２５、３５）の出力とを、切り替えて乱数発生器（１〜ｎ）に供給する第２セレクタ（１６、２６、３６）を更に具備することを特徴とする。
【０００８】
請求項４の発明は、請求項２および請求項３において、第１セレクタ（１３、２３、３３）および／または第２セレクタ（１６、２６、３６）の切り替え状態を設定する切替状態設定手段（４００）を更に具備することを特徴とする。
【０００９】
請求項５の発明は、請求項４において、切替状態設定手段（４００）が、第１セレクタ（１３、２３、３３）および／または第２セレクタ（１６、２６、３６）の切り替え状態を、共通にまたは個別に設定することを特徴とする。
【００１０】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて説明する。
【００１１】
図１は、本発明による乱数発生装置の一実施形態を示すブロック結線図である。図１に示す回路は、遊技機内では図２に示す乱数発生回路５００としてデータバス１００に結線される。
【００１２】
図１において、複数の乱数発生器１〜ｎ（ｎは整数）は、データバス１００に接続されている。複数の乱数発生器１〜ｎは、例えば、大当り決定用乱数（１個）、大当り図柄決定用乱数（１個）、図柄決定用乱数（３個）、および普通図柄決定用乱数（１個）を生成するのに利用される。
【００１３】
大当り決定用乱数（１個）は、大当りを決定する乱数で例えば３００分の１の確率値で設定される。大当り図柄決定用乱数（１個）は、図柄により確率が変動するゲーム状態（次の大当りまで高確率状態となる）で図柄を決定する乱数として利用される。図柄決定用乱数（３個）は、パチンコ遊技機の、左、中央、右の各位置に配置される図柄を決定する乱数として利用される。普通図柄決定用乱数（１個）は、パチンコ遊技機の普通図柄（当り以外の図柄）を決定する乱数として利用される。
【００１４】
乱数発生器１には、発生する乱数の更新指令として、プリスケーラ１１の出力またはソフトウェア更新指令１２のいずれかがセレクタ１３で切り替えて供給される。プリスケーラ１１は、クロック回路２００（図２）から供給されるクロック信号を分周した信号を更新指令としてセレクタ１３に供給する。ソフトウェア更新指令１２は、遊技機制御用ＣＰＵ回路３００（図２）から供給される。また、乱数発生器１には、発生する乱数をラッチする指令として、ソフトウェアラッチ指令１４または外部端子ＣＴ１から供給されるラッチ指令１５のいずれかがセレクタ１６で切り替えて供給される。ソフトウェアラッチ指令１４は、遊技機制御用ＣＰＵ回路３００（図２）から供給される。ラッチ指令１５は、遊技機に設けられている外部端子ＣＴ１（図２）から供給される。
【００１５】
乱数発生器２には、発生する乱数の更新指令として、プリスケーラ２１の出力またはソフトウェア更新指令２２のいずれかがセレクタ２３で切り替えて供給される。プリスケーラ２１は、クロック回路２００（図２）から供給されるクロック信号から生成した信号を更新指令としてセレクタ２３に供給する。ソフトウェア更新指令２２は、遊技機制御用ＣＰＵ回路３００（図２）から供給される。また、乱数発生器２には、発生する乱数をラッチする指令として、ソフトウェアラッチ指令２４または外部端子ＣＴ２から供給されるラッチ指令２５のいずれかがセレクタ２６で切り替えて供給される。ソフトウェアラッチ指令２４は、遊技機制御用ＣＰＵ回路３００（図２）から供給される。ラッチ指令２５は、遊技機に設けられている外部端子ＣＴ２（図２）から供給される。
【００１６】
以下、乱数発生器ｎまで同様に構成される。
【００１７】
セレクタ１３、２３、および３３等は、設定レジスタ４００（図１）のロード値によって切り替えられる。切り替え状態は、セレクタ１３、２３、および３３等で共通（同一）であっても良いし個別に異なっていても良い。同様に、セレクタ１６、２６、および３６等は、設定レジスタ４００（図１）のロード値によって切り替えられる。切り替え状態は、セレクタ１６、２６、および３６等で共通（同一）であっても良いし個別に異なっていても良い。設定レジスタ４００のロード値は、遊技機制御用ＣＰＵ回路３００（図２）によって変更される。
【００１８】
【発明の効果】
以上のように、本発明の乱数発生装置によれば、乱数発生器（１〜ｎ）が発生する乱数の更新をハードウェアにより指令する第１更新手段（１１、２１、３１）と、乱数発生器（１〜ｎ）が発生する乱数の更新をソフトウェアにより指令する第２更新手段（１２、２２、３２）と、乱数発生器（１〜ｎ）が発生する乱数のラッチをハードウェアにより指令する第１ラッチ手段（１４、２４、３４）と、乱数発生器（１〜ｎ）が発生する乱数のラッチをソフトウェアにより指令する第２ラッチ手段（１５、２５、３５）とを設けたので、乱数の更新タイミングを選択することや乱数を読み出すタイミングを選択することが出来る。これにより、必要な機能を選択して使用することが可能となる。
【図面の簡単な説明】
【図１】本発明による乱数発生装置の一実施形態を示すブロック結線図である。
【図２】本発明による乱数発生装置が使用される遊技機を示すブロック結線図である。
【符号の説明】
１ 乱数発生器
２ 乱数発生器
３ 乱数発生器
１１ プリスケーラ
１２ ソフトウェア更新指令
１３ セレクタ
１４ ソフトウェアラッチ指令
１５ ラッチ指令
１６ セレクタ
２１ プリスケーラ
２２ ソフトウェア更新指令
２３ セレクタ
２４ ソフトウェアラッチ指令
２５ ラッチ指令
２６ セレクタ
３１ プリスケーラ
３２ ソフトウェア更新指令
３３ セレクタ
３４ ソフトウェアラッチ指令
３５ ラッチ指令
３６ セレクタ
１００ データバス
２００ クロック回路
３００ 遊技機制御用ＣＰＵ回路
４００ 設定レジスタ
５００ 乱数発生回路
ＣＴ１〜ＣＴｎ 外部端子
Claims (5)
- 乱数発生器（１〜ｎ）と、
該乱数発生器（１〜ｎ）が発生する乱数の更新をハードウェアにより指令する第１更新手段（１１、２１、３１）と、
前記乱数発生器（１〜ｎ）が発生する乱数の更新をソフトウェアにより指令する第２更新手段（１２、２２、３２）と、
前記乱数発生器（１〜ｎ）が発生する乱数のラッチをハードウェアにより指令する第１ラッチ手段（１４、２４、３４）と、
前記乱数発生器（１〜ｎ）が発生する乱数のラッチをソフトウェアにより指令する第２ラッチ手段（１５、２５、３５）とを具備することを特徴とする乱数発生装置。 - 前記第１更新手段（１１、２１、３１）の出力と、前記第２更新手段（１２、２２、３２）の出力とを、切り替えて前記乱数発生器（１〜ｎ）に供給する第１セレクタ（１３、２３、３３）を更に具備することを特徴とする請求項１に記載の乱数発生装置。
- 前記第１ラッチ手段（１４、２４、３４）の出力と、前記第２ラッチ手段（１５、２５、３５）の出力とを、切り替えて前記乱数発生器（１〜ｎ）に供給する第２セレクタ（１６、２６、３６）を更に具備することを特徴とする請求項１および請求項２に記載の乱数発生装置。
- 前記第１セレクタ（１３、２３、３３）および／または前記第２セレクタ（１６、２６、３６）の切り替え状態を設定する切替状態設定手段（４００）を更に具備することを特徴とする請求項２および請求項３に記載の乱数発生装置。
- 前記切替状態設定手段（４００）が、前記第１セレクタ（１３、２３、３３）および／または前記第２セレクタ（１６、２６、３６）の切り替え状態を、共通にまたは個別に設定することを特徴とする請求項４に記載の乱数発生装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001074695A JP4477253B2 (ja) | 2001-03-15 | 2001-03-15 | 乱数発生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001074695A JP4477253B2 (ja) | 2001-03-15 | 2001-03-15 | 乱数発生装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002278751A JP2002278751A (ja) | 2002-09-27 |
| JP4477253B2 true JP4477253B2 (ja) | 2010-06-09 |
Family
ID=18931912
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001074695A Expired - Lifetime JP4477253B2 (ja) | 2001-03-15 | 2001-03-15 | 乱数発生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4477253B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4671604B2 (ja) * | 2004-01-08 | 2011-04-20 | 株式会社三共 | 遊技機 |
| JP4570365B2 (ja) * | 2004-01-16 | 2010-10-27 | 株式会社三共 | 遊技機 |
| JP4711666B2 (ja) * | 2004-11-26 | 2011-06-29 | 株式会社三共 | 遊技機 |
| JP4711670B2 (ja) * | 2004-12-21 | 2011-06-29 | 株式会社三共 | 遊技機 |
| JP4711671B2 (ja) * | 2004-12-22 | 2011-06-29 | 株式会社三共 | 遊技機 |
| JP4711674B2 (ja) * | 2004-12-27 | 2011-06-29 | 株式会社三共 | 遊技機 |
| JP4818677B2 (ja) * | 2005-09-30 | 2011-11-16 | 株式会社三共 | 遊技機 |
| JP4818676B2 (ja) * | 2005-09-30 | 2011-11-16 | 株式会社三共 | 遊技機 |
-
2001
- 2001-03-15 JP JP2001074695A patent/JP4477253B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002278751A (ja) | 2002-09-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3444216B2 (ja) | プログラマブルデバイス | |
| US5268949A (en) | Circuit for generating M-sequence pseudo-random pattern | |
| JP4477253B2 (ja) | 乱数発生装置 | |
| CN101501633B (zh) | 具有上下文切换装置的寄存器及上下文切换方法 | |
| JP3672282B2 (ja) | 遊技機用乱数発生装置 | |
| JP2000149600A5 (ja) | ||
| US6822474B2 (en) | On chip logic analyzer debug bus | |
| JPH10154021A (ja) | クロック切換装置およびクロック切換方法 | |
| KR100337722B1 (ko) | 플립플롭의리셋회로 | |
| JP4915779B2 (ja) | 装置間の接続方式および接続装置 | |
| JPH1185724A (ja) | Ｃｐｕモード切替回路 | |
| US6744837B1 (en) | Clock switching circuit | |
| JP2004008590A (ja) | 遊技機 | |
| JPH1194914A (ja) | スキャンパス制御回路 | |
| KR0167646B1 (ko) | 중앙처리장치의 선택장치 | |
| JP3760700B2 (ja) | データ転送装置 | |
| JP3540247B2 (ja) | 半導体装置のテスト回路および同テスト回路を用いたテスト方法 | |
| JP3310482B2 (ja) | マイクロコンピュータ | |
| JP2004037254A (ja) | スキャンテスト装置 | |
| EP1059584A2 (en) | Method and apparatus for generating test pattern for circuit blocks | |
| JP2953713B2 (ja) | 半導体集積回路 | |
| JP2005537477A (ja) | 識別コード組込み型集積回路 | |
| JP2573068B2 (ja) | デジタル・パターン発生装置 | |
| KR100323768B1 (ko) | 교환 시스템에서 다자간 통화 제어 보드의 상태 관리 방법 | |
| JPH0798995A (ja) | リニアフィードバックシフトレジスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080314 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100128 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100209 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100311 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130319 Year of fee payment: 3 |