JP3672282B2 - 遊技機用乱数発生装置 - Google Patents
遊技機用乱数発生装置 Download PDFInfo
- Publication number
- JP3672282B2 JP3672282B2 JP21578097A JP21578097A JP3672282B2 JP 3672282 B2 JP3672282 B2 JP 3672282B2 JP 21578097 A JP21578097 A JP 21578097A JP 21578097 A JP21578097 A JP 21578097A JP 3672282 B2 JP3672282 B2 JP 3672282B2
- Authority
- JP
- Japan
- Prior art keywords
- random number
- sequence
- sequence generation
- shift register
- stage shift
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Pinball Game Machines (AREA)
Description
【産業上の利用分野】
本発明は、遊技機に使用される乱数発生装置において、入賞タイミングに左右されない乱数を発生させることが出来ると共に、規則性の無い長周期の乱数、すなわちできる限り自然乱数に近い値を得る手段に関するものである。遊技機業界において求められる理想的な乱数としては以下の要件を満たすことが望ましい。
(1)特定の乱数値の発生頻度の同等性
例えば2進数の条件下で1000個の乱数を発生させた場合には“0”、“1”の数がそれぞれ500個であること。
(2)不規則性
系列(乱数の並び)がどんなに不規則であったとしても、系列の中にある特定の乱数値が一定周期で出現する様な乱数発生装置では、いわゆる体感器の様なインターバルタイマー発生器で簡単に照準を合わせることが可能となってしまう為に、系列としての不規則性は勿論のこと特定の乱数値の出現に関する周期も不規則であることが必要とされる。
(3)検査機関での再現性
遊技機メーカー側の試験結果と同等のものが検査機関でテストしても同様に再現できるものでなくてはならない。
(4)遊技機制御用マイクロコンピュータで制御可能であること。
遊技機に搭載される遊技機制御用マイクロコンピュータは、大型計算機やワークステーションで使用されるマイクロコンピュータよりも処理速度や性能が劣っており、これらの高性能機で使用される乱数発生方式を同じ様に使用できるとは限らない。
【0002】
一般的には理想的な乱数とは不規則性であること、すなわち次に出現する数値が予測不可能であることが最も優先され、他の条件は必要条件ではあるが必ずしも絶対条件では無い場合が多く、遊技機業界では上記4点の条件の内一つも欠如すること無く全て内包されていることが必要とされる。したがって、他の業界で通用している乱数発生理論及び方式乃至運用が必ずしも遊技機業界で適用できるとは限らない。
【0003】
【従来の技術】
遊技機は静電気等のノイズの影響を受けても暴走しない様、遊技機を制御するCPUに対し、一定時間毎にリセットによる割り込みをかけ、常にプログラムの先頭番地に戻れる様に設計してある。一定時間とは約数〜数十ミリ秒であり、この時間内で乱数生成処理も含め、他の処理も行なわなくてはならない。従来の遊技機で使用されている乱数はソフトウェアにて生成され、その乱数生成プログラムは遊技機を制御するプログラム内に組み込まれている。遊技機はリセット割込み毎に所定メモリ内の乱数格納エリアに前回保持されていた乱数を更新するシーケンスになっており、例えばパチンコ遊技機において、入賞口に球が入る度に入賞センサーがそれを感知してその情報をCPUへ知らせ、CPUは乱数格納エリアにある数値を読み出して乱数としている。
【0004】
従来、遊技機業界で使用されているソフトウェアによる乱数発生方式としておもに線形合同法(b=0:乗算合同法 b≠0:混合合同法)が採用され、これは次式で発生させている。
Xn+1≡aXn+b(mod m)
【0005】
また、他の乱数発生方式としてM系列(Maximum length sequence)があり、スペクトル拡散通信などの通信分野、制御系のシミュレーション等で用いられる雑音(ノイズ)の代用、RAMの故障診断等の計測制御分野で幅広く用いられている。M系列は1周期内における統計的ばらつきが無いことが証明されており、大型計算機やワークステーションの環境下ではシフトレジスタの段数が概ね500段〜1000段のM系列のものが利用され、ガロア体GF(2)上の多項式とした場合、最大周期は2500−1〜21000−1であり実質上無限大の周期をもつものとして扱っている。
【0008】
また、電源投入によるリセットによりハードウェアロジックが初期化されることによって最初に発生する乱数列が特定化されるという問題がある。以下「従来装置」という。
【0009】
【発明が解決しようとする課題】
CPUは乱数生成処理も含む他の処理もリセット割り込みによるインターバルタイマ期間内で処理している為、乱数量や乱数の取り得る範囲におのずと限界があり、乱数の一定周期化が生じてしまう。また、複数の乱数や乱数発生範囲を大きく取ることはソフトウェア上の大きな負担になり、現状の遊技機を制御するプログラムの容量制限、及びビット幅の小さい数MHz以下のシステムクロックで動作するスピードの遅いCPUでの条件下では実質上困難になる。(0003の課題)
【0010】
線形合同法による乱数を最適とするにはmを最低でも232以上に設定しなければならない。
しかし1語のビット数の小さい遊技機制御用マイクロコンピュータで実現するには難しく、実現するにはmを当該数値よりも小さく設定せざるを得ない。mを小さい値に設定するということは、周期を小さくすることに他ならず、乱数発生方式としての信頼性は低下する。また、仮に周期が大きく出来たとしても、遊技機で必要な図柄変動や大当りの確率は数十〜数百分の一程度である為、これらの確率に合わせる為の抽選手段が別途必要になり、ソフトウェアまたはハードウェアのいずれかで実現させたとしてもプログラムの容量やロジックの増大になり負担となる。また、線形合同法は、aとbをどの様な数値を選んでも、多次元分布において結晶構造的規則性があることが指摘され、多次元分布が一様にならないことが判明している。(0004の課題)
【0011】
M系列はシフトレジスタの段数を増やせば増やす程、最大周期を大きくできるが、その増大に伴い、一つの乱数値を得る為のクロック数は増大する。(周期が最大となるのはあくまでもシフトレジスタの最終段出力の為)その為、数MHz以下のシステムクロックで動作するスピードの遅いCPUと同じ周波数で動作させていては所望の乱数量を得ることはできない。
したがって、最大周期を大きく取れば取る程、シフトレジスタを構成する各FF(フリップフロップ)に供給するクロックの周波数をそれなりに高くしなければならない。しかし、ハードロジックはクロックの周波数が高くなれば高くなる程消費電力は大きくなり、現状の電源ではドライブしきれない可能性が出てくる。また、遊技機の基板の大きさは限定されており、この限定スペース内に電源を構成する部品、遊技機制御用マイクロコンピュータ、周辺LSIを全て実装しなければならず、現状では電源を強化する為の実装スペースを確保することは実質的に困難であり、またコスト面においても遊技機メーカーの大きな負担となる。また各FFに供給するクロックは基本的には同一クロックを使用する為、クロックスキューの問題も考慮しなくてはならない。以上の点からも遊技機で使用できるM系列は、100段を超えるものを使用することは実質的に困難である。(0005の課題)
【0013】
従来のM系列を利用した乱数発生装置は、最大周期が固定(シフトレジスタの段数が固定)のものがほとんどである。この為、必要以上の制御ゲートを多用して乱数列の規則化を防止しようとしている。しかし、M系列の最大周期はあくまでもシフトレジスタの段数で決定され、この段数内でいくら制御ゲートを挿入したり、シフトレジスタの各段数のビットから出力されるデータを組み合わせてゲーティングを行ったり、またはデータのビットを入れ換えたとしても、乱数列の並びが変わるだけで最大周期を超えた後、同じパターンの乱数列の繰り返しになる(図1の従来装置参照)。したがって、この周期に合わせたインターバルタイマ発生器があれば簡単に大当り(特定の乱数値)を狙うことが可能である。また、図柄表示やゲーム性においても一定周期化することによって遊技者が容易に次の展開が予想でき、遊技機に対する興味を喪失してしまう。
【0014】
遊技機業界にとって最も重要な乱数の不規則性とは系列(乱数値の並び)の不規則性よりもむしろ特定の乱数値が次に出現するまでの周期の不規則性である。
【0016】
そこで本発明は、かかる従来技術の欠点に鑑みなされたもので、遊技機メーカーが従来行なっているソフトウェアによる乱数発生をハードウェアにて行ない、遊技機メーカーのソフトウェアにかかる負担を軽減し、最大周期がそれぞれ異なる統計的及び不規則性が良好なM系列発生式を複数式内蔵し、これらの各M系列発生式を一周期の期間のみ使用することを条件に、一周期が終ったことを知らせるトリガ信号により別のM系列発生式に順次もしくはランダムに切り替わる手段により、特定の乱数値の一定周期化を防止し、また入賞があった場合においてもその時点ですぐに初期値を書き替えること無く(すなわち別のM系列にすぐに切り替わること無く)、必ず最大周期を一巡した後に書き替える手段(図2参照)により不本意な大当り連チャンの要因を排除し、検査機関においても遊技機メーカー側の試験結果と同様のものが再現できることが可能な乱数発生装置を提供することを目的とする。
【0017】
【課題を解決するための手段】
すなわち本発明は、最大周期の異なるM系列発生式を複数式内蔵するn段シフトレジスタ&基点データ生成手段と、該n段シフトレジスタ&基点データ生成手段のM系列発生式をそれぞれ一周期のみ発生させる手段と、M系列発生式の最大周期に達したら別のM系列発生式に順次若しくはランダムに切り替える手段と、前記n段シフトレジスタ&基点デー タ生成手段から共有データに基づき最終出力段を選択する最終出力選択手段と、電源投入によるリセットによりハードウェアロジックが初期化されることによって発生する特定乱数列を防止するために、M系列発生における前記n段シフトレジスタ&基点データ生成手段と前記最終出力選択手段から出力される乱数値を記憶しておき、M系列選択レジスタや前記n段シフトレジスタ&基点データ生成手段に対して初期値を入力する記憶手段とからなる乱数発生装置において、該乱数発生装置の乱数初期値の更新において、選択された所定のM系列発生式の最大周期一巡毎に、予め設定された数値範囲内で順次若しくはランダムに初期値を更新することを特徴とした遊技機用乱数発生装置により本目的を達成する。。
請求項2の発明は、前記n段シフトレジスタ&基点データ生成手段のM系列発生式へのランダムな切り替えが、M系列発生式の最大周期に達した後の遊技機の入賞時のタイミングで切り替わるように構成されていることを特徴とする。
請求項3の発明は、初期値がゼロの時に発生するM系列のロックアップを防止する手段が前記n段シフトレジスタ&基点データ生成手段に組み込まれていることを特徴とする。
請求項4の発明は、最大周期が互いに素であるM系列発生式をそれぞれ組み合わせて積M系列発生式としたもの複数式とし、前記手段により長周期(最大周期がそれぞれM、Nの場合、M×N)を得る手段を複数式内蔵させた乱数発生装置である。
【0018】
【作用】
本発明にかかる乱数発生装置では、最大周期の異なるM系列発生式を複数式内蔵し、それぞれ一周期のみ発生させ、別のM系列発生式に切り替える手段により、理論的に本乱数発生装置全体の最大周期は、内蔵する各M系列発生式の数量分の最大周期を加算したものとなる。また、最大周期が互いに素であるM系列発生式を組にし積M系列発生式とすることで、最大周期はそれぞれ組にしたM系列発生式の最大周期の乗算値とすることができる。例えばM系列発生式を原始5項式とした場合、次式で表せる。
f(x)=Xp+Xq+Xr+X+1(最大周期はXp−1)
仮にGF(2)でpが10、11の係数を持つ2つのM系列発生式を内蔵した場合、本乱数発生装置の最大周期は210−1+211−1 = 3070である。
また本発明では、最終出力選択手段から出力した乱数値を入賞、または選択されたM系列が最大周期に達したことを知らせる更新トリガ信号によって記憶手段に格納しておき、次のM系列発生式及び系列基点となるデータを初期値としてスタートさせる様に構成されたものである。
請求項2の発明では、遊技者が入賞させた時のタイミングでM系列発生式へのランダムな切り替えがなされる。その結果、どのタイミングにて切り替わるか遊技者、開発メーカーも予測することができない。
本発明にかかる請求項1及び2のいずれかの乱数発生装置においても、最大周期がそれぞれ異なるM系列発生式を順次、もしくはランダムに選択し、それぞれ一周期のみ発生させ、別のM系列発生式に切り替える手段により特定の乱数値が次に出現するまでの周期は一定ではない利点を持つ。また、ランダムに選択した結果仮に再度同じM系列発生式が選択されても、前回発生された乱数値を初期値(最初に発生する基点が違う)として乱数を発生するので、同様の利点を持つ。M系列は最大周期内で発生する各乱数値(“0”、“1”)の統計は同数であり、本乱数発生装置は必ず最大周期を発生させた後、別のM系列発生式に切り替えるので統計が偏ることは無い。本乱数発生装置のM系列発生式選択手段としてクロスポイントスイッチを採用することにより電気的に他の回路を簡単に切断できることや、M系列を発生するのに必要なシフトレジスタや制御ゲートを最小限にすることが可能になる。
また、一連のn段シフトレジスタに制御ゲートの挿入位置をデータを替えることにより簡単にシフトさせることができる。
したがって、従来装置のように各M系列発生式毎にシフトレジスタや制御ゲートを用意することなく、クロスポイントスイッチを利用して一連のn段シフトレジスタに制御ゲートの挿入位置、及び乱数出力段を決定することで複数のM系列発生式を内蔵させることが可能になる。
請求項3の発明では初期値更新時においてロードされた初期値がたとえゼロであったとしても、所定のM系列発生式によって構成されたM系列発生回路はロックアップ状態になることを回避することができる。
更に請求項4による乱数発生装置では、(210−1)×(211−1)=2094081の最大周期を得ることができる。更に基点データによる周期も考慮すると、本乱数発生装置の最大周期は初期値データのビット長の乗算値となる。例えば初期値データを仮に8ビットだとすると、上記の例で2094081×256=536084736となる。
【0019】
【実施例】
以下に本発明を図示された実施例に従って詳細に説明する。図3は本発明にかかる乱数発生装置の第一実施例の概念を示すブロック図であり、クロスポイントスイッチを利用して一連のn段シフトレジスタに制御ゲートの挿入位置、及び乱数出力段を決定することで複数のM系列発生式を内蔵するn段シフトレジスタ&基点データ生成手段1と、該n段シフトレジスタ&基点データ生成手段1の制御ロジックを生成する制御回路2と、各M系列発生式の最大周期設定値が各々内蔵された各M系列対応周期設定回路3と、各M系列対応周期設定回路3より供給された設定値をカウントし設定値に達したら更新トリガ信号を発するカウンタ4と、共有データを各回路に供給すると共にM系列発生式選択手段6に次の発生式の選択を指示するM系列選択レジスタ5と、n段シフトレジスタ&基点データ生成手段1から共有データに基づき最終出力段を選択する最終出力選択手段7と、特定乱数列の発生又はM系列のロックアップを防止するための初期値を提供するメモリ8とで構成されている。前記各M系列対応周期設定回路3と、更新トリガ信号を発するカウンタ4と、M系列選択レジスタ5によりM系列発生式をそれぞれ1周期のみ発生する手段を構成しており、M系列発生式選択手段6が、その機能によりM系列発生式を順次又はランダムに切り替える手段を構成している。電源投入時、または遊技機全体を初期化するシステムリセットが入力されると、メモリ8に格納されていた初期値1がn段シフトレジスタ&基点データ生成手段1に、初期値2,3がM系列選択レジスタ5にロードされる。これらの初期値データは、初期値1においては系列を発生させる為のスタート基点となり、また初期値2、初期値3においてはM系列発生式を選択する為のデータとなり、初期値2は入賞があった時の乱数値が、初期値3は選択されたM系列発生式が最大周期に達した時の乱数値がメモリ8に格納される。M系列選択レジスタ5にロードされた初期値データは、M系列発生式を選択する為の共有データとして各M系列対応周期設定回路3、M系列発生式選択手段6、及び最終出力選択手段7に供給される。各M系列対応周期設定回路3では、M系列発生式の最大周期設定値が各々内蔵されており、共有データに対応した設定値をカウンタ4へ供給し、M系列発生式選択手段6では共有データに対応したM系列発生式を選択し、最終出力選択手段7では共有データに対応したn段シフトレジスタ&基点データ生成手段1の最終出力段を選択する。カウンタ4は、各M系列対応周期設定回路3より供給された設定値をカウントし、設定値(最大周期)に達したらその情報を更新トリガ信号としてM系列発生式選択手段6へ知らせる。M系列発生式選択手段6は、共有データに基づき、制御回路2にて生成された制御ロジックをn段シフトレジスタ1の任意の段数位置に挿入し、M系列発生式を設定する。カウンタ4から更新トリガ信号があれば、その時点の乱数値に対応した別のM系列発生式を選択する。なお、M系列発生の選択の実現手法として汎用のマルチ・プレクサを用いたデコード方法とクロスポイントスイッチを用いる手法等がある。制御回路2は、n段シフトレジスタ1の各々任意の出力段をそれぞれ任意に組み合わせてゲーティング(おもに排他的論理和)を行ない、所望のM系列発生式を発生する為の制御ロジックを生成する。
【0020】
図4は本発明にかかる乱数発生装置の第一実施例の概念図のシーケンス動作を示すフローチャートであり、M系列発生式がランダムに切り替わる方式のものである。すなわち遊技機の入賞の有無を確認した後にM系列発生式が最大周期に達したか否かをチェックし、入賞した時に入賞フラグをセットしてメモリ8の初期値2エリアに乱数値を書き込み、更新フラグの有無を確認し、もしフラグが立っていない時にはメモリ8の初期値1エリアに乱数値を書き込み、M系列発生式を継続動作させる。また更新フラグが立っていた時には、メモリ8の初期値エリア3のエリアに乱数値を書き込むと共に更新フラグをクリアしてM系列発生式を継続動作させる。またM系列発生式が最大周期に達した時には、更新フラグを立て、メモリ8の初期値1及び初期値3エリアに乱数値を書き込み、入賞フラグが立っているか否かを確認する。そして入賞フラグがたっている時には、前回の初期値1及び2のデータをロードしてM系列選択レジスタ5の基点データをセットし、入賞フラグをクリアすると共にM系列発生式選択手段6を介して次のM系列発生式でスタートさせる。もし入賞フラグが立っていない時には、前回の初期値1及び3のデータをロードしてM系列選択レジスタ5の基点データをセットすると共にM系列発生式選択手段6を介して次のM系列発生式でスタートさせる。
【0021】
図5は本発明にかかる乱数発生装置の第一実施例の概念図のシーケンス動作を示すフローチャートであり、M系列発生式が規則的に循環して切り替わる方式のものである。最初にM系列選択レジスタ5に“0”がセットされ、このデータに対応したM系列発生式が選択される。そして最大周期に達すると、M系列選択レジスタ5のデータが+1インクリメントされ、このデータに対応したM系列発生式が選択される。もし、仮にM系列発生式が16式内蔵されていたとすると、M系列選択レジスタ5のデータが“F”でこのデータに対応したM系列発生式が最大周期に達した場合、M系列選択レジスタ5のデータに“0”がセットされ、同様のシーケンスを繰り返す。M系列発生式が規則的に循環して切り替わる方式のものは、検査機関で行う試射試験等に有効であり、例えば本乱数発生装置にユーザモードと検査モードを設け、ソフトウェア、またはハードウェアスイッチで簡単にモードを切り替えるようにしても良い。
【0022】
図6はn段シフトレジスタ1の論理概念図を示すもので、図の通りn段接続されているものとする。n段シフトレジスタ1の各段のフリップフロップ(以下FFと呼ぶ)は、リセット、またはプリセット可能なものとする。便宜上、データ入力/クロック/データ出力端子と、リセット/プリセット端子と分割して表示している。論理積ゲートが各段にあるのは、制御回路2で生成される制御ゲートを挿入する為の手段であり、また論理積ゲートの片側をプルアップしているのは、M系列発生式選択手段6をクロスポイントスイッチで実現した場合、電気的に切離された時の論理のフラツキを無くす為で、通常のマルチ・プレクサによるデコード方式にて実現する場合、このプルアップ抵抗は不要となる。M系列は各段のFF出力がオールゼロになるとロックアップ状態になり動作しなくなる。したがって、ロックアップ状態を防ぐには、各段のFF出力の内1つが“1”であれば良い。このロックアップ状態の防止手段を図6(2/2)に図示するように初期値が0とならないようにしてある。基点データ設定レジスタは初期値1データを基に各段のFFをリセット、またはプリセットすることによって基点データを決定するものである。この基点データ設定レジスタは最大周期の一番小さいM系列発生式を決定するFF段の前段のどこに配置してもよいが、比較的近辺の前段に配置した方が良い。また、同様にロックアップ状態を防ぐ手段である1段のみ強制的にプリセットされるFFもどこに配置してもよいが、最大周期の一番小さいM系列発生式を決定するFF段に配置した方が良い。この強制的にプリセットされるFFにより、初期値1データがゼロであってもロックアップ状態を防止することが可能となる。
【0023】
図7は制御回路2の論理概念図を示すもので、図の通り排他的論理和ゲートで構成され、各M系列発生式に対応したタイプのものが複数個内蔵されている。M系列が多項式になればなる程、排他的論理和ゲートは多段になる。
【0024】
M系列発生式選択手段6は、通常のマルチ・プレクサによるデコード方式にて実現する方法とクロスポイントスイッチを採用して実現する方法がある。クロスポイントスイッチは、n×nで配列された半導体スイッチで構成され、入力データに対応した個々のスイッチをオン/オフする。このクロスポイントスイッチにより、n×n個分のM系列発生式を選択することが可能となる。例として4×4型のクロスポイントスイッチの真理値表を図8に示している。
【0025】
M系列は特性多項式で表され、本装置は各種多項式を内蔵することが可能であるが、遊技機で必要な乱数は、原始3項式や原始5項式で発生させる分には十分に仕様に耐え得る。n次元の原始3項式と原始5項式を内蔵した場合の実施例を図9に示している。また、本装置のクロスポイントの選択位置により、制御回路2の制御ゲートをn段シフトレジスタ群にシフトして挿入することが可能となる為、複数の最大周期の異なるM系列発生式を内蔵させることが可能となる。
【0026】
また、クロスポイントスイッチを増設、または増設したクロスポイントスイッチをカスケード接続することにより、異なる多項式を合成して高次元のM系列発生式として乱数を発生させることも可能である。n次元の原始3項式と原始5項式をそれぞれ合成した場合の概念の実施例を図10に示している。
【0027】
図11はn次元の原始5項式を16式内蔵した場合のクロスポイントスイッチとロジックとの関係を示した図であり、その結果共有データとの関係で図12(1)〜(16)に示すようなn次元原始5項式が16式(例えばX18+X4+X2+X+1、X19+X5+X3+X2+1、X20+X6+X4+X3+1、X21+X7+X5+X4+1、X14+X5+X4+X2+1、X15+X6+X5+X3+1、X16+X7+X6+X4+1、X17+X8+X7+X5+1、X10+X5+X3+X+1、X11+X6+X4+X2+1、X12+X7+X5+X3+1、X13+X8+X6+X4+1、X6+X3+X2+X+1、X7+X5+X4+X+1、X8+X5+X4+X3+1及びX9+X6+X5+X4+1)を内蔵した状態となる。
【0028】
【発明の効果】
従来のパチンコ遊技機等では、一般的には乱数の発生はソフトウェアで行なわれている為、ソフトウェアにかかる負担が大きいが、本発明にかかる乱数発生装置は、かかるソフトウェアの負担を軽減する役割を果たし、また遊技機用マイクロコンピュータで制御可能な特定の乱数値が一定周期化しない乱数を提供することができる。この為、遊技者が機械(体感器等)を用いて意図的に入賞タイミングを図って特定の乱数値を引いて大当りを狙うことが実質的にできなくなる。すなわち、入賞タイミングを人為的に操作することによる攻略法を無くすことができる。更に図柄表示やゲーム性においても遊技者が次の展開を容易に予想することが出来ない、すなわち遊技者を飽きさせない品質の高い乱数を提供することが可能となる。また、入賞による乱数更新においても必ず最大周期を一巡した後に書き換える方式を採用することにより、従来装置による途上の乱数を切り捨てることによって発生する高確率化による不当な大当たり連チャンを防止し、また射幸心をあおることの無い健全な乱数を提供することが本乱数発生装置の目的である。また、大型計算機やワークステーション環境下で使用されるシフトレジスタが100段以上のM系列発生式と同等の長周期性を本乱数発生方式によってシフトレジスタ段数が数〜数十段程度のM系列発生式で提供することができるので、一つの乱数値を得るクロック数や消費電力を軽減できる。また、本乱数発生装置で使用されるM系列発生式はシフトレジスタ段数が数十段程度の為、低い周波数でも高速で動作させることが可能である。
【図面の簡単な説明】
【図1】 従来装置と本装置の仕様比較を示す図である。
【図2】 最大周期内で二回以上の入賞があった場合の従来装置と本装置の仕様比較を示す図である。
【図3】 本発明にかかる第一実施例の装置のブロック図である。
【図4】 本発明にかかる第一実施例の装置のM系列発生式がランダム方式により切り替わることを示す動作フローチャートである。
【図5】 本発明にかかる第一実施例の装置のM系列発生式が規則循環方式により切り替わることを示す動作フローチャートである。
【図6】 n段シフトレジスタ&基点データ生成手段1のブロック図である。
【図7】 制御回路2の論理概念図である。
【図8】 4×4型クロスポイントスイッチの真理値表である。
【図9】 n次元の原始3項式と原始5項式を内蔵した場合の概念を示す図である
【図10】 n次元の原始3項式と原始5項式を合成した場合の概念を示す図である。
【図11】 n次元の原始5項式を16式内蔵した場合の実施例を示す図である。
【図12】 n次元の原始5項式を16式(前半8式)の論理式とブロック図との関係を示す図である。
【図13】 n次元の原始5項式を16式(後半8式)の論理式とブロック図との関係を示す図である。
【符号の説明】
1 n段シフトレジスタ&基点データ生成手段
2 制御回路
3 各M系列対応周期設定回路
4 カウンタ
5 M系列選択レジスタ
6 M系列発生式選択手段
7 最終出力選択手段
8 メモリ
Claims (4)
- 最大周期の異なるM系列発生式を複数式内蔵するn段シフトレジスタ&基点データ生成手段と、該n段シフトレジスタ&基点データ生成手段のM系列発生式をそれぞれ一周期のみ発生させる手段と、M系列発生式の最大周期に達したら別のM系列発生式に順次若しくはランダムに切り替える手段と、前記n段シフトレジスタ&基点データ生成手段から共有データに基づき最終出力段を選択する最終出力選択手段と、電源投入によるリセットによりハードウェアロジックが初期化されることによって発生する特定乱数列を防止するために、M系列発生における前記n段シフトレジスタ&基点データ生成手段と前記最終出力選択手段から出力される乱数値を記憶しておき、M系列選択レジスタや前記n段シフトレジスタ&基点データ生成手段に対して初期値を入力する記憶手段とからなる乱数発生装置において、該乱数発生装置の乱数初期値の更新において、選択された所定のM系列発生式の最大周期一巡毎に、予め設定された数値範囲内で順次若しくはランダムに初期値を更新することを特徴とする遊技機用乱数発生装置。
- 前記n段シフトレジスタ&基点データ生成手段のM系列発生式へのランダムな切り替えが、M系列発生式の最大周期に達した後の遊技機の入賞時のタイミングで切り替わるように構成されていることを特徴とする請求項1記載の遊技機用乱数発生装置。
- 初期値がゼロの時に発生するM系列のロックアップを防止する手段が前記n段シフトレジスタ&基点データ生成手段に組み込まれていることを特徴とする請求項1記載の遊技機用乱数発生装置。
- 最大周期が互いに素であるM系列発生式をそれぞれ組み合わせて積M系列発生式としたもの複数式が、M系列発生式を複数式内蔵する前記n段シフトレジスタ&基点データ生成手段に組み込まれていることを特徴とする請求項1記載の遊技機用乱数発生装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21578097A JP3672282B2 (ja) | 1997-07-25 | 1997-07-25 | 遊技機用乱数発生装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21578097A JP3672282B2 (ja) | 1997-07-25 | 1997-07-25 | 遊技機用乱数発生装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH1145173A JPH1145173A (ja) | 1999-02-16 |
JP3672282B2 true JP3672282B2 (ja) | 2005-07-20 |
Family
ID=16678114
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP21578097A Expired - Fee Related JP3672282B2 (ja) | 1997-07-25 | 1997-07-25 | 遊技機用乱数発生装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3672282B2 (ja) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3536245B2 (ja) * | 1999-10-29 | 2004-06-07 | アンリツ株式会社 | 雑音発生装置およびcnコントローラ |
JP4911545B2 (ja) * | 2001-08-01 | 2012-04-04 | サミー株式会社 | 遊技機の制御装置 |
JP3732188B2 (ja) | 2003-03-31 | 2006-01-05 | Necマイクロシステム株式会社 | 擬似乱数発生回路 |
JP4533721B2 (ja) * | 2004-10-21 | 2010-09-01 | 株式会社大都技研 | 遊技台 |
JP4679191B2 (ja) * | 2005-03-18 | 2011-04-27 | 株式会社ソフイア | 遊技機 |
FR2899702A1 (fr) * | 2006-04-10 | 2007-10-12 | France Telecom | Procede et dispositif pour engendrer une suite pseudo-aleatoire |
JP2009258141A (ja) * | 2006-06-30 | 2009-11-05 | Kiyoto Yui | 無限乱数発生装置を用いた無限暗号化・復号装置及び無限暗号化装置 |
JP5119423B2 (ja) * | 2007-02-28 | 2013-01-16 | 株式会社ソフイア | 遊技機 |
JP5051697B2 (ja) * | 2007-04-18 | 2012-10-17 | 株式会社ソフイア | 遊技機 |
JP4874903B2 (ja) * | 2007-09-11 | 2012-02-15 | 株式会社ソフイア | 遊技機 |
JP2011160922A (ja) * | 2010-02-08 | 2011-08-25 | Sophia Co Ltd | 遊技機 |
JP2011160932A (ja) * | 2010-02-08 | 2011-08-25 | Sophia Co Ltd | 遊技機 |
JP2011160929A (ja) * | 2010-02-08 | 2011-08-25 | Sophia Co Ltd | 遊技機 |
JP2011172731A (ja) * | 2010-02-24 | 2011-09-08 | Sophia Co Ltd | 遊技機 |
JP5164191B2 (ja) * | 2011-05-18 | 2013-03-13 | サミー株式会社 | 遊技機の制御装置 |
-
1997
- 1997-07-25 JP JP21578097A patent/JP3672282B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH1145173A (ja) | 1999-02-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3672282B2 (ja) | 遊技機用乱数発生装置 | |
AU730083B2 (en) | Random number generator for electronic applications | |
US6193607B1 (en) | Random number generator for electronic applications | |
US7184277B2 (en) | Gaming machine with universal PC board mounting system | |
JP6184703B2 (ja) | Dram内のデータのリフレッシュを制御するための装置および方法 | |
JP2002301203A (ja) | 乱数発生装置 | |
GB2316214A (en) | Multi-line game machine | |
Chou et al. | Revisiting Monte-Carlo tree search on a normal form game: NoGo | |
CN105339888A (zh) | 用于真随机数生成器的自动控制系统和方法 | |
JPH1170260A (ja) | 遊技機用乱数生成回路 | |
JP2004008577A (ja) | 遊技機 | |
US8370412B2 (en) | Method and apparatus for generating random numbers | |
JP3885367B2 (ja) | 乱数生成回路、および、その乱数生成回路を備えた遊技機 | |
JP4198923B2 (ja) | 乱数発生装置 | |
JPH11290535A (ja) | 遊技機用疑似乱数発生装置 | |
Kalle et al. | Problems with the random number generator RANF implemented on the CDC CYBER 205 | |
JP3888221B2 (ja) | 制御装置および、その制御装置を備えた遊技機 | |
JP2003250970A (ja) | 遊技機、遊技機用プログラム、及び遊技機用プログラムを記録したコンピュータ読み取り可能な記録媒体 | |
JP2004005223A (ja) | 乱数発生装置およびこれを適用した遊技機 | |
JP4160150B2 (ja) | 遊技機用乱数装置 | |
US7502814B2 (en) | Device and method for generating a pseudorandom sequence of numbers | |
JP2001120753A (ja) | 遊技機 | |
US20140162753A1 (en) | System and method for optimizing a winnings value of a gaming device | |
JP4482316B2 (ja) | 遊技機制御用マイクロコンピュータ | |
CA2383387C (en) | Random number generator for electronic applications |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040409 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040409 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041220 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041228 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050228 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050412 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050418 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080428 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110428 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140428 Year of fee payment: 9 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |