JPH1145173A - 乱数発生装置及び遊技機制御用マイクロコンピュータ - Google Patents

Abstract

(57)【要約】 （修正有） 【課題】 遊技機に使用される乱数発生装置において、
入賞タイミングに左右されない乱数を発生させることが
出来ると共に、規則性の殆どない長周期の乱数、すなわ
ちできる限り自然乱数に近い値を得る。 【解決手段】 最大周期の異なるＭ系列発生式を複数式
内蔵する手段と、これらのＭ系列発生式をそれぞれ一周
期のみ発生させる手段と、最大周期に達したら別のＭ系
列発生式に順次若しくはランダムに切り替え手段５と、
電源投入によるリセットによりハードウェアロジックが
初期化されることによって発生する特定乱数列の防止手
段と、Ｍ系列発生における基点データ生成手段と初期値
がゼロ時の時に発生するＭ系列のロックアップを防止す
る手段とからなる乱数発生装置とそれを内蔵させた遊技
機制御用マイクロコンピュータ。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、遊技機に使用される乱
数発生装置において、入賞タイミングに左右されない乱
数を発生させることが出来ると共に、規則性の無い長周
期の乱数、すなわちできる限り自然乱数に近い値を得る
手段に関するものである。遊技機業界において求められ
る理想的な乱数としては以下の要件を満たすことが望ま
しい。 （１）特定の乱数値の発生頻度の同等性 例えば２進数の条件下で１０００個の乱数を発生させた
場合には“０”、“１”の数がそれぞれ５００個である
こと。 （２）不規則性 系列（乱数の並び）がどんなに不規則であったとして
も、系列の中にある特定の乱数値が一定周期で出現する
様な乱数発生装置では、いわゆる体感器の様なインター
バルタイマー発生器で簡単に照準を合わせることが可能
となってしまう為に、系列としての不規則性は勿論のこ
と特定の乱数値の出現に関する周期も不規則であること
が必要とされる。 （３）検査機関での再現性 遊技機メーカー側の試験結果と同等のものが検査機関で
テストしても同様に再現できるものでなくてはならな
い。 （４）遊技機制御用マイクロコンピュータで制御可能で
あること。 遊技機に搭載される遊技機制御用マイクロコンピュータ
は、大型計算機やワークステーションで使用されるマイ
クロコンピュータよりも処理速度や性能が劣っており、
これらの高性能機で使用される乱数発生方式を同じ様に
使用できるとは限らない。

【０００２】一般的には理想的な乱数とは不規則性であ
ること、すなわち次に出現する数値が予測不可能である
ことが最も優先され、他の条件は必要条件ではあるが必
ずしも絶対条件では無い場合が多く、遊技機業界では上
記４点の条件の内一つも欠如すること無く全て内包され
ていることが必要とされる。したがって、他の業界で通
用している乱数発生理論及び方式乃至運用が必ずしも遊
技機業界で適用できるとは限らない。

【０００３】

【従来の技術】遊技機は静電気等のノイズの影響を受け
ても暴走しない様、遊技機を制御するＣＰＵに対し、一
定時間毎にリセットによる割り込みをかけ、常にプログ
ラムの先頭番地に戻れる様に設計してある。一定時間と
は約数〜数十ミリ秒であり、この時間内で乱数生成処理
も含め、他の処理も行なわなくてはならない。従来の遊
技機で使用されている乱数はソフトウェアにて生成さ
れ、その乱数生成プログラムは遊技機を制御するプログ
ラム内に組み込まれている。遊技機はリセット割込み毎
に所定メモリ内の乱数格納エリアに前回保持されていた
乱数を更新するシーケンスになっており、例えばパチン
コ遊技機において、入賞口に球が入る度に入賞センサー
がそれを感知してその情報をＣＰＵへ知らせ、ＣＰＵは
乱数格納エリアにある数値を読み出して乱数としてい
る。

【０００４】従来、遊技機業界で使用されているソフト
ウェアによる乱数発生方式としておもに線形合同法（ｂ
＝０：乗算合同法 ｂ≠０：混合合同法）が採用され、
これは次式で発生させている。 Ｘ_n+1＋ａＸ_n+b（ｍｏｄ ｍ）

【０００５】また、他の乱数発生方式としてＭ系列（Ma
ximum length sequence）があり、スペクトル拡散通信
などの通信分野、制御系のシミュレーション等で用いら
れる雑音（ノイズ）の代用、ＲＡＭの故障診断等の計測
制御分野で幅広く用いられている。Ｍ系列は１周期内に
おける統計的ばらつきが無いことが証明されており、大
型計算機やワークステーションの環境下ではシフトレジ
スタの段数が概ね５００段〜１０００段のＭ系列のもの
が利用され、ガロア体ＧＦ（２）上の多項式とした場
合、最大周期は２⁵⁰⁰−１〜２¹⁰⁰⁰−１であり実質上無
限大の周期をもつものとして扱っている。

【０００６】また、他の乱数発生方式としてカオス（Ｃ
ｈａｏｓ）現象を利用したものがある。カオスはギリシ
ャ語から英語になったもので、混沌、大混乱、無秩序を
意味し、数学的には「決定論システムにおいて起こる確
率論的なふるまい」と定義されている。カオス現象の発
見はアメリカの気象学者ローレンツが微分方程式の計算
の過程で最初に入力する初期値データのごくわずかの違
いにより計算結果が大きく違っていったことがきっかけ
とする。すなわち初期値のごくわずかな違いにより安定
な周期運動から安定な周期運動が存在しない振動が出現
し、数列が予測できない現象が出現し、後年カオス現象
として認識される様になった。この様に微分方程式の様
な非線形方程式において、初期値のごくわずかな違いが
カオス現象を引き起こし、数列が予測困難になることが
一般的に知られ、このカオス現象を利用して乱数として
用いることができる。カオス乱数の例としてテント写
像、ロジスティック写像、チェビシェフ写像、ベルヌイ
シフトを利用したものがある。

【０００７】Ｍ系列を利用した乱数発生装置では、一組
のシフトレジスタの段数内で必要以上の制御ゲートを挿
入したり、シフトレジスタの各段数のビットから出力さ
れるデータを組み合わせてゲーティングを行い、その出
力を最終乱数としたり、同様にデータのビットを入れ換
えたものを最終乱数とする様な装置がある。

【０００８】ソフトウェア、またはハードウェアにせ
よ、現状の遊技機に使用される乱数発生方式では入賞し
た時点で、任意に設定した最大周期を一巡することなく
ただちに初期値を書き換え、再び初期値を基点として巡
回する方式のものが多い。また、電源投入によるリセッ
トによりハードウェアロジックが初期化されることによ
って最初に発生する乱数列が特定化されるという問題が
ある。以下「従来装置」という。

【０００９】

【発明が解決しようとする課題】ＣＰＵは乱数生成処理
も含む他の処理もリセット割り込みによるインターバル
タイマ期間内で処理している為、乱数量や乱数の取り得
る範囲におのずと限界があり、乱数の一定周期化が生じ
てしまう。また、複数の乱数や乱数発生範囲を大きく取
ることはソフトウェア上の大きな負担になり、現状の遊
技機を制御するプログラムの容量制限、及びビット幅の
小さい数ＭＨｚ以下のシステムクロックで動作するスピ
ードの遅いＣＰＵでの条件下では実質上困難になる。
（０００３の課題）

【００１０】線形合同法による乱数を最適とするにはｍ
を最低でも２³²以上に設定しなければならない。しかし
１語のビット数の小さい遊技機制御用マイクロコンピュ
ータで実現するには難しく、実現するにはｍを当該数値
よりも小さく設定せざるを得ない。ｍを小さい値に設定
するということは、周期を小さくすることに他ならず、
乱数発生方式としての信頼性は低下する。また、仮に周
期が大きく出来たとしても、遊技機で必要な図柄変動や
大当りの確率は数十〜数百分の一程度である為、これら
の確率に合わせる為の抽選手段が別途必要になり、ソフ
トウェアまたはハードウェアのいずれかで実現させたと
してもプログラムの容量やロジックの増大になり負担と
なる。また、線形合同法は、ａとｂをどの様な数値を選
んでも、多次元分布において結晶構造的規則性があるこ
とが指摘され、多次元分布が一様にならないことが判明
している。（０００４の課題）

【００１１】Ｍ系列はシフトレジスタの段数を増やせば
増やす程、最大周期を大きくできるが、その増大に伴
い、一つの乱数値を得る為のクロック数は増大する。
（周期が最大となるのはあくまでもシフトレジスタの最
終段出力の為）その為、数ＭＨｚ以下のシステムクロッ
クで動作するスピードの遅いＣＰＵと同じ周波数で動作
させていては所望の乱数量を得ることはできない。した
がって、最大周期を大きく取れば取る程、シフトレジス
タを構成する各ＦＦ（フリップフロップ）に供給するク
ロックの周波数をそれなりに高くしなければならない。
しかし、ハードロジックはクロックの周波数が高くなれ
ば高くなる程消費電力は大きくなり、現状の電源ではド
ライブしきれない可能性が出てくる。また、遊技機の基
板の大きさは限定されており、この限定スペース内に電
源を構成する部品、遊技機制御用マイクロコンピュー
タ、周辺ＬＳＩを全て実装しなければならず、現状では
電源を強化する為の実装スペースを確保することは実質
的に困難であり、またコスト面においても遊技機メーカ
ーの大きな負担となる。また各ＦＦに供給するクロック
は基本的には同一クロックを使用する為、クロックスキ
ューの問題も考慮しなくてはならない。以上の点からも
遊技機で使用できるＭ系列は、１００段を超えるものを
使用することは実質的に困難である。（０００５の課
題）

【００１２】カオス乱数を発生させる場合、扱う数値は
小数点を含む数値となり、最適な乱数を得るには最低で
も小数点以下１０桁以上の数値を扱えるものでなくては
ならない。例えばソフトウェアにてカオス乱数を発生さ
せる場合において、Ｚ８０では小数点演算命令を持って
おらず、また、プログラムのステップ数も数千ステップ
も要してしまい、現状の乱数生成プログラムの容量をは
るかに超えてしまう。一つの乱数値を得るのにも多くの
処理時間を要してしまう。また、ハードウェアにて発生
させる場合においても、小数点以下１０桁以上の数値を
演算できる回路を並列式演算方式で実現した場合、多く
のゲート数を要してしまい、コスト的なメリットは無
い。以上の点からもビット幅の小さい数ＭＨｚ以下のシ
ステムクロックで動作するスピードが遅くて小数演算命
令を持たないＣＰＵ及び現状のメモリ制限での条件下で
はカオス乱数を発生させることは実質上困難である。
（０００６の課題）

【００１３】従来のＭ系列を利用した乱数発生装置は、
最大周期が固定（シフトレジスタの段数が固定）のもの
がほとんどである。この為、必要以上の制御ゲートを多
用して乱数列の規則化を防止しようとしている。しか
し、Ｍ系列の最大周期はあくまでもシフトレジスタの段
数で決定され、この段数内でいくら制御ゲートを挿入し
たり、シフトレジスタの各段数のビットから出力される
データを組み合わせてゲーティングを行ったり、または
データのビットを入れ換えたとしても、乱数列の並びが
変わるだけで最大周期を超えた後、同じパターンの乱数
列の繰り返しになる（図１の従来装置参照）。したがっ
て、この周期に合わせたインターバルタイマ発生器があ
れば簡単に大当り（特定の乱数値）を狙うことが可能で
ある。また、図柄表示やゲーム性においても一定周期化
することによって遊戯者が容易に次の展開が予想でき、
遊戯機に対する興味を喪失してしまう。

【００１４】遊技機業界にとって最も重要な乱数の不規
則性とは系列（乱数値の並び）の不規則性よりもむしろ
特定の乱数値が次に出現するまでの周期の不規則性であ
る。したがって、制御ゲートを多用したり、シフトレジ
スタの各段数のビットから出力されるデータを組み合わ
せてゲーティングを行ったり、またはデータのビットを
入れ換えたとしてもそれは系列の不規則性だけにしかな
らない。（０００７の課題）

【００１５】また、従来装置で特定の乱数値が次に出現
するまでの周期を不規則にする為の手段として、入賞の
度に初期値を書き替えるものがあるが、その方式だと個
々の乱数値の発生頻度に偏りが生じ、乱数としての信頼
性は低い。何故なら最大周期内に何回も入賞が発生した
場合、その都度周期途上の乱数値を切り捨てることにな
り、実質上、任意の設定した確率よりも高い確率で抽選
されることに他ならず、場合によっては不本意な大当り
連チャンを誘発する要因にもなりかねない。（図２参
照）入賞の度に初期値を書き替える方式のものが通用す
るのはあくまでも最大周期内に１回のみ入賞があること
だけを前提とした場合のみであり、いずれにせよ初期値
を書き換えるにしても、任意に設定した最大周期を一巡
した後に行なう方式にしなければならない。（０００８
の課題）

【００１６】そこで本発明は、かかる従来技術の欠点に
鑑みなされたもので、遊技機メーカーが従来行なってい
るソフトウェアによる乱数発生をハードウェアにて行な
い、遊技機メーカーのソフトウェアにかかる負担を軽減
し、最大周期がそれぞれ異なる統計的及び不規則性が良
好なＭ系列発生式を複数式内蔵し、これらの各Ｍ系列発
生式を一周期の期間のみ使用することを条件に、一周期
が終ったことを知らせるトリガ信号により別のＭ系列発
生式に順次もしくはランダムに切り替わる手段により、
特定の乱数値の一定周期化を防止し、また入賞があった
場合においてもその時点ですぐに初期値を書き替えるこ
と無く（すなわち別のＭ系列にすぐに切り替わること無
く）、必ず最大周期を一巡した後に書き替える手段（図
２参照）により不本意な大当り連チャンの要因を排除
し、検査機関においても遊技機メーカー側の試験結果と
同様のものが再現できることが可能な乱数発生装置を提
供することを目的とする。

【００１７】

【課題を解決するための手段】すなわち本発明は、最大
周期の異なるＭ系列発生式を複数式内蔵する手段と、こ
れらのＭ系列発生式をそれぞれ一周期のみ発生させる手
段と、最大周期に達したら再度繰り返すこと無く別のＭ
系列発生式に順次若しくはランダムに切り替え手段と、
電源投入によるリセットによりハードウェアロジックが
初期化されることによって発生する特定乱数列の防止手
段と、Ｍ系列発生における基点データ生成手段と初期値
がゼロ時の時に発生するＭ系列のロックアップを防止す
る手段とからなる乱数発生装置により本目的を達成す
る。請求項２の発明は、最大周期が互いに素であるＭ系
列発生式をそれぞれ組み合わせて積Ｍ系列発生式とし、
前記手段により長周期（最大周期がそれぞれＭ、Ｎの場
合、Ｍ×Ｎ）を得る手段を複数式内蔵させた乱数発生装
置である。請求項３の発明は、最終出力選択手段から出
力される乱数値を記憶しておき、Ｍ系列選択レジスタや
基点データ生成手段に対して初期値を入力する記憶手段
からなる乱数発生装置である。請求項４の発明は、請求
項１乃至２のいずれか１項記載の乱数発生装置を内蔵さ
せたことを特徴とする遊技機制御用マイクロコンピュー
タである。

【００１８】

【作用】本発明にかかる乱数発生装置では、最大周期の
異なるＭ系列発生式を複数式内蔵し、それぞれ一周期の
み発生させ、別のＭ系列発生式に切り替わる手段によ
り、理論的に本乱数発生装置全体の最大周期は、内蔵す
る各Ｍ系列発生式の数量分の最大周期を加算したものと
なる。また、最大周期が互いに素であるＭ系列発生式を
組にし積Ｍ系列発生式とすることで、最大周期はそれぞ
れ組にしたＭ系列発生式の最大周期の乗算値とすること
ができる。例えばＭ系列発生式を原始５項式とした場
合、次式で表せる。 ｆ（ｘ）＝Ｘ^p＋Ｘ^q＋Ｘ^r＋Ｘ＋１（最大周期はＸ^p−
１） 仮にＧＦ（２）でｐが１０、１１の係数を持つ２つのＭ
系列発生式を内蔵した場合、本乱数発生装置の最大周期
は２¹⁰−１＋２¹¹−１ ＝ ３０７０である。更に請求
項２による乱数発生装置では、（２¹⁰−１）×（２¹¹−
１）＝２０９４０８１を最大周期を得ることができる。
更に基点データによる周期も考慮すると、本乱数発生装
置の最大周期は初期値データのビット長の乗算値とな
る。例えば初期値データを仮に８ビットだとすると、上
記の例で３０７０×２５６＝７８５９２０となる。また
請求項３の発明では、最終出力選択手段から出力した乱
数値を入賞、または選択されたＭ系列が最大周期に達し
たことを知らせる更新トリガ信号によって記憶手段に格
納しておき、次のＭ系列発生式及び系列基点となるデー
タを初期値としてスタートさせる様に構成されたもので
ある。本発明にかかる請求項１及び２のいずれかの乱数
発生装置においても、最大周期がそれぞれ異なるＭ系列
発生式を順次、もしくはランダムに選択し、それぞれ一
周期のみ発生させ、別のＭ系列発生式に切り替る手段に
より特定の乱数値が次に出現するまでの周期は一定では
ない利点を持つ。また、ランダムに選択した結果仮に再
度同じＭ系列発生式が選択されても、前回発生された乱
数値を初期値（最初に発生する基点が違う）として乱数
を発生するので、同様の利点を持つ。Ｍ系列は最大周期
内で発生する各乱数値（“０”、“１”）の統計は同数
であり、本乱数発生装置は必ず最大周期を発生させた
後、別のＭ系列発生式に置き替るので統計が偏ることは
無い。本乱数発生装置のＭ系列発生式選択手段としてク
ロスポイントスイッチを採用することにより電気的に他
の回路を簡単に切断できることや、Ｍ系列を発生するの
に必要なシフトレジスタや制御ゲートを最小限にするこ
とが可能になることや、一連のｎ段シフトレジスタに制
御ゲートの挿入位置をデータを替えることにより簡単に
シフトさせることが行うことができる。したがって、従
来装置のように各Ｍ系列発生式毎にシフトレジスタや制
御ゲートを用意することなく、クロスポイントスイッチ
を利用して一連のｎ段シフトレジスタに制御ゲートの挿
入位置、及び乱数出力段を決定することで複数のＭ系列
発生式を内蔵させることが可能になる。

【００１９】

【実施例】以下に本発明を図示された実施例に従って詳
細に説明する。図３は本発明にかかる乱数発生装置の第
一実施例の概念を示すブロック図であり、クロスポイン
トスイッチを利用して一連のｎ段シフトレジスタに制御
ゲートの挿入位置、及び乱数出力段を決定することで複
数のＭ系列発生式を内蔵するｎ段シフトレジスタ＆基点
データ生成手段１と、該ｎ段シフトレジスタ＆基点デー
タ生成手段１の制御ロジックを生成する制御回路２と、
各Ｍ系列発生式の最大周期設定値が各々内蔵された各Ｍ
系列対応周期設定回路３と、各Ｍ系列対応周期設定回路
３より供給された設定値をカウントし設定値に達したら
更新トリガ信号を発するカウンタ４と、共有データを各
回路に供給すると共にＭ系列発生式選択手段６に次の発
生式の選択を指示するＭ系列選択レジスタ５と、ｎ段シ
フトレジスタ＆基点データ生成手段１から共有データに
基づき最終出力段を選択する最終出力選択手段７と、特
定乱数列の発生又はＭ系列のロックアップを防止するた
めの初期値を提供するメモリ８とで構成されている。前
記各Ｍ系列対応周期設定回路３と、更新トリガ信号を発
するカウンタ４と、Ｍ系列選択レジスタ５によりＭ系列
発生式をそれぞれ１周期のみ発生する手段を構成してお
り、Ｍ系列発生式選択手段６が、その機能によりＭ系列
発生式を順次又はランダムに切り替え手段を構成してい
る。電源投入時、または遊技機全体を初期化するシステ
ムリセットが入力されると、メモリ８に格納されていた
初期値１がｎ段シフトレジスタ＆基点データ生成手段１
に、初期値２，３がＭ系列選択レジスタ５にロードされ
る。これらの初期値データは、初期値１においては系列
を発生させる為のスタート基点となり、また初期値２、
初期値３においてはＭ系列発生式を選択する為のデータ
となり、初期値２は入賞があった時の乱数値が、初期値
３は選択されたＭ系列発生式が最大周期に達した時の乱
数値がメモリ８に格納される。Ｍ系列選択レジスタ５に
ロードされた初期値データは、Ｍ系列発生式を選択する
為の共有データとして各Ｍ系列対応周期設定回路３、Ｍ
系列発生式選択手段６、及び最終出力選択手段７に供給
される。各Ｍ系列対応周期設定回路３では、Ｍ系列発生
式の最大周期設定値が各々内蔵されており、共有データ
に対応した設定値をカウンタ４へ供給し、Ｍ系列発生式
選択手段６では共有データに対応したＭ系列発生式を選
択し、最終出力選択手段７では共有データに対応したｎ
段シフトレジスタ＆基点データ生成手段１の最終出力段
を選択する。カウンタ４は、各Ｍ系列対応周期設定回路
３より供給された設定値をカウントし、設定値（最大周
期）に達したらその情報を更新トリガ信号としてＭ系列
発生式選択手段６へ知らせる。Ｍ系列発生式選択手段６
は、共有データに基づき、制御回路２にて生成された制
御ロジックをｎ段シフトレジスタ１の任意の段数位置に
挿入し、Ｍ系列発生式を設定する。カウンタ４から更新
トリガ信号があれば、その時点の乱数値に対応した別の
Ｍ系列発生式を選択する。なお、Ｍ系列発生の選択の実
現手法として汎用のマルチ・プレクサを用いたデコード
方法とクロスポイントスイッチを用いる手法等がある。
制御回路２は、ｎ段シフトレジスタ１の各々任意の出力
段をそれぞれ任意に組み合わせてゲーティング（おもに
排他的論理和）を行ない、所望のＭ系列発生式を発生す
る為の制御ロジックを生成する。

【００２０】図４は本発明にかかる乱数発生装置の第一
実施例の概念図のシーケンス動作を示すフローチャート
であり、Ｍ系列発生式がランダムに切り替わる方式のも
のである。すなわち遊戯機の入賞の有無を確認した後に
Ｍ系列発生式が最大周期に達したか否かをチェックし、
入賞した時に入賞フラグをセットしてメモリ８の初期値
２エリアに乱数値を書き込み、更新フラグの有無を確認
し、もしフラグが立っていない時にはメモリ８の初期値
１エリアに乱数値を書き込みＭ系列発生式を継続動作さ
せる。また更新フラグが立っていた時には、メモリ８の
初期値エリア３のエリアに乱数値を書き込むと共に更新
フラグをクリアしてＭ系列発生式を継続動作させる。ま
たＭ系列発生式が最大周期に達した時には、更新フラグ
を立て、メモリ８の初期値１及び初期値３エリアに乱数
値を書き込み、入賞フラグが立っているか否かを確認す
る。そして入賞フラグがたっている時には、前回の初期
値１及び２データをロードしてＭ系列選択レジスタ５の
基点データをセットし、入賞フラグをクリアすると共に
Ｍ系列発生式選択手段６を介して次のＭ系列発生式でス
タートさせる。もし入賞フラグが立っていない時には、
前回の初期値１及び３のデータをロードしてＭ系列選択
レジスタ５の基点データをセットすると共にＭ系列発生
式選択手段６を介して次のＭ系列発生式でスタートさせ
る。

【００２１】図５は本発明にかかる乱数発生装置の第一
実施例の概念図のシーケンス動作を示すフローチャート
であり、Ｍ系列発生式が規則的に循環して切り替わる方
式のものである。最初にＭ系列選択レジスタ５に“０”
がセットされ、このデータに対応したＭ系列発生式が選
択される。そして最大周期に達すると、Ｍ系列選択レジ
スタ５のデータが＋１インクリメントされ、このデータ
に対応したＭ系列発生式が選択される。もし、仮にＭ系
列発生式が１６式内蔵されていたとすると、Ｍ系列選択
レジスタ５のデータが“Ｆ”でこのデータに対応したＭ
系列発生式が最大周期に達した場合、Ｍ系列選択レジス
タ５のデータに“０”がセットされ、同様のシーケンス
を繰り返す。Ｍ系列発生式が規則的に循環して切り替わ
る方式のものは、検査機関で行う試射試験等に有効であ
り、例えば本乱数発生装置にユーザモードと検査モード
を設け、ソフトウェア、またはハードウェアスイッチで
簡単にモードを切り替えるようにしても良い。

【００２２】図６はｎ段シフトレジスタ１の論理概念図
を示すもので、図の通りｎ段接続されているものとす
る。ｎ段シフトレジスタ１の各段のフリップフロップ
（以下ＦＦと呼ぶ）は、リセット、またはプリセット可
能なものとする。便宜上、データ入力／クロック／デー
タ出力端子と、リセット／プリセット端子と分割して表
示している。論理積ゲートが各段にあるのは、制御回路
２で生成される制御ゲートを挿入する為の手段であり、
また論理積ゲートの片側をプルアップしているのは、Ｍ
系列発生式選択手段６をクロスポイントスイッチで実現
した場合、電気的に切離された時の論理のフラツキを無
くす為で、通常のマルチ・プレクサによるデコード方式
にて実現する場合、このプルアップ抵抗は不要となる。
Ｍ系列は各段のＦＦ出力がオールゼロになるとロックア
ップ状態になり動作しなくなる。したがって、ロックア
ップ状態を防ぐには、各段のＦＦ出力の内１つが“１”
であれば良い。このロックアップ状態の防止手段を図６
（２／２）に図示するように初期値が０とならないよう
にしてある。基点データ設定レジスタは初期値１データ
を基に各段のＦＦをリセット、またはプリセットするこ
とによって基点データを決定するものである。この基点
データ設定レジスタは最大周期の一番小さいＭ系列発生
式を決定するＦＦ段の前段のどこに配置してもよいが、
比較的近辺の前段に配置した方が良い。また、同様にロ
ックアップ状態を防ぐ手段である１段のみ強制的にプリ
セットされるＦＦもどこに配置してもよいが、最大周期
の一番小さいＭ系列発生式を決定するＦＦ段に配置した
方が良い。この強制的にプリセットされるＦＦにより、
初期値１データがゼロであってもロックアップ状態を防
止することが可能となる。

【００２３】図７は制御回路２の論理概念図を示すもの
で、図の通り排他的論理和ゲートで構成され、各Ｍ系列
発生式に対応したタイプのものが複数個内蔵されてい
る。Ｍ系列が多項式になればなる程、排他的論理和ゲー
トは多段になる。

【００２４】Ｍ系列発生式選択手段６は、通常のマルチ
・プレクサによるデコード方式にて実現する方法とクロ
スポイントスイッチを採用して実現する方法がある。ク
ロスポイントスイッチは、ｎ×ｎで配列された半導体ス
イッチで構成され、入力データに対応した個々のスイッ
チをオン／オフする。このクロスポイントスイッチによ
り、ｎ×ｎ個分のＭ系列発生式を選択することが可能と
なる。例として４×４型のクロスポイントスイッチの真
理値表を図８に示している。

【００２５】Ｍ系列は特性多項式で表され、本装置は各
種多項式を内蔵することが可能であるが、遊技機で必要
な乱数は、原始３項式や原始５項式で発生させる分には
十分に仕様に耐え得る。ｎ次元の原始３項式と原始５項
式を内蔵した場合の実施例を図９に示している。また、
本装置のクロスポイントの選択位置により、制御回路２
の制御ゲートをｎ段シフトレジスタ群にシフトして挿入
することが可能となる為、複数の最大周期の異なるＭ系
列発生式を内蔵させることが可能となる。

【００２６】また、クロスポイントスイッチを増設、ま
たは増設したクロスポイントスイッチをカスケード接続
することにより、異なる多項式を合成して高次元のＭ系
列発生式として乱数を発生させることも可能である。ｎ
次元の原始３項式と原始５項式をそれぞれ合成した場合
の概念の実施例を図１０に示している。

【００２７】図１１はｎ次元の原始５項式を１６式内蔵
した場合のクロスポイントスッチとロジックとの関係を
示した図であり、その結果共有データとの関係で図１２
（１）〜（１６）に示すようなｎ次元原始５項式が１６
式（例えばＸ¹⁸＋Ｘ⁴＋Ｘ²＋Ｘ＋１、Ｘ¹⁹＋Ｘ⁵＋Ｘ³＋
Ｘ²＋１、Ｘ²⁰＋Ｘ⁶＋Ｘ⁴＋Ｘ³＋１、Ｘ²¹＋Ｘ⁷＋Ｘ⁵＋
Ｘ⁴＋１、Ｘ¹⁴＋Ｘ⁵＋Ｘ⁴＋Ｘ²＋１、Ｘ¹⁵＋Ｘ⁶＋Ｘ⁵＋
Ｘ³＋¹、Ｘ¹⁶＋Ｘ⁷＋Ｘ⁶＋Ｘ⁴＋１、Ｘ¹⁷＋Ｘ⁸＋Ｘ⁷＋
Ｘ⁵＋１、Ｘ¹⁰＋Ｘ⁵＋Ｘ³＋Ｘ＋１、Ｘ¹¹＋Ｘ⁶＋Ｘ⁴＋
Ｘ²＋１、Ｘ¹²＋Ｘ⁷＋Ｘ⁵＋Ｘ³＋１、Ｘ¹³＋Ｘ⁸＋Ｘ⁶＋
Ｘ⁴＋１、Ｘ⁶＋Ｘ³＋Ｘ²＋Ｘ＋１、Ｘ⁷＋Ｘ⁵＋Ｘ⁴＋Ｘ
＋１、Ｘ⁸＋Ｘ⁵＋Ｘ⁴＋Ｘ³＋１及びＸ⁹＋Ｘ⁶＋Ｘ⁵＋Ｘ⁴
＋１）を内蔵した状態となる。

【００２８】

【発明の効果】従来のパチンコ遊技機等では、一般的に
は乱数の発生はソフトウェアで行なわれている為、ソフ
トウェアにかかる負担が大きいが、本発明にかかる乱数
発生装置は、かかるソフトウェアの負担を軽減する役割
を果たし、また遊技機用マイクロコンピュータで制御可
能な特定の乱数値が一定周期化しない乱数を提供するこ
とができる。この為、遊技者が機械（体感器等）を用い
て意図的に入賞タイミングを図って特定の乱数値を引い
て大当りを狙うことが実質的にできなくなる。すなわ
ち、入賞タイミングを人為的に操作することによる攻略
法を無くすことができる。更に図柄表示やゲーム性にお
いても遊戯者が次の展開を容易に予想することが出来な
い、すなわち遊戯者を飽きさせない品質の高い乱数を提
供することが可能となる。また、入賞による乱数更新に
おいても必ず最大周期を一巡した後に書き換える方式を
採用することにより、従来装置による途上の乱数を切り
捨てることによって発生する高確率化による不当な大当
たり連チャンを防止し、また射幸心をあおることの無い
健全な乱数を提供することが本乱数発生装置の目的であ
る。また、大型計算機やワークステーション環境下で使
用されるシフトレジスタが１００段以上のＭ系列発生式
と同等の長周期性を本乱数発生方式によってシフトレジ
スタ段数が数〜数十段程度のＭ系列発生式で提供するこ
とができるので、一つの乱数値を得るクロック数や消費
電力を軽減できる。また、本乱数発生装置で使用される
Ｍ系列発生式はシフトレジスタ段数が数十段程度の為、
低い周波数でも高速で動作させることが可能である。

【図面の簡単な説明】

【図１】 従来装置と本装置の仕様比較を示す図であ
る。

【図２】 最大周期内で二回以上の入賞があった場合の
従来装置と本装置の仕様比較を示す図である。

【図３】 本発明にかかる第一実施例の装置のブロック
図である。

【図４】 本発明にかかる第一実施例の装置のＭ系列発
生式がランダム方式により切り替わることを示す動作フ
ローチャートである。

【図５】 本発明にかかる第一実施例の装置のＭ系列発
生式が規則循環方式により切り替わることを示す動作フ
ローチャートである。

【図６】 ｎ段シフトレジスタ＆基点データ生成手段１
のブロック図である。

【図７】 制御回路２の論理概念図である。

【図８】 ４×４型クロスポイントスイッチの真理値表
である。

【図９】 ｎ次元の原始３項式と原始５項式を内蔵した
場合の概念を示す図である

【図１０】 ｎ次元の原始３項式と原始５項式を合成し
た場合の概念を示す図である。

【図１１】 ｎ次元の原始５項式を１６式内蔵した場合
の実施例を示す図である。

【図１２】 ｎ次元の原始５項式を１６式（前半８式）
の論理式とブロック図との関係を示す図である。

【図１３】 ｎ次元の原始５項式を１６式（後半８式）
の論理式とブロック図との関係を示す図である。

【符号の説明】

１ ｎ段シフトレジスタ＆基点データ生成手段 ２ 制御回路 ３ 各Ｍ系列対応周期設定回路 ４ カウンタ ５ Ｍ系列選択レジスタ ６ Ｍ系列発生式選択手段 ７ 最終出力選択手段 ８ メモリ

Claims (4)

【特許請求の範囲】
1. 【請求項１】 最大周期の異なるＭ系列発生式を複数式
   内蔵する手段と、これらのＭ系列発生式をそれぞれ一周
   期のみ発生させる手段と、最大周期に達したら別のＭ系
   列発生式に順次若しくはランダムに切り替え手段５と、
   電源投入によるリセットによりハードウェアロジックが
   初期化されることによって発生する特定乱数列の防止手
   段と、Ｍ系列発生における基点データ生成手段と初期値
   がゼロ時の時に発生するＭ系列のロックアップを防止す
   る手段とからなる乱数発生装置。
2. 【請求項２】 最大周期が互いに素であるＭ系列発生式
   をそれぞれ組み合わせて積Ｍ系列発生式としたものが複
   数式内蔵手段に組み込まれていることを特徴とする請求
   項１記載の乱数発生装置。
3. 【請求項３】 最終出力選択手段から出力される乱数値
   を記憶しておき、Ｍ系列選択レジスタや基点データ生成
   手段に対して初期値を入力する記憶手段を有することを
   特徴とする請求項１乃至３のいずれか１項記載の乱数発
   生装置。
4. 【請求項４】 請求項１乃至２のいずれか１項記載の乱
   数発生装置を内蔵させたことを特徴とする遊技機制御用
   マイクロコンピュータ。