JP4915779B2 - 装置間の接続方式および接続装置 - Google Patents
装置間の接続方式および接続装置 Download PDFInfo
- Publication number
- JP4915779B2 JP4915779B2 JP2006154453A JP2006154453A JP4915779B2 JP 4915779 B2 JP4915779 B2 JP 4915779B2 JP 2006154453 A JP2006154453 A JP 2006154453A JP 2006154453 A JP2006154453 A JP 2006154453A JP 4915779 B2 JP4915779 B2 JP 4915779B2
- Authority
- JP
- Japan
- Prior art keywords
- connection
- pattern information
- connection pattern
- generation unit
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4063—Device-to-bus coupling
- G06F13/4068—Electrical coupling
- G06F13/4072—Drivers or receivers
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Storage Device Security (AREA)
- Mobile Radio Communication Systems (AREA)
Description
本発明にかかる実施の形態1の装置間の接続方式を説明する。一例として、本実施の形態1にかかる装置間の接続方式を説明するために用いるシステムの概略構成図を図1に示す。図1に示すように、システムデバイス1とメモリデバイス2が電気的に接続されており、相互に通信可能となっている。
本発明にかかる実施の形態2の装置間の接続方式について説明する。一例として、本実施の形態2にかかる装置間の接続方式を説明するために用いるシステムの概略構成図を図5に示す。なお、本システムと実施の形態1で述べたシステムとの構成上の相違点は、メモリデバイス2がテーブル151と同一のテーブル251を備えている点である。
本発明にかかる実施の形態3の装置間の接続方式について説明する。一例として、本実施の形態3にかかる装置間の接続方式を説明するために用いるシステムの概略構成図を図7に示す。本システムと実施の形態1で述べたシステムと構成上の相違点は、メモリデバイス2がパラメータ生成部205を備えている点である。
102、202 ピンスクランブルバッファ
103、203 信号線
104、204 ピンスクランブルコントローラ
105、205 パラメータ生成部
151、251 テーブル
152、252 カウンタ回路
Claims (16)
- 第1装置と第2装置とを電気的に接続する方式であって、
前記第1装置は、
前記第2装置に対するコマンドが流れる第1配線の複数と、
第1接続端子の複数と、
第1接続パターン情報に基づいた可変の第1接続関係で、前記第1接続端子の各々を前記第1配線の少なくとも一つと電気的に接続する第1接続部と、
前記第1接続パターン情報を生成及び更新する第1接続パターン情報生成部と
を備え、
前記第2装置は、
第2配線の複数と、
第2接続端子の複数と、
第2接続パターン情報に基づいた可変の第2接続関係で、前記第2接続端子の各々を前記第2配線の少なくとも一つと電気的に接続する第2接続部と
を備え、
前記第1接続関係および前記第2接続関係は互いに対応して前記可変であり、前記第1接続端子と前記第2接続端子とは、固定された第3接続関係で電気的に接続され、
前記第1接続パターン情報生成部は、前記第2装置から前記第1接続端子のいずれかを介して受け取った端子配列変更要求に応答して、前記第1接続パターン情報を更新することを特徴とする装置間の接続方式。 - 前記第1接続パターン情報生成部は、
複数の前記第1接続パターン情報を格納する第1テーブルと、
前記第1テーブルの前記第1接続パターン情報を指定する第1ポインタ情報を生成及び更新する第1選択部と
を備えることを特徴とする請求項1に記載の装置間の接続方式。 - 前記第1テーブルは固定されていることを特徴とする請求項2記載の装置間の接続方式。
- 前記第1テーブルは更新されることを特徴とする請求項2記載の装置間の接続方式。
- 前記第1選択部は前記第1テーブルに格納された前記複数の前記第1接続パターン情報を順番に指定するように前記第1ポインタ情報を更新することを特徴とする請求項2記載の装置間の接続方式。
- 前記第1選択部は前記第1ポインタ情報をランダムに更新することを特徴とする請求項2記載の装置間の接続方式。
- 前記第2接続パターン情報は前記第1装置から受け取った前記第1接続パターン情報であることを特徴とする請求項1乃至6のいずれか一つに記載の装置間の接続方式。
- 前記第2装置は、
複数の前記第2接続パターン情報を格納する第2テーブル
をさらに備え、
前記第2接続部は前記第1ポインタ情報に基づいて前記第2テーブルに格納された前記第2接続パターン情報を選択し、前記第2テーブルから選択した前記第2接続パターン情報に基づいた前記第2接続関係で、前記第2接続端子の各々を前記第2配線の少なくとも一つと電気的に接続することを特徴とする請求項2乃至6のいずれかに記載の装置間の接続方式。 - 前記第2装置は、
前記第2接続パターン情報を生成及び更新する第2接続パターン情報生成部
をさらに備え、
前記第2接続パターン情報生成部は、
複数の前記第2接続パターン情報を格納する第2テーブルと、
前記第1選択部と同期して、前記第2テーブルの前記第2接続パターン情報を指定する第2ポインタ情報を生成及び更新する第2選択部と
を備え、
前記第2接続部は前記第2接続パターン情報生成部が選択した前記第2接続パターン情報に基づいた前記第2接続関係で、前記第2接続端子の各々を前記第2配線の少なくとも一つと電気的に接続することを特徴とする請求項2乃至6のいずれかに記載の装置間の接続方式。 - 前記第2テーブルは固定されていることを特徴とする請求項8または9記載の装置間の接続方式。
- 前記第2テーブルは更新されることを特徴とする請求項8または9記載の装置間の接続方式。
- 前記第2選択部は前記第2テーブルに格納された前記複数の前記第2接続パターン情報を順番に指定するように前記第2ポインタ情報を更新することを特徴とする請求項9記載の装置間の接続方式。
- 前記第2選択部は前記第2ポインタ情報をランダムに更新することを特徴とする請求項9記載の装置間の接続方式。
- 第1配線の複数と、
第1接続端子の複数と、
第1接続パターン情報に基づいた可変の第1接続関係で、前記第1接続端子の各々を前記第1配線の少なくとも一つと電気的に接続する第1接続部と、
前記第1接続パターン情報を生成及び更新する第1接続パターン情報生成部と
を備え、
前記第1接続パターン情報が外部に出力され、
前記第1接続パターン情報生成部は外部から発行される端子配列変更要求に応答して、前記第1接続パターン情報を更新することを特徴とする接続装置。 - 第1配線の複数と、
第1接続端子の複数と、
第1接続パターン情報に基づいた可変の第1接続関係で、前記第1接続端子の各々を前記第1配線の少なくとも一つと電気的に接続する第1接続部と、
前記第1接続パターン情報を生成及び更新する第1接続パターン情報生成部と
を備え、
前記第1接続パターン情報生成部は、
複数の前記第1接続パターン情報を格納する第1テーブルと、
前記第1テーブルの前記第1接続パターン情報を指定する第1ポインタ情報を生成及び更新し、前記第1ポインタ情報に基づいて前記第1接続パターン情報を選択する第1選択部と
を備え、
前記第1ポインタ情報が外部に出力され、
前記第1接続パターン情報生成部は外部から発行される端子配列変更要求に応答して、前記第1接続パターン情報を更新することを特徴とする接続装置。 - 第1配線の複数と、
第1接続端子の複数と、
第1接続パターン情報に基づいた可変の第1接続関係で、前記第1接続端子の各々を前記第1配線の少なくとも一つと電気的に接続する第1接続部と、
前記第1接続パターン情報を生成及び更新する第1接続パターン情報生成部と
を備え、前記第1接続パターン情報生成部は外部と同期して前記第1接続パターン情報を生成及び更新することを特徴とする接続装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006154453A JP4915779B2 (ja) | 2006-06-02 | 2006-06-02 | 装置間の接続方式および接続装置 |
US11/754,536 US20070280029A1 (en) | 2006-06-02 | 2007-05-29 | Connecting system between devices and connecting devices |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006154453A JP4915779B2 (ja) | 2006-06-02 | 2006-06-02 | 装置間の接続方式および接続装置 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2007323470A JP2007323470A (ja) | 2007-12-13 |
JP2007323470A5 JP2007323470A5 (ja) | 2009-05-07 |
JP4915779B2 true JP4915779B2 (ja) | 2012-04-11 |
Family
ID=38789942
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006154453A Expired - Fee Related JP4915779B2 (ja) | 2006-06-02 | 2006-06-02 | 装置間の接続方式および接続装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20070280029A1 (ja) |
JP (1) | JP4915779B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6423285B2 (ja) * | 2015-02-26 | 2018-11-14 | 株式会社メガチップス | データ処理システム |
CN105205032B (zh) * | 2015-08-25 | 2018-06-26 | 华为技术有限公司 | Cpu互连装置、系统及其控制方法、控制装置 |
CN107547451B (zh) * | 2017-05-31 | 2020-04-03 | 新华三信息技术有限公司 | 一种多路服务器、cpu连接方法及装置 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR940001563B1 (ko) * | 1985-01-21 | 1994-02-24 | 가부시끼가이샤 히다찌세이사꾸쇼 | 룰 베이스 시스템 |
JPH06250929A (ja) * | 1993-02-26 | 1994-09-09 | Sega Enterp Ltd | セキュリティシステム |
JP2001273194A (ja) * | 2000-03-27 | 2001-10-05 | Toshiba Corp | インタフェース・セキュリティシステム |
US6754868B2 (en) * | 2001-06-29 | 2004-06-22 | Nextest Systems Corporation | Semiconductor test system having double data rate pin scrambling |
US7003697B2 (en) * | 2001-07-02 | 2006-02-21 | Nextest Systems, Corporation | Apparatus having pattern scrambler for testing a semiconductor device and method for operating same |
US6665782B2 (en) * | 2001-08-16 | 2003-12-16 | International Business Machines Corporation | Method and apparatus for preventing unauthorized access of memory devices |
KR100441684B1 (ko) * | 2001-12-03 | 2004-07-27 | 삼성전자주식회사 | 반도체 집적 회로를 위한 테스트 장치 |
US7472326B2 (en) * | 2002-05-06 | 2008-12-30 | Nextest Systems Corporation | Semiconductor test system having multitasking algorithmic pattern generator |
JP2005250538A (ja) * | 2004-03-01 | 2005-09-15 | Kawasaki Microelectronics Kk | デバイス間通信装置 |
US7248530B2 (en) * | 2004-10-29 | 2007-07-24 | Infineon Technologies, Ag | Integrated semiconductor memory device |
-
2006
- 2006-06-02 JP JP2006154453A patent/JP4915779B2/ja not_active Expired - Fee Related
-
2007
- 2007-05-29 US US11/754,536 patent/US20070280029A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
US20070280029A1 (en) | 2007-12-06 |
JP2007323470A (ja) | 2007-12-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4757958B2 (ja) | 試験装置および試験方法 | |
US20100318811A1 (en) | Cryptographic processor | |
JP4911022B2 (ja) | カウンタ制御回路、動的再構成回路およびループ処理制御方法 | |
JP4960044B2 (ja) | 暗号処理回路及びicカード | |
US8239708B2 (en) | System on chip (SoC) device verification system using memory interface | |
JP4915779B2 (ja) | 装置間の接続方式および接続装置 | |
JP2016116132A (ja) | 通信制御装置、通信制御方法、および、通信制御プログラム | |
KR20080006099A (ko) | 커맨드 처리 장치와 방법 및 이를 포함하는 시스템 | |
JPH10154021A (ja) | クロック切換装置およびクロック切換方法 | |
JP2009009318A (ja) | 非同期回路検証用のプログラムデータ生成方法、非同期回路検証方法及び非同期回路検証装置 | |
US20050055190A1 (en) | Circuit operation verification device and method | |
JP4843102B2 (ja) | 試験装置および試験方法 | |
JP2009163285A (ja) | 出力ポート、マイクロコンピュータ、及びデータ出力方法 | |
JP2008090360A (ja) | 集積回路及びリコンフィギュラブル回路の入力データ制御方法 | |
JP2008181182A (ja) | 同期シリアルバスシステムおよびその二次局制御方法 | |
US12001362B2 (en) | Dynamically reprogrammable topologically unique integrated circuit identification | |
US20240202088A1 (en) | Peripheral component interconnect board programmable link training and status state machine and state branching | |
US20220276841A1 (en) | Communication data text confusion encryption method | |
JP2005250538A (ja) | デバイス間通信装置 | |
JP2008033657A (ja) | メモリ制御装置および情報処理装置並びにメモリ制御方法 | |
JP4743783B2 (ja) | メモリシステム | |
JP4931727B2 (ja) | データ通信システム | |
JP2010060306A (ja) | 半導体試験回路及び検証方法 | |
KR101664799B1 (ko) | Hight를 이용한 경량암호 장치 | |
JP2014096644A (ja) | 半導体集積回路及びデータ転送方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090303 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20090303 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20090303 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090324 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110822 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110830 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111028 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120110 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120118 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150203 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4915779 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |