JP2001273194A - インタフェース・セキュリティシステム - Google Patents
インタフェース・セキュリティシステムInfo
- Publication number
- JP2001273194A JP2001273194A JP2000087390A JP2000087390A JP2001273194A JP 2001273194 A JP2001273194 A JP 2001273194A JP 2000087390 A JP2000087390 A JP 2000087390A JP 2000087390 A JP2000087390 A JP 2000087390A JP 2001273194 A JP2001273194 A JP 2001273194A
- Authority
- JP
- Japan
- Prior art keywords
- random number
- devices
- seed
- signal
- security system
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/12—Transmitting and receiving encryption devices synchronised or initially set up in a particular manner
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/06—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols the encryption apparatus using shift registers or memories for block-wise or stream coding, e.g. DES systems or RC4; Hash functions; Pseudorandom sequence generators
- H04L9/065—Encryption by serially and continuously modifying data stream elements, e.g. stream cipher systems, RC4, SEAL or A5/3
- H04L9/0656—Pseudorandom key sequence combined element-for-element with data sequence, e.g. one-time-pad [OTP] or Vernam's cipher
- H04L9/0662—Pseudorandom key sequence combined element-for-element with data sequence, e.g. one-time-pad [OTP] or Vernam's cipher with particular pseudorandom sequence generator
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L2209/00—Additional information or applications relating to cryptographic mechanisms or cryptographic arrangements for secret or secure communication H04L9/00
- H04L2209/60—Digital content management, e.g. content distribution
- H04L2209/605—Copy protection
Abstract
(57)【要約】
【課題】 ＩＣなどの装置間でやりとりされるデータ等
の漏洩などを防止することができるインタフェース・セ
キュリティシステムを提供すること。 【解決手段】 互いに接続され信号を送受信する複数の
装置間のインタフェース・セキュリティシステムであっ
て、前記各装置は、送受信する信号と該信号を送受信す
るための外部端子との対応関係の切換えを行う切換手段
を有し、各装置間で取り決められた切換えパターンに従
って前記対応関係を切換えて、信号の送受信を行うこと
による。
の漏洩などを防止することができるインタフェース・セ
キュリティシステムを提供すること。 【解決手段】 互いに接続され信号を送受信する複数の
装置間のインタフェース・セキュリティシステムであっ
て、前記各装置は、送受信する信号と該信号を送受信す
るための外部端子との対応関係の切換えを行う切換手段
を有し、各装置間で取り決められた切換えパターンに従
って前記対応関係を切換えて、信号の送受信を行うこと
による。
Description
【０００１】
【発明の属する技術分野】本発明は、装置間のインタフ
ェースにおけるデータ等のセキュリティ技術に係り、例
えばＩＣ間でやりとりされるデータの漏洩などを防止す
るための技術に関する。
ェースにおけるデータ等のセキュリティ技術に係り、例
えばＩＣ間でやりとりされるデータの漏洩などを防止す
るための技術に関する。
【０００２】
【従来の技術】デジタル化技術の進展によりマルチメデ
ィアの発展、普及の環境は整ってきた。デジタルデータ
化された情報は、蓄積、再生、通信などの過程において
も品質が劣化しないことから、その用途は拡大の一途を
たどっている。
ィアの発展、普及の環境は整ってきた。デジタルデータ
化された情報は、蓄積、再生、通信などの過程において
も品質が劣化しないことから、その用途は拡大の一途を
たどっている。
【０００３】また、情報量圧縮技術などにより、文字や
グラフィックスのみならず、音声やビデオなどの情報も
デジタル的に加工、蓄積、再生できるようになった。
グラフィックスのみならず、音声やビデオなどの情報も
デジタル的に加工、蓄積、再生できるようになった。
【０００４】一方、これらの技術の裏面では、不正コピ
ーなどによる著作権等の侵害なども問題となっており、
著作物の複製などを防止するための様々な技術的手段が
講じられている。例えば、音楽用のＣＤ，ＭＤ，ＤＡ
Ｔ，ＣＤ−Ｒ等ではＳＣＭＳ(Serial Copy Management
System)、ＤＶＤ(Digital Versatile Disk)ではＣＧＭ
Ｓ(Copy Generation Management System)などが行われ
ている。
ーなどによる著作権等の侵害なども問題となっており、
著作物の複製などを防止するための様々な技術的手段が
講じられている。例えば、音楽用のＣＤ，ＭＤ，ＤＡ
Ｔ，ＣＤ−Ｒ等ではＳＣＭＳ(Serial Copy Management
System)、ＤＶＤ(Digital Versatile Disk)ではＣＧＭ
Ｓ(Copy Generation Management System)などが行われ
ている。
【０００５】図８にメモリーカードを用いたデジタル音
楽プレーヤーの典型例を示す。
楽プレーヤーの典型例を示す。
【０００６】デジタルデータ化された音楽などの音声デ
ータが、例えば情報量圧縮技術により圧縮され、更に、
コピープロテクション技術によって特定の箇所に特定の
暗号が組み込まれた上で、メモリカード１１１に記録さ
れている。
ータが、例えば情報量圧縮技術により圧縮され、更に、
コピープロテクション技術によって特定の箇所に特定の
暗号が組み込まれた上で、メモリカード１１１に記録さ
れている。
【０００７】メモリカード１１１に記録されているデー
タはカードＩ／Ｆ部１２１によって読取られ、暗号解読
部１２２によってデータに組み込まれている暗号が解読
され、更に、圧縮信号復号部１３１によって圧縮されて
いるデータが復号化され、ＤＡＣ（Digital-Analog Con
verter）部１４１によってアナログ信号に変換されて、
スピーカーなどの出力装置へと送られる。図中、破線の
部分は装置の構成単位を表しており、本デジタル音楽プ
レーヤーは、メモリカード１１１を保持するカードスロ
ット１１０、カードＩ／Ｆ部１２１と暗号解読部１２２
を有するＩＣ−１２０、圧縮信号復号部１３１を有する
ＩＣ−１３０、ＤＡＣ部１４１を有するＩＣ−１４０と
いう構成からなり、それぞれの装置あるいはブロック
は、配線１５１〜１５４によって接続されている。
タはカードＩ／Ｆ部１２１によって読取られ、暗号解読
部１２２によってデータに組み込まれている暗号が解読
され、更に、圧縮信号復号部１３１によって圧縮されて
いるデータが復号化され、ＤＡＣ（Digital-Analog Con
verter）部１４１によってアナログ信号に変換されて、
スピーカーなどの出力装置へと送られる。図中、破線の
部分は装置の構成単位を表しており、本デジタル音楽プ
レーヤーは、メモリカード１１１を保持するカードスロ
ット１１０、カードＩ／Ｆ部１２１と暗号解読部１２２
を有するＩＣ−１２０、圧縮信号復号部１３１を有する
ＩＣ−１３０、ＤＡＣ部１４１を有するＩＣ−１４０と
いう構成からなり、それぞれの装置あるいはブロック
は、配線１５１〜１５４によって接続されている。
【０００８】図示したように、カードスロット１１０と
ＩＣ−１２０との間を流れるデータは事前に暗号化され
ているため機密性が保たれている。しかし、ＩＣ−１２
０以降、即ち、ＩＣ−１２０とＩＣ−１３０との間、及
びＩＣ−１３０とＩＣ−１４０との間を流れるデータ
は、音楽データを再生するために暗号解読部１２２によ
って暗号を解除されたデジタルデータである。特に、Ｉ
Ｃ−１３０とＩＣ−１４０との間を流れるデータは更に
圧縮信号復号部１３１によって復号されたデータとなっ
ている。従って、この配線部分１５３，１５４にプロー
ブなどの測定器を接続してデータを吸い上げ、不正に利
用することも不可能ではない。
ＩＣ−１２０との間を流れるデータは事前に暗号化され
ているため機密性が保たれている。しかし、ＩＣ−１２
０以降、即ち、ＩＣ−１２０とＩＣ−１３０との間、及
びＩＣ−１３０とＩＣ−１４０との間を流れるデータ
は、音楽データを再生するために暗号解読部１２２によ
って暗号を解除されたデジタルデータである。特に、Ｉ
Ｃ−１３０とＩＣ−１４０との間を流れるデータは更に
圧縮信号復号部１３１によって復号されたデータとなっ
ている。従って、この配線部分１５３，１５４にプロー
ブなどの測定器を接続してデータを吸い上げ、不正に利
用することも不可能ではない。
【０００９】つまり、従来から用いられているコピープ
ロテクション技術は、メモリカードと音楽プレーヤー間
のように機器の外側のインタフェース部分には適用され
ているものの、音楽プレーヤー機器内部の、例えばＩＣ
間のインタフェースにまではカバーしきれていないのが
現状である。
ロテクション技術は、メモリカードと音楽プレーヤー間
のように機器の外側のインタフェース部分には適用され
ているものの、音楽プレーヤー機器内部の、例えばＩＣ
間のインタフェースにまではカバーしきれていないのが
現状である。
【００１０】図８に示したようなデジタル音楽プレーヤ
ーで、このような問題を解決するためには、ＩＣ−１２
０，ＩＣ−１３０，ＩＣ−１４０を１チップ化するとい
う方法も考えられるが、製造コストの問題や技術的な問
題などから現実的には難しい。
ーで、このような問題を解決するためには、ＩＣ−１２
０，ＩＣ−１３０，ＩＣ−１４０を１チップ化するとい
う方法も考えられるが、製造コストの問題や技術的な問
題などから現実的には難しい。
【００１１】
【発明が解決しようとする課題】一般に、このようなＩ
Ｃ間インタフェースは、データ、クロック、ラッチ信号
などで端子が特定されており、測定器を使うことでＩＣ
間を流れる信号を推測することができ、転送されるデー
タを読取ることもできる。データによっては、暗号やス
クランブルがかけられない状態で、ＩＣ間をやりとりさ
れている場合もある。
Ｃ間インタフェースは、データ、クロック、ラッチ信号
などで端子が特定されており、測定器を使うことでＩＣ
間を流れる信号を推測することができ、転送されるデー
タを読取ることもできる。データによっては、暗号やス
クランブルがかけられない状態で、ＩＣ間をやりとりさ
れている場合もある。
【００１２】しかも、例えば、音楽データやビデオデー
タなどは、その転送フォーマットは数種類しかないため
フォーマットを特定することも容易であり、著作物が高
品位なデジタル信号のまま不正にコピーされてしまう恐
れがある。秘匿性が高いデータに関しては、事前にデー
タ自体に暗号等のプロテクションがかけられているが、
機器内部のチップ間のインタフェースは無防備となって
いることが多い。
タなどは、その転送フォーマットは数種類しかないため
フォーマットを特定することも容易であり、著作物が高
品位なデジタル信号のまま不正にコピーされてしまう恐
れがある。秘匿性が高いデータに関しては、事前にデー
タ自体に暗号等のプロテクションがかけられているが、
機器内部のチップ間のインタフェースは無防備となって
いることが多い。
【００１３】このような問題は音楽や映像ソフトの再生
装置だけではなく、例えば、コンピュータプログラムや
ゲームソフトを動作させるための情報処理装置も同様で
あり、また、ネットワークやデジタル放送を用いた情報
伝達手段なども含まれる。
装置だけではなく、例えば、コンピュータプログラムや
ゲームソフトを動作させるための情報処理装置も同様で
あり、また、ネットワークやデジタル放送を用いた情報
伝達手段なども含まれる。
【００１４】本発明はこのような課題を解決するために
なされたものであって、ＩＣなどの装置間のインタフェ
ースをその装置同士で切換え可能にし、装置間でやりと
りされるデータ等の漏洩などを防止することができるイ
ンタフェース・セキュリティシステムを提供することを
目的とする。
なされたものであって、ＩＣなどの装置間のインタフェ
ースをその装置同士で切換え可能にし、装置間でやりと
りされるデータ等の漏洩などを防止することができるイ
ンタフェース・セキュリティシステムを提供することを
目的とする。
【００１５】
【課題を解決するための手段】上記課題を解決するため
に、本発明は、互いに接続され信号を送受信する複数の
装置間のインタフェース・セキュリティシステムであっ
て、前記各装置は、送受信する信号と該信号を送受信す
るための外部端子との対応関係の切換えを行う切換手段
を有し、各装置間で取り決められた切換えパターンに従
って前記対応関係を切換えて、信号の送受信を行うこと
を特徴とする。
に、本発明は、互いに接続され信号を送受信する複数の
装置間のインタフェース・セキュリティシステムであっ
て、前記各装置は、送受信する信号と該信号を送受信す
るための外部端子との対応関係の切換えを行う切換手段
を有し、各装置間で取り決められた切換えパターンに従
って前記対応関係を切換えて、信号の送受信を行うこと
を特徴とする。
【００１６】これにより、各装置間で取り決められた切
換えパターンに従って、送受信する信号と外部端子との
対応関係が切換わるため、装置間を流れる例えばデータ
の信号を特定することが困難となる。
換えパターンに従って、送受信する信号と外部端子との
対応関係が切換わるため、装置間を流れる例えばデータ
の信号を特定することが困難となる。
【００１７】また、本発明の第２の特徴は、互いに接続
され信号を送受信する複数の装置間のインタフェース・
セキュリティシステムであって、前記各装置は、送受信
する信号と該信号を送受信するための外部端子との対応
関係の切換えと、前記外部端子の入出力方向の切換えと
を行う切換手段を有し、各装置間で取り決められた切換
えパターンに従って前記対応関係と前記入出力方向を切
換えて、信号の送受信を行うことを特徴とする。
され信号を送受信する複数の装置間のインタフェース・
セキュリティシステムであって、前記各装置は、送受信
する信号と該信号を送受信するための外部端子との対応
関係の切換えと、前記外部端子の入出力方向の切換えと
を行う切換手段を有し、各装置間で取り決められた切換
えパターンに従って前記対応関係と前記入出力方向を切
換えて、信号の送受信を行うことを特徴とする。
【００１８】これにより、各装置間で取り決められた切
換えパターンに従って、送受信する信号と外部端子との
対応関係だけでなく、端子の入出力の関係も切換わるた
め、装置間を流れる例えばデータの信号を特定すること
が更に困難となる。
換えパターンに従って、送受信する信号と外部端子との
対応関係だけでなく、端子の入出力の関係も切換わるた
め、装置間を流れる例えばデータの信号を特定すること
が更に困難となる。
【００１９】また、前記各装置は、互いに共通の乱数の
種を初期値として擬似乱数系列を発生する乱数発生手段
を有し、前記乱数発生手段が発生する乱数系列に基づい
て切換えパターンを決定することを特徴とする。
種を初期値として擬似乱数系列を発生する乱数発生手段
を有し、前記乱数発生手段が発生する乱数系列に基づい
て切換えパターンを決定することを特徴とする。
【００２０】すなわち、切換えパターンを、各装置共通
の初期値による乱数によって決定しているため、各装置
が同期を取って切換えを行うことができ、セキュリティ
の信頼性が向上する。
の初期値による乱数によって決定しているため、各装置
が同期を取って切換えを行うことができ、セキュリティ
の信頼性が向上する。
【００２１】また、切換えを、初期状態の時だけでな
く、データを送受信する度に行うことで、更に解読が困
難となる。
く、データを送受信する度に行うことで、更に解読が困
難となる。
【００２２】
【発明の実施の形態】以下、図面に基づいて、本発明の
実施形態について説明する。
実施形態について説明する。
【００２３】（第１実施例）図１は本発明に係るインタ
フェース・セキュリティシステムの一実施形態を示す概
略図である。
フェース・セキュリティシステムの一実施形態を示す概
略図である。
【００２４】本実施例では、ＩＣ−ＡとＩＣ−Ｂの２つ
のＩＣ間を、ＤＡＴＡ１，ＣＬＯＣＫ１，ＳＩＧＮＡＬ
１，ＤＡＴＡ２，ＣＬＯＣＫ２，ＳＩＧＮＡＬ２の６本
の信号ラインによって接続している例を示している。Ｉ
Ｃ−ＡからＩＣ−ＢにはＤＡＴＡ１，ＣＬＯＣＫ１，Ｓ
ＩＧＮＡＬ１の各信号が、ＩＣ−ＢからＩＣ−ＡにはＤ
ＡＴＡ２，ＣＬＯＣＫ２，ＳＩＧＮＡＬ２の各信号が送
られる。従来のＩＣ間インタフェースでは、ＤＡＴＡ１
がライン３１を通り，ＣＬＯＣＫ１がライン３２，ＳＩ
ＧＮＡＬ１がライン３３，ＤＡＴＡ２がライン３４，Ｃ
ＬＯＣＫ２がライン３５，ＳＩＧＮＡＬ２がライン３６
を通るように特定されていた。
のＩＣ間を、ＤＡＴＡ１，ＣＬＯＣＫ１，ＳＩＧＮＡＬ
１，ＤＡＴＡ２，ＣＬＯＣＫ２，ＳＩＧＮＡＬ２の６本
の信号ラインによって接続している例を示している。Ｉ
Ｃ−ＡからＩＣ−ＢにはＤＡＴＡ１，ＣＬＯＣＫ１，Ｓ
ＩＧＮＡＬ１の各信号が、ＩＣ−ＢからＩＣ−ＡにはＤ
ＡＴＡ２，ＣＬＯＣＫ２，ＳＩＧＮＡＬ２の各信号が送
られる。従来のＩＣ間インタフェースでは、ＤＡＴＡ１
がライン３１を通り，ＣＬＯＣＫ１がライン３２，ＳＩ
ＧＮＡＬ１がライン３３，ＤＡＴＡ２がライン３４，Ｃ
ＬＯＣＫ２がライン３５，ＳＩＧＮＡＬ２がライン３６
を通るように特定されていた。
【００２５】ＩＣ−Ａは、乱数の種を発生するＳＥＥＤ
発生回路１０、ＳＥＥＤ発生回路１０が生成した種から
乱数を発生する乱数発生回路２０、乱数発生回路２０が
生成した乱数をもとに信号ライン３１〜３６を切換える
セレクタ回路３０を有しており、ＩＣ−Ｂは、ＳＥＥＤ
発生回路１０が生成した種から乱数を発生する乱数発生
回路２０、乱数発生回路２０が生成した乱数から使用す
る信号ライン３１〜３６を切換えるセレクタ回路３０を
有している。ＳＥＥＤ発生回路１０は、ＩＣ−Ａ，ＩＣ
−Ｂのどちらにあっても良いが、本実施例ではＩＣ−Ａ
に置く例を示す。ＩＣ−Ａ，ＩＣ−Ｂ間で乱数発生回路
２０は同一のハードウェア構成とし、同じ種から同一の
乱数を同期して作成する。ＩＣ−Ａ，ＩＣ−Ｂにおける
セレクタ回路３０は、それぞれの乱数発生回路２０が生
成した乱数値により、内部信号と外部入出力端子との対
応関係を同期して切り換える。
発生回路１０、ＳＥＥＤ発生回路１０が生成した種から
乱数を発生する乱数発生回路２０、乱数発生回路２０が
生成した乱数をもとに信号ライン３１〜３６を切換える
セレクタ回路３０を有しており、ＩＣ−Ｂは、ＳＥＥＤ
発生回路１０が生成した種から乱数を発生する乱数発生
回路２０、乱数発生回路２０が生成した乱数から使用す
る信号ライン３１〜３６を切換えるセレクタ回路３０を
有している。ＳＥＥＤ発生回路１０は、ＩＣ−Ａ，ＩＣ
−Ｂのどちらにあっても良いが、本実施例ではＩＣ−Ａ
に置く例を示す。ＩＣ−Ａ，ＩＣ−Ｂ間で乱数発生回路
２０は同一のハードウェア構成とし、同じ種から同一の
乱数を同期して作成する。ＩＣ−Ａ，ＩＣ−Ｂにおける
セレクタ回路３０は、それぞれの乱数発生回路２０が生
成した乱数値により、内部信号と外部入出力端子との対
応関係を同期して切り換える。
【００２６】以下、本発明に係るインタフェース・セキ
ュリティシステムの動作例を更に詳細に説明する。
ュリティシステムの動作例を更に詳細に説明する。
【００２７】先ず、装置本体の電源投入時など、ＩＣ−
ＡとＩＣ−Ｂの間で信号（データ）の交信を行う前に、
ＳＥＥＤ発生回路１０で乱数の種であるＳＥＥＤデータ
を生成する。ＳＥＥＤ発生回路１０の具体例を図２に示
す。
ＡとＩＣ−Ｂの間で信号（データ）の交信を行う前に、
ＳＥＥＤ発生回路１０で乱数の種であるＳＥＥＤデータ
を生成する。ＳＥＥＤ発生回路１０の具体例を図２に示
す。
【００２８】図２においてＳＥＥＤ発生回路１０は、Ｎ
ビットカウンタ回路１１とＮビットラッチ回路１２から
なる。Ｎビットカウンタ１１はクロック信号に同期して
計数を行う計数器であり、必要なビット数（Ｎビット）
分の計数を行う。尚、特別にこのような計数器を用意し
なくても、ＩＣ内部に必要なビット数以上のカウンタが
あれば、それを使用することもできる。また、カウンタ
でなく、値が常に変化するようなシフトレジスタが点在
するのであれば、必要なビット数分のレジスタを選択し
て、それをデータとして使用しても良い。
ビットカウンタ回路１１とＮビットラッチ回路１２から
なる。Ｎビットカウンタ１１はクロック信号に同期して
計数を行う計数器であり、必要なビット数（Ｎビット）
分の計数を行う。尚、特別にこのような計数器を用意し
なくても、ＩＣ内部に必要なビット数以上のカウンタが
あれば、それを使用することもできる。また、カウンタ
でなく、値が常に変化するようなシフトレジスタが点在
するのであれば、必要なビット数分のレジスタを選択し
て、それをデータとして使用しても良い。
【００２９】Ｎビットラッチ回路１２は、このＮビット
カウンタ１１が生成するＮビットのデータをＮビットの
乱数の種としてラッチ信号に同期して生成する。従っ
て、このラッチ信号を送るタイミングでＳＥＥＤデータ
の値が決まるのである。ラッチ信号を送るタイミングは
通常は電源投入時などの初期動作時が考えられるが、例
えば、デジタル音楽プレーヤーを例にとると、プレーボ
タンの押下をトリガーにしても良い。トリガーをある規
則的な周期などにしないほうが、再現性をなくす意味で
効果的である。また、プレーボタンの押下のようにシス
テムの状況が変化した時をトリガーとしておけば、万一
同期が乱れた場合でも、同期を復帰させることが可能で
ある。
カウンタ１１が生成するＮビットのデータをＮビットの
乱数の種としてラッチ信号に同期して生成する。従っ
て、このラッチ信号を送るタイミングでＳＥＥＤデータ
の値が決まるのである。ラッチ信号を送るタイミングは
通常は電源投入時などの初期動作時が考えられるが、例
えば、デジタル音楽プレーヤーを例にとると、プレーボ
タンの押下をトリガーにしても良い。トリガーをある規
則的な周期などにしないほうが、再現性をなくす意味で
効果的である。また、プレーボタンの押下のようにシス
テムの状況が変化した時をトリガーとしておけば、万一
同期が乱れた場合でも、同期を復帰させることが可能で
ある。
【００３０】尚、ＳＥＥＤデータはゼロにならないよう
にする。ゼロを検出したら再度発生させるようなシーケ
ンスにするか、あるいは、任意の値を設定するなどの回
路が必要である。
にする。ゼロを検出したら再度発生させるようなシーケ
ンスにするか、あるいは、任意の値を設定するなどの回
路が必要である。
【００３１】このようにして得られたＳＥＥＤデータ
を、ＩＣ−ＡとＩＣ−Ｂの双方の乱数発生回路２０に送
る。乱数発生回路２０は様々な形態が考えられるが、例
えば、一般に良く使用されている最大長周期系列（Ｍ系
列）を発生する回路でも良い。
を、ＩＣ−ＡとＩＣ−Ｂの双方の乱数発生回路２０に送
る。乱数発生回路２０は様々な形態が考えられるが、例
えば、一般に良く使用されている最大長周期系列（Ｍ系
列）を発生する回路でも良い。
【００３２】６ビットの乱数を発生する回路の具体例を
図３に示す。図３に示すように、初期値である６ビット
のＳＥＥＤデータを入力として、６段Ｒ０〜Ｒ５の線形
シフトレジスタと各帰還タップとからなり、最大６３周
期の６ビットの乱数Ｑ０〜Ｑ５を生成することができ
る。
図３に示す。図３に示すように、初期値である６ビット
のＳＥＥＤデータを入力として、６段Ｒ０〜Ｒ５の線形
シフトレジスタと各帰還タップとからなり、最大６３周
期の６ビットの乱数Ｑ０〜Ｑ５を生成することができ
る。
【００３３】このような乱数を発生する回路を、ＩＣ−
ＡとＩＣ−Ｂの双方に乱数発生回路２０として備える。
このとき、双方に同一構成の回路を設置する。つまり、
シフトレジスタのクロックも同一の周波数・位相のもの
を使用する。それにより、ＳＥＥＤ発生回路１０からの
ＳＥＥＤデータを双方共に初期値として入力して乱数を
発生することで、ＩＣ−Ａの乱数発生回路２０から出力
される乱数データとＩＣ−Ｂの乱数発生回路２０から出
力される乱数データとは常に同一の乱数値になる。
ＡとＩＣ−Ｂの双方に乱数発生回路２０として備える。
このとき、双方に同一構成の回路を設置する。つまり、
シフトレジスタのクロックも同一の周波数・位相のもの
を使用する。それにより、ＳＥＥＤ発生回路１０からの
ＳＥＥＤデータを双方共に初期値として入力して乱数を
発生することで、ＩＣ−Ａの乱数発生回路２０から出力
される乱数データとＩＣ−Ｂの乱数発生回路２０から出
力される乱数データとは常に同一の乱数値になる。
【００３４】尚、図４に示すように、セレクタを設けて
ビット数を変えられるような回路構成にすることも可能
である。図４に示した例は、セレクタによって６次のＭ
系列を生成する場合と７次のＭ系列を発生する場合とを
選択して切り換えることができる。この場合には、ＳＥ
ＥＤ発生回路１０から送られてくるＳＥＥＤデータのビ
ット数は、Ｍ系列と選択する信号のビット数分必要にな
る。
ビット数を変えられるような回路構成にすることも可能
である。図４に示した例は、セレクタによって６次のＭ
系列を生成する場合と７次のＭ系列を発生する場合とを
選択して切り換えることができる。この場合には、ＳＥ
ＥＤ発生回路１０から送られてくるＳＥＥＤデータのビ
ット数は、Ｍ系列と選択する信号のビット数分必要にな
る。
【００３５】続いて、各乱数発生回路２０から出力され
たデータは、セレクタ回路３０に入力され、セレクタ回
路３０は内部回路と外部端子とを決められた所定の切換
えパターンに従って接続するように働く。図５に、３種
類の信号（ＤＡＴＡ１，ＣＬＯＣＫ１，ＳＩＧＮＡＬ
１）を選択して切換えるセレクタ回路３０の具体例を示
す。
たデータは、セレクタ回路３０に入力され、セレクタ回
路３０は内部回路と外部端子とを決められた所定の切換
えパターンに従って接続するように働く。図５に、３種
類の信号（ＤＡＴＡ１，ＣＬＯＣＫ１，ＳＩＧＮＡＬ
１）を選択して切換えるセレクタ回路３０の具体例を示
す。
【００３６】ＩＣ−Ａ，ＩＣ−Ｂにおける乱数発生回路
２０がそれぞれ生成したＮビットの乱数データをもと
に、各セレクタ回路３０のデコーダ回路３０ｂがそれぞ
れのスイッチ回路３０ａを制御する制御信号を生成す
る。このデコーダ回路３０ｂは、例えば、ＲＯＭ（Read
Only Memory）を利用しても良いし、ゲート回路を利用
したものであっても良い。
２０がそれぞれ生成したＮビットの乱数データをもと
に、各セレクタ回路３０のデコーダ回路３０ｂがそれぞ
れのスイッチ回路３０ａを制御する制御信号を生成す
る。このデコーダ回路３０ｂは、例えば、ＲＯＭ（Read
Only Memory）を利用しても良いし、ゲート回路を利用
したものであっても良い。
【００３７】表１に３ビット乱数の各値と、それに対応
したスイッチ回路３０ａの選択例を示す。デコーダ回路
３０ｂは、この表で規定された接続パターン（対応関
係）に従って、それぞれセレクタ回路３０のスイッチ回
路３０ａ（ＳＷ１〜ＳＷ６）を制御する制御信号を生成
する。尚、乱数の値として、「０００」はＭ系列では取
り得ない値であるので、表中は「データなし（−）」と
した。
したスイッチ回路３０ａの選択例を示す。デコーダ回路
３０ｂは、この表で規定された接続パターン（対応関
係）に従って、それぞれセレクタ回路３０のスイッチ回
路３０ａ（ＳＷ１〜ＳＷ６）を制御する制御信号を生成
する。尚、乱数の値として、「０００」はＭ系列では取
り得ない値であるので、表中は「データなし（−）」と
した。
【００３８】
【表１】 例えば、乱数値が「００１」である場合には、ＩＣ−Ａ
側のデコーダ回路３０ｂはＳＷ１＝Ａ，ＳＷ２＝Ｂ，Ｓ
Ｗ３＝Ｃ，という制御信号を各スイッチＳＷ１〜ＳＷ３
に与える。その結果、セレクタ回路３０のＳＷ１はＤＡ
ＴＡ１，ＳＷ２はＣＬＯＣＫ１，ＳＷ３はＳＩＧＮＡＬ
１に接続される。同様にして、ＩＣ−Ｂ側のデコーダ回
路３０ｂはＳＷ４＝Ａ，ＳＷ５＝Ｂ，ＳＷ６＝Ｃ，とい
う制御信号を各スイッチＳＷ４〜ＳＷ６に与え、セレク
タ回路３０のＳＷ４はＤＡＴＡ１，ＳＷ５はＣＬＯＣＫ
１，ＳＷ６はＳＩＧＮＡＬ１に接続される。
側のデコーダ回路３０ｂはＳＷ１＝Ａ，ＳＷ２＝Ｂ，Ｓ
Ｗ３＝Ｃ，という制御信号を各スイッチＳＷ１〜ＳＷ３
に与える。その結果、セレクタ回路３０のＳＷ１はＤＡ
ＴＡ１，ＳＷ２はＣＬＯＣＫ１，ＳＷ３はＳＩＧＮＡＬ
１に接続される。同様にして、ＩＣ−Ｂ側のデコーダ回
路３０ｂはＳＷ４＝Ａ，ＳＷ５＝Ｂ，ＳＷ６＝Ｃ，とい
う制御信号を各スイッチＳＷ４〜ＳＷ６に与え、セレク
タ回路３０のＳＷ４はＤＡＴＡ１，ＳＷ５はＣＬＯＣＫ
１，ＳＷ６はＳＩＧＮＡＬ１に接続される。
【００３９】これにより、ＩＣ−ＡとＩＣ−Ｂとのイン
タフェースが確立する。つまり、ＤＡＴＡ１は信号ライ
ン３１、ＣＬＯＣＫ１は信号ライン３２、ＳＩＧＮＡＬ
１は信号ライン３３を通って転送されるのである。
タフェースが確立する。つまり、ＤＡＴＡ１は信号ライ
ン３１、ＣＬＯＣＫ１は信号ライン３２、ＳＩＧＮＡＬ
１は信号ライン３３を通って転送されるのである。
【００４０】次に例えば、乱数値が「０１０」に変化す
ると、ＤＡＴＡ１は信号ライン３１、ＣＬＯＣＫ１は信
号ライン３３、ＳＩＧＮＡＬ１は信号ライン３２を通っ
て転送されるように変化する。
ると、ＤＡＴＡ１は信号ライン３１、ＣＬＯＣＫ１は信
号ライン３３、ＳＩＧＮＡＬ１は信号ライン３２を通っ
て転送されるように変化する。
【００４１】このような切換えを送信する側と受信する
側と双方が同期を取って行うことにより、正しくデータ
信号のやり取りができる。
側と双方が同期を取って行うことにより、正しくデータ
信号のやり取りができる。
【００４２】また、乱数値が常に変化しつづけるように
すれば、例えば、ある外部端子に着目してみても、乱数
値が変化するたびに出てくる信号が変わることになり、
不正にデータを搾取しようとする者を撹乱することがで
きる。乱数を発生して信号を切り換えるタイミングは初
期設定時だけでなく、例えば、１データを送る度、ある
いは、双方のＩＣの基準クロック入力時など、頻繁に切
り替わるようなタイミングにしておくと、より効果的で
ある。
すれば、例えば、ある外部端子に着目してみても、乱数
値が変化するたびに出てくる信号が変わることになり、
不正にデータを搾取しようとする者を撹乱することがで
きる。乱数を発生して信号を切り換えるタイミングは初
期設定時だけでなく、例えば、１データを送る度、ある
いは、双方のＩＣの基準クロック入力時など、頻繁に切
り替わるようなタイミングにしておくと、より効果的で
ある。
【００４３】（第２実施例）第１実施例では、双方のＩ
Ｃの各外部端子の入出力が固定で決められている例を説
明した。本実施例では、各外部端子に双方向バッファを
接続し、この双方向バッファの入出力の制御を乱数発生
回路が生成する乱数によって行う方式を説明する。双方
向バッファを用いた具体例を図６に示す。
Ｃの各外部端子の入出力が固定で決められている例を説
明した。本実施例では、各外部端子に双方向バッファを
接続し、この双方向バッファの入出力の制御を乱数発生
回路が生成する乱数によって行う方式を説明する。双方
向バッファを用いた具体例を図６に示す。
【００４４】図６に示した例では、内部信号としてＤＡ
ＴＡ１、ＤＡＴＡ２，ＤＡＴＡ３の３種類の信号があ
り、ＩＣ−ＡからＩＣ−Ｂに向けてＤＡＴＡ１とＤＡＴ
Ａ２が送られ、逆にＩＣ−ＢからＩＣ−Ａに向けてＤＡ
ＴＡ３が送られるという仕様であるとする。スイッチＳ
Ｗ１〜ＳＷ６と各外部端子との間には、双方向バッファ
ＩＯ１〜ＩＯ６が設置されている。
ＴＡ１、ＤＡＴＡ２，ＤＡＴＡ３の３種類の信号があ
り、ＩＣ−ＡからＩＣ−Ｂに向けてＤＡＴＡ１とＤＡＴ
Ａ２が送られ、逆にＩＣ−ＢからＩＣ−Ａに向けてＤＡ
ＴＡ３が送られるという仕様であるとする。スイッチＳ
Ｗ１〜ＳＷ６と各外部端子との間には、双方向バッファ
ＩＯ１〜ＩＯ６が設置されている。
【００４５】尚、ＳＥＥＤ発生回路１０と乱数発生回路
２０は、第１実施例で説明したものと同様である。
２０は、第１実施例で説明したものと同様である。
【００４６】デコーダ回路３０ｂは、乱数発生回路２０
が生成した乱数データをもとに、セレクタ回路３０のス
イッチ回路３０ａ（ＳＷ１〜ＳＷ６）を制御する制御信
号と、更に、双方向バッファＩＯ１〜ＩＯ６を制御する
制御信号を生成する。
が生成した乱数データをもとに、セレクタ回路３０のス
イッチ回路３０ａ（ＳＷ１〜ＳＷ６）を制御する制御信
号と、更に、双方向バッファＩＯ１〜ＩＯ６を制御する
制御信号を生成する。
【００４７】表２に３ビット乱数の各値と、それに対応
したスイッチ回路３０ａ（ＳＷ１〜ＳＷ６）の選択例、
双方向バッファＩＯ１〜ＩＯ６の入出力の切換え例を示
す。表中、「ＯＵＴ」とはそのＩＣの外部端子からの信
号を出力することを意味し、「ＩＮ」とはそのＩＣの端
子に外部からの信号を入力することを意味する。
したスイッチ回路３０ａ（ＳＷ１〜ＳＷ６）の選択例、
双方向バッファＩＯ１〜ＩＯ６の入出力の切換え例を示
す。表中、「ＯＵＴ」とはそのＩＣの外部端子からの信
号を出力することを意味し、「ＩＮ」とはそのＩＣの端
子に外部からの信号を入力することを意味する。
【００４８】
【表２】 例えば、乱数値が「００１」である場合には、ＩＣ−Ａ
側のデコーダ回路３０ｂはＳＷ１＝Ａ，ＳＷ２＝Ｂ，Ｓ
Ｗ３＝Ｃ，という制御信号を各スイッチＳＷ１〜ＳＷ３
に与え、更に、双方向バッファＩＯ１＝ＯＵＴ，ＩＯ２
＝ＯＵＴ，ＩＯ３＝ＩＮ，という制御信号を各バッファ
ＩＯ１〜ＩＯ３に与える。その結果、セレクタ回路３０
のＳＷ１はＤＡＴＡ１，ＳＷ２はＤＡＴＡ２，ＳＷ３は
ＤＡＴＡ３に接続され、双方向バッファＩＯ１は出力、
ＩＯ２も出力、ＩＯ３は入力を行うように制御される。
同様にして、ＩＣ−Ｂ側のデコーダ回路３０ｂはＳＷ４
＝Ａ，ＳＷ５＝Ｂ，ＳＷ６＝Ｃ，という制御信号を各ス
イッチＳＷ４〜ＳＷ６に与え、セレクタ回路３０のＳＷ
４はＤＡＴＡ１，ＳＷ５はＤＡＴＡ２，ＳＷ６はＤＡＴ
Ａ３に接続され、双方向バッファＩＯ４は入力、ＩＯ５
も入力、ＩＯ６は出力を行うように制御される。
側のデコーダ回路３０ｂはＳＷ１＝Ａ，ＳＷ２＝Ｂ，Ｓ
Ｗ３＝Ｃ，という制御信号を各スイッチＳＷ１〜ＳＷ３
に与え、更に、双方向バッファＩＯ１＝ＯＵＴ，ＩＯ２
＝ＯＵＴ，ＩＯ３＝ＩＮ，という制御信号を各バッファ
ＩＯ１〜ＩＯ３に与える。その結果、セレクタ回路３０
のＳＷ１はＤＡＴＡ１，ＳＷ２はＤＡＴＡ２，ＳＷ３は
ＤＡＴＡ３に接続され、双方向バッファＩＯ１は出力、
ＩＯ２も出力、ＩＯ３は入力を行うように制御される。
同様にして、ＩＣ−Ｂ側のデコーダ回路３０ｂはＳＷ４
＝Ａ，ＳＷ５＝Ｂ，ＳＷ６＝Ｃ，という制御信号を各ス
イッチＳＷ４〜ＳＷ６に与え、セレクタ回路３０のＳＷ
４はＤＡＴＡ１，ＳＷ５はＤＡＴＡ２，ＳＷ６はＤＡＴ
Ａ３に接続され、双方向バッファＩＯ４は入力、ＩＯ５
も入力、ＩＯ６は出力を行うように制御される。
【００４９】これにより、ＩＣ−ＡとＩＣ−Ｂとのイン
タフェースが確立する。つまり、ＤＡＴＡ１は信号ライ
ン３１を通ってＩＣ−ＡからＩＣ−Ｂに転送され、ＤＡ
ＴＡ２は信号ライン３４を通ってＩＣ−ＡからＩＣ−Ｂ
に転送され、ＤＡＴＡ３は信号ライン３７を通ってＩＣ
−ＢからＩＣ−Ａに転送されるのである。
タフェースが確立する。つまり、ＤＡＴＡ１は信号ライ
ン３１を通ってＩＣ−ＡからＩＣ−Ｂに転送され、ＤＡ
ＴＡ２は信号ライン３４を通ってＩＣ−ＡからＩＣ−Ｂ
に転送され、ＤＡＴＡ３は信号ライン３７を通ってＩＣ
−ＢからＩＣ−Ａに転送されるのである。
【００５０】同様にして、乱数値が「０１０」に変化す
ると、ＤＡＴＡ１は信号ライン３１を通ってＩＣ−Ａか
らＩＣ−Ｂに転送され、ＤＡＴＡ２は信号ライン３７を
通ってＩＣ−ＡからＩＣ−Ｂに転送され、ＤＡＴＡ３は
信号ライン３４を通ってＩＣ−ＢからＩＣ−Ａに転送さ
れるように変化する。
ると、ＤＡＴＡ１は信号ライン３１を通ってＩＣ−Ａか
らＩＣ−Ｂに転送され、ＤＡＴＡ２は信号ライン３７を
通ってＩＣ−ＡからＩＣ−Ｂに転送され、ＤＡＴＡ３は
信号ライン３４を通ってＩＣ−ＢからＩＣ−Ａに転送さ
れるように変化する。
【００５１】このように、信号の並び替え制御だけでは
組み合わせのバリエーションが限られてしまう場合もあ
るので、更に入出力の制御を加えることにより、より複
雑な接続を行うことができる。
組み合わせのバリエーションが限られてしまう場合もあ
るので、更に入出力の制御を加えることにより、より複
雑な接続を行うことができる。
【００５２】（第３実施例）第１実施例乃至第２実施例
では、ＳＥＥＤ発生回路１０をＩＣ−Ａ（もしくはＩＣ
−Ｂでも可）に設置する例を示したが、本実施例では、
ＳＥＥＤ発生回路１０を外部に設置する例を図７に示
す。
では、ＳＥＥＤ発生回路１０をＩＣ−Ａ（もしくはＩＣ
−Ｂでも可）に設置する例を示したが、本実施例では、
ＳＥＥＤ発生回路１０を外部に設置する例を図７に示
す。
【００５３】図示したように、外部に置かれたＳＥＥＤ
発生回路１０から乱数の種（ＳＥＥＤデータ）がそれぞ
れのＩＣ（ＩＣ−Ａ及びＩＣ−Ｂ）の乱数発生回路２０
に送られている。このＳＥＥＤ発生回路１０は、外部の
１チップとして設置しても良いが、システム全体をコン
トロールするマイコン部などに組み込んでも良い。マイ
コンに組み込んだ場合にはソフトウェア的にＳＥＥＤを
発生させるような仕組みにしても良い。
発生回路１０から乱数の種（ＳＥＥＤデータ）がそれぞ
れのＩＣ（ＩＣ−Ａ及びＩＣ−Ｂ）の乱数発生回路２０
に送られている。このＳＥＥＤ発生回路１０は、外部の
１チップとして設置しても良いが、システム全体をコン
トロールするマイコン部などに組み込んでも良い。マイ
コンに組み込んだ場合にはソフトウェア的にＳＥＥＤを
発生させるような仕組みにしても良い。
【００５４】このような構成にすることで、ＩＣ−Ａと
ＩＣ−Ｂの図示した部分は同一の構成とすることができ
る。
ＩＣ−Ｂの図示した部分は同一の構成とすることができ
る。
【００５５】また、秘匿性を高めるために、ＳＥＥＤデ
ータには何らかの方法で暗号等をかけてと良い。もしく
は、ＳＥＥＤ発生回路１０は常に様々な値を出力するよ
うにしておいて、各乱数発生回路２０はその中から特定
のタイミングでＳＥＥＤデータを取得するような方法、
例えば、ＳＥＥＤ発生回路１０からある所定の値が出力
されたら、その値から数えてＭ個目のデータを使用する
といった取り決めをしておいても良い。
ータには何らかの方法で暗号等をかけてと良い。もしく
は、ＳＥＥＤ発生回路１０は常に様々な値を出力するよ
うにしておいて、各乱数発生回路２０はその中から特定
のタイミングでＳＥＥＤデータを取得するような方法、
例えば、ＳＥＥＤ発生回路１０からある所定の値が出力
されたら、その値から数えてＭ個目のデータを使用する
といった取り決めをしておいても良い。
【００５６】以上、本発明について、第１実施例乃至第
３実施例を用いて詳細に説明したが、本発明は本実施例
に限定されず、本発明の主旨を逸脱しない範囲におい
て、種々の改良や変更を成し得る。
３実施例を用いて詳細に説明したが、本発明は本実施例
に限定されず、本発明の主旨を逸脱しない範囲におい
て、種々の改良や変更を成し得る。
【００５７】例えば、本実施例ではＩＣ間のインタフェ
ースを例にして説明したが、ＩＣ間のインタフェースに
限定されず、インタフェースを取り得る多様な装置間に
適用することができる。
ースを例にして説明したが、ＩＣ間のインタフェースに
限定されず、インタフェースを取り得る多様な装置間に
適用することができる。
【００５８】
【発明の効果】本発明によれば、各装置間で取り決めら
れた切換えパターンに従って、送受信する信号と外部端
子との対応関係を切換えるため、装置間を流れるデータ
を第三者が特定することは困難となり、データ不正コピ
ー等を防止することができる。
れた切換えパターンに従って、送受信する信号と外部端
子との対応関係を切換えるため、装置間を流れるデータ
を第三者が特定することは困難となり、データ不正コピ
ー等を防止することができる。
【００５９】また、送受信する信号と外部端子との対応
関係だけでなく、端子の入出力の関係も切換えるように
すれば、装置間を流れるデータを特定することが更に困
難となる。
関係だけでなく、端子の入出力の関係も切換えるように
すれば、装置間を流れるデータを特定することが更に困
難となる。
【図１】本発明に係るインタフェース・セキュリティシ
ステムをＩＣに適用した一実施例を示す概略図である。
ステムをＩＣに適用した一実施例を示す概略図である。
【図２】ＳＥＥＤ発生回路の一実施例を示す概略図であ
る。
る。
【図３】乱数発生回路の一実施例を示す回路図である。
【図４】乱数発生回路の別の実施例を示す回路図であ
る。
る。
【図５】セレクタ回路の構成例を示す回路図である。
【図６】双方向バッファを使用して入出力制御を行う実
施例を示す回路図である。
施例を示す回路図である。
【図７】ＳＥＥＤ発生回路を外部に置いた例を示す回路
図である。
図である。
【図８】従来のメモリカードを用いたデジタル音楽プレ
ーヤーの構成例を示した構成図である。
ーヤーの構成例を示した構成図である。
１０....ＳＥＥＤ発生回路 ２０....乱数発生回路 ３０....セレクタ回路 ３０ａ....スイッチ回路 ３０ｂ....デコーダ回路 ３１〜３７....信号ライン ＳＷ１〜ＳＷ６....スイッチ ＩＯ１〜ＩＯ６....双方向バッファ ＩＣ−Ａ，ＩＣ−Ｂ....ＩＣ
Claims (6)
- 【請求項１】 互いに接続され信号を送受信する複数の
装置間のインタフェース・セキュリティシステムであっ
て、 前記各装置は、送受信する信号と該信号を送受信するた
めの外部端子との対応関係の切換えを行う切換手段を有
し、各装置間で取り決められた切換えパターンに従って
前記対応関係を切換えて、信号の送受信を行うことを特
徴とするインタフェース・セキュリティシステム。 - 【請求項２】 互いに接続され信号を送受信する複数の
装置間のインタフェース・セキュリティシステムであっ
て、 前記各装置は、送受信する信号と該信号を送受信するた
めの外部端子との対応関係の切換えと、前記外部端子の
入出力方向の切換えを行う切換手段を有し、各装置間で
取り決められた切換えパターンに従って前記対応関係と
前記入出力方向を切換えて、信号の送受信を行うことを
特徴とするインタフェース・セキュリティシステム。 - 【請求項３】 前記各装置は、互いに共通の乱数の種を
初期値として擬似乱数系列を発生する乱数発生手段を有
し、前記乱数発生手段が発生する乱数系列に基づいて切
換えパターンが決定されることを特徴とする請求項１乃
至請求項２のいずれかに記載のインタフェース・セキュ
リティシステム。 - 【請求項４】 前記乱数の種を発生する種発生手段を前
記各装置のうちの１つの装置に設け、この種発生手段が
発生した乱数の種を他の装置に転送することを特徴とす
る請求項３に記載のインタフェース・セキュリティシス
テム。 - 【請求項５】 前記乱数の種を発生する種発生手段を前
記各装置の外部に設け、この種発生手段が発生した乱数
の種を前記各装置に配信することを特徴とする請求項３
に記載のインタフェース・セキュリティシステム。 - 【請求項６】 前記各装置はデータの送受信を行う度に
前記切換えを行うことを特徴とする請求項１乃至請求項
５のいずれかに記載のインタフェース・セキュリティシ
ステム。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000087390A JP2001273194A (ja) | 2000-03-27 | 2000-03-27 | インタフェース・セキュリティシステム |
| US09/816,479 US6990204B2 (en) | 2000-03-27 | 2001-03-26 | Interface security system and method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000087390A JP2001273194A (ja) | 2000-03-27 | 2000-03-27 | インタフェース・セキュリティシステム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001273194A true JP2001273194A (ja) | 2001-10-05 |
Family
ID=18603405
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000087390A Abandoned JP2001273194A (ja) | 2000-03-27 | 2000-03-27 | インタフェース・セキュリティシステム |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6990204B2 (ja) |
| JP (1) | JP2001273194A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007323470A (ja) * | 2006-06-02 | 2007-12-13 | Megachips Lsi Solutions Inc | 装置間の接続方式および接続装置 |
| JP2009098845A (ja) * | 2007-10-16 | 2009-05-07 | Nec Electronics Corp | メモリシステム及びデータ保護方法 |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070172066A1 (en) * | 2003-09-12 | 2007-07-26 | Secured Email Goteborg Ab | Message security |
| SE0400238D0 (sv) * | 2003-09-12 | 2004-02-04 | Secured Email Ab | Message security |
| WO2007025061A2 (en) * | 2005-08-25 | 2007-03-01 | Bae Systems Information And Electronics Systems Integration Inc. | Coherent multichip rfid tag and method and appartus for creating such coherence |
| US7386778B2 (en) * | 2005-10-20 | 2008-06-10 | Jon Udell | Methods for distributing programs for generating test data |
| US7765450B2 (en) * | 2005-10-20 | 2010-07-27 | Jon Udell | Methods for distribution of test generation programs |
| JP2007193751A (ja) * | 2006-01-23 | 2007-08-02 | Nec Electronics Corp | 半導体装置およびデータ入出力システム |
| EP2247986B1 (en) | 2008-01-30 | 2014-12-31 | Neology, Inc. | Rfid authentication architecture and methods for rfid authentication |
| US7571201B1 (en) * | 2008-04-03 | 2009-08-04 | International Business Machines Corporation | Method for distributed joint pseudo random decision making |
| EP2761457A4 (en) * | 2011-09-30 | 2015-08-05 | Nokia Solutions & Networks Oy | REDUCTION OF FAULT MANAGEMENT TRAFFIC IN HETEROGENEOUS NETWORKS |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4168396A (en) * | 1977-10-31 | 1979-09-18 | Best Robert M | Microprocessor for executing enciphered programs |
| JPH0683200A (ja) | 1992-08-31 | 1994-03-25 | Minolta Camera Co Ltd | 画像形成装置 |
| US5748734A (en) * | 1996-04-02 | 1998-05-05 | Lucent Technologies Inc. | Circuit and method for generating cryptographic keys |
| US5828753A (en) * | 1996-10-25 | 1998-10-27 | Intel Corporation | Circuit and method for ensuring interconnect security within a multi-chip integrated circuit package |
| US6044388A (en) * | 1997-05-15 | 2000-03-28 | International Business Machine Corporation | Pseudorandom number generator |
| US6628786B1 (en) * | 1997-09-30 | 2003-09-30 | Sun Microsystems, Inc. | Distributed state random number generator and method for utilizing same |
| US6694430B1 (en) * | 1999-03-05 | 2004-02-17 | Symbol Technologies, Inc. | Data encryption integrated circuit with on-board dual-use memory |
| US6522274B1 (en) * | 1999-05-28 | 2003-02-18 | Cirrus Logic, Inc. | Use of pointers to enhance flexibility of serial port interface for an integrated circuit with programmable components |
-
2000
- 2000-03-27 JP JP2000087390A patent/JP2001273194A/ja not_active Abandoned
-
2001
- 2001-03-26 US US09/816,479 patent/US6990204B2/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007323470A (ja) * | 2006-06-02 | 2007-12-13 | Megachips Lsi Solutions Inc | 装置間の接続方式および接続装置 |
| JP2009098845A (ja) * | 2007-10-16 | 2009-05-07 | Nec Electronics Corp | メモリシステム及びデータ保護方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20010033662A1 (en) | 2001-10-25 |
| US6990204B2 (en) | 2006-01-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6256391B1 (en) | Enciphering apparatus and method, deciphering apparatus and method as well as information processing apparatus and method | |
| JP2002108711A (ja) | データ処理装置及びデータ処理方法 | |
| JP2001273194A (ja) | インタフェース・セキュリティシステム | |
| KR20050069924A (ko) | 블록 암호/복호방법, 회로 및 장치 | |
| US20040161106A1 (en) | Key generator device, encoding/decoding device, and key generation method | |
| WO2001030019A1 (fr) | Processeur d'information et procede de traitement d'information, support enregistre | |
| US7146508B2 (en) | Image processing apparatus and system and method of same | |
| US7334134B2 (en) | System and method for playback of copying-and-use-protected acoustic and image media | |
| US20060149973A1 (en) | Digital information copying management apparatus | |
| JP4326776B2 (ja) | データ記録装置、データ再生装置、データ出力装置及び配信システム | |
| JPH10187545A (ja) | Ｉｄコード処理装置 | |
| JP2002132279A (ja) | 音声データ処理装置 | |
| DRM | IP protection | |
| JP2001177517A (ja) | 暗号データ発生装置 | |
| JP2010187216A (ja) | 信号処理装置、信号処理方法、および再生装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051219 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060104 |
|
| A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20060302 |