JP2002108711A - データ処理装置及びデータ処理方法 - Google Patents

データ処理装置及びデータ処理方法

Info

Publication number
JP2002108711A
JP2002108711A JP2000300717A JP2000300717A JP2002108711A JP 2002108711 A JP2002108711 A JP 2002108711A JP 2000300717 A JP2000300717 A JP 2000300717A JP 2000300717 A JP2000300717 A JP 2000300717A JP 2002108711 A JP2002108711 A JP 2002108711A
Authority
JP
Japan
Prior art keywords
data
pattern
scramble
circuit
card
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000300717A
Other languages
English (en)
Inventor
Yasuhisa Oshima
靖久 大嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tamura Electric Works Ltd
Original Assignee
Tamura Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tamura Electric Works Ltd filed Critical Tamura Electric Works Ltd
Priority to JP2000300717A priority Critical patent/JP2002108711A/ja
Publication of JP2002108711A publication Critical patent/JP2002108711A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】 カードに記録されたデータ等の秘匿性を有す
るデータのセキュリティを向上させる。 【解決手段】 CPU1は乱数値に応じたスクランブル
パターン値をライト回路2内のスクランブルパターン設
定部22に送出してスクランブル回路23に設定させ
る。スクランブル回路23はデータレジスタ21のカー
ドデータを入力するとこのパターン値に応じた変換処理
を行ってスクランブルデータとして前記パターン値とと
もに磁気ヘッド4へ出力し磁気ヘッドにより磁気カード
5に記録させる。リード回路3は磁気カードのスクラン
ブルデータ及びパターン値を入力すると、デスクランブ
ル回路36においてそのスクランブルデータが前記パタ
ーン値によりデスクランブル処理され元のデータとして
再生される。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、入力したデータの
スクランブル処理を行うとともに、スクランブル処理さ
れたデータをデスクランブル処理して再生するデータ処
理装置及びデータ処理方法に関する。
【0002】
【従来の技術】例えば磁気カードに対してデータを記録
する場合、従来は予め定められたカードのデータフォー
マットにしたがい、スタートビット、価値情報等のデー
タ、及びCRCデータ等の誤りチェック用のデータを順
次、磁気カードのトラックに記録するようにしている。
また、磁気カードのデータを再生する場合も予め定めら
れたカードのデータフォーマットにしたがい、スタート
ビット、価値情報等のデータ、及びCRCデータの順に
読み出すようにしている。
【0003】
【発明が解決しようとする課題】従来は、カードへデー
タを記録する場合及びカードのデータを再生する場合
は、予め定められたカードのデータフォーマットにした
がってデータの記録及び再生を行っているため、一旦カ
ードのデータフォーマットが解読されると、カードの記
録データが把握され、これによりカードが容易に偽造さ
れてしまうという問題が発生する。このため、入力した
データをスクランブル処理してカードに記録するととも
に、カードの記録データを再生する場合はカードから読
み取ったデータをデスクランブル処理して再生するよう
にしている。
【0004】しかしながら、こうしたスクランブル処理
のパターンは一定のパターンであるため、同様に第三者
により解読し易く、カードに記録されたデータのセキュ
リティが確保できないという問題がある。したがって、
本発明は、記憶媒体に記録されたデータ等の秘匿性を有
するデータのセキュリティを向上させることを目的とす
る。
【0005】
【課題を解決するための手段】このような課題を解決す
るために本発明は、可変なパターンに基づき入力データ
をスクランブル処理してスクランブルデータとして生成
する生成手段と、生成手段により生成されたスクランブ
ルデータを前記パターンとともに伝達する伝達手段と、
伝達手段からのスクランブルデータをこのスクランブル
データとともに伝達されたパターンに基づきデスクラン
ブル処理して再生する再生手段とを有するものである。
また、伝達手段を、データを記憶する記憶媒体に前記パ
ターン及びこのパターンに基づき生成されたスクランブ
ルデータを読み書きする読み書き手段としたものであ
る。また、伝達手段を、前記パターン及びこのパターン
に基づき生成されたスクランブルデータを送受信するデ
ータ通信手段としたものである。
【0006】また、前記パターンを、入力データのスク
ランブル処理に用いられる第1のパターンと、入力デー
タのスクランブル処理範囲を示す第2のパターンとから
構成したものである。また、第1及び第2のパターンを
複数設けるとともに、複数の第2のパターンを複数の第
1のパターンに対応してそれぞれ設けるようにしたもの
である。また、前記パターンを、前記入力データに対し
てそれぞれ異なるスクランブル処理を行う複数の第1の
パターンと、複数の第1のパターンの何れか1つを選択
する第3のパターンとから構成したものである。また、
少なくとも第1のパターンを複数設け、かつ複数の第1
のパターンの何れか1つを選択する第3のパターンを設
けるようにしたものである。
【0007】
【発明の実施の形態】以下、本発明について図面を参照
して説明する。図1は本発明を適用したデータ処理装置
の構成を示すブロック図であり、データ処理装置の出力
に磁気ヘッドが接続された場合の一例を示すものであ
る。図1において、データ処理装置は、CPU1と、C
PU1からのデータを入力するとスクランブル処理を施
して磁気ヘッド4へ出力し、磁気カード5に記録させる
ライト回路2とから構成される。
【0008】ライト回路2は、CPU1から磁気カード
5へのデータをラッチするデータレジスタ21と、CP
U1からのスクランブルパターンを入力すると後述のス
クランブル回路23に設定するスクランブルパターン設
定部22と、データレジスタ21のカードデータを入力
すると前記スクランブルパターンにしたがってスクラン
ブル処理を行う前記スクランブル回路23と、スクラン
ブル回路23から出力されたパラレルデータをシリアル
データに変換するP/S変換回路24と、P/S変換回
路24からの出力データについてCRC(cyclic
redundancy check:冗長度符号チェ
ック方式))演算を行うCRC演算部25と、CPU1
からのライト許可信号a及びライトクロック信号bに基
づきライト回路2内の各部へのタイミング信号を生成す
るタイミング生成部26と、P/S変換回路24の出力
とCRC演算部25の出力との論理和をとってその出力
信号OUTを磁気ヘッド4に出力し磁気ヘッド4から磁
気カード5に記録させるオア回路27とから構成され
る。
【0009】図2は、磁気カード5に記録されるデータ
のフォーマットを示す図である。磁気カード5には、図
2に示すように、スタートビットX1,スクランブルパ
ターン値X2,スクランブルデータX3,CRCデータ
X4の順にデータが記録される。
【0010】図1及び図2を用いてライト回路2の動作
を説明する。CPU1は磁気カード5にデータを記録す
る場合、図2に示すフォーマットにしたがってまず乱数
値に基づいて生成されたスクランブルパターン値をスク
ランブルパターン設定部22に予め設定する。その後、
カードにデータを記録する際にはスタートビットX1を
データレジスタ21に書き込み、乱数値に基づいて生成
されたスクランブルパターン値X2をデータレジスタ2
1に書き込む。
【0011】すると、スクランブル回路23は、データ
レジスタ21に書き込まれたスタートビットX1及びス
クランブルパターン値X2を入力してP/S変換回路2
4へ出力するとともに、引き続いてデータレジスタ21
に書き込まれたカードデータを読み出し、このカードデ
ータについてスクランブルパターン設定部22により設
定されたスクランブルパターンに基づくスクランブル処
理を行いスクランブルデータX3としてP/S変換回路
24へ出力する。
【0012】P/S変換回路24はスクランブル回路2
3から出力されたスタートビットX1,スクランブルパ
ターン値X2及びスクランブルデータX3を入力する
と、ライト許可信号aのオン後にライトクロック信号b
に同期してこれらのパラレルデータX1,X2,X3を
順次シリアル信号に変換し出力端子Qから出力する。P
/S変換回路24から出力されたシリアル信号はオア回
路27の一方の入力端子へ出力されるとともに、CRC
演算部25に出力される。CRC演算部25では、これ
らのシリアルデータX1,X2,X3をライトクロック
信号bに同期して順次入力するが、これら各入力データ
のうち、タイミング生成部26の出力端子OUTからの
タイミング出力以降に入力したスクランブルデータX3
についてCRC演算を行い、その演算結果のCRCデー
タX4をライトクロック信号bに同期して順次シリアル
信号としてオア回路27の他方の入力端子に出力する。
【0013】この結果、オア回路27から磁気ヘッド4
へ図2のフォーマットで示されるスタートビットX1,
スクランブルパターン値X2,スクランブルデータX
3,CRCデータX4が順次出力され、磁気ヘッド4に
より磁気カード5の磁気トラックに書き込まれる。
【0014】図3は、磁気カード5に記録されるデータ
のスクランブル処理の際に用いられる変換テーブル(第
1の変換テーブル)の一例を示す図である。ここで、図
1のスクランブルパターン設定部22により設定される
スクランブルパターン値は16進(HEX)で「00」
〜「FF」の256通りがある。このスクランブルパタ
ーン値は、前述したようにCPU1が乱数値に応じて生
成してスクランブルパターン設定部22に送り、スクラ
ンブルパターン設定部22によりスクランブル回路23
に設定させるものである。いま、スクランブルパターン
値として「00」が設定されたとすると、スクランブル
回路23は図3の変換テーブルに示すようにデータレジ
スタ21のカードデータのスクランブル処理を行わな
い。
【0015】ところが、スクランブルパターン値として
「01」が設定されると、スクランブル回路23は、図
3の変換テーブルに示すように、データレジスタ21か
ら入力した8ビットのカードデータのうち、D0,D
1,D2,D3の各ビットデータがそれぞれD3,D
2,D1,D0ビットデータとなるように変換処理し、
かつデータレジスタ21から入力した8ビットのカード
データのうち、D4,D5,D6,D7の各ビットデー
タがそれぞれD7,D6,D5,D4ビットデータとな
るように変換処理して出力する。なお、スクランブルパ
ターン値として、「00」、「01」以外の値が設定さ
れた場合には上記とは異なる変換処理を行って出力す
る。
【0016】ここで、図4に示すように、スクランブル
パターン値として「01」が設定され、かつ前記カード
データのうち第1バイトデータ(8ビットデータ)が2
進値で「01110111」であれば、スクランブル処
理後のデータは2進値で「11101110」となる。
また、前記カードデータのうち第2バイトデータ(8ビ
ットデータ)が図4のように2進値で「0101101
0」であれば、スクランブル処理後のデータは2進値で
「10100101」となる。また、第3バイトデータ
以降のカードデータについても図3の変換テーブルにし
たがって同様に変換される。
【0017】図5は、磁気カード5に記録されたデータ
の再生を行う前述のデータ処理装置のリード回路の構成
を示すブロック図である。リード回路3は、磁気ヘッド
4により磁気カード5から読み取られたデータのうちス
タートビットX1を検出するスタートビット検出回路3
1と、磁気カード5から読み取られたカードデータ(ス
クランブルデータX3)を入力してCRC演算を行い磁
気カード5から同様に読み取られたCRCデータX4と
の一致を検出して正否を示すOK/NG信号gを出力す
るCRC演算部32と、磁気カード5から読み取られた
シリアルのスクランブルデータX3をパラレルデータに
変換するS/P変換回路33と、CPU1からのリード
許可信号d及びリードクロック信号eに基づきリード回
路3内の各部へのタイミング信号を生成するタイミング
生成部34と、CPU1からのデスクランブルパターン
を入力すると後述のスクランブル回路36に設定するデ
スクランブルパターン設定部35と、S/P変換回路3
3からのスクランブルデータX3を入力すると前記デス
クランブルパターンにしたがってデスクランブル処理を
行う前記デスクランブル回路36と、デスクランブル回
路36からデスクランブル処理された結果のカードデー
タを蓄積するとともにCPU1側へ出力するデータレジ
スタ37とから構成される。
【0018】以上のように構成されたリード回路3の動
作を説明する。磁気ヘッド4により磁気カード5から読
み取られたデータが入力データ(DATAIN)としてリード
回路3に入力されると、リードクロック信号eに同期し
て動作するスタートビット検出回路31によりその入力
データからスタートビットX1が検出される。この検出
出力により、タイミング生成部34が起動され、このと
きリード許可信号dがオンしていればタイミング生成部
34は次のリードクロック信号eにより出力端子OUT
からタイミング信号を出力する。このタイミング信号に
よりCRC演算部32及びS/P変換回路33が起動さ
れる。
【0019】S/P変換回路33は起動されると、この
スタートビットX1に続く磁気カード5のスクランブル
パターン値X2を順次パラレルデータに変換し、出力端
子Qからデスクランブル回路36へ出力する。デスクラ
ンブル回路36は入力したスクランブルパターン値X2
及びスクランブルデータX3のうち、スクランブルパタ
ーン値X2をデータレジスタ37へ送出する。CPU1
はデータレジスタ37からスクランブルパターン値X2
を入力すると、このスクランブルパターン値X2をデス
クランブルパターン値としてデスクランブルパターン設
定部35に送出し、デスクランブル回路36に設定させ
る。
【0020】デスクランブル回路36は、設定されたデ
スクランブルパターン値に基づき磁気カード5からのス
クランブルデータX3のデスクランブル処理を行い、そ
の処理結果のデータをデータレジスタ37へ送出する。
CPU1はデータレジスタ37内のデスクランブル処理
されたデータをカードデータとして入力する。
【0021】一方、CRC演算部32は、前述したよう
にタイミング生成部34からのタイミング信号により起
動されると、リードクロック信号eに同期して磁気カー
ド5からの入力データDATA INのうち、スクランブルパ
ターン値X2に続くスクランブルデータX3についてC
RC演算を行い、その演算結果のCRCデータと入力デ
ータDATA INに含まれる磁気カード5からのCRCデー
タX4との一致を比較し、比較結果を示すOK/NG信
号gを出力する。CPU1は、OK/NG信号gを入力
してこれがOKを示す場合は、磁気カード5から入力し
たカードデータを正常と判断する一方、OK/NG信号
gがNGを示す場合は磁気カード5から入力したカード
データを異常と判断して、再度磁気ヘッド4に指示して
磁気カード5のデータの読み取りを行わせる。
【0022】図6は、磁気カード5から読み取ったデー
タのデスクランブル処理の際に用いられる変換テーブル
(第2の変換テーブル)の一例を示す図である。ここ
で、図5のデスクランブルパターン設定部35により設
定されるデスクランブルパターン値も16進(HEX)
で「00」〜「FF」の256通りがある。いま、デス
クランブルパターン値として「00」が設定されると、
デスクランブル回路36は図6の変換テーブルに示すよ
うに磁気カード5から読み取ったデータについてはスク
ランブル処理を行わない。
【0023】ところが、デスクランブルパターン値とし
て「01」が設定されると、デスクランブル回路36
は、図6の変換テーブルに示すように、磁気カード5か
ら読み取った8ビットデータのうち、D0,D1,D
2,D3の各ビットデータがそれぞれD3,D2,D
1,D0ビットデータとなるように変換処理し、磁気カ
ード5からの8ビットデータのうち、D4,D5,D
6,D7の各ビットデータがそれぞれD7,D6,D
5,D4ビットデータとなるように変換処理してデータ
レジスタ37へ出力する。なお、デスクランブルパター
ン値として「00」、「01」以外の値が設定された場
合には上記とは異なる変換処理を行って出力する。
【0024】ここで、図7に示すように、デスクランブ
ルパターン値として「01」が設定され、かつ磁気カー
ド5から入力したデータのうち第1バイトデータ(8ビ
ットデータ)が2進値で「11101110」であれ
ば、デスクランブル処理後のデータは2進値で「011
10111」となる。また、磁気カード5から入力した
データのうち第2バイトデータ(8ビットデータ)が図
7のように2進値で「10100101」であれば、デ
スクランブル処理後のデータは2進値で「010110
10」となる。また、第3バイトデータ以降のデータに
ついても図6の変換テーブルにしたがって同様に変換さ
れる。
【0025】このように、磁気カード5に対して価値情
報などのカードデータを記録する場合は、CPU1が乱
数値に応じて設定したスクランブルパターン値X2と、
前記カードデータがこのスクランブルパターン値X2に
基づいてスクランブル処理されたスクランブルデータX
3とを記録するとともに、磁気カード5のデータを再生
する場合は、磁気カード5から読み取ったスクランブル
データX3を同様に磁気カード5から読み取った前記ス
クランブルパターン値X2に基づきデスクランブル処理
して再生するようにしたので、磁気カード5には規則性
のないデータが記録されることになり、したがって、磁
気カード5の記録データの第三者による解読が困難にな
ることから、データのセキュリティが向上する。
【0026】なお、本実施の形態では、8ビットデータ
のうち上位4ビットと下位4ビットについてそれぞれス
クランブル及びデスクランブル処理を行うようにした
が、8ビットデータの全てのビットを組み合わせるパタ
ーンでスクランブル及びデスクランブル処理を行うよう
にすれば、データに対しより複雑なスクランブルをかけ
ることができデータのセキュリティ性がさらに向上す
る。さらに16ビット単位、或いは32ビット単位で全
てのビットデータの組み合わせを行うパターンを用いれ
ばデータのセキュリティが一層向上する。
【0027】また、複数のスクランブルパターン値を本
来のデータが記録される磁気トラック以外の専用トラッ
クに記録し、その専用トラック領域をカードと同一色で
塗装したうえ、複数のスクランブルパターン値の1つを
選択するようなアルゴリズムをデータ処理装置に持たせ
るようにすれば、磁気カードのデータのセキュリティが
さらに向上する。また、磁気カードの磁気トラックにス
クランブルパターン値を記憶せずに、磁気カード上のエ
ンボス文字を読み取り、読み取ったエンボス文字データ
から一定のアルゴリズムにしたがってスクランブルパタ
ーン値を生成し、生成したスクランブルパターン値によ
ってスクランブル処理を行うようにすれば、磁気カード
のデータのセキュリティがさらに向上する。なお、本実
施の形態では、磁気カード5に記録するデータの例につ
いて説明したが、ICカードに適用しても同等の効果を
奏する。さらに、有線及び無線通信の際に送受されるデ
ータについても同様に適用できる。
【0028】図8は、データのセキュリティをさらに向
上させるためのデータフォーマットの例を示す図であ
る。図8(a)の例は、スクランブルパターン値X2と
ともにスクランブル処理範囲X5を設定する。この場
合、図1のライト回路2では、磁気カードに記録される
データのうちスクランブル処理範囲X5で示されるデー
タをスクランブルパターン値X2でスクランブル処理し
てスクランブルデータX3−Aとして、スクランブル処
理範囲X5及びスクランブルパターン値X2とともに記
録し、それ以外のデータについてはスクランブル処理を
行わずにそのままデータX3−Bとして記録する。一
方、図5のリード回路3では、磁気カード5に記録され
たスクランブル処理範囲X5で示されるデータ(即ち、
スクランブルデータX3−A)について、スクランブル
パターン値X2によりデスクランブル処理して再生す
る。
【0029】次に図8(b)の例は、複数のスクランブ
ル処理範囲X5−1,X5−2を設定するとともに、図
1のライト回路2は各スクランブル処理範囲で示される
データについて、それぞれ異なるスクランブルパターン
値X2−1,X2−2でスクランブル処理してスクラン
ブルデータX3−1A,X3−2Aとして磁気カード5
に記録する。この場合、スクランブル処理範囲X5−
1,X5−2及びスクランブルパターン値X2−1,X
2−2についても磁気カード5に記録する。
【0030】図5のリード回路3は、磁気カード5に記
録されたスクランブル処理範囲X5−1で示されるデー
タ(即ち、スクランブルデータX3−1A)について、
スクランブルパターン値X2−1によりデスクランブル
処理して再生するとともに、スクランブル処理範囲X5
−2で示されるデータ(即ち、スクランブルデータX3
−2A)について、スクランブルパターン値X2−2に
よりデスクランブル処理して再生する。
【0031】図8(a)及び図8(b)の例は磁気カー
ド5(記憶媒体)に記録されるデータのフォーマットの
例について説明したがICカード(記憶媒体)に記録さ
れるデータについても同様に適用できる。さらに、有線
及び無線通信の際に有線または無線機器の伝送回路(デ
ータ通信手段)を介して通信されるデータについても同
様に適用できる。即ち、送信側では、スクランブル処理
範囲で示される送信データについて、スクランブルパタ
ーン値でスクランブル処理してスクランブルデータとし
て、スクランブル処理範囲及びスクランブルパターン値
とともに受信側へ送信し、受信側では送信側から受信し
たスクランブル処理範囲で示されるデータ(スクランブ
ルデータ)について、同様に送信側から受信したスクラ
ンブルパターン値によりデスクランブル処理して再生す
る。
【0032】次に図8(c)の例は、複数のスクランブ
ルパターン値X2−1,X2−2,・・・を磁気カード
5に記録するとともに、これら複数のスクランブルパタ
ーン値の何れか1つを選択するスクランブルパターン選
択データX6を磁気カード5に記録する。ここで、図1
のライト回路2はスクランブルパターン選択データX6
により選択されたスクランブルパターン値でデータをス
クランブル処理してスクランブルデータX3及びCRC
データX5として磁気カード5に記録する。図5のリー
ド回路3は、磁気カード5に記録されたスクランブルデ
ータX3について、同様に磁気カード5に記録されてい
るスクランブルパターン選択データX6によって選択し
たスクランブルパターン値によりデスクランブル処理し
て再生する。
【0033】次に図8(d)の例は、複数のスクランブ
ルパターン値X2−1,X2−2,・・・を磁気カード
5に記録するとともに、これら複数のスクランブルパタ
ーン値の何れか1つを選択するスクランブルパターン選
択データX6を磁気カード5に記録する。さらに、スク
ランブル処理範囲X5も磁気カード5に記録する(スク
ランブル処理範囲は、前述の図8(b)のように各スク
ランブルパターン値X2−1,X2−2,・・・に対応
してそれぞれ設けるようにしても良い)。
【0034】ここで、図1のライト回路2は、入力した
データの中のスクランブル処理範囲X5で示されるデー
タについて、スクランブルパターン選択データX6によ
り選択されたスクランブルパターン値でスクランブル処
理してスクランブルデータX3−Aとして磁気カード5
に記録するとともに、スクランブル処理範囲外のデータ
についてはスクランブル処理を行わずにそのまま、デー
タX3−B及びCRCデータX4として磁気カード5に
記録する。図5のリード回路3は、磁気カード5に記録
されたスクランブル処理範囲X5で示されるスクランブ
ルデータX3−Aについてデスクランブル処理を行って
データを再生する。即ち、受信側では同様に磁気カード
5に記録されている各スクランブルパターン値X2−
1,X2−2,・・・スクランブルパターンのうち、選
択データX6によって選択したスクランブルパターン値
でスクランブルデータX3−Aをデスクランブル処理し
てデータの再生を行う。
【0035】図8(c),図8(d)に示すデータフォ
ーマットは、磁気カード5やICカードに記録されるデ
ータの他に、有線及び無線通信の際に送受されるデータ
に適用することも可能である。即ち、送信側では、入力
したデータのうち、予め設定されたスクランブル処理範
囲X5で示されるデータについて、同様に予め設定され
たスクランブルパターン選択データX6によって選択さ
れたスクランブルパターン値でスクランブル処理しスク
ランブルデータX3−Aとして、スクランブル処理範囲
X5,スクランブルパターン選択データX6及びスクラ
ンブルパターン値X2−1,X2−2,・・・とともに
受信側へ送信する。
【0036】受信側では、送信側から受信した各データ
のうち、送信側から送信されたスクランブル処理範囲X
5で示されるスクランブルデータX3−Aについてデス
クランブル処理を行う。この場合、受信側では同様に送
信側から送信された各スクランブルパターン値のうちス
クランブルパターン選択データX6によって選択したス
クランブルパターン値で前記スクランブルデータX3−
Aをデスクランブル処理して再生する。
【0037】ここで、図8(c),図8(d)に示すス
クランブルパターン選択データX5のデータ領域を、デ
ータの送信毎にカウントアップする送信カウンタとして
構成し、各スクランブルパターン値X2−1,X2−
2,・・・のうち、送信側から受信側へ送信するデータ
の送信回数に応じたスクランブルパターン値を選択して
このスクランブルパターン値で送信データをスクランブ
ル処理するように構成することもできる。即ち、1回目
のデータの送信時にはその送信データはスクランブルパ
ターン値X2−1によりスクランブル処理され、2回目
のデータの送信時にはその送信データはスクランブルパ
ターン値X2−2によりスクランブル処理されるととも
に、3回目のデータの送信時にはその送信データはスク
ランブルパターン値X2−3によりスクランブル処理さ
れる。
【0038】また、スクランブルパターン値がX2−
1,X2−2の2つしかない場合は、データの送信回数
の奇数回及び偶数回に応じたスクランブルパターン値を
選択してこのスクランブルパターン値で送信データをス
クランブル処理するようにする。即ち、1回目のデータ
の送信時にはその送信データをスクランブルパターン値
X2−1によりスクランブル処理したとすると、2回目
のデータの送信時にはその送信データはスクランブルパ
ターン値X2−2によりスクランブル処理されるととも
に、3回目のデータの送信時にはその送信データはスク
ランブルパターン値X2−1によりスクランブル処理さ
れる。
【0039】
【発明の効果】以上説明したように本発明によれば、例
えば乱数により生成された可変なパターンに基づき入力
データをスクランブル処理してスクランブルデータとし
て生成し、伝達手段はこのスクランブルデータを前記パ
ターンとともに伝達する一方、伝達手段からのスクラン
ブルデータを伝達手段からの前記パターンに基づきデス
クランブル処理して再生するようにしたので、記憶媒体
に記録されたデータや送受信されるデータ等の秘匿性を
有するデータは、可変なパターンに基づきスクランブル
処理されていることから、第三者による解読が困難とな
り、したがってカードに記録されるこの種のデータのセ
キュリティを向上させることができる。
【0040】また、伝達手段を、データを記憶する記憶
媒体に前記パターン及びこのパターンに基づき生成され
たスクランブルデータを読み書きする読み書き手段とし
たので、同様に記憶媒体に記録されたデータ等の秘匿性
を有するデータの第三者による解読が阻止でき、データ
のセキュリティが向上する。また、伝達手段を、前記パ
ターン及びこのパターンに基づき生成されたスクランブ
ルデータを送受信するデータ通信手段としたので、例え
ば送信側から受信側へ送信されるデータのセキュリティ
が向上する。また、前記パターンを、入力データのスク
ランブル処理に用いられる第1のパターンと、入力デー
タのスクランブル処理範囲を示す第2のパターンとから
構成したので、カードの記録データや送信データのセキ
ュリティが一層向上する。また、第1及び第2のパター
ンを複数設けるとともに、複数の第2のパターンを複数
の第1のパターンに対応してそれぞれ設けるようにした
ので、カードの記録データや送信データのセキュリティ
をさらに向上させることができる。また、パターンを、
入力データに対してそれぞれ異なるスクランブル処理を
行う複数の第1のパターンと、複数の第1のパターンの
何れか1つを選択する第3のパターンとから構成したの
で、データのセキュリティが一層向上する。また、第1
のパターンを少なくも複数設け、かつ複数の第1のパタ
ーンの何れか1つを選択する第3のパターンを設けるよ
うにしたので、同様にデータのセキュリティが一層向上
する。
【図面の簡単な説明】
【図1】 本発明を適用したデータ処理装置内のライト
回路の構成を示すブロック図である。
【図2】 前記ライト回路により磁気カードに記録され
るデータのフォーマットを示す図である。
【図3】 前記ライト回路によるスクランブル処理の際
に用いられる変換テーブルの例を示す図である。
【図4】 前記ライト回路によりスクランブル処理され
る元のデータとスクランブル処理後のデータとの関係を
示す図である。
【図5】 本発明を適用したデータ処理装置内のリード
回路の構成を示すブロック図である。
【図6】 前記リード回路によるデスクランブル処理の
際に用いられる変換テーブルの例を示す図である。
【図7】 前記リード回路によるデスクランブル処理さ
れる元のデータとデスクランブル処理後のデータとの関
係を示す図である。
【図8】 前記ライト回路により磁気カードに記録され
るデータの他のフォーマット例を示す図である。
【符号の説明】
1…CPU、2…ライト回路、3…リード回路、4…磁
気ヘッド、5…磁気カード、21,37…データレジス
タ、22…スクランブルパターン設定部、23…スクラ
ンブル回路、24…P/S変換回路、25,32…CR
C演算部、26,34…タイミング生成部、27…オア
回路、31…スタートビット検出回路、33…S/P変
換回路、35…デスクランブルパターン設定部、36…
デスクランブル回路。

Claims (8)

    【特許請求の範囲】
  1. 【請求項1】 可変なパターンに基づきデータをスクラ
    ンブル処理してスクランブルデータとして生成する生成
    手段と、 前記生成手段により生成された前記スクランブルデータ
    を伝達する伝達手段と、 前記伝達手段からのスクランブルデータを前記パターン
    に基づきデスクランブル処理して再生する再生手段とを
    備えたことを特徴とするデータ処理装置。
  2. 【請求項2】 請求項1において、 前記伝達手段は、データを記憶する記憶媒体に前記パタ
    ーン及びこのパターンに基づき生成されたスクランブル
    データを読み書きする読み書き手段であることを特徴と
    するデータ処理装置。
  3. 【請求項3】 請求項1において、 前記伝達手段は、前記パターン及びこのパターンに基づ
    き生成されたスクランブルデータを送受信するデータ通
    信手段であることを特徴とするデータ処理装置。
  4. 【請求項4】 請求項1において、 前記パターンは、 前記データのスクランブル処理に用いられる第1のパタ
    ーンと、前記データのスクランブル処理範囲を示す第2
    のパターンとから構成されることを特徴とするデータ処
    理装置。
  5. 【請求項5】 請求項4において、 前記第1及び第2のパターンは複数設けられるととも
    に、前記複数の第2のパターンは前記複数の第1のパタ
    ーンに対応してそれぞれ設けられることを特徴とするデ
    ータ処理装置。
  6. 【請求項6】 請求項1において、 前記パターンは、 前記データに対してそれぞれ異なるスクランブル処理を
    行う複数の第1のパターンと、前記複数の第1のパター
    ンの何れか1つを選択する第3のパターンとから構成さ
    れることを特徴とするデータ処理装置。
  7. 【請求項7】 請求項4または請求項5において、 少なくとも前記第1のパターンは複数設けられ、かつ前
    記複数の第1のパターンの何れか1つを選択する第3の
    パターンを設けたことを特徴とするデータ処理装置。
  8. 【請求項8】 可変なパターンに基づきデータをスクラ
    ンブル処理してスクランブルデータとして生成する第1
    のステップと、 前記第1のステップの処理に基づき生成された前記スク
    ランブルデータを伝達する第2のステップと、 前記第2のステップの処理に基づき伝達されたスクラン
    ブルデータを前記パターンに基づきデスクランブル処理
    して再生する第3のステップとを有することを特徴とす
    るデータ処理方法。
JP2000300717A 2000-09-29 2000-09-29 データ処理装置及びデータ処理方法 Pending JP2002108711A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000300717A JP2002108711A (ja) 2000-09-29 2000-09-29 データ処理装置及びデータ処理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000300717A JP2002108711A (ja) 2000-09-29 2000-09-29 データ処理装置及びデータ処理方法

Publications (1)

Publication Number Publication Date
JP2002108711A true JP2002108711A (ja) 2002-04-12

Family

ID=18782356

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000300717A Pending JP2002108711A (ja) 2000-09-29 2000-09-29 データ処理装置及びデータ処理方法

Country Status (1)

Country Link
JP (1) JP2002108711A (ja)

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006504212A (ja) * 2002-10-21 2006-02-02 メディアライブ オーディオストリームの段階的な適応型スクランブル
JP2007183834A (ja) * 2006-01-06 2007-07-19 Sharp Corp データ転送システム
JP2009009696A (ja) * 2003-02-20 2009-01-15 Koninkl Philips Electronics Nv アクセス情報を有する情報担体
US7497378B2 (en) 2006-12-08 2009-03-03 Verifone, Inc. Anti-tampering protection for magnetic stripe reader
US7784691B2 (en) 2006-12-08 2010-08-31 Verifone Inc. Security functionality for magnetic card readers and point of sales devices
US7878397B2 (en) 2007-11-15 2011-02-01 Verifone, Inc. Enhanced security magnetic card reader especially useful in point of sale devices
US7898413B2 (en) 2007-01-25 2011-03-01 Verifone, Inc. Anti-tamper protected enclosure
US8330606B2 (en) 2010-04-12 2012-12-11 Verifone, Inc. Secure data entry device
US8358218B2 (en) 2010-03-02 2013-01-22 Verifone, Inc. Point of sale terminal having enhanced security
US8405506B2 (en) 2010-08-02 2013-03-26 Verifone, Inc. Secure data entry device
US8432300B2 (en) 2009-03-26 2013-04-30 Hypercom Corporation Keypad membrane security
US8595514B2 (en) 2008-01-22 2013-11-26 Verifone, Inc. Secure point of sale terminal
US8593824B2 (en) 2010-10-27 2013-11-26 Verifone, Inc. Tamper secure circuitry especially for point of sale terminal
US8621235B2 (en) 2011-01-06 2013-12-31 Verifone, Inc. Secure pin entry device
US8884757B2 (en) 2011-07-11 2014-11-11 Verifone, Inc. Anti-tampering protection assembly
US9013336B2 (en) 2008-01-22 2015-04-21 Verifone, Inc. Secured keypad devices
US9213869B2 (en) 2013-10-04 2015-12-15 Verifone, Inc. Magnetic stripe reading device
US9595174B2 (en) 2015-04-21 2017-03-14 Verifone, Inc. Point of sale terminal having enhanced security
US9691066B2 (en) 2012-07-03 2017-06-27 Verifone, Inc. Location-based payment system and method
US10544923B1 (en) 2018-11-06 2020-01-28 Verifone, Inc. Devices and methods for optical-based tamper detection using variable light characteristics
JP2021111807A (ja) * 2020-01-06 2021-08-02 アンリツ株式会社 誤り率測定システム及び誤り率測定方法
US11397835B2 (en) 2014-07-23 2022-07-26 Verifone, Inc. Data device including OFN functionality

Cited By (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9008306B2 (en) 2002-10-21 2015-04-14 Querell Data Limited Liability Company Adaptive and progressive audio stream scrambling
JP2006504212A (ja) * 2002-10-21 2006-02-02 メディアライブ オーディオストリームの段階的な適応型スクランブル
US8184809B2 (en) 2002-10-21 2012-05-22 Querell Data Limited Liability Company Adaptive and progressive audio stream scrambling
US8718277B2 (en) 2003-02-20 2014-05-06 Koninklijke Philips N.V. Information carrier comprising access information
JP2009009696A (ja) * 2003-02-20 2009-01-15 Koninkl Philips Electronics Nv アクセス情報を有する情報担体
JP2007183834A (ja) * 2006-01-06 2007-07-19 Sharp Corp データ転送システム
US7497378B2 (en) 2006-12-08 2009-03-03 Verifone, Inc. Anti-tampering protection for magnetic stripe reader
US7597261B2 (en) 2006-12-08 2009-10-06 Verifone, Inc. Anti-tampering protection for magnetic stripe reader
US7784691B2 (en) 2006-12-08 2010-08-31 Verifone Inc. Security functionality for magnetic card readers and point of sales devices
US7898413B2 (en) 2007-01-25 2011-03-01 Verifone, Inc. Anti-tamper protected enclosure
US7878397B2 (en) 2007-11-15 2011-02-01 Verifone, Inc. Enhanced security magnetic card reader especially useful in point of sale devices
US9013336B2 (en) 2008-01-22 2015-04-21 Verifone, Inc. Secured keypad devices
US8595514B2 (en) 2008-01-22 2013-11-26 Verifone, Inc. Secure point of sale terminal
US9779270B2 (en) 2008-01-22 2017-10-03 Verifone, Inc. Secured keypad devices
US9032222B2 (en) 2008-01-22 2015-05-12 Verifone, Inc. Secure point of sale terminal
US9250709B2 (en) 2008-01-22 2016-02-02 Verifone, Inc. Secure point of sale terminal
US9436293B2 (en) 2008-01-22 2016-09-06 Verifone, Inc. Secured keypad devices
US8432300B2 (en) 2009-03-26 2013-04-30 Hypercom Corporation Keypad membrane security
US8988233B2 (en) 2010-03-02 2015-03-24 Verifone, Inc. Point of sale terminal having enhanced security
US8358218B2 (en) 2010-03-02 2013-01-22 Verifone, Inc. Point of sale terminal having enhanced security
US9275528B2 (en) 2010-03-02 2016-03-01 Verifone, Inc. Point of sale terminal having enhanced security
US8330606B2 (en) 2010-04-12 2012-12-11 Verifone, Inc. Secure data entry device
US8405506B2 (en) 2010-08-02 2013-03-26 Verifone, Inc. Secure data entry device
US8710987B2 (en) 2010-08-02 2014-04-29 Verifone, Inc. Secure data entry device
US8593824B2 (en) 2010-10-27 2013-11-26 Verifone, Inc. Tamper secure circuitry especially for point of sale terminal
US8621235B2 (en) 2011-01-06 2013-12-31 Verifone, Inc. Secure pin entry device
US9792803B2 (en) 2011-01-06 2017-10-17 Verifone, Inc. Secure PIN entry device
US8954750B2 (en) 2011-01-06 2015-02-10 Verifone, Inc. Secure PIN entry device
US8884757B2 (en) 2011-07-11 2014-11-11 Verifone, Inc. Anti-tampering protection assembly
US9390601B2 (en) 2011-07-11 2016-07-12 Verifone, Inc. Anti-tampering protection assembly
US9691066B2 (en) 2012-07-03 2017-06-27 Verifone, Inc. Location-based payment system and method
US9213869B2 (en) 2013-10-04 2015-12-15 Verifone, Inc. Magnetic stripe reading device
US11397835B2 (en) 2014-07-23 2022-07-26 Verifone, Inc. Data device including OFN functionality
US9595174B2 (en) 2015-04-21 2017-03-14 Verifone, Inc. Point of sale terminal having enhanced security
US10544923B1 (en) 2018-11-06 2020-01-28 Verifone, Inc. Devices and methods for optical-based tamper detection using variable light characteristics
JP2021111807A (ja) * 2020-01-06 2021-08-02 アンリツ株式会社 誤り率測定システム及び誤り率測定方法
JP7046993B2 (ja) 2020-01-06 2022-04-04 アンリツ株式会社 誤り率測定システム及び誤り率測定方法

Similar Documents

Publication Publication Date Title
JP2002108711A (ja) データ処理装置及びデータ処理方法
US6252961B1 (en) Method and apparatus for performing data encryption and error code correction
EP0755055B1 (en) Transmitting recording and reproducing data
KR100417657B1 (ko) 일방향 데이터 변환장치 및 기기 인증 시스템
WO1997002531A1 (fr) Procede et appareil d'enregistrement de donnees, support d'enregistrement de donnees et procede et appareil de reproduction de donnees
US6526010B1 (en) Recording medium, method and apparatus for recording/reproducing information which has been scrambled using a medium identifier and a sector number
JPS6021501B2 (ja) デ−タ通信ネツトワ−クにおける操作キ−検証方法
JP2000207829A (ja) 暗号化及びその解除方式
JPH0581774A (ja) 情報記録再生装置
JPH0997216A (ja) 信号記録装置、信号記録媒体、及び信号再生装置
JP2000224411A (ja) ディジタル・メッセ―ジに付加メッセ―ジを付加する方法およびコンピュ―タ・システム
JP3996350B2 (ja) 安全なコンパクト・ディスク及びプレイヤ
JP2001273194A (ja) インタフェース・セキュリティシステム
JP3735591B2 (ja) 信号処理装置、信号処理方法、及び記憶媒体
US6986000B2 (en) Interleaving apparatus and deinterleaving apparatus
JP3796772B2 (ja) データ処理方法、データ記録装置及びデータ再生装置
KR100608573B1 (ko) 데이터 복제방지 장치와 시스템 및 복제방지 방법
JP2001184787A (ja) 情報記録媒体、情報記録・再生装置、そして、情報記録・再生方法
CN101751959A (zh) 信号处理系统和信息存储介质
JPH04360068A (ja) データ記録再生装置
JP3562132B2 (ja) データ伝送方法、データ記録装置、データ記録媒体及びデータ再生装置
JP4624638B2 (ja) デジタルデータ書込装置、デジタルデータ記録装置、デジタルデータ利用装置
JP3430752B2 (ja) ディジタルデータ通信方式
JP2006220747A (ja) データ処理装置、データ記録装置、データ再生装置およびデータ格納方法
JP4447667B2 (ja) データ伝送方法、データ記録装置及びデータ再生装置

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20040506

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20040616

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051129

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060411