JP4449786B2 - 高周波モジュールとその製造方法 - Google Patents

高周波モジュールとその製造方法 Download PDF

Info

Publication number
JP4449786B2
JP4449786B2 JP2005057241A JP2005057241A JP4449786B2 JP 4449786 B2 JP4449786 B2 JP 4449786B2 JP 2005057241 A JP2005057241 A JP 2005057241A JP 2005057241 A JP2005057241 A JP 2005057241A JP 4449786 B2 JP4449786 B2 JP 4449786B2
Authority
JP
Japan
Prior art keywords
resin sheet
electronic component
hole
substrate
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005057241A
Other languages
English (en)
Other versions
JP2006245192A (ja
Inventor
潤一 木村
修 浅山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2005057241A priority Critical patent/JP4449786B2/ja
Publication of JP2006245192A publication Critical patent/JP2006245192A/ja
Application granted granted Critical
Publication of JP4449786B2 publication Critical patent/JP4449786B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Combinations Of Printed Boards (AREA)

Description

本発明は、電子部品が埋設された高周波モジュールと、その製造方法に関するものである。
以下、従来の高周波モジュールについて説明する。従来の高周波モジュールは、図１６に示すような構成となっていた。即ち、図１６において、１は基板であり、この基板１の表面に設けられたランドパターン２には、電子部品３が装着されて高周波回路を構成していた。４は、この高周波回路を覆うシールドケースである。このように、高周波回路は基板１の表面にのみ設けられていた。
なお、この出願の発明に関連する先行技術文献情報としては、例えば、特許文献１が知られている。
特開平１０−２９０１７４号公報
しかしながらこのような従来の高周波モジュールでは、高周波回路が基板１の一つの面（表面）にのみ装着されているので、その形状は大型形状になるものであった。
本発明はこのような問題を解決したもので、小型化された高周波モジュールを提供することを目的としたものである。
この目的を達成するために本発明の高周波モジュールは、基板の表面に設けられた第１のランドと、この第１のランドと第１の電子部品とが第１の接続固定材により接続固定されて第１の高周波回路を形成するとともに、前記基板の裏面に設けられた第２のランドと、この第２のランドに第２の接続固定材でパターン線路の長さを一定にするための定位置に接続固定された第２の電子部品とで第２の高周波回路を形成し、前記第１の高周波回路を覆うシールドを有した高周波モジュールであって、前記第２の電子部品側に積層されるとともにその外周に樹脂流動埋設部を有する第１の樹脂シートと、第１の樹脂シートの上に設けられた開口部のない第２の樹脂シートと、この第２の樹脂シートの上に設けられた電極とを設け、前記第１の樹脂シートと前記基板とが一体化された高周波モジュールにおいて、前記基板には前記電極と前記第１あるいは前記第２の高周波回路との間を接続するスルーホールを設け、前記シールドは前記スルーホールと接続されるとともに前記シールドと前記スルーホールとの間に半田を充填するための隙間を形成する手段を有したものである。
これにより、初期の目的を達成することができる。
本発明によれば、基板の表面に設けられた第１のランドと、この第１のランドと第１の電子部品とが第１の接続固定材により接続固定されて第１の高周波回路を形成するとともに、前記基板の裏面に設けられた第２のランドと、この第２のランドに第２の接続固定材でパターン線路の長さを一定にするための定位置に接続固定された第２の電子部品とで第２の高周波回路を形成し、前記第１の高周波回路を覆うシールドを有した高周波モジュールであって、前記第２の電子部品側に積層されるとともにその外周に樹脂流動埋設部を有する第１の樹脂シートと、第１の樹脂シートの上に設けられた開口部のない第２の樹脂シートと、この第２の樹脂シートの上に設けられた電極とを設け、前記第１の樹脂シートと前記基板とが一体化された高周波モジュールにおいて、前記基板には前記電極と前記第１あるいは前記第２の高周波回路との間を接続するスルーホールを設け、前記シールドは前記スルーホールと接続されるとともに前記シールドと前記スルーホールとの間に半田を充填するための隙間を形成する手段を有した高周波モジュールであり、基板の表面に第１の電子部品で形成された第１の高周波回路を形成するとともに、前記基板の裏面に第２の電子部品で形成された第２の高周波回路を形成したものであり、基板の上下両面に分けて第１の電子部品と第２の電子部品を形成しているので、小型化された高周波モジュールを得ることができる。
また、電子部品は基板に装着されているので、この基板の状態で検査をすることができ、高周波モジュールの基板完成後における良品率が向上する。
以下、本発明の実施の形態を図面に基づいて説明する。
（実施の形態１）
図１は本発明の実施の形態１における高周波モジュールの断面図である。図１において、２１は熱硬化性の樹脂基板であり多層に形成されている。そして、この内層はインナービア２２で各層の上面と下面が接続されている。また、各層の上面には銅箔パターン２３が敷設されている。
そして、この基板２１の表面には、ランドパターン２４が形成されており、この基板２１の表面にはチューナ回路（第１の高周波回路の一例として用いた）が集積回路（第１の電子部品の一例として用いた）２５や、抵抗（電子部品の一例であり、コンデンサ、インダクタ等も含むチップ部品を代表して抵抗と表現した）２６が半田（接続固定材の一例として用いた）２７で接続されている。
また、基板２１の裏面には、ランドパターン２８が形成されており、この基板２１の裏面には復調回路（第２の高周波回路の一例として用いた）が集積回路（第２の電子部品の一例として用いた）２９や、抵抗３０が半田３１で接続されている。そして、このチューナ回路の出力は基板２１のインナービア２２を介して基板２１の裏面側に設けられた復調回路の入力に接続されている。
このように、基板２１の表面と裏面にチューナ回路と復調回路を設けているので、従来のように基板１の表面のみに電子部品を装着したものに比べて小型化が図れる。
また、基板２１の表面側には、チューナ回路の発振回路を形成するインダクタがパターンで形成されている。したがって、このパターンのインダクタンス値をレーザ光線等で切削することにより容易に調整することができる。なお、このパターンは基板２１の内層にその大部分を形成し、余った一部を基板２１の表面にインナービア２２で導出して形成し、これを調整しても良い。このようにすることにより、基板２１の表面を占めるパターンの面積を小さくすることができる。
また、定数を変更する必要のある抵抗２６も基板２１の表面に装着している。このことにより、容易に抵抗２６の交換をすることができる。
また、復調回路を形成する基板２１の裏面には、集積回路２９や抵抗３０が埋設されるシート３２（第１のシート）と、このシート３２の下方に付着されたシート３３（第２のシート）と、このシート３３の更に下方に付着された銅箔３４が設けられている。なお、このシート３２とシート３３は加熱圧着されて形成されたものであり、この加熱圧着については、実施の形態２、３で述べる。
この銅箔３４には電極３５が形成されており、基板２１の表面に形成されたチューナ回路や基板２１の裏面に形成された復調回路の信号がスルーホール３６で導出されている。したがって、この高周波モジュールは面実装部品として用いることができる。
３７は基板２１の表面に設けられたチューナ回路を覆う金属製のシールドケースである。従って、このチューナ回路は外部からのノイズの影響を受けないとともに、発振周波数等の高周波の外部への流出を防止している。
半田２７，３１には、錫・銀・銅系を用いた鉛フリー半田を用いている。これは有害な物質を含まず、環境へ悪影響を与えないためである。また、この半田２７，３１の代わりに、熱硬化性を有する導電性接着剤を用いることもできる。導電性接着剤を用いると、この導電性接着剤は半田より溶融温度が高いので、例えば、近傍で半田接続等をして高温環境にしても集積回路２５，２９や抵抗２６，３０が基板２１から外れることはない。
また、半田２７，３１での接続工法としては、リフロー工法を使って半田付けをしている。これは、品質が高く良質な半田付けをするためである。このリフロー半田付けによれば、セルフアライメント効果により、リフロー半田付けされた部品が定位置に固定される。従って、部品が固定されるので、この部品に続くパターン線路の長さが一定になる。従って、このパターン線路のインダクタンス値が一定になり、電気性能が定められた値になる。このことは高周波回路においては特に重要なことである。
（実施の形態２）
図２は、実施の形態２で製造される高周波モジュールを構成する積層基板の平面図である。図２において、４０はワークシート状の大親基板である。この大親基板４０は４個に分割されて、中親基板４１となる。またこの中親基板４１は、図３に示すように、更に３０個（５×６個）の子基板４２の集合体であり、この子基板４２が分割されて基板２１になる。この子基板４２の単位で以降説明する。
なお、図２において、４３は中親基板４１を連結する桟であり、４４は位置合わせ用の孔である。また、図３における４５は子基板４２の周囲に設けられた桟であり、４６は位置合わせ用の孔である。
次に図４を説明する。図４において、４２は、大親基板４０の一部を形成する子基板である。先ず、この子基板４２の裏面４２ｂに設けられたランド２８に復調回路を形成する集積回路２９や抵抗３０を半田３１で装着する。
次に、図５を説明する。図５において、４８，４９は熱硬化前の熱硬化性シートであり、このシート４８，４９を加熱圧着すると実施の形態１で述べたシート３２，３３になる。
このシート４８には、復調回路を構成する集積回路２９と抵抗３０が挿入される孔（開口の一例として用いた）５０ａが設けられている。そして、このシート４８の上方（図面における）側には開口の無いシート４９と銅箔３４とがこの順に積層される。
そして、図６に示すように、積層されたシート４８，４９と銅箔３４は、子基板４２の裏面４２ｂに設けられた復調回路側に載置される。なお、孔５０ａは集積回路２９との間に隙間（樹脂流動埋設部でもある）５３が設けられている。従って、集積回路２９と抵抗３０が装着された子基板４２にシート４８，４９を容易に積層することができる。
次に、シート４８の積層について説明する。なお、図６において、子基板４２の裏面４２ｂにはシート４８ａ〜４８ｆの６枚が記載されているが、実際には１１枚のシート４８が積層されている。以降、図面を簡略化するため、この積層枚数の図示数は変ることがある。図６に示すように、子基板４２の裏面４２ｂには、シート４８ａから４８ｆまでの６枚のシートがこの順に積層されており、これらのシート４８ａから４８ｆに関しては、積層回路２９や抵抗３０が挿入される孔５０ａが形成されている。また、シート４８ｆの上面にはシート４９と銅箔３４が積層される。
そして、これらのシート４８，４９と銅箔３４は、半田３１が溶融しない程度に低い温度で加熱圧着されて一体化されて、図７に示すようになる。本実施の形態における加熱圧着条件は、以下のような条件で行って良好な結果を得ている。即ち、加熱温度は１８０℃〜２００℃、加圧圧力は１平方センチ当たり略３０Ｋｇ、加圧時間は略１時間である。また、この加熱圧着は真空室内で行っている。これは、孔５０ａ内の空気を十分に抜いて、樹脂を十分に充填する上で重要なことである。
この加熱圧着により、シート内の樹脂が流動してシート４８はシート３２となり、シート４９はシート３３となる。また、その流出した樹脂は孔５０ａが加熱圧着により形成された穴５０に流入して穴（又は凹部）５０を満たす。なお、この詳細は実施の形態３で説明する。
次に、図８に示すように、隣接する子基板４２との間に孔５５を形成する。そして、図９に示すように、銅箔３４にパターンをエッチングにより、電極５６を形成し、この電極５６と子基板４２の表面４２ａに設けられたチューナ回路や、裏面４２ｂに設けられた復調回路とを接続するようにスルーホール５７を設ける。なお、このスルーホール５７は、本実施の形態では子基板４２の側面に設けたが、これは例えば集積回路２９の近傍でも良い。
次に、図１０に示すように、子基板４２を裏返して、子基板４２の表面４２ａにチューナ回路を構成する集積回路２５や抵抗２６を半田２７で装着する。
そして、図１１に示すように、集積回路２５や抵抗２６で構成されたチューナ回路側を覆うようにシールドケース３７を装着する。このシールドケース３７の脚３７ａは、スルーホール５７に挿入されて子基板４２の側面で半田５９を用いて装着する。このとき、脚３７ａの先端にバリ３７ｂを子基板４２の側面に向けて形成しておくことが重要であり、半田５９がバリ３７ｂとスルーホール５７の壁面との間に形成される隙間に毛細管現象で充填される。したがって、確りとした装着が実施できる。
このようにして形成された子基板４２を孔５５で分割すると実施の形態１で述べた基板２１の単位の高周波モジュールとなり、図１２に示すような単品の高周波モジュールが完成する。
（実施の形態３）
次に、加熱圧着について説明する。図１３は、加熱圧着前の要部断面図である。図１３において、シート４８は簡略化している。また、復調回路も集積回路２９で代表して簡略化している。
子基板４２の裏面４２ｂに集積回路２９がランド２８に半田３１で接続されている。この子基板４２の裏面４２ｂには樹脂が含浸された多孔質ガラス繊維であって、且つ、熱硬化性のシート４８，４９が積層されている。
このシート４８，４９は、織布或いは不織布に熱流動性を有する樹脂が含浸された板状体であり、集積回路２９の外周と対応する部分に樹脂流動埋設部としての隙間５３を有する孔（開口）５０ａが設けられている。そして、この子基板４２に設けられた集積回路２９は隙間５３を有した孔５０ａ内に遊挿される。６６は、集積回路２９の端子として設けられた半田ボールであり、子基板４２に設けられたランドパターン２８に半田３１で固着される。
この状態において、加熱圧着されると図１４に示すように、シート４８，４９は略３分の１に圧縮されて、シート３２，３３になる。即ち、シート４８，４９の多孔質繊維に含まれた樹脂６１が流出して、シート３２，３３になるとともに、穴５０と集積回路２９の隙間全体に樹脂６１が充填される。従って、空気等が残ることはない。このことにより、空気が熱膨張することにより電子部品の電極とランドパターンの接続が損なわれることはなく接続の信頼性が向上する。
シート４８，４９は熱硬化性樹脂であるので、一旦熱硬化されてシート３２，３３に変形した後は、例え再度加熱されても可塑状態には戻らない。従って、一旦、樹脂６１で封止された集積回路２９の固定は保持される。
即ち、図１５に示すように、樹脂６１は略２００℃の温度６２までは雰囲気温度を高くすると粘度はだんだん低下する。従って、このように粘度の低下によって樹脂６１の流動性が増して、狭い隙間にも充分に充填される。また、この温度６２を過ぎると、今度はどんどん硬化していく。図１５において、横軸６３は温度であり、縦軸６４は粘度である。そして、６５は、樹脂６１の特性曲線である。
なお、この加熱圧着において、半田３１の雰囲気温度を半田３１の内部温度が半田３１の溶融点以下にしておくことが重要である。従って、半田３１には雰囲気温度より溶融点の高い半田を用いるのが良い。即ち、雰囲気温度が上昇して半田３１の内部の温度が溶融点（略２００℃）以上になると、半田３１が溶融してしまい、樹脂６１と混ざってしまう。最悪の場合、集積回路２９の半田ボール６６間がショートする場合も考えられる。これを避けるため、半田３１には高融点半田を用いると良い。
本発明の高周波モジュールは、小型化されているので携帯装置等に用いることができる。
本発明の実施の形態１における高周波モジュールの断面図 同、実施の形態２における高周波モジュールを構成する大親基板の平面図 同、中親基板の平面図 同、高周波モジュールの製造工程の第１の状態を示す断面図 同、第２の状態を示す断面図 同、第３の状態を示す断面図 同、第４の状態を示す断面図 同、第５の状態を示す断面図 同、第６の状態を示す断面図 同、第７の状態を示す断面図 同、第８の状態を示す断面図 同、第９の状態を示す断面図 同、実施の形態３における高周波モジュール製造工程の加熱圧着前の要部断面図 同、加熱圧着後の要部断面図 同、樹脂の粘度の特性図 従来の高周波モジュールの断面図
符号の説明
２１ 基板
２４ ランドパターン
２５ 集積回路
２６ 抵抗
２７ 半田
２９ 集積回路
３０ 抵抗
３１ 半田
３２ シート
３３ シート
５３ 樹脂流動埋設部
６１ 樹脂

Claims (2)

  1. 基板の表面に設けられた第１のランドと、この第１のランドと第１の電子部品とが第１の接続固定材により接続固定されて第１の高周波回路を形成するとともに、前記基板の裏面に設けられた第２のランドと、この第２のランドに第２の接続固定材でパターン線路の長さを一定にするための定位置に接続固定された第２の電子部品とで第２の高周波回路を形成し、前記第１の高周波回路を覆うシールドを有した高周波モジュールであって、前記第２の電子部品側に積層されるとともにその外周に樹脂流動埋設部を有する第１の樹脂シートと、第１の樹脂シートの上に設けられた開口部のない第２の樹脂シートと、この第２の樹脂シートの上に設けられた電極とを設け、前記第１の樹脂シートと前記基板とが一体化された高周波モジュールにおいて、前記基板には前記電極と前記第１あるいは前記第２の高周波回路との間を接続するスルーホールを設け、前記シールドは前記スルーホールと接続されるとともに前記シールドと前記スルーホールとの間に半田を充填するための隙間を形成する手段を有した高周波モジュール。
  2. 複数個の子基板の集合体で形成された親基板の裏面に第２の高周波回路が形成される第２の電子部品をリフローにて定位置に装着する第１の工程と、この第１の工程の後で前記第２の電子部品外周に樹脂流動埋設部を有する第１の樹脂シートとこの第１の樹脂シートの上方に開口の無い第２の樹脂シートと銅箔とがこの順に積層される第２の工程と、この第２の工程の後で、前記第１の樹脂シートと前記第２の樹脂シートと前記銅箔と前記親基板とを加熱圧着して一体化する第３の工程と、この第３の工程の後で前記親基板の表面に第１の高周波回路を形成する第１の電子部品を装着する第４の工程とを有し、前記第１の樹脂シートには、前記第２の電子部品と対応する部分に、この第２の電子部品の外周との間に隙間を有する開口が設けられた織布或いは不織布と、この織布或いは不織布に含浸された樹脂とを有する板状体を用いるとともに、前記樹脂には熱流動性を有する樹脂を用いた高周波モジュールの製造方法において、前記第３と第４の工程の間には、隣接する子基板の間に孔を形成し、前記銅箔に電極を形成するとともに、この電極と前記親基板に設けられた前記第１や第２の電子回路とを接続するスルーホールを形成する工程を設け、前記第４の工程の後には、前記孔を分割してそれぞれの子基板の単位に分離する第５の工程を設け、前記第４と第５の工程の間には、前記スルーホールとの間に半田を充填するための隙間を形成する手段を有するシールドで第１の高周波回路を覆うとともに前記シールドと前記スルーホールを接続する工程を設けた高周波モジュールの製造方法。
JP2005057241A 2005-03-02 2005-03-02 高周波モジュールとその製造方法 Expired - Fee Related JP4449786B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005057241A JP4449786B2 (ja) 2005-03-02 2005-03-02 高周波モジュールとその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005057241A JP4449786B2 (ja) 2005-03-02 2005-03-02 高周波モジュールとその製造方法

Publications (2)

Publication Number Publication Date
JP2006245192A JP2006245192A (ja) 2006-09-14
JP4449786B2 true JP4449786B2 (ja) 2010-04-14

Family

ID=37051316

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005057241A Expired - Fee Related JP4449786B2 (ja) 2005-03-02 2005-03-02 高周波モジュールとその製造方法

Country Status (1)

Country Link
JP (1) JP4449786B2 (ja)

Also Published As

Publication number Publication date
JP2006245192A (ja) 2006-09-14

Similar Documents

Publication Publication Date Title
JP5073351B2 (ja) 表面実装用の電子デバイス
JP4772048B2 (ja) 中継基板とそれを使用した立体配線構造体
JP4367414B2 (ja) 部品内蔵モジュールおよびその製造方法
JP2016136615A (ja) 電子部品内蔵基板およびその製造方法
US7840201B2 (en) Communication module having tuner units that are separated and isolated from each other, and method of manufacturing the same
US20050017740A1 (en) Module part
WO2008001641A1 (fr) Substrat d'interconnexion et structure de montage de circuits électroniques
US7450395B2 (en) Circuit module and circuit device including circuit module
JP2008226945A (ja) 半導体装置およびその製造方法
JP2006324568A (ja) 多層モジュールとその製造方法
JP5093104B2 (ja) 受動部品内蔵インターポーザ
JP5229401B2 (ja) 電子部品内蔵樹脂基板および電子回路モジュール
JP2011018853A (ja) プリント基板ユニット及び電子機器
US8218333B2 (en) Printed circuit board and mounting structure for surface mounted device
US20070035323A1 (en) Method for fabricating electronic circuit module and integrated circuit device
JPWO2011135926A1 (ja) 電子部品内蔵基板、および複合モジュール
JP4449786B2 (ja) 高周波モジュールとその製造方法
JP2008227310A (ja) ２種類の配線板を有するハイブリッド基板、それを有する電子装置、及び、ハイブリッド基板の製造方法
JP2006173152A (ja) 中継基板と立体配線構造体
US20140118984A1 (en) Electronic device and method of manufacturing the same
JP2008186962A (ja) 多層配線基板
JP2004327743A (ja) 半田バンプ付き配線基板およびその製造方法
JP2006286660A (ja) 立体的電子回路装置
KR100952029B1 (ko) 모듈 패키지 및 그 제조 방법
JP2007027242A (ja) 基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070205

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20070313

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090123

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090127

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090327

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091006

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20091120

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091204

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100105

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100118

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130205

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130205

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140205

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees