JP4449252B2 - モータ駆動回路およびモータ駆動方法 - Google Patents

モータ駆動回路およびモータ駆動方法 Download PDF

Info

Publication number
JP4449252B2
JP4449252B2 JP2001161569A JP2001161569A JP4449252B2 JP 4449252 B2 JP4449252 B2 JP 4449252B2 JP 2001161569 A JP2001161569 A JP 2001161569A JP 2001161569 A JP2001161569 A JP 2001161569A JP 4449252 B2 JP4449252 B2 JP 4449252B2
Authority
JP
Japan
Prior art keywords
switching element
control signal
closing
opening
winding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001161569A
Other languages
English (en)
Other versions
JP2002354892A (ja
Inventor
嗣広 塩野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2001161569A priority Critical patent/JP4449252B2/ja
Publication of JP2002354892A publication Critical patent/JP2002354892A/ja
Application granted granted Critical
Publication of JP4449252B2 publication Critical patent/JP4449252B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Control Of Motors That Do Not Use Commutators (AREA)
  • Control Of Stepping Motors (AREA)

Description

【0001】
【発明の属する技術分野】
本発明はHブリッジ構成を有するバイポーラ巻線を備えたモータ駆動回路、およびそのモータ駆動回路によるモータ駆動方法に関する。
【0002】
【従来の技術】
従来より、ステッピングモータあるいはDCブラシレスモータ等のモータを、図3に示すようなHブリッジ構成を有するバイポーラ巻線を備えたモータ駆動回路によって駆動する技術が、既に知られている。
【0003】
図3にしめすモータ駆動回路50は、文字通りH型の構成を備えたHブリッジ回路である。すなわち、モータの巻線52の両端に、それぞれ、電源Vsが接続された高電圧側の上側アーム54、および接地された低電圧側の下側アーム56が接続され、各アーム(54,56)には、それぞれスイッチング素子(58,60)が設けられる。
【0004】
このHブリッジ回路50では、これら複数のスイッチング素子(58,60)の開閉により、巻線52に流れる電流の方向を二方向に切り替えることができる。すなわち、図3の左側の上側アーム54lのスイッチング素子58lと、図の右側の下側アーム56rのスイッチング素子(すなわちスイッチング素子58lに巻線52を介して接続されるスイッチング素子)60rと、が閉じられ、かつ残りのスイッチング素子(58r,60l)が開かれたときには、巻線52には、図の左側から右側に向けて電流(IL)が流れ、他方、図3の右側の上側アーム54rのスイッチング素子58rと、図の左側の下側アーム56lのスイッチング素子(すなわちスイッチング素子58rに巻線52を介して接続されるスイッチング素子)60lと、が閉じられ、かつ残りのスイッチング素子(58l,60r)が開かれたときには、巻線52には、図の右側から左側に向けて電流(IR)が流れる。このように、スイッチング素子の開閉状態を切り替えて巻線52に流れる電流の方向を切り替えることにより、モータの回転および/または停止を制御することができる。
【0005】
このようなHブリッジ回路では、デッドショートおよびレアショートといった異常現象が問題となることがある。このうちデッドショートとは、上側アームから巻線を介さずに下側アームに電流が流れる現象である。例えば上記Hブリッジ回路50の場合、巻線52の左側のスイッチング素子58lとスイッチング素子60lとが同時に閉じられたときには、電源Vsおよび接地が、左側の上側アーム54lおよび下側アーム56lを通じてショートされ、この経路に過大電流IGが流れる。なお、右側アーム(54r,56r)の場合も同様である。また、レアショートとは、例えばいずれかのスイッチング素子(58,60)の内部で電流がリークした場合など、高圧側から低圧側に向けて電流がリークする現象である。このようなデッドショートおよびレアショートは、電力消費効率の低下、および素子の劣化の要因となる。
【0006】
ところで、巻線に流れる電流を制御するためにその電流を検出する技術として、特開平11−206191号公報に開示される技術が既に知られている。
【0007】
【発明が解決しようとする課題】
上記公報に記載の技術でもデッドショートを検出することは可能である。しかしながら、この公報に記載のモータ制御回路は、電流を検出するための回路構成をHブリッジ回路とは別に備えており、その分、回路構成が複雑化かつ大型化してしまう。また、この公報に記載のモータ制御回路では、レアショートに対する対策がなされていない。
【0012】
【課題を解決するための手段】
本発明にかかるモータ駆動回路は、スイッチング素子の設けられた上側アームおよび下側アームを巻線の両端にそれぞれ接続したHブリッジ構成を備えるバイポーラ巻線型のモータ駆動回路において、巻線の一端の一方のアームに設けられ過電流による遮断機能を有する第一のスイッチング素子と、巻線の他端において前記第一のスイッチング素子の設けられたアームと異なる側のアームに設けられ、前記第一のスイッチング素子より開閉応答性の高く、前記第一のスイッチング素子と通電経路のペアを構成する第二のスイッチング素子と、第一のスイッチング素子にそれを閉じる制御信号を入力する間、前記第二のスイッチング素子に、該第二のスイッチング素子を反復的に開閉する制御信号を入力する制御回路と、前記第一のスイッチング素子を開閉するための制御信号と、前記第二のスイッチング素子を反復的に開閉するための制御信号と、を取得し、該第一のスイッチング素子を開閉するための制御信号がそれを閉じる信号であって、かつ前記第二のスイッチング素子を反復的に開閉するための制御信号がそれを閉じる信号であるときにのみ、該第二のスイッチング素子にそれを閉じる制御信号を入力する制御信号入力部と、を備える。
【0013】
発明にかかるモータ駆動回路は、スイッチング素子の設けられた上側アームおよび下側アームを巻線の両端にそれぞれ接続したHブリッジ構成を備えるバイポーラ巻線型のモータ駆動回路において、巻線の一端の一方のアームに設けられ過熱による遮断機能を有する第一のスイッチング素子と、巻線の他端において前記第一のスイッチング素子の設けられたアームと異なる側のアームに設けられ、前記第一のスイッチング素子より開閉応答性の高く、前記第一のスイッチング素子と通電経路のペアを構成する第二のスイッチング素子と、第一のスイッチング素子にそれを閉じる制御信号を入力する間、前記第二のスイッチング素子に、該第二のスイッチング素子を反復的に開閉する制御信号を入力する制御回路と、前記第一のスイッチング素子を開閉するための制御信号と、前記第二のスイッチング素子を反復的に開閉するための制御信号と、を取得し、該第一のスイッチング素子を開閉するための制御信号がそれを閉じる信号であって、かつ前記第二のスイッチング素子を反復的に開閉するための制御信号がそれを閉じる信号であるときにのみ、該第二のスイッチング素子にそれを閉じる制御信号を入力する制御信号入力部と、を備える。
【0014】
上記第一のスイッチング素子は、例えばIPD(Intelligent Power Device)として構成することができる。このIPDは、スイッチング素子、過電流検出/遮断回路、過熱検出/遮断回路、および昇圧回路等を、一チップに集積した素子である。このIPDについては後に詳しく述べる。さらに、上記第二のスイッチング素子は、上記第一のスイッチング素子より開閉制御信号に対する応答性の高い素子例えばMOS−FET(Metal Oxyde Semiconductor- Field Effect Transistor)とするのが望ましい。第一のスイッチング素子の開閉応答性は、諸機能を搭載する分、それを搭載しない素子に比べて低くなってしまう場合がある。そこで本発明では、第一のスイッチング素子と通電経路のペアを構成する第二のスイッチング素子を、第一のスイッチング素子より開閉応答性の高い素子とすることで、この第二のスイッチング素子を用いてより高い応答性の電流または電位(または電圧)制御(例えば後述のPWM制御等)を行うことができる。
【0016】
このように、第二のスイッチング素子を反復的に(例えばPWM制御によって)開閉することで、巻線に流れる電流、巻線の両端間電圧、あるいは巻線の電位などを適切な値に制御することができる。これにより、モータの発熱防止、あるいはステッピングモータの動作電流あるいは保持電流を必要最小限にする等の効果がある。
【0018】
このようにすれば、より簡素な回路構成およびその開閉制御によって、第二のスイッチング素子を、該第二のスイッチング素子とともに通電経路を形成する第一のスイッチング素子の開閉に、より確実に連動させ、デッドショートを抑制することができる。なお、上記制御信号入力部は、例えば、第一のスイッチング素子の閉制御信号と第二のスイッチング素子の閉制御信号との論理積を出力する回路として構成することができる。
【0019】
また本発明にかかるモータ駆動回路は、さらに、前記第一のスイッチング素子を閉じる制御信号の立ち上がりを遅延させる遅延回路を備えるのが好適である。また、その遅延回路は、前記第一のスイッチング素子を閉じる制御信号の立ち上がりを、立ち下がりに比較して長い時間で遅延させるのが好適である。
【0020】
このような構成により、スイッチング素子の開閉の切り替わりの過渡期において、既に閉状態にある第一のスイッチング素子(および第二のスイッチング素子)が開いた後に、新たに第一のスイッチング素子(および第二のスイッチング素子)を閉じることができるので、より簡素な回路構成およびその開閉制御によって、各スイッチング素子の切り替えの過渡期におけるデッドショートの発生を抑制することができる。
【0021】
【発明の実施の形態】
以下、本発明の実施形態について図面を参照しながら説明する。図1は、ステッピングモータの駆動回路として用いた本実施形態にかかるモータ駆動回路10の概略構成図、また図2は、モータ駆動回路10に用いる第一のスイッチング素子12のブロック図である。
【0022】
本実施形態では、モータ14は、2相バイポーラステッピングモータとして構成される。図1に示すように、このモータ14を駆動するために、モータ駆動回路10が設けられている。
【0023】
モータ駆動回路10は、Hブリッジ回路16と、Hブリッジ回路16のスイッチング素子(12,18)を制御する制御部20(例えばCPU)と、第一のスイッチング素子12を閉じる制御信号の立ち上がりを遅延させる遅延回路22と、を備える。
【0024】
まず、Hブリッジ回路16について説明する。Hブリッジ回路16は、モータ14の二つの巻線24毎に形成されており、その巻線24の両端にそれぞれ高電位の上側アーム26と低電位側の下側アーム28とが接続される。上側アーム26は電圧源Va(例えば電圧値:12V)に接続され、他方、下側アーム28は接地点Gに接続される。
【0025】
これら上側アーム(26l,26r)および下側アーム(28l,28r)には、それぞれ第一のスイッチング素子(例えばIPD)12、または第一のスイッチング素子12より開閉応答性の高い第二のスイッチング素子(例えばMOS−FET)18が設けられる。そして、巻線24を挟んで互いに対向する上側アームおよび下側アーム(すなわち、図1では26lおよび28r,または26rおよび28l)にそれぞれ設けられる二つのスイッチング素子(すなわち、図1では12lおよび18r,または12rおよび18l)が閉じられ、これにより、巻線24における電流方向の異なる二通りの通電経路(IR,IL)が形成される。
【0026】
本実施形態にかかるHブリッジ回路16では、上記各通電経路(IR,IL)に対し、第一のスイッチング素子12および第二のスイッチング素子18がそれぞれ一つずつ設けられる。すなわち、通電経路(IR)によって巻線24に電流を流す場合も、通電経路(IL)によって巻線24に電流を流す場合も、第一のスイッチング素子12および第二のスイッチング素子18の双方による電流または電位(または電圧)の制御が可能となる。なお、図1の例では、上側アーム(26l,26r)に第一のスイッチング素子12が、また下側アーム(28l,28r)に第二のスイッチング素子18が、それぞれ設けられている。
【0027】
第一のスイッチング素子12は、例えば図2に示すようなIPDとして構成される。図2のように、第一のスイッチング素子12は、開閉スイッチ(例えばMOS−FET)30と、過電流を検出する過電流検出部32と、過熱を検出する過熱検出部34と、過電流若しくは過熱の検出結果または素子12外部からの制御信号に基づいて開閉スイッチ30を開閉制御する駆動部36と、を備える。
【0028】
駆動部36は、入力された制御信号がハイレベル(例えば5V)である場合には開閉スイッチ30を閉じ、ローレベルである場合には開閉スイッチ30を開く。また制御信号に関係なく、過電流検出部32において過電流が検出された場合、および過熱検出部34において過熱が検出された場合には、開閉スイッチ30を開く。このように、第一のスイッチング素子12に、過電流を検出して開閉スイッチ30を遮断する機能を持たせることで、より簡素な回路構成によって過電流を検出しデッドショートの抑制および回路の保護を図ることができる。また過熱を検出して開閉スイッチ30を遮断する機能を持たせることで、より簡素な回路構成でレアショートを検出することができる。なお、これら検出結果は、端子38を介して素子12の外部に出力される。制御部20は、この検出結果に基づいて第一および/または第二のスイッチング素子(12,18)の開閉を制御することができる。例えば、過熱が検出された際には、制御部20により第二スイッチング素子18の開閉を制御して、巻線24に流れる電流を低下させるように制御することができる。また、制御部20に第一、第二のスイッチング素子(12,18)を制御させることに代えて、第一のスイッチング素子12(すなわちIPD)自身でスイッチング制御を行い、モータ電流を遮断または抑制できるようにしてもよい。なお、本実施形態にかかる第一のスイッチング素子12は昇圧回路(図示せず)を内蔵している。第一のスイッチング素子12を閉じるためには、ゲート端子にソース端子より高い(例えば5V高い)電圧を印加する必要がある。このため、この昇圧回路により、ゲート端子に制御部20の出力(制御信号)のハイレベル電圧(5V)を昇圧して、ゲート端子に印加する電圧を生成している。
【0029】
一方、第二のスイッチング素子18を開閉制御する制御信号は、例えば図1に示すように、第二のスイッチング素子18毎に設けられた制御信号入力部40を介して入力される。この制御信号入力部40は、第二のスイッチング素子18を開閉するための制御信号(本実施形態では反復的に開閉する制御信号)と、その第二のスイッチング素子18とともに通電経路を形成する第一のスイッチング素子12を開閉するための制御信号と、を取得する。そして、それら制御信号がともにスイッチング素子(12,18)を閉じる信号であった場合にのみ、第二のスイッチング素子18にそれを閉じる制御信号を入力する。その場合以外は、第二のスイッチング素子18は開いた状態となる。本実施形態では、このように、第二のスイッチング素子18の開閉を、通電経路のペアを成す第一のスイッチング素子12の開閉に連動させ、第二のスイッチング素子18が独立して開閉するのを防止することで、デッドショートの抑制を図っている。図1の例では、第一のスイッチング素子12を閉じる制御信号と、第二のスイッチング素子18を閉じる制御信号とは、同じ電圧レベル(ハイレベル)の信号とされ、この制御信号入力部40は、論理積回路として構成されている。
【0030】
次に制御部20について説明する。制御部20は、上記第一のスイッチング素子12のそれぞれの開閉を制御する。図1の例では、制御部20は、合計四個の出力端子(φ1〜φ4)を備える。これら出力端子(φ1〜φ4)は、二つのHブリッジ回路16に二個ずつ設けられた合計四個の第一のスイッチング素子12に、それぞれ接続されている。また制御部20は、その内部に、各出力端子(φ1〜φ4)と接地との接続/遮断を切り換えるトランジスタ(図示せず)を備える。これら出力端子(φ1〜φ4)は、それぞれ制御信号の電圧源Vb(例えば、電圧値:5V)に接続されている。このような構成において、制御部20は、前記トランジスタの開閉を切り替えることにより、各出力端子(φ1〜φ4)の電位を制御する。すなわち、制御部20は、トランジスタを閉じることで出力端子(φ1〜φ4)の電位を低くし、トランジスタを開くことで出力端子(φ1〜φ4)の電位を高くする。そして、トランジスタが開かれたときには、そのトランジスタに対応した第一のスイッチング素子12に、電位の高い状態(ハイレベル:例えば5V)としてそれを開く制御信号が供給され、またトランジスタが閉じられたときには、そのトランジスタに対応した第一のスイッチング素子12に、電位の低い状態(ローレベル:例えば0V)としてそれを閉じる制御信号が、それぞれ供給される。なお、上記制御部20は、各出力端子(φ1〜φ4)から、第一のスイッチング素子12を閉じるための高インピーダンス信号(上記トランジスタを開いた状態)と、開くための低インピーダンス信号(同トランジスタを閉じた状態)と、を切り替えて出力すると言うこともできる。
【0031】
また制御部20は、第二のスイッチング素子18の開閉を制御し、巻線24の電流または電位(または電圧)を制御する。本実施形態では、第二のスイッチング素子18は、例えばPWM制御により、例えば約10kHzで、反復的に開閉制御される。図1の例では、制御部20は、一つの出力端子21を備え、ここから、第二のスイッチング素子18を開閉制御するために、例えば、ハイレベル:5V(閉じる制御信号),ローレベル:0V(開く制御信号)のPWM信号を出力する。図1の例では、第二のスイッチング素子18はいずれも下側アームに設けられているが、巻線24にかかる電圧(平均電圧)は、閉じている比率が高いほど高くなり、逆に開いている比率が高いほど低くなる。この出力端子21には、複数(図1の例では合計四個)の制御信号入力部40が、並列に接続される。上述したように、制御信号入力部40は、第一のスイッチング素子12を閉じる制御信号と第二のスイッチング素子18を閉じるための制御信号とを取得したときのみ、第二のスイッチング素子18を閉じる制御信号を出力し、それ以外のときは、第二のスイッチング素子18を開く制御信号を出力する。すなわち、このような構成により、第二のスイッチング素子18は、それとともに通電経路を形成する第一のスイッチング素子12が閉じられているときにのみ反復的に開閉され、それ以外のときは開かれる。
【0032】
次に遅延回路22について説明する。遅延回路22は、各電圧源Vbと出力端子(φ1〜φ4)との間にそれぞれ抵抗成分R1、各出力端子(φ1〜φ4)と各第一のスイッチング素子12との間にそれぞれ抵抗成分R2、各抵抗成分R2と各第一のスイッチング素子12の間の点と接地との間にそれぞれ容量成分Cを備える。そして抵抗成分R1は抵抗成分R2より十分大きな値に設定される。なお、本実施形態では、上記抵抗成分R1,R2は適切な抵抗器を設けることにより、また上記容量成分Cは適切なコンデンサを設けることにより実現される。また抵抗成分R1は、低インピーダンス時(例えば、上述したように、制御部20内のトランジスタが閉じられて出力端子[φ1〜φ4]が接地された状態)の制御部20のインピーダンスより十分高く設定される。
【0033】
制御部20により、出力端子(φ1〜φ4)側がインピーダンスの高い状態(ハイ・インピーダンス)すなわち電位の高い状態に切り替えられると、電圧源Vbから抵抗成分R1および抵抗成分R2を介して容量成分Cに電荷が供給され蓄積される。これにより、第一のスイッチング素子12の電位の立ち上がりを、時定数Tu=(R1+R2)×Cに比例して遅らせることができる。こうして、遅延回路22は、第一のスイッチング素子12を閉じる制御信号の立ち上がりを遅らせることができる。
【0034】
一方、制御部20により、出力端子(φ1〜φ4)側がインピーダンスの低い状態(ロー出力状態)すなわち電位の低い状態に切り替えられると、容量成分Cから抵抗成分R2を介して制御部20側に電荷が放出されるとともに、第一のスイッチング素子12の電位が下がる。このとき、この電位の低下は、時定数Td=R2×Cに比例して遅れることとなるが、抵抗成分R2は抵抗成分R1より十分小さな値であるため、この時定数Tdは、電位の立ち上がりの時定数Tuより十分小さくなる。
【0035】
Hブリッジ回路16の各スイッチング素子(12,18)の切り替えの過渡期において、巻線24の同じ端部側の上側アームおよび下側アームに設けられた二つのスイッチング素子(図1の例では、12lおよび18l、または12rおよび18r)が同時に閉じられた場合、デッドショートが発生する。この遅延回路22によれば、第一のスイッチング素子12(およびこれとともに通電経路を形成する第二のスイッチング素子18)は、閉じた状態から開く状態には比較的素早く遷移し、逆に開く状態から閉じる状態には比較的ゆっくり遷移する。このため、第一のスイッチング素子12lとこれに連動する第二のスイッチング素子18rが開いた後、第一のスイッチング素子12rとこれに連動する第二のスイッチング素子18lが閉じることになる。すなわち、この遅延回路22によれば、巻線24の同じ端部側の上側アームおよび下側アームに接続された二つのスイッチング素子が同時に閉じられるのを防止し、これによりデッドショートが発生するのを抑制することができる。
【0036】
なお、上記実施形態では、第一のスイッチング素子を上側アームに、また第二のスイッチング素子を下側アームに、それぞれ設けたが、これに替えて、第一のスイッチング素子を下側アームに、また第二のスイッチング素子を上側アームに、それぞれ設けてもよい。
【0037】
【発明の効果】
以上、説明したように、本発明によれば、過電流および過熱による遮断機能を備えた第一のスイッチング素子を設けたので、より簡素な回路構成によって、デッドショートおよびレアショートの発生を検出し、回路の保護を図ることができる。
【図面の簡単な説明】
【図1】 本発明の実施形態にかかるモータ駆動回路の構成図である。
【図2】 本発明の実施形態にかかる第一のスイッチング素子のブロック図である。
【図3】 従来のモータ駆動回路(Hブリッジ回路)を示す図である。
【符号の説明】
10 モータ駆動回路、12 第一のスイッチング素子、14 モータ、16Hブリッジ回路、18 第二のスイッチング素子、20 制御部、21 (第二のスイッチング素子18を反復的に開閉制御するための)制御信号の出力端子、22 遅延回路、24 巻線、26 上側アーム、28 下側アーム、30 開閉スイッチ、32 過電流検出部、34 過熱検出部、36 駆動部、40 制御信号入力部、C 容量成分、G 接地点、R1,R2 抵抗成分、Va,Vb 電圧源、φ1〜φ4 (第一のスイッチング素子12を開閉制御するための)出力端子。

Claims (6)

  1. スイッチング素子の設けられた上側アームおよび下側アームを巻線の両端にそれぞれ接続したHブリッジ構成を備えるバイポーラ巻線型のモータ駆動回路において、
    巻線の一端の一方のアームに設けられ過電流による遮断機能を有する第一のスイッチング素子と、
    巻線の他端において前記第一のスイッチング素子の設けられたアームと異なる側のアームに設けられ、前記第一のスイッチング素子より開閉応答性の高く、前記第一のスイッチング素子と通電経路のペアを構成する第二のスイッチング素子と、
    第一のスイッチング素子にそれを閉じる制御信号を入力する間、前記第二のスイッチング素子に、該第二のスイッチング素子を反復的に開閉する制御信号を入力する制御回路と、
    前記第一のスイッチング素子を開閉するための制御信号と、前記第二のスイッチング素子を反復的に開閉するための制御信号と、を取得し、該第一のスイッチング素子を開閉するための制御信号がそれを閉じる信号であって、かつ前記第二のスイッチング素子を反復的に開閉するための制御信号がそれを閉じる信号であるときにのみ、該第二のスイッチング素子にそれを閉じる制御信号を入力する制御信号入力部と、
    を備えたことを特徴とするモータ駆動回路。
  2. スイッチング素子の設けられた上側アームおよび下側アームを巻線の両端にそれぞれ接続したHブリッジ構成を備えるバイポーラ巻線型のモータ駆動回路において、
    巻線の一端の一方のアームに設けられ過熱による遮断機能を有する第一のスイッチング素子と、
    巻線の他端において前記第一のスイッチング素子の設けられたアームと異なる側のアームに設けられ、前記第一のスイッチング素子より開閉応答性の高く、前記第一のスイッチング素子と通電経路のペアを構成する第二のスイッチング素子と、
    第一のスイッチング素子にそれを閉じる制御信号を入力する間、前記第二のスイッチング素子に、該第二のスイッチング素子を反復的に開閉する制御信号を入力する制御回路と、
    前記第一のスイッチング素子を開閉するための制御信号と、前記第二のスイッチング素子を反復的に開閉するための制御信号と、を取得し、該第一のスイッチング素子を開閉するための制御信号がそれを閉じる信号であって、かつ前記第二のスイッチング素子を反復的に開閉するための制御信号がそれを閉じる信号であるときにのみ、該第二のスイッチング素子にそれを閉じる制御信号を入力する制御信号入力部と、
    を備えたことを特徴とするモータ駆動回路。
  3. 請求項1または請求項2に記載のモータ駆動回路において、前記第一のスイッチング素子を閉じる制御信号の立ち上がりを遅延させる遅延回路を備えたことを特徴とするモータ駆動回路。
  4. 請求項に記載のモータ駆動回路において、前記遅延回路は、前記第一のスイッチング素子を閉じる制御信号の立ち上がりを、立ち下がりに比較して長い時間で遅延させることを特徴とするモータ駆動回路。
  5. 請求項または請求項2に記載のモータ駆動回路によってモータを駆動するモータ駆動方法であって、
    前記第一のスイッチング素子にそれを閉じる制御信号を入力する間、前記第二のスイッチング素子に、該第二のスイッチング素子を反復的に開閉する制御信号を入力することを特徴とするモータ駆動方法。
  6. 請求項に記載のモータ駆動回路によってモータを駆動するモータ駆動方法であって、
    前記第一のスイッチング素子を閉じるための制御信号と、前記第二のスイッチング素子を閉じるための制御信号と、の双方が取得されたときにのみ、該第二のスイッチング素子にそれを閉じる制御信号を入力することを特徴とするモータ駆動方法。
JP2001161569A 2001-05-30 2001-05-30 モータ駆動回路およびモータ駆動方法 Expired - Fee Related JP4449252B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001161569A JP4449252B2 (ja) 2001-05-30 2001-05-30 モータ駆動回路およびモータ駆動方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001161569A JP4449252B2 (ja) 2001-05-30 2001-05-30 モータ駆動回路およびモータ駆動方法

Publications (2)

Publication Number Publication Date
JP2002354892A JP2002354892A (ja) 2002-12-06
JP4449252B2 true JP4449252B2 (ja) 2010-04-14

Family

ID=19004825

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001161569A Expired - Fee Related JP4449252B2 (ja) 2001-05-30 2001-05-30 モータ駆動回路およびモータ駆動方法

Country Status (1)

Country Link
JP (1) JP4449252B2 (ja)

Also Published As

Publication number Publication date
JP2002354892A (ja) 2002-12-06

Similar Documents

Publication Publication Date Title
US8884660B2 (en) Driver for switching element and control system for machine using the same
JP5344056B2 (ja) スイッチング素子の駆動回路
WO2013137244A1 (ja) インバータ装置及びパワーステアリング装置
US5469351A (en) Fault isolation in an induction motor control system
JP2001008492A (ja) 故障保護回路を備えたモータコントローラ
JPH0937584A (ja) モータ駆動方法及びそれを用いた電気機器
US20180178833A1 (en) Control for electric power steering
JP2004080346A (ja) 電流制限回路およびそれを備えた出力回路
JPH05276761A (ja) パワー半導体素子の過電流検出方法及び回路並びにこれを用いたインバータ装置
JP2003009508A (ja) 電力用半導体装置
JP2004096318A (ja) 電力用半導体装置
JP4449252B2 (ja) モータ駆動回路およびモータ駆動方法
JP3899926B2 (ja) 電気負荷駆動装置
JP2002084174A (ja) 負荷駆動回路
JP2006223032A (ja) スイッチング装置
EP3564094A1 (en) Control for electric power steering
JP7375707B2 (ja) スイッチング素子の駆動回路
JP2003174795A (ja) 電界効果トランジスタ故障検出装置
JPH07175533A (ja) 突入電流防止回路
JP7389701B2 (ja) 電源回路、電源供給方法
JP3812334B2 (ja) 直流負荷駆動装置
JP4739541B2 (ja) 交流チョッパ装置
JP3596415B2 (ja) 誘導性負荷駆動回路
JP3382110B2 (ja) 電気自動車用制御装置
JP2000299925A (ja) 電源供給制御装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061115

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090605

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090609

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090728

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20090728

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100105

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100118

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130205

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130205

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140205

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees